一種柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板的制作方法
【專利摘要】本發(fā)明涉及一種柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板。柵極驅(qū)動(dòng)電路包括多級(jí)柵極驅(qū)動(dòng)單元，每一柵極驅(qū)動(dòng)單元包括傳輸啟動(dòng)信號(hào)的啟動(dòng)單元，根據(jù)啟動(dòng)信號(hào)執(zhí)行充電以輸出驅(qū)動(dòng)電壓的儲(chǔ)能單元，在驅(qū)動(dòng)電壓的作用下工作的上拉單元、第一和第二下拉單元，以及第三下拉單元。其中，第三下拉單元用于在垂直回掃期內(nèi)將驅(qū)動(dòng)電壓下拉至第二參考電壓，以對(duì)柵極驅(qū)動(dòng)電路中晶體管的柵、源極和/或柵、漏極施以反相偏壓，使正向偏移的晶體管閾值電壓發(fā)生反向偏移，從而有效改善晶體管閾值電壓偏移現(xiàn)象給柵極驅(qū)動(dòng)電路造成的不良影響，增強(qiáng)柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板工作的可靠性。
【專利說明】一種柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示驅(qū)動(dòng)技術(shù)，特別是關(guān)于一種柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板。
【背景技術(shù)】
[0002]現(xiàn)有液晶顯示面板包含多個(gè)像素單元，以及用于驅(qū)動(dòng)像素單元工作的柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路。其中，柵極驅(qū)動(dòng)電路包含有多級(jí)柵極驅(qū)動(dòng)單元，這些柵極驅(qū)動(dòng)單元通過其耦接的柵極線依次輸出柵極信號(hào)，控制顯示區(qū)中相應(yīng)的開關(guān)晶體管開啟，以將源極驅(qū)動(dòng)電路輸出的數(shù)據(jù)信號(hào)寫入相應(yīng)的像素單元，進(jìn)行圖像顯示。因此柵極驅(qū)動(dòng)單元工作的可靠性對(duì)正確成像有著舉足輕重的影響。目前，主流的液晶顯示面板廠家采用的柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)單元結(jié)構(gòu)大體相同，其按照功能可以劃分為啟動(dòng)單元、儲(chǔ)能單元、上拉單元、第一下拉單元和第二下拉單元等多個(gè)功能模塊，這些功能模塊在時(shí)間脈沖信號(hào)的作用下協(xié)同工作，根據(jù)輸入的啟動(dòng)信號(hào)輸出柵極信號(hào)，提供給相應(yīng)的像素單元。隨著制作工藝的不斷發(fā)展，現(xiàn)在的柵極驅(qū)動(dòng)電路已經(jīng)可以直接制作在陣列基板上，也即制作成陣列基板柵極驅(qū)動(dòng)電路(G0A電路)，其中的開關(guān)元件采用薄膜晶體管制成。與場效應(yīng)管類似，薄膜晶體管的開啟條件為柵極和源極的電壓差大于閾值電壓，也即只有柵極電壓和源極電壓之間的差值大于閾值電壓時(shí)，薄膜晶體管才會(huì)開啟。然而隨著薄膜晶體管工作時(shí)間的增加，薄膜晶體管的閾值電壓會(huì)發(fā)生改變，也即會(huì)出現(xiàn)閾值電壓偏移現(xiàn)象。例如，在正常情況下，一個(gè)薄膜晶體管的閾值電壓為2V，隨著工作時(shí)間的增加，其閾值電壓偏移了 +5V，此時(shí)必須使柵極和源極的電壓差大于等于7V，才能令其開啟。由此可見，薄膜晶體管的閾值電壓偏移現(xiàn)象會(huì)嚴(yán)重影響薄膜晶體管的工作性能，進(jìn)而影響包含薄膜晶體管的柵極驅(qū)動(dòng)電路的工作性能。例如，隨著工作時(shí)間的增加，如果一個(gè)柵極驅(qū)動(dòng)單元輸出端的薄膜晶體管的閾值電壓發(fā)生了偏移，而提供給該薄膜晶體管的開啟電壓仍為正常情況下的開啟電壓并且一直沒有改變，則該薄膜晶體管將不能正常開啟，從而導(dǎo)致柵極驅(qū)動(dòng)單元不能正常地輸出柵極信號(hào)，進(jìn)而影響液晶顯示面板的正常顯示。

【發(fā)明內(nèi)容】

[0003]針對(duì)上述問題，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板，其能夠有效解決現(xiàn)有技術(shù)中晶體管因發(fā)生閾值電壓偏移而不能正常開啟，進(jìn)而導(dǎo)致柵極驅(qū)動(dòng)電路不能夠正常工作的問題。
[0004]本發(fā)明提供一種柵極驅(qū)動(dòng)電路，其特征在于，包括多個(gè)柵極驅(qū)動(dòng)單元，每級(jí)柵極驅(qū)動(dòng)單元通過其耦接的柵極線輸出一柵極信號(hào)，每級(jí)柵極驅(qū)動(dòng)單元包括:
[0005]啟動(dòng)單兀，用于傳輸一啟動(dòng)信號(hào)；
[0006]儲(chǔ)能單元，耦接啟動(dòng)單元的輸出端，用于接收啟動(dòng)信號(hào)，在啟動(dòng)信號(hào)的作用下執(zhí)行充電過程，輸出一驅(qū)動(dòng)電壓；
[0007]上拉單元，耦接在儲(chǔ)能單元的輸出端和柵極線之間，用于接收驅(qū)動(dòng)電壓，在驅(qū)動(dòng)電壓以及一時(shí)間脈沖信號(hào)的作用下上拉柵極線上的柵極信號(hào)；
[0008]第一下拉單元，耦接儲(chǔ)能單元和柵極線，用于在第一控制信號(hào)的作用下將驅(qū)動(dòng)電壓和柵極信號(hào)下拉至第一參考電壓；
[0009]第二下拉單元，耦接儲(chǔ)能單元和柵極線，用于在第二控制信號(hào)的作用下將驅(qū)動(dòng)電壓和柵極信號(hào)下拉至第一參考電壓；
[0010]第三下拉單元，耦接儲(chǔ)能單元，用于在第三控制信號(hào)的作用下將驅(qū)動(dòng)電壓下拉至小于第一參考電壓的第二參考電壓。
[0011]且進(jìn)一步地，在垂直回掃期內(nèi)，上述第三下拉單元在第三控制信號(hào)的作用下將驅(qū)動(dòng)電壓下拉至第二參考電壓。
[0012]優(yōu)選地，上述第二參考電壓還小于時(shí)間脈沖信號(hào)的低電平電壓。
[0013]根據(jù)本發(fā)明的實(shí)施例，上述第三下拉單元包括:
[0014]晶體管，其控制極接收第三控制信號(hào)，在第三控制信號(hào)的作用下，晶體管的第一極和第二極連通儲(chǔ)能單元的輸出端和第二參考電壓。
[0015]根據(jù)本發(fā)明的實(shí)施例，上述第一下拉單元包括:
[0016]放電晶體管，其柵極接收第一控制信號(hào)，在第一控制信號(hào)的作用下，放電晶體管的源極和漏極連通儲(chǔ)能單元的輸出端和第一參考電壓；
[0017]下拉晶體管，其柵極接收第一控制信號(hào)，在第一控制信號(hào)的作用下，下拉晶體管的源極和漏極連通柵極線和第一參考電壓。
[0018]根據(jù)本發(fā)明的實(shí)施例，上述第二下拉單元包括:
[0019]控制模塊，耦接儲(chǔ)能單元，用于接收驅(qū)動(dòng)電壓，根據(jù)驅(qū)動(dòng)電壓、第一參考電壓和時(shí)間脈沖信號(hào)，輸出第二控制信號(hào)；
[0020]放電晶體管，其柵極耦接控制模塊的輸出端，用于接收第二控制信號(hào)，在第二控制信號(hào)的作用下，放電晶體管的源極和漏極連通儲(chǔ)能單元的輸出端和第一參考電壓；
[0021]下拉晶體管，其柵極耦接控制模塊的輸出端，用于接收第二控制信號(hào)，在第二控制信號(hào)的作用下，下拉晶體管的源極和漏極連通柵極線和第一參考電壓。
[0022]根據(jù)本發(fā)明的實(shí)施例，上述控制模塊包括:
[0023]耦合電容，其第一電極接收時(shí)間脈沖信號(hào)，第二電極作為控制模塊的輸出端，耦接放電晶體管和下拉晶體管；
[0024]晶體管，其柵極耦接儲(chǔ)能單元的輸出端，接收驅(qū)動(dòng)電壓，在驅(qū)動(dòng)電壓的作用下，晶體管的源極和漏極連通電容器的第二電極和第一參考電壓。
[0025]根據(jù)本發(fā)明的實(shí)施例，上述儲(chǔ)能單元包括存儲(chǔ)電容，其第一電極稱接啟動(dòng)單元的輸出端，作為儲(chǔ)能單元的輸出端，第二電極耦接上拉單元與柵極線的電路連接中。
[0026]此外，本發(fā)明還提供一種陣列基板，其特征在于:包括有如權(quán)利要求1?8任意一項(xiàng)所述的上述柵極驅(qū)動(dòng)電路。
[0027]此外，本發(fā)明還提供一種顯示面板，其特征在于:包括有如權(quán)利要求9所述的上述陣列基板。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明帶來了以下的有益效果:
[0029]1、本發(fā)明通過在現(xiàn)有柵極驅(qū)動(dòng)電路的柵極驅(qū)動(dòng)單元中增設(shè)第三下拉單元，在第三控制信號(hào)的作用下將驅(qū)動(dòng)電壓下拉至第二參考電壓，以對(duì)柵極驅(qū)動(dòng)電路中晶體管的柵、源極和/或柵、漏極施以反相偏壓，使正向偏移的晶體管閾值電壓發(fā)生反向偏移，從而有效改善晶體管閾值電壓偏移現(xiàn)象給柵極驅(qū)動(dòng)電路造成的不良影響，增強(qiáng)柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板工作的可靠性。
[0030]2、本發(fā)明優(yōu)選在顯示面板垂直回掃期啟動(dòng)第三下拉單元對(duì)晶體管施加反相偏壓的操作，對(duì)電路的正常工作沒有干擾。
[0031]本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。
【專利附圖】

【附圖說明】
[0032]附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實(shí)施例共同用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中:
[0033]圖1是現(xiàn)有的7T2C柵極驅(qū)動(dòng)單元電路結(jié)構(gòu)示意圖；
[0034]圖2是柵極驅(qū)動(dòng)單元作用期間和非作用期間輸出的柵極信號(hào)示意圖；
[0035]圖3是圖1所示的柵極驅(qū)動(dòng)單元電路工作時(shí)序圖；
[0036]圖4是圖1所示的柵極驅(qū)動(dòng)單元第一時(shí)段等效電路示意圖；
[0037]圖5是圖1所示的柵極驅(qū)動(dòng)單元第二時(shí)段等效電路示意圖；
[0038]圖6是圖1所示的柵極驅(qū)動(dòng)單元第三時(shí)段等效電路示意圖；
[0039]圖7是圖1所示的柵極驅(qū)動(dòng)單元第四時(shí)段等效電路示意圖；
[0040]圖8是圖1所示的柵極驅(qū)動(dòng)單元第五時(shí)段等效電路示意圖；
[0041]圖9是圖1所示的柵極驅(qū)動(dòng)單元第六時(shí)段等效電路示意圖；
[0042]圖10是圖1所示的柵極驅(qū)動(dòng)單元電路在第三時(shí)段中的節(jié)點(diǎn)電壓示意圖；
[0043]圖11是薄膜晶體管閾值電壓偏移示意圖；
[0044]圖12是本發(fā)明實(shí)施例的柵極驅(qū)動(dòng)單元電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0045]為了說明本發(fā)明的目的、技術(shù)方案和技術(shù)效果，下面以一 7T2C的柵極驅(qū)動(dòng)單元(由七個(gè)晶體管和兩個(gè)電容器構(gòu)成)為例，參照附圖詳細(xì)的介紹柵極驅(qū)動(dòng)電路工作時(shí)柵極驅(qū)動(dòng)單元的晶體管出現(xiàn)閾值電壓偏移現(xiàn)象，以及本發(fā)明針對(duì)該問題做出的改進(jìn)之處。需要特別說明的是，雖然本發(fā)明是針對(duì)7T2C的柵極驅(qū)動(dòng)單元及其薄膜晶體管進(jìn)行說明，但是不應(yīng)局限于此。不同廠商設(shè)計(jì)的柵極驅(qū)動(dòng)單元、柵極驅(qū)動(dòng)電路及其陣列基板和顯示面板，其中的電路結(jié)構(gòu)不盡相同，所采用的晶體管也可能非薄膜晶體管，因此任何本發(fā)明所屬【技術(shù)領(lǐng)域】內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神的前提下，在技術(shù)方案實(shí)施的形式上和細(xì)節(jié)上做出任何的修改與變化均在本發(fā)明要求保護(hù)的范圍內(nèi)。
[0046]如圖1所示，一個(gè)7T2C的柵極驅(qū)動(dòng)單元電路按照功能可以劃分為啟動(dòng)單元10、儲(chǔ)能單元20、上拉單元30、第一下拉單元40和第二下拉單元50。其中:
[0047]啟動(dòng)單元10包括晶體管Tl,晶體管Tl的控制極與第一極短路連接,用于接收啟動(dòng)信號(hào)STV，第二極耦接儲(chǔ)能單元20。當(dāng)高電平的啟動(dòng)信號(hào)STV到來時(shí)，晶體管Tl開啟，將啟動(dòng)信號(hào)STV傳給儲(chǔ)能單元20。[0048]本實(shí)施例中，所述啟動(dòng)信號(hào)STV可以是來自前一級(jí)柵極驅(qū)動(dòng)單元的柵極信號(hào)Gn-Ι，當(dāng)然也可不限于此。
[0049]儲(chǔ)能單元20包括存儲(chǔ)電容Cl，存儲(chǔ)電容Cl的第一電極耦接晶體管Tl的第二極，用于接收啟動(dòng)信號(hào)STV，第二電極耦接?xùn)艠O線。存儲(chǔ)電容Cl根據(jù)啟動(dòng)信號(hào)STV執(zhí)行充電過程，充電結(jié)束后于第一電極輸出一高電平的驅(qū)動(dòng)電壓Q給上拉單兀30。
[0050]上拉單元30包括晶體管T2，晶體管T2的控制極耦接存儲(chǔ)電容Cl的第一電極，接收驅(qū)動(dòng)電壓Q，第一極接收時(shí)間脈沖信號(hào)CK，第二極耦接存儲(chǔ)電容Cl的第二電極和柵極線。在驅(qū)動(dòng)電壓Q和時(shí)間脈沖信號(hào)CK的作用下，晶體管T2將柵極線上的柵極信號(hào)Gn上拉至一高電平電壓。
[0051]如圖2所示，通常一個(gè)柵極驅(qū)動(dòng)單元的工作狀態(tài)按照其輸出的柵極信號(hào)Gn的高、低電平狀態(tài)可以分為作用期間和非作用期間:在作用期間，柵極驅(qū)動(dòng)單元輸出高電平的柵極信號(hào)Gn，以開啟顯示區(qū)中對(duì)應(yīng)的開關(guān)晶體管；在非作用期間，柵極驅(qū)動(dòng)單元輸出低電平的柵極信號(hào)Gn，以關(guān)閉顯示區(qū)中對(duì)應(yīng)的開關(guān)晶體管。
[0052]當(dāng)柵極驅(qū)動(dòng)單元工作在作用期間時(shí)，第一下拉單元40根據(jù)第一控制信號(hào)Kl將驅(qū)動(dòng)電壓Q和柵極信號(hào)Gn下拉至第一參考電壓Vssl，以使柵極驅(qū)動(dòng)單元從作用期間轉(zhuǎn)入非作用期間。具體地，第一下拉單元40包括:
[0053]放電晶體管T3，其控制極接收第一控制信號(hào)Kl，第一極耦接存儲(chǔ)電容Cl的第一電極，第二極接收第一參考電壓Vssl，在第一控制信號(hào)Kl的作用下，放電晶體管T3的第一極和第二極導(dǎo)通，從而將驅(qū)動(dòng)電壓Q下拉至第一參考電壓Vssl ；
[0054]下拉晶體管T4，其控制極接收第一控制信號(hào)K1，第一極耦接?xùn)艠O線，第二極接收第一參考電壓Vssl，在第一控制信號(hào)Kl的作用下，下拉晶體管T4的第一極和第二極導(dǎo)通，從而將將柵極信號(hào)Gn下拉至第一參考電壓Vssl。
[0055]本實(shí)施例中，所述第一控制信號(hào)Kl可以是來自后一級(jí)柵極驅(qū)動(dòng)單元的柵極信號(hào)Gn+Ι，當(dāng)然也可不限于此。
[0056]當(dāng)柵極驅(qū)動(dòng)單元工作在非作用期間時(shí)，其電路中的各個(gè)節(jié)點(diǎn)會(huì)不斷地累積電荷，嚴(yán)重時(shí)會(huì)使驅(qū)動(dòng)電壓Q和柵極信號(hào)Gn等電壓、電流信號(hào)發(fā)生偏離，致使柵極驅(qū)動(dòng)單元輸出異常。為了避免出現(xiàn)該現(xiàn)象而影響電路工作的可靠性，本實(shí)施例采用了第二下拉單元50在第二控制信號(hào)K2的作用下將驅(qū)動(dòng)電壓Q和柵極信號(hào)Gn下拉至第一參考電壓Vssl。具體地，第二下拉單元50包括:
[0057]控制模塊51,其用于根據(jù)驅(qū)動(dòng)電壓Q、第一參考電壓Vssl和時(shí)間脈沖信號(hào)CK,輸出所述第二控制信號(hào)K2 ；
[0058]放電晶體管T5，其控制極耦接控制模塊51的輸出端，接收第二控制信號(hào)K2，第一極耦接存儲(chǔ)電容Cl的第一電極，第二極接收第一參考電壓VssI，在第二控制信號(hào)K2的作用下，放電晶體管T5的第一極和第二極導(dǎo)通，從而將驅(qū)動(dòng)電壓Q下拉至第一參考電壓Vssl。
[0059]下拉晶體管T6，其控制極耦接控制模塊51的輸出端，接收第二控制信號(hào)K2，第一極耦接?xùn)艠O線，第二極接收第一參考電壓Vssl，在第二控制信號(hào)K2的作用下，下拉晶體管T6的第一極和第二極導(dǎo)通，從而將柵極信號(hào)Gn下拉至第一參考電壓Vssl。
[0060]本實(shí)施例中，控制模塊51可以優(yōu)選耦合電容C2和晶體管T7構(gòu)成，其中:
[0061]耦合電容C2的第一電極接收時(shí)鐘脈沖信號(hào)CK，第二電極作為控制模塊51的輸出端，耦接晶體管T7的第一極，晶體管T7的第二極接收第一參考電壓Vssl，控制極耦接存儲(chǔ)電容Cl的第一電極，接收驅(qū)動(dòng)電壓Q。
[0062]當(dāng)驅(qū)動(dòng)電壓Q高于晶體管T7的閾值電壓與第一參考電壓Vssl的和時(shí)，晶體管T7開啟，使得控制模塊51輸出的第二控制信號(hào)K2為第一參考電壓Vssl ;當(dāng)驅(qū)動(dòng)電壓Q等于或者小于晶體管T7的閾值電壓與第一參考電壓Vssl的和時(shí)，晶體管T7關(guān)斷，使得控制模塊51輸出的第二控制信號(hào)K2為經(jīng)過耦合電容C2的時(shí)鐘脈沖信號(hào)CK。
[0063]包含上述柵極驅(qū)動(dòng)單元的柵極驅(qū)動(dòng)電路，其工作所需的第一參考電壓Vssl由供電芯片提供，通常均為負(fù)電壓。
[0064]下面將參照?qǐng)D3?圖9，7T2C柵極驅(qū)動(dòng)單元在時(shí)間脈沖信號(hào)CK作用下的工作時(shí)序圖以及對(duì)應(yīng)的等效電路圖，說明柵極驅(qū)動(dòng)單元的工作流程。
[0065]如圖4所不,在第一時(shí)段中，啟動(dòng)信號(hào)STV為低電平，晶體管Tl截止,驅(qū)動(dòng)電壓Q為低電平；在驅(qū)動(dòng)電壓Q的作用下，晶體管T2截止，柵極信號(hào)Gn為低電平；在驅(qū)動(dòng)電壓Q的作用下，晶體管T7截止，第二控制信號(hào)K2為時(shí)鐘脈沖信號(hào)CK，由于此時(shí)時(shí)鐘脈沖信號(hào)CK為高電平，因此放電晶體管T5和下拉晶體管T6導(dǎo)通，將驅(qū)動(dòng)電壓Q和柵極電壓Gn下拉至第一參考電壓Vssl ;第一控制信號(hào)Gn+Ι為低電平,放電晶體管T3和下拉晶體管T4截止。
[0066]如圖5所示，在第二時(shí)段中，啟動(dòng)信號(hào)STV轉(zhuǎn)為高電平，晶體管Tl導(dǎo)通，存儲(chǔ)電容Cl執(zhí)行充電過程，與第一電極輸出高電平的驅(qū)動(dòng)電壓Q ;在驅(qū)動(dòng)電壓Q的作用下，晶體管T2導(dǎo)通，由于此時(shí)時(shí)間脈沖信號(hào)CK為低電平，因此柵極信號(hào)Gn為低電平；在驅(qū)動(dòng)電壓Q的作用下，晶體管T7導(dǎo)通,第二控制信號(hào)K2為第一參考電壓Vssl,由于第一參考電壓Vssl為負(fù)電壓，因此放電晶體管T5和下拉晶體管T6截止；第一控制信號(hào)Gn+Ι為低電平，放電晶體管T3和下拉晶體管T4截止。
[0067]如圖6所示，在第三時(shí)段中，啟動(dòng)信號(hào)STV轉(zhuǎn)為低電平，晶體管Tl截止，但存儲(chǔ)電容Cl第一電極仍然保持高電平的驅(qū)動(dòng)電壓Q ;在驅(qū)動(dòng)電壓Q的作用下，晶體管T2導(dǎo)通，由于此時(shí)時(shí)鐘脈沖信號(hào)CK已由低電平轉(zhuǎn)為高電平，因此柵極信號(hào)Gn被上拉至高電平Vpixel,同時(shí)基于柵極信號(hào)Gn的上升，驅(qū)動(dòng)電壓Q也被進(jìn)一步地上拉至更高的高電平Vbtrast high ;在驅(qū)動(dòng)電壓Q的作用下，晶體管T7導(dǎo)通,第二控制信號(hào)K2為第一參考電壓Vssl,由于第一參考電壓Vssl為負(fù)電壓，因此放電晶體管T5和下拉晶體管T6截止；第一控制信號(hào)Gn+Ι為低電平，放電晶體管T3和下拉晶體管T4截止。
[0068]如圖7所示，在第四時(shí)段中，啟動(dòng)信號(hào)STV為低電平，晶體管Tl截止；第一控制信號(hào)Gn+Ι為高電平，放電晶體管T3和下拉晶體管T4導(dǎo)通，將驅(qū)動(dòng)電壓Q和柵極電壓Gn下拉至第一參考電壓Vssl ;在驅(qū)動(dòng)電壓Q的作用下，晶體管T2截止，晶體管T7截止，第二控制信號(hào)K2為時(shí)鐘脈沖信號(hào)CK,由于此時(shí)時(shí)鐘脈沖信號(hào)CK為低電平，因此放電晶體管T5和下拉晶體管T6截止。
[0069]如圖8所不,在第五時(shí)段中，啟動(dòng)信號(hào)STV為低電平，晶體管Tl截止；由于驅(qū)動(dòng)電壓Q和柵極電壓Gn已被下拉至第一參考電壓Vssl，因此在驅(qū)動(dòng)電壓Q的作用下，晶體管T2截止，晶體管T7截止，第二控制信號(hào)K2為時(shí)鐘脈沖信號(hào)CK，由于此時(shí)時(shí)鐘脈沖信號(hào)CK為高電平，因此放電晶體管T5和下拉晶體管T6導(dǎo)通，分別將驅(qū)動(dòng)電壓Q和柵極電壓Gn下拉至第一參考電壓Vssl ;第一控制信號(hào)Gn+Ι已由高電平轉(zhuǎn)為低電平,放電晶體管T3和下拉晶體管T4截止。由此可見，柵極驅(qū)動(dòng)單元在第五時(shí)段和第一時(shí)段的工作情況相同。[0070]如圖9所示，在第六時(shí)段中，啟動(dòng)信號(hào)STV為低電平，晶體管Tl截止；由于驅(qū)動(dòng)電壓Q和柵極電壓Gn已被下拉至第一參考電壓Vssl，因此在驅(qū)動(dòng)電壓Q的作用下，晶體管T2截止，晶體管T7截止，第二控制信號(hào)K2為時(shí)鐘脈沖信號(hào)CK，由于此時(shí)時(shí)鐘脈沖信號(hào)CK為低電平，因此放電晶體管T5和下拉晶體管T6截止；第一控制信號(hào)Gn+Ι為低電平，放電晶體管T3和下拉晶體管T4截止。由此可見，此后，只要沒有新的啟動(dòng)信號(hào)STV輸入，柵極驅(qū)動(dòng)單元會(huì)反復(fù)重復(fù)第五時(shí)段和第六時(shí)段，將驅(qū)動(dòng)電壓Q和柵極電壓Gn保持在低電平狀態(tài)。
[0071]如【背景技術(shù)】所介紹，上述各晶體管可以優(yōu)選薄膜晶體管制作而成，其控制極為柵極，第一極和第二極可以分別為漏極或者源極，依據(jù)電流的流動(dòng)方向而具體設(shè)置，在此不做限制。但是為了進(jìn)一步說明柵極、漏極和源極之間的電壓關(guān)系，下面以晶體管T2和T7的第一極為漏極，第二極為源極為例，結(jié)合圖3和圖10說明上述7T2C電路在第三時(shí)段中各節(jié)點(diǎn)電壓關(guān)系。 [0072]如圖3和圖10所示，在第三時(shí)段中驅(qū)動(dòng)電壓Q為高電平Vbwst high，柵極信號(hào)Gn為高電平
Vpixel? Vboost high 丁- Vpixel
;晶體管T2柵極和源極之間的電壓差為
VgS Vboost high
Vpixel,晶體管T2柵極和漏極之間的電壓差為VeD = Vbwsthigh—V。,，其中，Vck為時(shí)間脈沖信號(hào)CK的高電平Vhigh ;晶體管T7柵極和源極之間的電壓差為Ves = Vboost high + I Vssl I，晶體管T7柵極和漏極之間的電壓差為VeD = Vboost high + I Vssl I。由此可知,兩個(gè)晶體管T2和T7的柵極與源極之間，以及柵極與漏極之間的電壓均為順偏。由【背景技術(shù)】的描述可知，當(dāng)晶體管的柵極與源極之間或者柵極與漏極之間的電壓為順偏，或者柵極與源極之間以及柵極與漏極之間的電壓同時(shí)為順偏時(shí)，晶體管的閾值電壓會(huì)發(fā)生正向偏移，且偏移量會(huì)隨著工作時(shí)間的增加而不斷增大(如圖11所示)。當(dāng)一個(gè)晶體管的閾值電壓發(fā)生正向偏移后，如果提供給晶體管的開啟電壓仍為正常情況下的開啟電壓，那么晶體管將不能正常開啟，從而導(dǎo)致晶體管所在電路不能正常工作。
[0073]本發(fā)明的研究人員通過長期的研究測(cè)試發(fā)現(xiàn)，基于上述7T2C電路結(jié)構(gòu)的柵極驅(qū)動(dòng)電路進(jìn)行高溫高壓可靠度測(cè)試實(shí)驗(yàn)之后，晶體管T2和T7的閾值電壓偏移現(xiàn)象非常嚴(yán)重，導(dǎo)致所在的柵極驅(qū)動(dòng)單元電路出現(xiàn)故障，不能正常地輸出柵極信號(hào)。
[0074]如圖12所示，為了解決上述問題，本發(fā)明的發(fā)明人對(duì)現(xiàn)有的柵極驅(qū)動(dòng)單元電路做出改進(jìn)，即在現(xiàn)有的柵極驅(qū)動(dòng)單元電路中增設(shè)第三下拉單元60，用于在第三控制信號(hào)K3的作用下將驅(qū)動(dòng)電壓Q進(jìn)一步下拉至小于第一參考電壓Vssl的第二參考電壓Vss2。具體地，第三下拉單元60包括:
[0075]晶體管T8，其控制極接收第三控制信號(hào)K3，第一極耦接存儲(chǔ)電容Cl的第一電極，第二極接收第二參考電壓Vss2，用于在第三控制信號(hào)K3的作用下，將驅(qū)動(dòng)電壓Q下拉至第二參考電壓Vss2。
[0076]上述第三控制信號(hào)K3可以在垂直回掃期(vertical blanking interval)觸發(fā)，使得所述第三下拉單元在垂直回掃期啟動(dòng)工作，將驅(qū)動(dòng)電壓Q下拉至第二參考電壓Vss2。
[0077]其中，上述第二參考電壓Vss2的電平可以根據(jù)具體的電路要求設(shè)定，由供電芯片提供，通常均為負(fù)電壓。和第三控制信號(hào)K3的觸發(fā)時(shí)間也根據(jù)具體的電路要求設(shè)定可以根據(jù)具體的電路要求設(shè)定。
[0078]對(duì)改進(jìn)后的7T2C電路的節(jié)點(diǎn)電壓再次進(jìn)行分析。在垂直回掃期，晶體管T2和T7的源極電壓為第一參考電壓VssI，當(dāng)?shù)谌吕瓎卧獙Ⅱ?qū)動(dòng)電壓Q下拉至第二參考電壓Vss2后，晶體管T2和T7的柵極電壓為第二參考電壓Vss2。由于第二參考電壓Vss2小于第一參考電壓Vssl，因此晶體管T2和T7的柵極和源極的電壓差為負(fù)值，也即對(duì)晶體管T2和T7的柵極和源極之間施加了反相偏壓。由薄膜晶體管的工作特性可知，對(duì)薄膜晶體管的柵極和源極或者柵極和漏極之間施加反相偏壓，又或者對(duì)薄膜晶體管的柵極和源極以及柵極和漏極之間同時(shí)施加反相偏壓，能夠使薄膜晶體管閾值電壓發(fā)生反向偏移。
[0079]綜上所述，本發(fā)明通過利用第二單元，在垂直回掃期，對(duì)發(fā)生閾值電壓正向偏移的薄膜晶體管的柵極和源極和/或柵極和漏極之間施加反相偏壓，能夠降低或者抵消之前(例如在第三時(shí)段)薄膜晶體管閾值電壓的正向偏移，有效改善因此薄膜晶體管閾值電壓偏移現(xiàn)象給柵極驅(qū)動(dòng)電路造成的不良影響，增強(qiáng)了柵極驅(qū)動(dòng)電路工作的可靠性。
[0080]需要說明的是，時(shí)間脈沖信號(hào)CK的低電平V1ot通常設(shè)置為第一參考電壓Vssl，因此上述第二參考電壓Vss2小于第一參考電壓Vssl的工作條件,能夠使晶體管T2的柵極電壓小于漏極電壓。但是如果時(shí)間脈沖信號(hào)CK的低電平V1ot沒有按照常規(guī)設(shè)置，那么要使晶體管T2的柵極電壓小于漏極電壓，上述第二參考電壓Vss2還應(yīng)該同時(shí)小于時(shí)間脈沖信號(hào)CK的低電平V1ot。
[0081]此外，本發(fā)明還提供一種陣列基板的實(shí)施例，其上包括有上述柵極驅(qū)動(dòng)電路。
[0082]另一發(fā)面，本發(fā)明還提供一種顯示面板的實(shí)施例，其包括有上述陣列基板。
[0083]雖然本發(fā)明所披露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。上述柵極驅(qū)動(dòng)單元中的啟動(dòng)單元、儲(chǔ)能單元、上拉單元、第一下拉單元和第二下拉單元等各單元及其各電路模塊都可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，任何本發(fā)明所屬【技術(shù)領(lǐng)域】內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，在實(shí)施的形式上及細(xì)節(jié)上所作的任何修改與變化，都應(yīng)該在本發(fā)明的專利保護(hù)范圍內(nèi)，所以本發(fā)明的專利保護(hù)范圍仍須以所附的權(quán)利要求書界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種柵極驅(qū)動(dòng)電路，其特征在于，包括多個(gè)柵極驅(qū)動(dòng)單元，每級(jí)所述柵極驅(qū)動(dòng)單元通過其耦接的柵極線輸出一柵極信號(hào)，每級(jí)所述柵極驅(qū)動(dòng)單元包括: 啟動(dòng)單兀，用于傳輸一啟動(dòng)信號(hào)； 儲(chǔ)能單元，耦接所述啟動(dòng)單元的輸出端，用于接收所述啟動(dòng)信號(hào)，在所述啟動(dòng)信號(hào)的作用下執(zhí)行充電過程，輸出一驅(qū)動(dòng)電壓； 上拉單元，耦接在所述儲(chǔ)能單元的輸出端和柵極線之間，用于接收所述驅(qū)動(dòng)電壓，在所述驅(qū)動(dòng)電壓以及一時(shí)間脈沖信號(hào)的作用下上拉所述柵極線上的柵極信號(hào)； 第一下拉單元，耦接所述儲(chǔ)能單元和柵極線，用于在第一控制信號(hào)的作用下將所述驅(qū)動(dòng)電壓和柵極信號(hào)下拉至第一參考電壓； 第二下拉單元，耦接所述儲(chǔ)能單元和柵極線，用于在第二控制信號(hào)的作用下將所述驅(qū)動(dòng)電壓和柵極信號(hào)下拉至所述第一參考電壓； 第三下拉單元，耦接所述儲(chǔ)能單元，用于在第三控制信號(hào)的作用下將所述驅(qū)動(dòng)電壓下拉至小于所述第一參考電壓的第二參考電壓。
2.如權(quán)利要求1所述的柵極驅(qū)動(dòng)電路，其特征在于:在垂直回掃期內(nèi)，所述第三下拉單元在所述第三控制信號(hào)的作用下將所述驅(qū)動(dòng)電壓下拉至所述第二參考電壓。
3.如權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于:所述第二參考電壓還小于所述時(shí)間脈沖信號(hào)的低電平電壓。
4.如權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第三下拉單元包括: 晶體管，其控制極接收所述第三控制信號(hào)，在所述第三控制信號(hào)的作用下，所述晶體管的第一極和第二極連通所述儲(chǔ)能單元的輸出端和所述第二參考電壓。
5.如權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第一下拉單元包括: 放電晶體管，其柵極接收所述第一控制信號(hào)，在所述第一控制信號(hào)的作用下，所述放電晶體管的源極和漏極連通所述儲(chǔ)能單元的輸出端和所述第一參考電壓； 下拉晶體管，其柵極接收所述第一控制信號(hào)，在所述第一控制信號(hào)的作用下，所述下拉晶體管的源極和漏極連通所述柵極線和所述第一參考電壓。
6.如權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述第二下拉單元包括: 控制模塊，耦接所述儲(chǔ)能單元，用于接收所述驅(qū)動(dòng)電壓，根據(jù)所述驅(qū)動(dòng)電壓、第一參考電壓和時(shí)間脈沖信號(hào)，輸出所述第二控制信號(hào)； 放電晶體管，其柵極耦接所述控制模塊的輸出端，用于接收所述第二控制信號(hào)，在所述第二控制信號(hào)的作用下，所述放電晶體管的源極和漏極連通所述儲(chǔ)能單元的輸出端和所述第一參考電壓； 下拉晶體管，其柵極耦接所述控制模塊的輸出端，用于接收所述第二控制信號(hào)，在所述第二控制信號(hào)的作用下，所述下拉晶體管的源極和漏極連通所述柵極線和所述第一參考電壓。
7.如權(quán)利要求6所述的柵極驅(qū)動(dòng)電路，其特征在于，所述控制模塊包括: 耦合電容，其第一電極接收所述時(shí)間脈沖信號(hào)，第二電極作為所述控制模塊的輸出端，耦接所述放電晶體管和下拉晶體管； 晶體管，其柵極耦接所述儲(chǔ)能單元的輸出端，接收所述驅(qū)動(dòng)電壓，在所述驅(qū)動(dòng)電壓的作用下，所述晶體管的源極和漏極連通所述電容器的第二電極和所述第一參考電壓。
8.如權(quán)利要求1或2所述的柵極驅(qū)動(dòng)電路，其特征在于，所述儲(chǔ)能單元包括存儲(chǔ)電容，其第一電極耦接所述啟動(dòng)單元的輸出端，作為所述儲(chǔ)能單元的輸出端，第二電極耦接所述上拉單元與所述柵極線的電路連接中。
9.一種陣列基板，其特征在于:包括有如權(quán)利要求1~8任意一項(xiàng)所述的柵極驅(qū)動(dòng)電路。
10.—種顯示面板，其特征在 于:包括有如權(quán)利要求9所述的陣列基板。
【文檔編號(hào)】G11C19/28GK103559868SQ201310477378
【公開日】2014年2月5日 申請(qǐng)日期:2013年10月12日 優(yōu)先權(quán)日:2013年10月12日
【發(fā)明者】郭平昇 申請(qǐng)人:深圳市華星光電技術(shù)有限公司