與存儲器層集成的安全電路的制作方法
【專利摘要】一種安全集成電路，包括下部邏輯層，以及設(shè)置在所述下部邏輯層上方的一個或多個存儲器層。安全性密鑰被設(shè)置在所述存儲器層的一個或多個上，用于解鎖所述邏輯層。
【專利說明】與存儲器層集成的安全電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多層安全器件，其使得一個或多個安全性密鑰散布在該器件的一個或多個存儲器層中，以提供增強的安全性。
【背景技術(shù)】
[0002]對于許多集成電路應用來說，安全性是一個重要問題。許多組織將大量資源投入到電路配置當中，其中許多這樣的組織希望這種投入得到保護。在某些應用中的電路可能會出現(xiàn)固有的安全性問題，諸如用于導彈導航系統(tǒng)或其他軍事政治等敏感應用中的電路。
[0003]由于在集成電路中含有的信息價值很大，政界和產(chǎn)業(yè)界都做出大量努力來實施反向工程。電路傳輸可以被監(jiān)控并解密，并且電路本身也可以通過連續(xù)的蝕刻操作來進行物理解構(gòu)。在連續(xù)的蝕刻之間可以進行諸如掃描電子顯微鏡(SEM)等成像操作以發(fā)現(xiàn)電路架構(gòu)。在電路運行時也可以使用其他成像技術(shù)來直接或間接地檢測熱量或電量。
[0004]對集成電路與存儲器之間通信加強安全性的傳統(tǒng)方法致力于對這些通信進行加密。但是，這些方法具有缺陷。通信電路很難被隱藏，因此會被專業(yè)的反向工程師所識破。而隨著技術(shù)的發(fā)展，解密技術(shù)也變得更加先進，可能現(xiàn)階段算是安全的通信，站在器件使用壽命的角度上看，會變得不太安全。某些器件，諸如某些空天應用，會具有較長的使用壽命，使得當前所用的加密技術(shù)在器件的使用壽命期間會變得不安全。此外，如果密鑰被人知曉，對數(shù)據(jù)流的存取就會成為無可奈何的致命傷。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的實施例可以克服與電路安全性相關(guān)的一個或多個問題，例如通過將安全性密鑰嵌入到一個或多個存儲器層上，所述一個或多個存儲器層設(shè)置在電路器件中的邏輯層的上方。
[0006]在一個實施例中，一種安全電路器件包括:邏輯層；一個或多個存儲器層，包括設(shè)置在所述電路層上方的非易失性存儲器單元，并且與所述邏輯層集成在一起；所述邏輯層與所述一個或多個存儲器層之間的多個連接器，用于將所述邏輯層與所述一個或多個存儲器層電耦接；以及設(shè)置在至少一個存儲器層的非易失性存儲器單元中的安全性密鑰，所述安全性密鑰為允許對所述邏輯層進行存取以進行操作而所需的密鑰。
[0007]所述安全電路可包括第一存儲器層和第二存儲器層，并且儲存所述安全性密鑰的非易失性存儲器單元可以是一次性可編程存儲器單元。所述非易失性存儲器單元可以是以交叉配置布置的電阻型存儲器單元。
[0008]在一個實施例中，所述存儲器層可包括電阻型存儲器(RRAM)、相變存儲器(PCRAM)、鐵電存儲器(FERAM)或磁性存儲器(MRAM)形式的兩端子單元(two terminalcell)0
[0009]安全性密鑰可以包括設(shè)置在第一區(qū)域中的第一密鑰部分，以及設(shè)置在相對于所述第一區(qū)域垂直定位的第二區(qū)域中的第二密鑰部分。在此類實施例中，所述第一區(qū)域可以是第一存儲器層，并且所述第二區(qū)域可以是設(shè)置在所述第一存儲器層上方的第二存儲器層，其中所述第二安全性密鑰部分用于解鎖所述第一安全性密鑰部分，并且所述第一安全性密鑰部分用于解鎖所述邏輯層。實施例可進一步包括設(shè)置在相對于所述第一區(qū)域垂直定位的第三區(qū)域中的第三存儲器層上的第三安全性密鑰部分。
[0010]本發(fā)明可以實施為一種包括安全電路器件的系統(tǒng)，包括:邏輯層；一個或多個存儲器層，包括設(shè)置在所述邏輯層上方的非易失性存儲器單元并且與所述邏輯層集成成單片結(jié)構(gòu)，以及設(shè)置在至少一個存儲器層的非易失性存儲器單元中的安全性密鑰，所述安全性密鑰為允許對所述邏輯層進行存取以進行操作而所需的密鑰。所述一個或多個存儲器層可包括第一存儲器層和第二存儲器層。
[0011 ] 在一個實施例中，所述系統(tǒng)中的安全電路具有安全性密鑰，所述安全性密鑰包括設(shè)置在第一區(qū)域中的第一密鑰部分，以及設(shè)置在相對于所述第一區(qū)域垂直定位的第二區(qū)域中的第二密鑰部分。所述第一區(qū)域可以是第一存儲器層，而所述第二區(qū)域可以是設(shè)置在所述第一存儲器層上方的第二存儲器層，其中所述第二安全性密鑰部分用于解鎖所述第一安全性密鑰部分，并且所述第一安全性密鑰部分用于解鎖所述邏輯層。所述系統(tǒng)中的電路可進一步包括:設(shè)置在第三存儲器層上的第三安全性密鑰部分，其中所述第一、第二以及第三安全性密鑰部分必須全部備齊才能解鎖所述邏輯層；以及設(shè)置在一個或多個存儲器層中的虛設(shè)密鑰。
[0012]在所述系統(tǒng)的實施例中，儲存所述安全性密鑰的非易失性存儲器單元可以是一次性可編程存儲器單元，并且，在一個實施例中，所述非易失性存儲器單元可以包括兩端子單元。所述非易失性存儲器單元可以是以交叉配置布置的電阻型存儲器單元。所述邏輯層可包括一個或多個處理或計算元件，并且所述系統(tǒng)可進一步包括存取邏輯，其中所述存取邏輯被配置成接收設(shè)置在所述非易失性存儲器單元中的安全性密鑰，并且被配置成響應于所述安全性密鑰而允許對所述邏輯層進行存取。
【專利附圖】

【附圖說明】
[0013]圖1所示為根據(jù)本發(fā)明的實施例的集成電路器件的下部層。
[0014]圖2所示為根據(jù)本發(fā)明的實施例的集成電路器件的多個層。
[0015]圖3所示為根據(jù)本發(fā)明的實施例的存儲器單元。
[0016]圖4A和圖4B所示為根據(jù)本發(fā)明的實施例的存儲器單元的電行為。
[0017]圖5A和圖5B所示為根據(jù)本發(fā)明的實施例的存儲器單元的物理狀態(tài)。
[0018]圖6所示為根據(jù)本發(fā)明的實施例的存儲器陣列。
[0019]圖7所示為根據(jù)本發(fā)明的實施例的多個存儲器層。
[0020]圖8A至圖SC所示為根據(jù)本發(fā)明的各個實施例的存儲器層和邏輯層。
[0021]圖9所示為根據(jù)本發(fā)明的實施例的計算機系統(tǒng)。
[0022]圖10所示為根據(jù)本發(fā)明的實施例的封裝器件。
[0023]圖11所示為根據(jù)本發(fā)明的實施例的系統(tǒng)芯片。
【具體實施方式】
[0024]本發(fā)明涉及一種多層安全器件，其使得一個或多個安全性密鑰散布在該器件的一個或多個存儲器層中，以提供增強的安全性。該存儲器層被設(shè)置在邏輯層之上，并形成單片結(jié)構(gòu)，使得在該兩層之間不存在任何暴露的導線(或連接器)。用于將該邏輯層與該存儲器層相耦接的導線或連接器可以是硅通孔(TSV)或其他適宜導電結(jié)構(gòu)。
[0025]圖1所示為根據(jù)本發(fā)明的實施例的包括多個層的集成電路器件100。集成電路的第一層即最低層Iio可以是專用集成電路(ASIC)、場可編程門陣列(FPGA)、復雜可編程邏輯器件(CPLD )、微控制器(MCU)，或者是其他類型的與存儲器接口連接的電路。該電路可以具有諸如ASIC的預設(shè)邏輯、諸如FPGA或CPLD的可編程邏輯，或者是預設(shè)邏輯與可編程邏輯的組合。
[0026]如圖1所示，在一個實施例中，集成電路器件的邏輯級110可以包括邏輯扇區(qū)112、加密模塊114、解密模塊116以及安全性密鑰118。這些模塊和密鑰的存在情況可以隨著加密實施方案而變化。實施例包括嵌入到集成電路中的存儲器。在一個實施例中，安全性密鑰118被儲存在設(shè)置于該邏輯層頂部上的一個或多個存儲器層中，下文將對此進行更詳細描述。實施例還可以包括嵌入到邏輯層本身中的存儲器。
[0027]圖2所示為具有設(shè)置于邏輯級110之上的多個存儲器層(220-1，…η)的集成電路100。實施例可以包括第一存儲器層220-1、第一存儲器層220-1和第二存儲器層220-2，或N個存儲器層，其中n是整數(shù)。每一存儲器層包括非易失性存儲器單元，并且也可以包括邏輯組件。盡管下文以非易失性存儲器的具體形式描述了示例性實施例，但是本領(lǐng)域的技術(shù)人員將認識到，各種實施例也可以包括其他形式的非易失性存儲器。
[0028]圖3所示為可以被包含在每一存儲器層220中的非易失性存儲器的實施例。如圖3所示，非易失性存儲器300包括底部電極302、交換介質(zhì)304以及頂部電極306。交換介質(zhì)304所表現(xiàn)出的電阻可以被選擇性地設(shè)置成各種值，也可以使用恰當?shù)目刂齐娐穪磉M行重設(shè)。在該示例性實施例中，存儲器300是兩端子電阻型存儲器，例如電阻型隨機存取存儲器(RRAM)。
[0029]該電阻型存儲器為具有設(shè)置在頂部電極與底部電極之間的交換介質(zhì)的兩端子器件。該交換介質(zhì)的電阻可以通過向該等電極施加電信號來進行控制。該電信號可以是基于電流或基于電壓的信號，或者是可以使用電流與電壓的組合。如在本說明書中所使用，術(shù)語“RRAM”或“電阻型存儲器件”或“電阻型存儲器單元”指代一種使用交換介質(zhì)的存儲器件，該交換介質(zhì)的電阻可以通過施加電信號來進行控制，而無需該交換介質(zhì)的鐵電性、磁化和相變。盡管下文將詳細描述RRAM，但是本發(fā)明的實施例可以通過各種類型的兩端子非易失性存儲器來實施，諸如相變存儲器(PCRAM)、鐵電存儲器(FERAM)以及磁性存儲器(MRAM)。
[0030]在一個實施例中，存儲器單元300使用的是基于無定形硅的電阻型存儲器，并且使用無定形娃(a-Si)來作為交換介質(zhì)304。隨著在a-Si交換介質(zhì)304內(nèi)部由于所施加的電壓而出現(xiàn)的導電絲(conductive filament)的形成或擷取(retrieval),交換介質(zhì)304的電阻會變化。頂部電極306是含有銀(Ag)的導電層，并且在a-Si交換介質(zhì)304中充當導電絲形成離子的來源。盡管在示例性實施例中使用的是銀，但是，應理解，頂部電極306可以形成自各種其他金屬，諸如金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)以及鈷(Co)。底部電極302是與a-Si交換介質(zhì)304的下部端面相接觸的摻雜了硼的或其他類的P型多晶硅電極。
[0031]圖4A所示為根據(jù)本發(fā)明的實施例的存儲器單元300的電阻交換特性。交換介質(zhì)304顯示的是雙極交換機制。取決于經(jīng)由頂部電極306和底部電極302施加給該交換介質(zhì)的電流信號的極性和幅度，交換介質(zhì)304的電阻會改變。當施加了等于或大于編程閾值電壓(或編程電壓)Vpth的正電壓時，存儲器單元300會轉(zhuǎn)變?yōu)镺N狀態(tài)(低電阻狀態(tài))。在一個實施例中，取決于交換介質(zhì)304和頂部電極306所用的材料，該程序電壓處于I伏特至5伏特的范圍中。當施加了等于或大于擦除閾值電壓(或擦除電壓)Veth的負電壓時，存儲器單元300被切換回到OFF狀態(tài)(高電阻狀態(tài))。在一個實施例中，該擦除電壓處于-1伏特至_5伏特的范圍中。如果所施加的電壓處于兩個閾值電壓Vpth與Veth之間，器件狀態(tài)不受影響，會啟用一個低電壓讀取過程。一旦存儲器單元300被設(shè)置成特定的電阻狀態(tài)，即使在不通電的情況下，存儲器單元300也可以將信息保持一段時間(或稱保留時間)。
[0032]圖4A所示為根據(jù)本發(fā)明的實施例的存儲器單元300的非整流交換特性。當頂部電極306被施加了相對于底部電極302的正電勢時，電流從頂部電極306流向底部電極302。另一方面，如果頂部電極306被施加了相對于底部電極302的負電勢，電流會朝相反方向流動。
[0033]另一方面，圖4B所示為根據(jù)本發(fā)明的另一實施例的存儲器單元300的整流交換特性。當頂部電極306被施加了相對于底部電極302的正電勢時，電流從頂部電極306流向底部電極302，但是，即使頂部電極306被施加以相對于底部電極302的負電勢，電流也不會朝相反方向流動。在此實施例中，器件300表現(xiàn)出類似二極管的行為，并且可以用包含與二極管串聯(lián)連接的電阻器的等效電路來表示。通過控制流過器件的電流的量，可以控制存儲器單元300表現(xiàn)出整流或非整流特性。
[0034]圖5A和圖5B所示為根據(jù)本發(fā)明的實施例在ON和OFF狀態(tài)期間的存儲器單元300的交換機制。a-Si交換介質(zhì)304中的交換是基于在a-Si交換介質(zhì)304的導電絲區(qū)域中由于施加給存儲器單元300的電極302和306的編程和擦除電壓而出現(xiàn)的單個導電絲或多個導電絲的形成和擷取。
[0035]圖5A所示為通過將編程電壓Vpth施加給頂部電極306而處于ON狀態(tài)(或被編程狀態(tài))中的器件300。由a-Si制成的交換介質(zhì)304被設(shè)置在底部電極302與頂部電極306之間。交換介質(zhì)304的上部部分包括金屬區(qū)域(或?qū)щ娐窂絽^(qū)域)502，該金屬區(qū)域從頂部電極306延伸到高出底部電極302約IOnm處。當將略大于后續(xù)的交換電壓的電壓(例如I?5V)施加給頂部電極306時，會在電成型工藝期間形成金屬區(qū)域502。此大電壓會導致來自頂部電極306的金屬離子朝向底部電極302的電場誘發(fā)的擴散，進而形成連續(xù)的導電路徑503。
[0036]交換介質(zhì)304的下部部分界定出導電絲區(qū)域504，其中在電成型工藝之后施加了編程電壓Vpth時，形成導電絲505。在電成型工藝期間，區(qū)域503和505也可以一起形成。當所施加的編程電壓Vpth提供了充足的活化能使得有大量金屬離子從金屬區(qū)域502流向底部電極302時，金屬絲505會包括被困在交換介質(zhì)304的下部部分中的缺陷位點中的一系列金屬顆粒。
[0037]金屬絲505包括通過非導電交換介質(zhì)而彼此分開的金屬顆粒集合，并且不會界定出連續(xù)的導電路徑，不同于在金屬區(qū)域502中的路徑503。取決于實施方案，金屬絲505延伸約2-10nm。ON狀態(tài)中的導電機制是通過導電絲505中的金屬顆粒的電子穿隧效應。器件電阻主要是由金屬顆粒506與底部電極302之間的穿隧電阻構(gòu)成的。金屬顆粒506是在導電絲區(qū)域504中最接近底部電極302的金屬顆粒，并且也是在ON狀態(tài)中在導電絲區(qū)域504中的最后的金屬顆粒。
[0038]再次參看圖4A和圖4B，通過控制流過存儲器單元300的電流的量，可以控制存儲器單元300表現(xiàn)出類似二極管的行為。如果流過存儲器單元300的電流的量小于閾值量，那么器件300會表現(xiàn)出類似二極管的行為，進而防止出現(xiàn)從底部電極302到頂部電極306的反向電流。在一個實施例中，閾值電流為10 μ A，使得存儲器單元300在電流的量為10 μ A或更高時表現(xiàn)出非整流特性(見圖4Α)并且在電流的量低于10 μ A時表現(xiàn)出整流特性(見圖4Β)。閾值電流會隨著器件實施方案而變化，例如存儲器單元300的所用材料和大小。
[0039]施加給底部電極302的負電勢使得最接近底部電極302的金屬顆粒506(見圖5Α)的位置略微提高但沒有偏離導電絲區(qū)域504。所造成的在金屬顆粒506與底部電極302之間的增大的距離增加了電阻并且防止電流從底部電極302流向金屬顆粒506。但是，如果電流等于或大于閾值水平，那么會出現(xiàn)從底部電極302通過金屬顆粒506的大電流的突增(burst)。
[0040]圖6所示為根據(jù)本發(fā)明的實施例的基于無定形硅或a-Si的交叉型存儲器陣列600。交叉型存儲器陣列600包括沿第一方向延伸的底部電極602的平行陣列。在一個實施例中，底部電極602包括底部金屬(未不出)以及被形成在底部金屬上的P型多晶娃(未不出)。在一個實施例中，底部電極602為納米級。例如，底部電極602可以具有約40nm的寬度以及約80nm的間距。
[0041]頂部電極604的平行陣列沿第二方向延伸，從而與底部電極602相交叉。頂部電極604包括能夠供應導電絲形成離子的金屬，諸如銀(Ag)、金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)以及鈷(Co)。在一個實施例中，頂部電極604和底部電極602彼此正交。頂部電極604為具有約60nm寬度和約120nm間距的納米線。
[0042]兩個陣列602和604的每一交點606界定出兩端子電阻型存儲器單兀608。在每一交點606處的存儲器單兀608包括被交換層610分開的兩個電極602和604。該交換層或結(jié)構(gòu)可以具有與底部電極602的寬度基本上相等或比其更窄的寬度。在一些實施例中，交叉型存儲器陣列中的每一存儲器單元可以儲存一單個位。在其他實施例中，該等存儲器單元表現(xiàn)出多級電阻，進而允許在每一單元中存儲多個位。在一個實施例中，交換層610包括無定形硅或其他非晶硅，但是本發(fā)明的實施例不限于此。
[0043]在一個實施例中，參看圖2，存儲器層220通過硅通孔(TSV)電耦接至邏輯層110并電耦接至其他存儲器層220。為了增強熱性能，存儲器層220的存儲器單元可以被設(shè)置成朝向該芯片的外部邊緣，使得存儲器單元并沒有直接設(shè)置在邏輯組件上。每一連續(xù)的存儲器層220可以用此方式來布置，使得上部存儲器層的一部分并沒有與下部存儲器層的部分
相重疊。
[0044]在存儲器層220僅儲存密鑰以及相對少量的數(shù)據(jù)或不儲存數(shù)據(jù)的實施例中，儲存一個或多個密鑰118的存儲器單元可以散布在底層電路100的相對大的區(qū)域上。存儲器單元的寬廣分布能夠有助于隱藏密鑰的位置，尤其是存在多個密鑰的情況下。
[0045]參看圖7，一個或多個存儲器層220可以包括加密模塊114、解密模塊116以及安全性密鑰118。或者，每一存儲器層220可以包括安全性密鑰118，但是不包括加密模塊114或解密模塊116。[0046]圖8A所示為根據(jù)本發(fā)明的實施例的具有邏輯層110和設(shè)置在邏輯層上的一個或多個存儲器層220的集成電路器件100。器件100可以包括具有安全性密鑰118的單個存儲器層220-1，安全性密鑰118被邏輯層110擷取以解鎖器件100來進行操作?；蛘撸骷?00可以包括設(shè)置在不同的存儲器層220上的多個安全性密鑰118，并且器件100決定使用哪一安全性密鑰來解鎖該器件?？梢噪S機選擇，也可以預定序列選擇用于解鎖的安全性密鑰 118。
[0047]在存儲器層220中的一個或多個安全性密鑰118可以在其生命周期的任何階段進行設(shè)定。該密鑰可以在制造工藝期間設(shè)定，例如通過在制造時設(shè)定存儲器狀態(tài)或者是在制造完之后緊接著設(shè)定存儲器狀態(tài)。在一些應用中，可能需要由處于供應鏈下游的顧客來進一步設(shè)定密鑰，諸如最初的設(shè)備制造商、轉(zhuǎn)銷商，或者甚至是終端用戶。
[0048]安全性密鑰118可以通過使用一次性可編程(OTP)工藝來設(shè)定。OTP工藝的實例有眾所周知的反熔絲工藝。在一個實施例中，存儲器層220包括大量的潛在的反熔絲位置，使得在具體應用中很難通過成像技術(shù)來確定哪些反熔絲已被活化。
[0049]在一個實施例中，散布在不同的存儲器層220-1至220-n上的多個安全性密鑰118可能包括不被器件100使用的“虛設(shè)(dummy )”密鑰，但是之所以被提供是為了使得器件100更加難以確定使用哪個安全性密鑰。
[0050]圖SB所示為根據(jù)本發(fā)明的實施例的具有散布在多個存儲器層220中的多個組件的安全性密鑰118。這些組件被邏輯110布置在一起，并且只有當所有組件被邏輯100安全地一起備齊時，器件100才能被解鎖。即使該密鑰組件中的任何一個被反向工程努力破壞，器件100仍不會被解鎖。例如，如果安全性密鑰118使用的是256位密鑰，則該密鑰可以被分割成四個64位密鑰組件118-1至118-4，并儲存在四個不同的存儲器層220中?；蛘撸粋€以上的密鑰組件可以被儲存在給定存儲器層220的不同位置中。
[0051]在一個實施例中，在存儲器層220中的數(shù)據(jù)被使用如圖8C所示的密鑰來加密。使用對稱的密鑰來加密該數(shù)據(jù)傳輸，其中設(shè)置在邏輯層Iio上的一個或多個密鑰118對應于設(shè)置在存儲器層220上的一個或多個密鑰118?；蛘?，密鑰118可以全部儲存在存儲器層220 中。
[0052]密鑰118可以以回旋方式散布在存儲器層220中以進一步隱藏密鑰值和位置。例如，邏輯層110用以從存儲器層220-1中解密數(shù)據(jù)的密鑰118可以儲存在存儲器層220-2上，或者每一密鑰的各部分可以散布在如上文圍繞圖8B所論述的若干存儲器層中。具有存在于各種形式和層中的多個密鑰增加了針對電路100進行反向工程的難度。
[0053]本發(fā)明的實施例可以使用任何數(shù)目種類的加密方案。例如，器件100可以使用數(shù)據(jù)加密標準(DES)或高級加密標準(AES)，其中一個或多個密鑰118為任意長度。按需要，實施例可以實施對稱的密鑰或不對稱的密鑰。本發(fā)明的實施例不限于任何特定長度或加密方案。
[0054]在同一器件100中，可以針對不同目的使用不同的加密方案。例如，外部通信可以使用AES，而內(nèi)部儲存可以用DES來加密。
[0055]在一個實施例中，器件100包括場可編程門陣列(FPGA)，使得可以在制造完電路之后配置邏輯。FPGA的邏輯配置被儲存(編程)在存儲器中，并且在對該電路施加電力時載入到該邏輯中。取決于該邏輯的復雜性，此通信可能涉及最高達數(shù)百萬位的位流。在安全的實施方案中，這些位被加密。
[0056]相比于傳統(tǒng)的FPGA器件，具有含一個或多個安全性密鑰118的存儲器層220的器件100提供了增強的安全性。在此類傳統(tǒng)FPGA器件中，該存儲器被設(shè)置在獨立于該邏輯的模塊中，使得在該邏輯與該存儲器之間的布線被暴露并且容易遭受反向工程師的監(jiān)控。另一方面，器件100不具有在邏輯層110與存儲器層220之間的任何暴露的導線，這是因為存儲器層220被形成在邏輯層110的頂部上。
[0057]除了提供安全的芯片內(nèi)通信以外，使用FPGA作為下部層110的實施例可以儲存密鑰118來與外部器件進行通信。上文圍繞圖1至圖8所描述的實施例可以使用FPGA作為邏輯層110來實施。
[0058]本發(fā)明并不限于邏輯層110的具體配置。隨著電路技術(shù)的發(fā)展，由于組合器件進入市場，在ASIC、FPGA與其他相似預設(shè)或可編程電路之間的界限已經(jīng)不是那么分明。這些電路中的任何一種都可以通過本文所描述的一個或多個存儲器層220來實施安全性。
[0059]使用如上文所描述的電路器件100的系統(tǒng)可以在許多不同的配置中實施。在一個實施例中，如圖9所示，器件100在計算機系統(tǒng)900中實施。盡管圖9將器件100展示為相對于計算機子系統(tǒng)是離散的，但是它可以實施為該等子系統(tǒng)或諸如儲存子系統(tǒng)912、網(wǎng)絡(luò)接口 906或用戶接口輸出器件908的其他組件中的任一者的組成部分。
[0060]圖9所示為根據(jù)本發(fā)明的實施例的示例性計算機系統(tǒng)900的簡化框圖。計算機系統(tǒng)900通常包括至少一個處理器904，該至少一個處理器經(jīng)由總線子系統(tǒng)902與數(shù)個外圍器件相通信。這些外圍器件通常包括包括存儲器子系統(tǒng)914和文件儲存子系統(tǒng)920的儲存子系統(tǒng)912、用戶接口輸入器件910、用戶接口輸出器件908以及網(wǎng)絡(luò)接口子系統(tǒng)906。該等輸入和輸出器件能夠?qū)崿F(xiàn)與計算機系統(tǒng)900進行的用戶交互。顯而易見，用戶可以是人類使用者、器件、方法、另一計算機及類似者。網(wǎng)絡(luò)接口子系統(tǒng)906提供通向外部網(wǎng)絡(luò)的接口，包括通向通信網(wǎng)絡(luò)922的接口，并且經(jīng)由通信網(wǎng)絡(luò)922耦接至在其他計算機系統(tǒng)中的對應接口器件。
[0061]用戶接口輸入器件910可以包括鍵盤、諸如鼠標、軌跡球、觸摸板或繪圖板的定點器件、掃描器、用于掃描物品條形碼的條形碼掃描器、并入到顯示器中的觸摸屏、諸如語音識別系統(tǒng)、麥克風的音頻輸入器件，以及其他類型的輸入器件。一般來說，術(shù)語“輸入器件”的使用意圖包括用于將信息輸入到計算機系統(tǒng)900中或輸入到通信網(wǎng)絡(luò)922上的所有可能類型的器件和方法。
[0062]用戶接口輸出器件908可以包括顯示器子系統(tǒng)、印刷機、傳真機，或諸如音頻輸出器件的非視覺顯示器。該顯示子系統(tǒng)可以是陰極射線管(CRT)、諸如液晶顯示器(LCD)的平板顯示器件，或投影器件。該顯示器子系統(tǒng)還可以諸如經(jīng)由音頻輸出器件來提供非視覺顯示。一般來說，術(shù)語“輸出器件”的使用意圖包括用于將信息從計算機系統(tǒng)900輸出到用戶或另一機器或計算機系統(tǒng)的所有可能類型的器件和方法。
[0063]儲存子系統(tǒng)912儲存用于提供計算機系統(tǒng)功能性的基本編程和數(shù)據(jù)構(gòu)架。例如，實施本發(fā)明功能性的各種模塊可以被儲存在儲存子系統(tǒng)912中。這些軟件模塊一般由處理器904來運行。在一個分布式環(huán)境中，這些軟件模塊可以儲存在多個計算機系統(tǒng)上并且由多個計算機系統(tǒng)的處理器來運行。儲存子系統(tǒng)912還提供用于將根據(jù)本發(fā)明儲存信息的各種數(shù)據(jù)庫進行儲存的儲存庫。儲存子系統(tǒng)912通常包括存儲器子系統(tǒng)914和文件儲存子系統(tǒng) 920。
[0064]存儲器子系統(tǒng)914通常包括數(shù)個存儲器，包括用于在程序運行期間儲存指令和數(shù)據(jù)的主隨機存取存儲器(RAM)918以及用于儲存固定指令的只讀存儲器(R0M)916。文件儲存子系統(tǒng)920提供永久性的(非易失性的)程序和數(shù)據(jù)文件的儲存，并且可以包括硬盤驅(qū)動器、帶有相關(guān)可移動介質(zhì)的軟盤驅(qū)動器、高密度數(shù)字只讀存儲器(CD-ROM)驅(qū)動器、光盤驅(qū)動器、可移動介質(zhì)盒，以及其他類似儲存介質(zhì)。該等驅(qū)動器中的一種或多種可以位于在通信網(wǎng)絡(luò)922上的另一位點處的其他被連接計算機的遠端位置處。
[0065]總線子系統(tǒng)902提供用于令計算機系統(tǒng)900的各組件和子系統(tǒng)按預期方式彼此通信的機制。計算機系統(tǒng)900的各種子系統(tǒng)和組件不需要處于相同的物理位置，而是可以分布在分布式網(wǎng)絡(luò)內(nèi)的各個位置處。盡管總線子系統(tǒng)902被示意性圖示為單個總線，但是該總線子系統(tǒng)的替代實施例可以使用多個總線。
[0066]計算機系統(tǒng)900可以具有各種類型，包括個人計算機、便攜式計算機、工作站、計算機終端、網(wǎng)絡(luò)計算機、大型機、手持式通信器件，或任何其他數(shù)據(jù)處理系統(tǒng)。由于計算機和網(wǎng)絡(luò)不斷更新的性質(zhì)，在圖9中所描繪的計算機系統(tǒng)900的描述意圖僅為用于說明計算機系統(tǒng)的目的的特定實例。具有多于或少于圖9中所示的計算機系統(tǒng)的組件的組件的許多其他計算機系統(tǒng)配置也是可能的?？蛻舳擞嬎銠C系統(tǒng)和伺服端計算機系統(tǒng)大體具有與圖9中所示相同的配置，其中伺服端系統(tǒng)一般具有大于客戶端系統(tǒng)的容量和計算能力。
[0067]可并入器件100的系統(tǒng)的另一實例是如圖10所示的封裝器件1000。封裝器件1000可以包括一個或多個處理器1002、存儲器1004、I/O端口 1006，以及諸如電阻器1008和電容器1010的電組件。I/O端口 1006可以是諸如通用串行總線(USB)、專用接口或類似者的通常接口。在一些實施例中，該接口可以使用光波或無線電波來將數(shù)據(jù)傳輸?shù)椒庋b1000的系統(tǒng)中或從該系統(tǒng)傳出。封裝1000中的系統(tǒng)可以連同其他組件并入到諸如計算機系統(tǒng)900或另一電子器件的器件中。
[0068]可并入器件100的系統(tǒng)的又一個實例為如圖11所示的系統(tǒng)芯片1100。系統(tǒng)芯片可包括一個或多個處理器1102、存儲器1104、I/O接口 1106以及電力管理模塊1108，這些組件全部集成到單個芯片中。本領(lǐng)域的技術(shù)人員將會看出系統(tǒng)芯片1100的各實施例可以具有多于或少于如圖11所示組件的組件。各種組件可以設(shè)置在同一層上，或者層層堆疊在不同的層里。
[0069]根據(jù)本發(fā)明的實施例具有優(yōu)于常規(guī)器件的優(yōu)點。例如，由于多層安全器件100的引入，某些安全性功能變得冗余?？赡茏兊萌哂嗟囊粋€示例性功能是出于安全目的而進行的校驗和運算，尤其是在電信應用中。在一個實施例中，盡管可能仍會執(zhí)行校驗和運算來確保數(shù)據(jù)準確性，但是對于器件是否已妥協(xié)，可能就不需要執(zhí)行校驗和運算。此類功能的消除可以降低根據(jù)本發(fā)明的器件的成本和復雜性，并且減少了啟動和傳輸時間。
[0070]在一個示例性實施例中，包括多個存儲器層220，其中每一存儲器層包括安全性密鑰118或安全性密鑰部分118-n，這顯著地使得更加難以對電路100進行反向工程。為了更準確地成像下部邏輯級110，反向工程師蝕刻上部存儲器層118-1至118-n，進而破壞了安全性密鑰118以及存儲器中儲存的任何其他數(shù)據(jù)。在這些安全性密鑰被破壞掉之后，該器件將無法工作，使得更加難以對邏輯層110的運行進行成像。
[0071]本領(lǐng)域的技術(shù)人員將看出這些和其他優(yōu)點。盡管已經(jīng)使用了示例性實施例的結(jié)構(gòu)描述了本發(fā)明，但是本發(fā)明的實施例并不限于此。上述描述意圖為說明性的，而非限制性的。
【權(quán)利要求】
1.一種安全電路器件，包括: 邏輯層； 一個或多個存儲器層，包括設(shè)置在電路層上方的非易失性存儲器單元，并且與所述邏輯層集成在一起 在所述邏輯層與所述一個或多個存儲器層之間設(shè)置的多個連接器，用于將所述邏輯層與所述一個或多個存儲器層電耦接；以及 設(shè)置在至少一個存儲器層的所述非易失性存儲器單元中的安全性密鑰，所述安全性密鑰是允許對所述邏輯層進行存取以進行操作而所需的密鑰。
2.根據(jù)權(quán)利要求1所述的安全電路器件，其中所述一個或多個存儲器層包括第一存儲器層和第二存儲器層。
3.根據(jù)權(quán)利要求2所述的安全電路器件，其中所述安全性密鑰包括設(shè)置在第一區(qū)域中的第一密鑰部分，以及設(shè)置在相對于所述第一區(qū)域垂直定位的第二區(qū)域中的第二密鑰部分。
4.根據(jù)權(quán)利要求3所述的安全電路器件，其中所述第一區(qū)域是第一存儲器層，并且所述第二區(qū)域是設(shè)置在所述第一存儲器層上方的第二存儲器層，其中所述第二安全性密鑰部分用于解鎖所述第一安全性密鑰部分，并且所述第一安全性密鑰部分用于解鎖所述邏輯層。
5.根據(jù)權(quán)利要求4所述的安全電路器件，進一步包括設(shè)置在相對于所述第一區(qū)域垂直定位的第三區(qū)域中的第三存儲器層上的第三安全性密鑰部分。
6.根據(jù)權(quán)利要求1所述的安全電路器件，其中儲存所述安全性密鑰的所述非易失性存儲器單元為一次性可編程存儲器單元。
7.根據(jù)權(quán)利要求1所述的安全電路器件，其中所述一個或多個存儲器層的存儲器單元為兩端子單元。
8.根據(jù)權(quán)利要求7所述的安全電路器件，其中所述兩端子單元為電阻型存儲器(RRAM)、相變存儲器(PCRAM)、鐵電存儲器(FERAM)或磁性存儲器(MRAM)形式的存儲器單J Li ο
9.根據(jù)權(quán)利要求1所述的安全電路器件，進一步包括設(shè)置在所述一個或多個存儲器層中的虛設(shè)密鑰。
10.根據(jù)權(quán)利要求1所述的安全電路器件，其中所述非易失性存儲器單元為以交叉配置布置的電阻型存儲器單元。
11.一種包括安全電路器件的系統(tǒng)，包括: 邏輯層； 一個或多個存儲器層，包括設(shè)置在所述邏輯層上方的非易失性存儲器單元，并且與所述邏輯層集成成單片結(jié)構(gòu)；以及 設(shè)置在至少一個存儲器層的所述非易失性存儲器單元中的安全性密鑰，所述安全性密鑰為用于允許對所述邏輯層進行存取以進行操作而所需的密鑰。
12.根據(jù)權(quán)利要求11所述的包括安全電路器件的系統(tǒng)，其中所述一個或多個存儲器層包括第一存儲器層和第二存儲器層。
13.根據(jù)權(quán)利要求12所述的包括安全電路器件的系統(tǒng)，其中所述安全性密鑰包括設(shè)置在第一區(qū)域中的第一密鑰部分，以及設(shè)置在相對于所述第一區(qū)域垂直定位的第二區(qū)域中的第二密鑰部分。
14.根據(jù)權(quán)利要求13所述的包括安全電路器件的系統(tǒng)，其中所述第一區(qū)域為第一存儲器層，并且所述第二區(qū)域為設(shè)置在所述第一存儲器層上方的第二存儲器層，其中所述第二安全性密鑰部分用于解鎖所述第一安全性密鑰部分，而所述第一安全性密鑰部分用于解鎖所述邏輯層。
15.根據(jù)權(quán)利要求14所述的包括安全電路器件的系統(tǒng)，進一步包括設(shè)置在第三存儲器層上的第三安全性密鑰部分，其中所述第一、第二和第三安全性密鑰部分必須全部備齊才能解鎖所述邏輯層。
16.根據(jù)權(quán)利要求11所述的包括安全電路器件的系統(tǒng)，其中儲存所述安全性密鑰的所述非易失性存儲器單元為一次性可編程存儲器單元。
17.根據(jù)權(quán)利要求11所述的包括安全電路器件的系統(tǒng)，其中所述一個或多個存儲器層的存儲器單元為兩端子單元。
18.根據(jù)權(quán)利要求14所述的包括安全電路器件的系統(tǒng)，進一步包括設(shè)置在所述一個或多個存儲器層中的虛設(shè)密鑰。
19.根據(jù)權(quán)利要求11所述的包括安全電路器件的系統(tǒng)，其中所述非易失性存儲器單元為以交叉配置布置的電阻型存儲器單元。
20.根據(jù)權(quán)利要求1 1所述的包括安全電路器件的系統(tǒng)，其中所述邏輯層包括一個或多個處理或計算元件。
21.根據(jù)權(quán)利要求11所述的包括安全電路器件的系統(tǒng)，進一步包括存取邏輯，其中所述存取邏輯被配置成接收設(shè)置在所述非易失性存儲器單元中的所述安全性密鑰，并被配置成能夠允許響應于所述安全性密鑰而對所述邏輯層進行存取。
【文檔編號】G11C16/22GK103811069SQ201310557122
【公開日】2014年5月21日 申請日期:2013年11月11日 優(yōu)先權(quán)日:2012年11月9日
【發(fā)明者】喬治·米納斯安 申請人:科洛斯巴股份有限公司