電阻型隨機存取存儲器的均衡及感測的制作方法
【專利摘要】本發(fā)明具體涉及電阻型隨機存取存儲器的均衡及感測，提供了一種可以結合存儲器操作來減輕潛通路電流的兩端存儲器架構。通過舉例，可以應用電壓模擬機制來將所述存儲器架構的未被選定的位線動態(tài)地驅動至由選定的位線所觀測得到的電壓。根據這些方面，還可以將所述被選定的位線所觀測到的變化施加給所述未被選定的位線。這樣可以有助于減少或避免在所述被選定位線與所述未被選定的位線之間的電壓差，從而減少或避免在所述存儲器架構的各個位線之間的潛通路電流。此外，根據本發(fā)明的其他方面，提供基于輸入/輸出的配置來促進潛通路電流的減少。
【專利說明】電阻型隨機存取存儲器的均衡及感測
【技術領域】
[0001]本發(fā)明一般地說涉及半導體電子器件，更具體地說，涉及結合存儲器感測進行的電阻型隨機存取存儲器的信號均衡。
【背景技術】
[0002]電阻型隨機存取存儲器(RRAM)是最近在集成電路【技術領域】的一個創(chuàng)新點。雖然仍有大量的RRAM技術處于研發(fā)階段，但是關于RRAM的各種技術概念已經得以闡明，并且已處于一個或多個驗證階段，來驗證相關理論是否正確。即便如此，對于半導體電子行業(yè)的未來發(fā)展來說，RRAM技術仍展現出實質上的優(yōu)勢。
[0003]根據各種理論模型，RRAM可以被配置成具有多個電阻狀態(tài):例如，RRAM可以被配置成具有相對低的電阻或相對高的電阻。此外，RRAM可以被大體配置成響應于施加在該RRAM上的外部條件而進入到一個或另一個電阻狀態(tài)中。因而，以晶體管來說，施加或移除外部條件可以對RRAM進行編程和解編程(de-program)。另外,取決于物理構造和電氣布置，RRAM可以大體維持一個被編程或解編程狀態(tài)。取決于RRAM的構造，維持一個狀態(tài)可能需要滿足其他條件(例如，最小操作電壓的存在，最低操作溫度的存在，等)，或者是不需要滿足任何條件。總的來說，能夠處于兩個狀態(tài)中的一個狀態(tài)并且維持在該狀態(tài)中的一個狀態(tài)或另一個狀態(tài)的能力可以用以表示一個二進制位信息。因而，RRAM理論上可以用作經適當布置的電子電路中的電子存儲器。
[0004]對于RRAM技術的實際應用的若干意見包括各種基于晶體管的存儲器應用。例如，RRAM元件經常被至少部分地理論化為在數字信息的電子儲存中常用的金屬氧化物半導體(MOS)型存儲器晶體管的可行替代方案。基于RRAM的存儲器件的模型提供了可能優(yōu)于非易失型FLASH MOS型晶體管的一些潛在優(yōu)勢，包括更小的裸片大小、更高的存儲器密度、更快的切換(例如，從相對的導電狀態(tài)到相對的不導電狀態(tài)，或者與之相反)、良好的數據可靠性、低的制造成本以及其他。由于這些潛在的優(yōu)勢，并且由于對于更快速更小型的電子器件的需求仍方興未艾，人們對于RRAM技術以及RRAM研發(fā)仍然存在濃厚的興趣。

【發(fā)明內容】

[0005]以下提供本發(fā)明的概要介紹，以提供本文所描述的一些方面的基本理解。該
【發(fā)明內容】
并不是對于所公開主旨的全面概覽，既不是為了識別所公開主旨的核心或關鍵元素，也不是要描述本發(fā)明的范圍。其唯一的目的是以簡化形式呈現所公開主旨的一些概念，來作為對于后面將要給出的詳細描述的前序。
[0006]本發(fā)明的方面提供一種電阻型隨機存取存儲器(RRAM)架構，其能夠結合電子存儲器應用來減輕潛通路電流(sneak path current)(也被稱作漏電流)。此類應用可包括但不限于，編程(或寫入)應用、讀取應用或擦除應用。具體方面揭示的是使用電壓模擬機制來將該電子存儲器的未被選定的位線動態(tài)地驅動至由被選定的位線所觀測到的電壓。根據這些方面，還可以將由被選定的位線所觀測到的隨時間發(fā)生的變化施加給未被選定的位線。這樣可以有助于減少或避免在被選定的位線與未被選定的位線之間的電壓差，進而減少或避免在RRAM架構的相應位線之間的潛通路電流。
[0007]在一個或多個方面中，公開了一種基于輸入/輸出(I/O)的存儲器架構。該基于I/O的存儲器架構可以促進潛通路電流的減少的改善，如本文所公開。具體來說，該基于I/O的存儲器架構可以被配置成將包括多個存儲器塊的存儲器陣列的相應I/O觸點連接至相應存儲器塊的位線的子集。作為一個說明性實例，單個I/o觸點可以連接至第一存儲器塊的一個位線，第二存儲器塊的另一位線等等，以減少在該單個I/o觸點處測得的在具體的存儲器塊(例如，第一存儲器塊、第二存儲器塊等)內的位線之間的潛通路電流。通過將未被選定的存儲器塊與該I/o觸點相隔離，在不同的存儲器塊間的漏電流也可以得到減輕或避免。
[0008]在另一方面中，公開了一種用于測量RRAM陣列的信號特性的感測放大器。該感測放大器可以被配置成促成與上文所述的模擬機制相似的模擬電路以共同信號來驅動未被選定的位線和被選定的位線。此外，該感測放大器可以被預充電以進一步減輕或避免在RRAM陣列中的漏電流。
[0009]在另外的其他方面中，公開了一種Y多路復用(YMUX)電路。該YMUX電路可以被配置成將RRAM陣列的各個部分互連接以促成對該RRAM陣列的子集(例如，相應的存儲器塊、相應的位線等)的存儲器操作。在具體方面中，該YMUX可以被配置成選擇性地將位線子集或存儲器塊子集與I/O觸點連接。在進一步的方面中，該YMUX電路可以被配置成選擇性地將被模擬的電壓(例如，被模擬的偏置電壓)施加給該RRAM陣列的被動態(tài)選定的位線子集。位線子集的動態(tài)選擇可以提供靈活的電路，對存儲器單元選擇做出快速響應并結合RRAM感測或其他存儲器操作來促成實時的潛通路電流減輕。
[0010]在一個進一步方面中，本發(fā)明提供了一種半導體存儲器。該半導體存儲器可以包括一組RRAM、以及一組位線，該一組位線連接至該一組RRAM的子集中的相應RRAM，并且被配置成通過施加偏置電壓來對該一組RRAM中的子集中的相應RRAM進行激活或去激活。另夕卜，該半導體存儲器可包括偏置電壓復制電路，該偏置電壓復制電路被配置成對由于將該偏置電壓施加給該位線組中的一個被選定位線而在該一組位線中的該被選定位線中的被觀測電壓進行動態(tài)跟蹤，以及將被動態(tài)跟蹤的被觀測電壓施加給該位線組中的未被選定的位線。
[0011]在一個或多個其他方面中，提供了一種制造半導體存儲器的方法。該方法可以包括將多個位線和多個字線形成到該半導體存儲器上并且形成電阻型隨機存取存儲器(RRAM)陣列，該陣列具有沿該多個位線中的相應位線對準的列以及沿該多個字線中的相應字線對準的行。另外，該方法可以包括將該RRAM陣列中的相應RRAM的第一觸點連接至該多個位線中的一個位線，以及將該RRAM陣列中的相應RRAM的相應第二觸點連接至該多個字線中的一個字線，并在該半導體存儲器中形成多路復用器電路，該多路復用器電路被配置成用于選擇性地至少將操作信號施加給該多個位線中的子集。此外，該方法可包括形成均衡電路，該均衡電路用于通過響應于該操作信號而在該多個位線中的該子集處觀測到的操作電壓來驅動該多個位線中的第二子集。
[0012]在另外一方面中，本發(fā)明公開了一種操作電子存儲器的方法。該方法可以包括選定該電子存儲器中的一個字線并且將讀取電壓施加給該電子存儲器中的連接至被選定用于讀取的RRAM元件的位線。另外，該方法可以包括將該位線連接至一個動態(tài)地模擬在該電子存儲器中的位線處的實際電壓的電路，以及結合讀取該RRAM元件的狀態(tài)來通過該實際電壓來驅動與該位線相鄰的至少一個其他位線。
[0013]以下描述和附圖詳細闡述了所公開主旨的某些說明性方面。但是，這些方面僅僅是指示性的，僅僅是可以使用本發(fā)明原理和所公開主旨的各種方式中的一些方式，所公開的主旨意圖包括所有此類方面及其等效物。結合附圖閱讀完本發(fā)明的以下詳細描述之后，所公開主旨的其他優(yōu)勢和新穎特征將顯而易見。
【專利附圖】

【附圖說明】
[0014]圖1所示為根據本發(fā)明的一個或多個方面的實例電阻型隨機存取存儲器電路架構的方框圖。
[0015]圖2所示為根據一個或多個方面的樣品電阻型隨機存取存儲器(RRAM)的電路圖。
[0016]圖3A和圖3B所示為根據其他方面的包含潛通路電流的實例RRAM電路的圖。
[0017]圖4所示為根據具體方面的被配置成減輕或避免RRAM中的潛通路電流的實例電路的電路圖。
[0018]圖5所示為包含用于減輕或避免潛通路電流的電路的實例RRAM架構的方框圖。
[0019]圖6所示為用于RRAM存儲器的動態(tài)偏置和感測連接的選擇性控制的實例多路復用器的電路圖。
[0020]圖7所示為根據本發(fā)明的一個或多個其他方面的實例感測放大器的電路圖。
[0021]圖8所示為根據一個或多個其他方面的實例基于輸入/輸出的RRAM架構的圖。
[0022]圖9所示為根據所公開方面的用于制造潛通路電流減小的RRAM陣列的樣品方法的流程圖。
[0023]圖10所示為根據其他方面的用于操作潛通路電流減小的RRAM存儲器的實例方法的流程圖。
[0024]圖11所示為根據本發(fā)明的一個或多個其他方面的實例電子操作環(huán)境的方框圖。【具體實施方式】
[0025]將參考附圖來描述所公開的主題，其中，在整個描述中使用相同的附圖標記指代相同的元件。在以下的描述中，出于解釋的目的，闡述了眾多的特定細節(jié)以提供對本發(fā)明的徹底理解。但是，顯而易見，也可以在沒有這些特定細節(jié)的情況下實踐所公開的主題。在其他例子中，以方框圖或示意圖形式示出眾所周知的結構和器件，以利于描述本發(fā)明。
[0026]在本發(fā)明的各方面中，提供用于減輕或避免兩端存儲器件陣列中的潛通路電流的架構和一個或多個電路組件。本文中所用的兩端存儲器件(two terminal memory device)包括具有兩個電觸點的電路組件，其中在該兩個導電觸點之間存在有源區(qū)。該兩端存儲器件的有源區(qū)，會響應于在該兩個導電觸點之間的電壓差而表現出線性或非線性非易失性電阻型特性。兩端存儲器件的實例(非詳盡的)可以包括電阻型隨機存取存儲器(RRAM)、相變存儲器(PCM)、相變隨機存取存儲器(PCRM)、磁阻型存取存儲器(MRAM)或鐵電型隨機存取存儲器(FeRAM)等，或這些存儲器的組合。如在本文中所使用，當引用一種類型的兩端存儲器件(例如，RRAM)時，應了解，本發(fā)明的范圍涵蓋用于所引用的兩端存儲器的其他適宜類型的兩端存儲器(例如，PCM、PCRM、MRAM、FeRAM，…)的替代，除非上下文中另有明確指示。
[0027]對于RRAM來說，RRAM的實例可包括基于導電絲的RRAM，其又可包括:含p型硅層(例如，P型多晶硅、P型SiGe)、未摻雜的無定形硅層(B卩，具有本征特性)，以及用于向該無定形硅層提供導電絲形成離子的有源金屬層(例如，銀(Ag)、金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鈷(Co)、鉬(Pt)以及鈀(Pd))。關于RRAM的與前述實例相似的一些細節(jié)可見于已許可給本申請受讓人的美國專利申請案:于2007年10月19日申請的申請案序列號11/875，541，以及于2009年10月8日申請的申請案序列號12/575，921，該兩個專利申請案均以引用的方式將各自的全部內容結合到本文中。
[0028]應了解，存在各種RRAM技術，它們具有不同的物理性質。例如，不同的RRAM技術可以具有不同的離散可編程電阻、不同的相關編程/擦除電壓，以及其他的差異特性。例如，單極RRAM，一旦經初始編程后，可以響應于第一正電壓(例如，三伏特)而隨后編程，以及響應于第二正電壓(例如，在四伏特與五伏特之間)而擦除。另一方面，雙極RRAM，響應于正電壓而被編程，響應于負 電壓而被擦除。對于本文中的各個方面和實施例而并未記載任何特定的RRAM技術或編程/擦除電壓的情況，意圖這些方面和實施例并入任何適宜的RRAM技術，并且通過對于該RRAM技術適宜的編程/擦除電壓來操作，如本領域的一般技術人員通過本文所提供的上下文所了解。應進一步了解，如果替換一個不同的RRAM技術需要進行本領域的一般技術人員所了解的修改，或者需要進行本領域的一般技術人員所了解的操作信號電平的改變，包含所替換的RRAM技術或信號電平改變的實施例應被看成是屬于本發(fā)明的范圍。
[0029]相對于傳統(tǒng)的FLASH或金屬氧化物半導體(MOS)存儲器件，RRAM存儲器單元具有若干優(yōu)勢。首先，RRAM技術通常可以很小，每個相鄰的RRAM器件消耗大約4F2的硅面積(例如，以相鄰的硅空間來構建的話，包括兩個RRAM器件的存儲器單元因此將為8F2)。對于多個非相鄰器件構成的組來說，非相鄰RRAM器件，例如，上下相互堆疊的器件，可以僅消耗4F2。這樣就可以提升半導體組件密度和存儲器密度，并且對于給定數目的晶體管來說降低了制造成本。RRAM還具有快的編程速度和低的編程電流，以及更小的單元大小，使得組件密度更大。此外，RRAM為非易失性存儲器，具有在不連續(xù)供電的情況下儲存數據的能力。除了上述優(yōu)勢以外，RRAM單元一般可以構建在各金屬互連層之間，使得基于RRAM的器件可以用于二維以及三維的半導體架構。
[0030]許多種類的RRAM型交叉型存儲器陣列的一個共同問題是潛通路電流，也被稱為漏電流。潛通路電流可以源于在存儲器陣列的相鄰或相接近的位線之間的電壓差。舉例而言，位于交叉型陣列的金屬互連(例如，位線和字線)之間的RRAM存儲器單元并非真正的電絕緣體，因而響應于前述的電壓差會出現少量電流。此外，這些少量電流可以疊加在一起，尤其是在多個金屬互連之間觀測到多個電壓差的情形下。在一個存儲器操作中，潛通路電流能夠與操作信號(例如，編程信號、擦除信號、讀取信號，…)共存，并縮小操作裕度(operational margin)。舉例來說,結合對于選定的存儲器單元的讀取操作來說,與選定的存儲器單元共用讀取路徑的潛通路電流會增大感測電流，減小讀取電路的感測裕度。
[0031]RRAM配置中的交叉處(例如，見圖3，下文中)會經受潛通路電流。因為定位在位線和字線的交叉處的RRAM組件具有有限電阻，所以可以發(fā)生由金屬互連間的電壓差所致的少量電流。這些少量電流，也就是潛通路電流，能夠降低RRAM存儲器架構的操作裕度的有效性。
[0032]在一些方面中，可以通過在一個共同電壓下(例如，偏置電壓)下驅動一組位線來減輕潛通路電流。在共同電壓下驅動每一位線的預期效果是為了減少該組位線中的位線間的電壓差，至少理論上希望如此。但是，實際上，取決于連接到目標位線的RRAM的狀態(tài)，目標位線的電壓可以發(fā)生少量改變。舉例來說，在讀取操作的情況中，如果選定的RRAM處于導電狀態(tài)(例如，編程狀態(tài))并且響應于在該目標位線處施加的讀取信號而準許相對大量的電流流入，目標位線所觀測到的電壓可以發(fā)生改變，偏離標稱偏置電壓值。未被選定的其他RRAM將會不導電，并且?guī)缀醪粶试S任何電流流過。連接至這些其他RRAM的位線將傾向于保持更接近于偏置電壓，造成在目標位線與其他位線之間的電壓差，導致在未被選定的單元的陣列中存在潛通路電流。
[0033]在金屬互連間的電壓差的前述問題可以容易地在包括緊密封裝的位線組的給定存儲器塊內觀測到。這種現象通常會發(fā)生在交叉連接陣列中。在一個讀取操作期間，選定存儲器塊中的一行會被讀取。因為各個RRAM單元要么位于編程狀態(tài)，要么位于擦除狀態(tài)中(在二進制環(huán)境中)，所以在選定塊內的位線的電壓會隨著選定位線上的RRAM單元的編程狀態(tài)或擦除狀態(tài)，以及在未被選的位線上的RRAM單元，而不同。大量的位線和字線會導致大量的潛通路電流，急劇地降低讀取操作的感測裕度。因此，分組均衡，或者是在共同的偏置電壓下驅動各個位線，對于基于字的RRAM陣列來說，都不能算是理想，這是因為在此類陣列中，存儲器塊的所有位線均連接至一個共同的I/O連接。
[0034]為了解決上述問題，本發(fā)明通過選定位線的被觀測電壓來動態(tài)地驅動未被選定的位線。為了達成此目的，提供一個能夠動態(tài)地模擬選定位線的電壓的偏置電壓復制電路。此外，該偏置電壓復制電路的輸出端被用來對未被選定的位線進行偏置。以此方式，在一次讀取操作期間在選定位線中的電壓改變(例如，由選定RRAM單元的編程狀態(tài)或擦除狀態(tài)所致)可以傳遞到未被選定的位線，減少或避免在位線間的電壓差。在各個其他方面中，還公開了:感測放大器，用于 促進該偏置電壓復制電路的應用；多路復用器(YMUX)，用于將該偏置電壓復制電路的輸入端和輸出端選擇性地連接至不同的RRAM單元子集，并且用于選擇性地將位線選擇性地連接至該感測放大器的I/O連接；以及基于I/O的RRAM架構，用于進一步對造成存儲器塊的位線內的潛通路電流的位線間電壓差進行減輕或避免。
[0035]現在參看附圖，圖1示出了根據本發(fā)明的一個或多個方面的實例存儲器架構100的方框圖。存儲器架構100可以動態(tài)地配置為與操作RRAM陣列102相結合來減輕或避免潛通路電流。因此，存儲器架構100能夠保持相當量的感測裕度，潛在地減少了 RRAM存儲器應用中的讀取錯誤。
[0036]RRAM陣列102可以包括至少一組字線104和至少一組位線108。如圖所示，字線104，包括WLc^WLp WL2, -WLn，其中N為大于I的適宜整數。另外，位線108包括從O到X的組中的成員；換句話說，位線組108包括BLc^BLpBL2,…，BLx，其中X為大于I的適宜整數。在本發(fā)明的一些方面中，整數N和X可以具有相同值(例如，8，…)。但是，本發(fā)明不需要限于這些方面，在其他方面中，N和X可以具有不同的值。
[0037]字線104和位線108可以在RRAM陣列102內形成一塊存儲器(在本文中也可以稱作一組存儲器、存儲器組、存儲器塊等)，存儲器塊可以通過選擇線SL106激活或去激活。在一些方面中，該存儲器塊可以具有位于一些或所有字線104和位線108的交叉處的RRAM單元。在具體方面中，字線104可以是局部字線，通常由連接至全局字線的一個或多個晶體管來激活(例如，參見圖2，下文，在206、210和212處)。在這種情況下，RRAM單元還可以位于局部字線104和位線108的子集的交叉處。盡管對于RRAM陣列102描繪了單個字線組104和位線組108，但是應了解，RRAM陣列102也可以包括多個存儲器塊，包括多個字線組104和多個位線組108。類似地，這些存儲器塊中的各個存儲器塊可以通過多個選擇線SL106中的各個選擇線來激活或去激活。
[0038]存儲器架構100的存儲器操作(例如，讀取操作、寫入操作、擦除操作、…)可以在一個給定的時間針對單個存儲器塊來進行，或者在一些方面中，也可以并行地針對不同存儲器塊進行一個或多個操作。舉例來說，在至少一個方面中，可以針對存儲器塊(例如，在基于I/o的陣列中，參見圖8，下文)的位線來實施一個讀取操作(或多個讀取操作)。在其他方面中，可以針對單個存儲器塊中的位線108的子集來進行讀取操作。在另外的其他方面中，可以針對一個或多個存儲器塊中的位線的多個子集進行多個讀取操作。
[0039]RRAM陣列102可以選擇性地連接至YMUX電路110或與YMUX電路110隔離。YMUX電路110可以配置為選擇性地將位線108的子集與動態(tài)偏置感測放大器114連接或斷開。這可以通過開關組112來完成。開關112可以包括:一組Y選擇開關，其包括用于各條位線108的開關O至X (示為YSEl<x:q>);以及一組Y選擇B開關，其也包括用于各條位線108的開關O至X (示為Ysa B<x:(1>)。開關112用來將位線108的子集與同動態(tài)偏置感測放大器114相關的I/O觸點116八或Vbias觸點118A動態(tài)地連接或隔離(例如，參見圖6，下文，YMUXl 10的一個實例電路實施方案)。
[0040]動態(tài)偏置感測放大器114可以包括一組I/O連接116B (在YMUX電路110的I/O連接116A處具有一組共用的觸點)以及一個或多個Vbias觸點118B (在YMUX電路110的VbiasIISA處具有共 用觸點)。根據本發(fā)明的具體方面，VbiasIISB可以從在目標位線108處觀測到并在Vbias觸點118A處中繼到YMUX電路110的電壓來產生。同樣，VbiasI 18B可以動態(tài)地模擬所述目標位線的觀測電壓的變化。利用開關112，這個動態(tài)模擬的VbiasIISB可以從Vbias觸點118A連接到位線108的子集，或者更具體地說，連接到位線108中的未被選定的位線。因而，VbiasIISB可以用來驅動位線108中的未被選定的位線，進而減輕目標位線與未被選定的位線之間的電壓差。如上文所描述，這樣就可以減輕由該電壓差所導致的RRAM陣列102內的潛通路電流。
[0041]在將位線108中的未被選定的位線連接至Vbias觸點118A之后，YMUX電路110就可以將動態(tài)偏置感測放大器114連接至RRAM陣列102?？梢詫㈩A充電信號120施加在位線108 (或者在本發(fā)明的一些方面中，字線104)中的一個或多個位線上，以便于對RRAM陣列102進行存儲器操作。對于針對上述被選定的RRAM單元的讀取操作來說，可以將位線讀取電壓VBUiEAD122施加在與該選定的RRAM單元相關聯的目標位線上。如果被激活(例如，被編程)，那么，較高的讀取電流將流過選定定的被編程的RRAM單元。如果被去激活(例如，被擦除)，那么，較低的讀取電流將流過選定定的被擦除的RRAM單元。YMUX電路110可以將動態(tài)偏置感測放大器114的I/O觸點116B連接至選定RRAM單元的讀取路徑(通過I/O觸點116A)，以感測或測量由施加在該目標位線上的讀取電壓VBUiEAD122而產生的選定RRAM單元處的電流大小?？梢赃x擇適宜的參考電流Ikef124來從被編程單元讀取電流標定被擦除單元讀取電流。因此，通過經由I/O觸點116A和I/O觸點116B測量選定RRAM單元處的電流，并將所測得的電流與Ikef124相比較，動態(tài)偏置感測放大器114可以確定選定RRAM單元是被激活還是被去激活，進而讀取該單元。另外，測量選定RRAM單元的電流可以在很少或沒有潛通路電流的情況下進行，這是因為VbiasI 18B和YMUX電路110可以以目標位線所觀測到的電壓動態(tài)地驅動位線108中的未被選定的位線。這樣可以使讀取操作更有效率且更有效，并且可以改善動態(tài)偏置感測放大器114的感測裕度，從而比不能減輕潛通路電流的傳統(tǒng)存儲器操作具有顯著的優(yōu)勢。
[0042]圖2示出了根據本發(fā)明的具體方面的實例存儲器塊200的電路圖。存儲器塊200可以是由電阻型元件所描述的RRAM存儲器單元所構成的塊。盡管未在存儲器塊200中示出，但是在本發(fā)明的其它方面中，所述RRAM存儲器單元中的一個或多個可以是非線性電阻型單元(例如，由電阻型元件與二極管元件串聯來表示)。這些非線性電阻型單元的反向電流可以比正向電流小很多。本發(fā)明不限于本發(fā)明的所描述的方面或替代方面，而是還可以包括基本的電阻型元件或非線性電阻型存儲器單元以外的RRAM存儲器單元的其他實例，如本領域公知的或通過本文所提供的內容而使本領域一般技術人員所知的實例。
[0043]存儲器塊200包括與字線組204相交的位線組202。注意，存儲器塊200的各個RRAM單元208并不位于各個位線202和字線204的交叉處。而是，包括局部字線210的局部字線組為存儲器塊200的一行RRAM單元208中的各個RRAM單元208提供共同觸點。因此，由橢圓陰影所指示的被選定的行206包括一組X個RRAM單元208，其各個第一觸點連接至各個位線202，其各個第二觸點則連接至局部字線210。選定行206的選擇可以通過相關字線WL1 (也可以稱作全局字線，橫跨多個存儲器塊200)和字線選擇晶體管212以及源極線214來完成。通過在WL1上施加選擇信號并且可選地與源極線214上的適宜偏置電壓相結合，可以激活字線選擇晶體管212，進而將選定行206中的RRAM單元208連接至對應的感測位線(未示出)。同時，可以將字線WLtl至WLn偏置在低電壓或抑制電壓下(或者可以懸空)，進而將與這些字線相關的對應選擇晶體管去激活。
[0044]在位線202中的目標位線上施加讀取電壓可以用來選擇選定行206中的相關RRAM單元208 (連接至該目標位線)以進行讀取操作。具體來說，在將讀取電壓施加給BL5的情況中，選定行206中的所示的RRAM單元208 (其第一觸點處連接至BL5)將被有效地選擇以進行讀取操作。隨著在選擇電壓(例如，高信號)下驅動的WL1,字線選擇晶體管212被激活，進而將RRAM單元208連接至源極線214。如果RRAM單元208處于激活狀態(tài)，準許較大的讀取電流(例如，被編程)，那么，該大的讀取電流將響應BL5處施加的讀取電壓而流向感測路徑214。另一方面，如果RRAM單元208處于去激活狀態(tài)，僅準許較小的擦除電流(例如，被擦除狀態(tài)、被解編程狀態(tài)、…)，那么，該較小的擦除電流將響應BL5處施加的讀取電壓而流向感測路徑214。通過測量感測路徑214中的較大的讀取電流或較小的擦除電流，可以確定RRAM單元208的狀態(tài)。
[0045]存儲器塊200的特定布置提供了高性能高密度的RRAM存儲器單元208，但也可以沿著位線202和局部字線210產生潛通路電流。具體來說，如果在位線202的子集之間觀測到電壓差，那么在各位線202之間在局部字線210處會流動潛通路電流(例如，見圖3，下文)。這些潛通路電流會使選定RRAM單元208的讀取電流或擦除電流失真。這種失真又會減小感測路徑214處的感測裕度，使存儲器塊200的讀取操作的效率惡化。因此，與不具有可靠的機制以減輕潛通路電流的存儲器系統(tǒng)相比，減輕潛通路電流的技術可以顯著地改善這些讀取操作。
[0046]圖3A示出了根據本發(fā)明的一個或多個方面的經受潛通路電流的實例存儲器架構300A的圖示。存儲器架構300A包括交叉點陣列，具有相交的字線302A和位線304A。在字線302A和位線304A的每一交叉處為RRAM存儲器單元。帶輕陰影的RRAM存儲器單元為未被選擇的RRAM單元306A，而帶重陰影的RRAM存儲器單元為選定的RRAM單元308A。具體來說，在圖3A的圖示中，選定的RRAM單元308A被選來進行讀取操作。
[0047]對于圖3A的實例存儲器架構300A，不同的字線302A觀測到不同的小的電壓差(例如，因為陣列中的編程圖案是不同的)。舉例來說，連接至選定RRAM存儲器單元308A的中間字線經受的是1.0伏特，而僅連接至未被選定的RRAM存儲器單元306A的頂部字線和底部字線經受的是0.95伏特。這個50毫伏的差異可以在整個存儲器架構300A中導致若干潛通路電流312A，如虛線所示。
[0048]如本文所描述的，讀取操作一般涉及對響應施加在選定存儲器單元上的讀取電壓而流過選定存儲器單元的電流的幅度進行測量或感測。如圖3A所描述，讀取電流Ikead310A由粗線表示，流過一條通過中間字線302A、通過選定RRAM存儲器單元308A、最終離開中間位線304A的讀取路徑。但是，I_310A的幅度將會與沿著該讀取路徑的其他電流疊加，其中包括潛通路電流312A (由虛線表示)。因而，沿著字線302A和位線304A的潛通路電流會添加到Ikead310A的幅度當中(或從Ikead310A的幅度當中減去，視極性而定)，使其值失真。例如，如果潛通路電流的凈效應為將10微安的Ikead310A增加到15微安，那么，在存儲器架構300A中就會觀測到感測裕度損失5微安。這樣就會給存儲器架構300A的RRAM單元的讀取操作的數據完整性和性能造成負面影響。但是，如果字線302A或位線304A所經受的電壓差可以顯著地減小，那么這些潛通路電流的幅度同樣也會顯著地減小，進而恢復該讀取操作的數據完整性和性能的實質部分。在本發(fā)明全文中描述了用于減小潛通路電流的具體方面。這些方面可以獨立地實施以做出一定的改善，也可以在各種適宜的組合中實施，以獲得增效性改善，顯著地緩解由存儲器架構300A或類似的存儲器架構的潛通路電流312A所描述的問題。
[0049]圖3B示出了存儲器架構300A的示意圖300B，以示出潛通路電流和讀取電流的路徑。一組字線302B與一組位線304B相交，其中RRAM元件使字線組302B中的各個字線和位線組304B中的各個位線的各個交叉互連。由實線箭頭表示的讀取電流310B流過位線組304B中的中間位線并從字線組302B中的中間字線流出。潛通路電流312B由點線來表示。潛通路電流312B的電流路徑為從位線組304B的中間位線經由字線組302B中的外側字線到位線組304B中的其余位線。通過沿著位線組304B中的中間位線與讀取電流310B共用路徑，潛通路電流312B可以影響讀取電流310B的幅度，使讀取電流310B的測量失真，并減小感測裕度。通過減弱潛通路電流312B，可以減小或避免讀取電流310B的失真。
[0050]圖4示出了根據本發(fā)明的一個或多個具體方面的便于電子存儲器中的潛通路電流的減小的實例感測電路400的電路圖。感測電路400可以包括感測放大器116，其可以與圖1中的感測放大器114實質上相似(包括圖1中的感測放大器114的特征的至少一個子集)。然而，應了解，感測放大器116可以包括下文所描述的額外特征。感測放大器116連接至YMUX電路110，該YMUX電路110可以與圖1中的YMUX電路110實質上相似。如圖所示，YMUX電路110將選定位線信號404作為輸入提供給感測放大器116。此外，參考信號發(fā)生器406產生參考電壓Vkef,作為提供給感測放大器116的第二輸入。
[0051]感測放大器116可以包括放大器電路402。放大器電路402包括至少兩個輸入端，如圖所示，即正輸入端(非反相輸入端)和負輸入端(反相輸入端)。選定位線信號404提供到非反相輸入端，而參考電壓提供到反相輸入端。放大器402的輸出S0UT_B408通過參考電阻器RREF410反饋到放大器402的選定的非反相輸入端。
[0052]此外，選定位線信號404和Rkef410反饋輸入到復制放大器412。復制放大器輸出復制信號414，復制信號414動態(tài)地模擬選定位線電壓404。該復制信號414返回到YMUX電路110。因此，YMUX電路110可以配置為，通過所復制的信號414來驅動未被選定的位線，以減少或消除選定位線與未被選定的位線之間的電壓差，從而減輕或避免由這些電壓差所導致的潛通路電流。
[0053]圖5示出了根據本發(fā)明的替代方面或額外方面的實例存儲器架構500的方框圖。存儲器架構500可包括RRAM陣列502。在至少一個方面中，RRAM陣列502可以與圖1中的RRAM陣列102實質上相似，盡管本發(fā)明并不限于該方面。如圖所示，RRAM陣列502可以包括一組字線，包括字線WLc^WLpWL2,…，WLn。此外，RRAM陣列502可以包括一組位線，包括目標位線508和一組未被選定的位線510。根據所用存儲器操作的類型以及RRAM陣列502的具體的架構實現，對于給定的存儲器操作，可以激活或選定一個以上的目標位線508 (例如，參見圖8，下文)。盡管以下描述以單數形式提及目標位線508，但意圖是包括本領域公知的或通過本文所提供的內容使本領域技術人員所知的具有多個目標位線的實施方案。
[0054]RRAM陣列502可以選擇性地連接至YMUX504或與YMUX504電隔離。在本發(fā)明的一些方面中，YMUX504可以與YMUX電路110實質上相似，盡管在其他方面中，YMUX504和YMUX電路110可以共有共同特征的子集，同時具有對于一個或另一個器件來說獨特的一個或多個額外特征。在至少一個方面中，YMUX504可以與圖6 (下文)中的YMUX電路600實質上相似。
·[0055]YMUX504配置為接收目標位線508的電壓信號512并將該信號轉發(fā)至感測放大器506。目標位線508的電壓變化(例如，由于目標位線508的激活、讀取電壓的施加、流過目標位線508的電流變化等造成)也可以反映在電壓信號512中。感測放大器506可以包括信號復制電路，該信號復制電路模擬電壓信號512(以及目標位線508的電壓)的動態(tài)變化，并輸出與其相關的復制信號514。具體來說，可以產生復制信號514，以動態(tài)地反映在目標位線508的電壓中可能發(fā)生的變化。復制信號514作為輸入提供給YMUX504。
[0056]一旦接收到復制信號514，YMUX504可以配置為選擇性地將復制信號514連接至RRAM陣列502的位線的子集。例如，在至少一個方面中，YMUX504可以配置為，將復制信號514連接至未被選定的位線510中的各個位線，并且將復制信號514與目標位線508隔離?；蛘呋虼送?，YMUX504可以配置為，將復制信號514連接至未被選定的位線510中的子集。該子集可以包括，例如，緊鄰目標位線508的位線、與目標位線508間隔預定數目位線或更少位線的位線，或者是相對于目標位線508經受高出預定幅度的電壓差的位線等，或者是這些類型的組合。
[0057]一旦將復制信號514連接至RRAM陣列502的位線的子集，該位線子集中的各個位線與目標位線508之間的各個電壓差就會減少。電壓差的減少又會減少RRAM陣列502內的一些或全部潛通路電流(例如，參見圖3，上文)的幅度。在本發(fā)明的至少一個方面中，利用復制信號514來減少RRAM陣列502內的潛通路電流可以結合基于I/O的架構(例如，參見圖8，下文)來實現。所述基于I/O的架構可以將多個存儲器塊中的位線的子集連接至感測放大器(例如，感測放大器506等)的給定的I/O連接端。這樣，給定存儲器塊中的其他位線可以與該I/O連接端隔離，減輕了由這些其他位線所產生的(至少如給定I/O連接端處由感測放大器所觀測到的)潛通路電流的效應。所述基于I/O的架構可以結合以下方法來使用:使用動態(tài)模擬目標位線508中的電壓變化的信號來驅動未被選定的位線510，以使RRAM存儲器架構的讀取操作的效率和有效性獲得增效性改善。
[0058]圖6示出了根據本發(fā)明的一個或多個具體方面的實例Y多路復用器(YMUX)600的電路圖。YMUX600根據一方面可以配置為使RRAM陣列中的一個或多個位線選擇性地與動態(tài)Vbias信號耦接，并且可以進一步配置為使RRAM陣列中的一個或多個位線選擇性地與I/O觸點互連以進行感測。另外，應了解，位線的子集可以隨著RRAM陣列的不同的存儲器操作而動態(tài)地改變。舉例來說，YMUX600可以選擇位線的第一子集連接至Vbias信號以進行第一存儲器操作，然后選擇不同于位線第一子集的位線第二子集連接至Vbias信號以進行第二存儲器操作等等。類似地，YMUX600可以選擇位線的第三子集(不同于第一子集，不同于第二子集，…)連接至所述I/O觸點以進行第一存儲器操作，然后選擇位線的第四子集(不同于第一子集，第二子集，第三子集，…)連接至所述I/O觸點以進行第二存儲器操作等等。
[0059]YMUX600包括一組觸點，該組觸點對應存儲器陣列中的一組位線。如圖所示，該組位線觸點可包括用于…BL<X>608 (統(tǒng)稱為位線觸點602-608)的觸點。每個位線觸點602-608還具有相關聯的開關組，包括各個I/O開關610和各個Vbias開關612。因此，BL<(I>602具有相關聯的I/O開關610和相關聯的Vbias開關612，對于位線觸點602-608中的其他位線來說也是如此。各個I/O開關610通過各個Y選擇信號來激活或去激活，所述Y選擇信號包括用于與BL<(I>602相關聯的I/O開關610的YSEl<ci>、用于與BL<D604相關聯的I/O開關610的Ysa<1>等等。具體I/O開關的激活使對應的位線觸點602-608與I/O觸點614相連接。在本發(fā)明的至少一些方面中,例如，I/O觸點614可以連接至感測放大器(例如，上文圖4中的感測放大器116中的放大器402的非反相輸入端)，用于感測一個或多個位線觸點602-608處的信號。除了上述配置外，各個Vbias開關612通過各個Yselect_B信號來激活或去激活，所述Y select_B信號包括用于與BL<(I>602相關聯的Vbias開關612的Ysel—B<ci>、用于與BLa>相關聯的Vbias開關612的YSEIj—B<1>等等。具體Vbias開關的激活使對應的位線觸點602-608與Vbias信號616相連接。
[0060]在操作中，YMUX600可以選擇性地將位線觸點602-608的子集連接至Vbias信號616，方式為激活位線觸點602-608的子集中的對應Y select_B信號。其他位線觸點602-608可以與Vbias信號616隔離，方式為令這些其他位線觸點602-608中的對應Y 號處于低幅度，或被去激活。類似地，YMUX600可以選擇性地將位線觸點602-608的第二子集連接至I/O觸點614，方式為選擇性地激活(設置為高幅度)與位線觸點602-608的第二子集相對應的I/O開關610的第二子集的Y select信號。
[0061]以下為針對連接至BL<(I>的存儲器單元的讀取操作的YMUX600的操作的具體實例。應了解，此實例可以按照類似的操作方式擴展至在其他位線上的存儲器單元的讀取操作。一旦選定BL<(I>602進行讀取操作，YSEK(I>可以對與BL<(I>602相關聯的I/O開關610進行激活，進而將位線觸點602與I/O觸點614相連接。可以獲取位線觸點602的電壓測量值(例如，通過圖4中的復制放大器412)并將其施加給Vbias觸點616。此外，YMUX600可以激活與81^604相關聯的YSEl—B<1>、與BL<2>606相關聯的Ysa B<2>，…直至與BL<X>608相關聯的YsaB<x>，從而將位線觸點604-608連接至Vbias信號616，以通過位線觸點602的電壓測量值來驅動位線觸點604-608，減輕在位線觸點602與位線觸點604-608中的相應觸點之間的電壓差。如本文所描述，這樣可以有效地減少與位線觸點602-608相關聯的存儲器陣列的潛通路電流。
[0062]圖7所示為根據本發(fā)明的一個或多個其他方面的用于讀取RRAM陣列的被選定單元的實例感測電路700的電路圖。感測電路700可以包括感測放大器710 (由虛實線矩形所表示)，連接有復制放大器730和運算放大器0A720。如下文所描述，各個放大器電路結合存儲器陣列來執(zhí)行不同的功能。
[0063]感測放大器710可以包括放大器712，放大器712接收電壓VQUT714來作為輸入，并輸出信號Stot B。具體來說，Stot B可以指示諸如RRAM單元的被測量存儲器單元的狀態(tài)。VQUT714可以是由I/O觸點740結合由0A720輸出的位線讀取電壓VBl KEAD724所提供的電壓。可以將預充電電信號718施加給預充電開關，以選擇性地將VBUiEAD724與放大器712的輸入端連接或隔離。類似地，信號VasOT)E—kef716可以對開關eAsai)E717進行激活或去激活，以將放大器712的輸入端與所描述的I/O觸點740和預充電開關718連接或隔離。VeAsa)DE KEF716將位線電壓大約設置為Vcaskiie s-Vt (其中Vt為包括開關cas_717的晶體管的閾值)。因此，放大器712的輸入以及此輸入的構成部分可以由感測放大器710的不同組件來分別控制。 [0064]而且，如圖所示，由參考電流IKEF715激活或去激活的參考電流開關可以將參考信號(圖中未示)整合為Vott714的分量?？梢皂憫趯εc選定的存儲器單元相關聯的位線施加位線讀取電壓Vbu;ead722而將Ikef715設置為通過被選定的存儲器單元的擦除電流(例如，被擦除單元的電流)來表示讀取電流(例如，被編程單元的電流)。當感測一個被編程的單元時，該單元的電流>IKEF，并且Stot b具有相對高的幅度。另一方面，當感測一個被擦除的單元時，該單元的電流<IKEF并且因此Stm B具有相對低的幅度(例如，約為零，或趨近于零)。
[0065]0A720提供用于感測放大器710的位線讀取電壓VBUiEAD724。該位線讀取電壓可以基于輸入到0A720的位線參考電壓VBUiEAD KEF722。在本發(fā)明的一些方面中，VBUiEAD722可以是施加給目標位線的電壓，用于感測連接至該目標位線的存儲器單元(例如，見圖2)。
[0066]可以使用復制放大器730來在I/O觸點740處復制信號，并將所復制的信號輸出為偏置電壓Vbias732。Vbias732還可以用來驅動存儲器單元的未被選定的位線以減輕在該存儲器單元的位線間的電壓差，如本文所描述。
[0067]下文將描述關于RRAM存儲器件的選定RRAM單元的實例讀取操作。應了解，該實例讀取操作并非意圖是排他性的，本領域的一般技術人員所知的在本文給出的情形下的其他讀取操作也意圖被包括在本發(fā)明的范圍內。具體來說，該讀取操作包括預充電操作以及隨后的感測操作。該預充電操作可包括將電壓Vdd施加給預充電觸點718并施加給RRAM存儲器陣列的字線選擇觸點(例如，見圖2)。未被選定的字線可以被接地，或被驅動至零伏特。IKEF715可以被施加為適宜的參考電流，用于描述選定存儲器單元的讀取電流和選定存儲器單元的擦除電流。選定位線以及未被選定的位線可以連同V _ eef722預充電至I伏特。另外， Vcas code—ref
716可以被預充電至位線讀取電壓VBUiEAD724外加開關eAsa)DE717晶體管的閾值電壓Vt。為了讀取選定存儲器單元，可以啟動感測操作，其中在預充電觸點718處的電壓從Vdd改變至零伏特，并且選定位線和未被選定的位線在vBU;EAD下被偏置，而其他信號仍保持與預充電操作相同。根據這些操作，當選定存儲器單元被編程時，VBU;EAD降至低于一伏特，而Vott緊隨其后。因此，Stot b升至Vdd。當選定的存儲器單元被擦除時，Vbw仍保持為大約一伏特，Vout上升，接近Vdd，而Stot B下降至大約為接地。
[0068]圖8所示為根據本發(fā)明的一個或多個其他方面的實例存儲器架構800的圖示。存儲器架構800包括多個RRAM存儲器單元塊，包括塊#02、塊2804，…，塊y806，其中Y為大于I的適宜正整數(統(tǒng)稱為存儲器塊802-806)。每一存儲器塊802-806包括相應的位線組，包括塊!802 的 ΒΙ^〈0:Ν>8083^ 2804 的 BL2<0:N>812 至塊 y806 的 BLY〈0:N>814(統(tǒng)稱為位線組808、812、814)。另外，存儲器架構800可以被配置為基于I/O的架構(相對于基于字的架構)。在圖8所示的基于I/O的架構中，相應位線組808、812、814中的每一位線可以連接至I/O觸點組中的相應I/O觸點(例如，通過YMUX)。例如，位線組ΒΙ^〈0:Ν>808中的位線可連接至第一 I/O觸點816Α。位線組BL2〈0:N>812中的位線可連接至第二 I/O觸點816B，而位線組BLY〈0:N>814中的位線可連接至第Y I/O觸點816C。根據此布置，第一位線BL1<(I>810A可以被激活或選定，同時塊002的其他位線為未被選定的或抑制的，以減輕在第一 I/O觸點816A處測量的塊002的位線間的電壓差的效應，類似地還有塊2804和塊y806的其他選定位線810。如本文所描述，可以進一步通過使用跟蹤BL1<(I>810A的電壓的偏置電壓驅動塊!802的其他位線來減少電壓差，進一步減少在塊002的位線間的電壓差。
[0069]上述圖示已就在組件間或存儲器架構間的交互進行了描述。應了解，這些圖示可以包括上文所述的組件和架構、所述組件或架構中的一些和/或其他組件/架構。例如，存儲器單元架構可 以包括存儲器架構800、感測電路400和YMUX600的組合。子組件還可以實施為電連接至其他子組件，而不是被包括在母架構內、此外，應注意，一個或多個所公開的過程可以組合成單個過程來提供整合的功能性。例如，編程過程可以包含擦除過程，反之亦然，以便于通過單個過程來編程和擦除半導體單元。此外，應了解，所公開的存儲器架構中的相應行可以成組地(例如，多個行并行地擦除)或單個地來擦除。另外，應了解，在具體行中的多個RRAM單元可以成組地(例如，多個RRAM單元并行地編程)或單個地編程。所公開的架構中的組件還可以與在沒有在本文中具體描述但是為本領域的技術人員所知的一個或多個其他組件進行交互。
[0070]基于上述的示例性圖示，參考圖9和圖10的流程圖將能更好地了解根據所公開的主旨可以實施的過程方法。盡管出于簡化解釋的目的，方法900、1000被圖示并描述為一系列塊，但是應理解并了解，所主張的主旨并不受該等塊的順序的限制，因為一些塊可以按照不同于所述順序的順序發(fā)生，而一些塊可以與其他塊并行地發(fā)生。另外，圖中所示的塊對于實施下述方法900、1000來說并非都是必需的。此外，應進一步了解，下文和本說明書中所公開的方法900、1000能夠儲存在制成品上以利于將此類方法運輸及轉移到電子器件上。所用詞語制成品意圖涵蓋可由任何計算機可讀器件結合載體或儲存介質來存取的計算機程序。
[0071]圖9所示為根據本發(fā)明的一個或多個其他方面的用于制造RRAM存儲器件的實例方法900的流程圖。在902，方法900可以包括將多個位線和多個字線形成到半導體存儲器件上。在904，方法900可以包括形成RRAM陣列，其中該陣列具有沿該多個位線中的相應位線對準的列以及沿該多個字線中的相應字線對準的行。此外，在906，方法900可以包括將該RRAM陣列中的相應RRAM的相應第一觸點連接至該多個位線中的一個，以及將該RRAM陣列中的相應RRAM的相應第二觸點連接至該多個字線中的一個。在908，方法900可以包括將多路復用器電路形成到該半導體存儲器中，該多路復用器電路被配置成選擇性地將操作信號施加到該多個位線中的一個子集上。在910，方法900可以包括形成均衡電路，該均衡電路用于響應于該操作信號，使用在該多個位線中的該子集處觀測到的操作電壓，來驅動該多個位線中的第二子集。
[0072]在一個或多個其他方面中，此外，方法900可以包括在該半導體存儲器中形成一組輸入/輸出觸點，該一組輸入/輸出觸點電連接至該多個位線中的相應位線或該多個字線中的相應字線。在另一方面中，方法900可以包括在該半導體存儲器中形成感測電路，并且將該感測電路連接至該一組輸入/輸出觸點以測量該RRAM陣列中的選定RRAM的狀態(tài)。在另外其他方面中，形成該均衡電路可以進一步包括形成運算放大器，其中形成該多路復用器包括形成位線輸出引線，該位線輸出引線將該操作電壓作為輸入傳送給該運算放大器。在本發(fā)明的替代方面或其他方面中，方法900可以包括形成反饋回路，該反饋回路將該運算放大器的輸出作為第二輸入提供給該運算放大器。在至少一個方面中，方法900可以包括針對該位線組中的相應位線形成相應的開關組，用于選擇性地將該操作信號或該操作電壓施加給該位線組中的一個或多個位線。
[0073]現在參看圖10，圖中所示為根據本發(fā)明的替代或其他方面的用于操作RRAM陣列的實例方法1000的流程圖。在1002，方法1000可以包括選擇該電子存儲器中的一個字線。在1004，方法1000可以包括將讀取電壓施加給該電子存儲器中的連接至被選定用于讀取的RRAM元件的位線。在1006，方法1000可以包括將該位線連接至動態(tài)地模擬在該電子存儲器中的該位線處的實際電壓的電路。另外，方法1000可以包括，在1008，結合讀取該RRAM元件的狀態(tài)使用該實際電壓來驅動與該位線相鄰的至少一個其他位線。根據一個或多個具體方面，在1010，方法1000可以進一步包括對連接至該電子存儲器的位線組的輸入/輸出觸點進行激活，其中該位線組包括至少該位線以及該至少一個其他位線。在進一步的方面中，方法1000可以包括將感測放大器連接至該位線的輸出端，并激活參考信號，并將該RRAM元件的響應與該參考信號相比較，并確定該響應是大于還是小于該參考信號。
[0074]為了提供所公開的主旨的各個方面的情境，圖11以及以下的論述意圖提供可以實施或處理所公開的主旨的各個方面的適宜環(huán)境的簡要大體描述。盡管上文已在半導體架構以及用于制造和操作此類架構的過程方法的大體情境中描述該主旨，本領域的技術人員將意識到，該主旨可以組合其他架構或過程方法來實施。另外，本領域的技術人員將了解，所公開的過程可以通過處理系統(tǒng)或計算機處理器，單獨地或是與主機計算機結合來實施，該主機計算機可以包括單一處理器或多處理器計算機系統(tǒng)、微型計算器件、大型機計算機，以及個人計算機、手持式計算器件(例如，PDA、電話、手表)、基于微處理器的或可編程的消費型或工業(yè)型電子器件，等等，所圖示的方面也可以在分布式計算環(huán)境中進行實施，在該分布式計算環(huán)境中任務是由通過通信網絡連接的遠端處理器件來執(zhí)行的。但是，本發(fā)明的一些方面(如果并非全部的話)可以在獨立的電子器件上實施，諸如存儲卡、閃存模塊、可移動存儲器等等。在分布式計算環(huán)境中，程序模塊可以位于本地或遠端存儲器儲存模塊或器件中。
[0075]圖11所示為根據本發(fā)明的各方面的用于RRAM陣列1102的實例操作和控制環(huán)境1100的方框圖。在本發(fā)明的至少一個方面中，RRAM陣列1102可以包括各種RRAM存儲器單元技術。具體來說，RRAM陣列可以被配置成或操作成減輕或避免該RRAM陣列中的潛通路電流，如本文所描述。
[0076]列控制器1106可以被形成為相鄰于RRAM陣列1102。另外，列控制器1106可以與RRAM陣列1102的位線電耦接。列控制器1106可以控制相應的位線，將適宜的編程、擦除或讀取電壓施加給選定的位線。
[0077]此外，操作和控制環(huán)境1100可以包括行控制器1104。行控制器1104可以被形成為相鄰于列控制器1106，并與RRAM陣列1102的字線電耦接。行控制器1104可以使用適宜的選擇電壓來選擇存儲器單元的具體行。另外，行控制器1104可以通過將適宜的電壓施加給選定的字線來促成編程、擦除或讀取操作。
[0078]時鐘源1108可以提供相應的時鐘脈沖以促成行控制器1104和列控制器1106的讀取、寫入以及編程操作的時序。時鐘源1108可以進一步促成響應于由操作和控制環(huán)境1100所接收的外部或內部命令來進行字線或位線的選擇。輸入/輸出緩沖器1112可以通過I/o緩沖器或其他I/O通信接口連接至外部主機設備，諸如計算機或其他處理器件(圖中未示)。輸入/輸出緩沖器1112可以被配置成接收寫入數據、接收擦除指令、輸出讀出數據以及接收地址數據和命令數據，以及關于各個指令的地址數據。地址數據可以通過地址寄存器1110轉移至行控制器1104和列控制器1106。此外，輸入數據經由信號輸入線而被傳輸至RRAM陣列1102，而輸出數據經由信號輸出線從RRAM陣列1102接收。輸入數據可以從該主機設備接收，而輸出數據可以經由該I/O緩沖器而遞送至該主機設備。
[0079]從該主機設備接收的命令可以被提供至命令接口 1114。命令接口 1114可以被配置成從該主機設備接收外部控制信號，并確定被輸入到輸入/輸出緩沖器1112的數據是寫入數據、命令還是地址。輸入命令可以被轉移至狀態(tài)機1116。
[0080]狀態(tài)機1116可以被配置成管理RRAM陣列1102的編程和再編程。狀態(tài)機1116經由輸入/輸出接口 1112和命令接口 1114從該主機設備接收命令，并且管理與RRAM陣列1102相關聯的讀取、寫入、擦除、數據輸入、數據輸出以及類似的功能性。在一些方面中，狀態(tài)機1116可以發(fā)送和接收關于各種命令的接收和執(zhí)行的正面確認和負面確認。
[0081]為實施讀取、寫入、擦除、輸入、輸出等功能性，狀態(tài)機1116可以控制時鐘源1108。時鐘源1108的控制可以使得輸出脈沖被配置成促進行控制器1104和列控制器1106實施特定功能性。例如，輸出脈沖可以通過列控制器1106轉移至選定位線，或者通過行控制器1104轉移至選定字線。
[0082]如在本文中所使用，術語“組件”、“系統(tǒng)”、“架構”及類似者意圖指代計算機或電子器件相關的實體，包括硬件、硬件與軟件的組合、軟件(例如運行中的)，或固件。例如，組件可以是一個或多個晶體管、存儲器單元、晶體管或存儲器單元的布置、門陣列、可編程門陣列、專用集成電路、控制器、處理器、在處理器上運行的過程、與半導體存儲器、計算機或類似者進行存取和接口連接的對象可運行程序或應用程序，或者上述各種的適宜組合。該組件可以包括可擦除編程(例如，至少部分地存儲在可擦除存儲器中的過程指令)或硬編程(例如，在制造中燒制到非可擦除存儲器中的過程指令)。
[0083]通過說明，使用存儲器和處理器運行的過程可以是組件。再例如，架構可以包括電子硬件布置(例如，并聯或串聯晶體管)、處理指令和處理器，它們以適宜于該電子硬件布置的方式來實施該等處理指令。此外，架構可以包括單個組件(例如，晶體管、門陣列，…)或組件布置(例如，串聯或并聯的晶體管布置、與編程電路、電力引線、電接地、輸入信號線和輸出信號線等相連接的門陣列)。系統(tǒng)可以包括一個或多個組件以及一個或多個架構。一個實例系統(tǒng)可以包括交換塊架構，包括交叉的輸入/輸出線以及傳輸門晶體管，以及電源、信號發(fā)生器、通信總線、控制器、I/o接口、地址寄存器等等。應了解，預計在定義中會有一些重疊，而架構或系統(tǒng)可以是獨立的組件，或者是另一架構、系統(tǒng)的組件等。
[0084]除了上述內容以外，所公開的主旨可以使用通常的制造、編程或工程技術來生產硬件、固件、軟件或其任何適宜組合來控制電子器件實施所公開的主旨，而實施為方法、設備或制成品。術語“設備”和“制成品”在本文中使用時意圖涵蓋電子器件、半導體器件、計算機或可以由任何計算機可讀的器件、載體或介質存取的計算機程序。計算機可讀介質可以包括硬件介質或軟件介質。此外，該介質可以包括永久性介質或傳輸介質。在一個實例中，永久性介質可以包括計算機可讀硬件介質。計算機可讀硬件介質的具體實例可包括但不限于磁性儲存器件(例如，硬盤、軟盤、磁帶等)、光盤(例如，高密度光盤(CD)、數字多功能光盤(DVD)…)、智能卡，以及閃存存儲器件(例如，閃存卡、閃存棒、閃存盤)。計算可讀傳輸介質可以包括載波等。當然，本領域的技術人員將意識到可以在不偏離所公開的主旨的范圍或精神的情況下對此配置做出許多修改。
[0085]上述所述內容包括本發(fā)明的實例。當然，出于描述本發(fā)明的目的，不可能將所有可想到的組件或方法的組合都描述出來，但是本領域的一般技術人員可以意識到可以對本發(fā)明做出許多進一步的組合和置換。因此，所公開的主旨意圖涵蓋落入本發(fā)明的精神或范圍內的所有此類變更、修改和變化。另外，不管是在【具體實施方式】還是在權利要求書中，對于術語“包括”、“具有”及其變型的使用來說，意圖此類術語是包括性的，與在權利要求書中所用的過渡詞“包括/包含”的使用方式相似。 [0086]另外，詞語“示例性”本文中用以表示實例、例子或說明。本文中被描述為示例性的任何方面或設計，未必應理解成優(yōu)于其他方面或設計的優(yōu)選或優(yōu)勢方面。而是，詞語示例性的使用意圖以具體方式來表達概念。如在本文中所使用，術語“或/或者”意圖表示包括性的“或/或者”而不是排除性的“或/或者”。也就是說，除非另有指示，或在上下文中顯見，“X使用A或B”意圖表示自然的包括性置換中的任一者。也就是說，如果X使用A，X使用B，或X使用A和B兩者，那么在上述情況的任一者中均滿足“X使用A或B”。此外，在本說明書和所附權利要求書中所用的冠詞“一”應大體理解為表示“一個或多個”，除非另有清晰指示或在上下文中顯見為單數形式。
[0087]此外，【具體實施方式】的一些部分是以電子存儲器內的數據位上的算法或過程操作的形式呈現的。這些過程描述或表示方法是本領域的技術人員將其實質工作傳達給具有同等技術水平的人員的方式。此處的過程大體應被理解為引出所要結果的自我持續(xù)的動作序列。這些動作是需要物理量的物理操控的動作。通常，盡管并非必需，這些物理量采用能夠被儲存、轉移、組合、比較和/或其他方式操控的電或磁信號的形式。
[0088]將這些信號稱作位、值、元件、符號、字符、術語、數字或類似者的方法已被證明是便捷的，這首先是出于常用的原因。但是，應注意，所有這些和相似術語均與恰當的物理量相關聯并且僅僅是應用到這些量的便捷標簽。除非另有清晰指示或自前述論述中顯見，應了解，在整個所公開的主旨中，利用諸如處理、計算、復制、模擬、確定或傳輸等的論述指代的是處理系統(tǒng)和/或相似的消費型或工業(yè)型電子器件或機器的動作和過程，可以將被表示為在電子器件的電路、寄存器或存儲器內的(電氣或電子)物理量的數據或信號進行操控或變換，變換成以相似方式被表示為在該機器或計算機系統(tǒng)存儲器或寄存器或其他此類信息儲存、傳輸和/或顯示器件內的物理量的其他數據或信號。
[0089]對于由上述組件、架構、電路過程及類似者所執(zhí)行的各種功能，用于描述此類組件的術語(包括對于“構件(means)”的使用)意圖對應于所述組件(例如，功能等效物)的指定功能的任何組件，即使在結構上與所公開結構不等效，但是執(zhí)行在本文中實施例的示例性方面所述的功能，也屬上述情形，除非另有清晰指示。此外，盡管僅結合若干實施方案中的一個來公開某一個特定特征，但是如果對于任何給定或具體的實施方案可能會是需要的或帶來優(yōu)勢，此特征也可以與其他實施方案的一個或多個其他特征相組合來使用。還應認識至IJ，該等實施例包括系統(tǒng)以及具有用于執(zhí)行各個過程的動作和/或事件的計算機可執(zhí)行指令的計算機可讀介質。
【權利要求】
1.一種半導體存儲器，包括: 一組兩端存儲器件； 一組位線互連，該組位線互連中的各個位線互連連接至所述一組兩端存儲器件的各個子集的各個第一端，并且配置為通過施加偏置電壓使所述一組兩端存儲器件的子集中的各個子集激活或去激活；以及 偏置電壓復制電路，其配置為，動態(tài)地跟蹤所述一組位線互連中的選定的位線互連處的觀測電壓，該電壓是在所述一組位線中的選定位線上施加所述偏置電壓而產生的，并將動態(tài)追蹤到的所述觀測電壓施加在所述一組位線互連中的未被選定的位線互連上。
2.根據權利要求1所述的半導體存儲器，其中，所述偏置電壓復制電路配置為在所述一組位線中的所述選定位線和所述未被選定的位線之間維持小于約0.05伏特的電壓差。
3.根據權利要求1所述的半導體存儲器，其中，所述一組兩端存儲器件包括電阻型隨機存取存儲器、相變隨機存取存儲器、磁阻型隨機存取存儲器、或鐵電型隨機存取存儲器。
4.根據權利要求2所述的半導體存儲器，其中，所述偏置電壓復制電路配置為，在維持小于約0.05伏特的電壓差的過程中，在所述一組位線中的所述選定位線處減輕位線間電流的效應。
5.根據權利要求1所述的半導體存儲器，其中，所述一組位線互連包括所述半導體存儲器的塊中的位線；以及 所述偏置電壓復制電路將動態(tài)跟蹤到的所述觀測電壓施加在所述半導體存儲器塊的位線中的未被選定用于存儲器操作的未被選定子集上。
6.根據權利要求1所述的半導體存儲器，其中，所述偏置電壓復制電路包括運算放大器，該運算放大器將動態(tài)跟蹤`到的所述觀測電壓輸出到所述一組位線中的所述未被選定的位線上。
7.根據權利要求6所述的半導體存儲器，其中，所述觀測電壓為所述運算放大器的輸入。
8.根據權利要求7所述的半導體存儲器，其中，跟蹤到的所述觀測電壓由所述運算放大器輸出，并作為第二輸入反饋到所述運算放大器，所述輸入和所述第二輸入配置為，將所述動態(tài)跟蹤的觀測電壓輸出驅動到動態(tài)跟蹤到的所述觀測電壓上。
9.根據權利要求1所述的半導體存儲器，其中，所述一組兩端存儲器件和所述一組位線互連部分地形成存儲器塊，該存儲器塊為所述半導體存儲器的一組存儲器塊中的一個。
10.根據權利要求9所述的半導體存儲器，進一步包括一組輸入/輸出信號連接端。
11.根據權利要求10所述的半導體存儲器，其中，所述輸入/輸出信號連接端中的第一輸入/輸出信號連接端電耦接到與所述一組存儲器塊中的一個存儲器塊相關聯的所述一組位線互連上。
12.根據權利要求1所述的半導體存儲器，進一步包括感測放大器，該感測放大器配置為: 將所述偏置電壓施加到所述一組位線互連中的所述選定位線互連上，以激活所述一組位線互連中的所述選定位線互連，用于進行讀取操作；以及 測量與所述一組位線互連中的所述選定位線互連相關聯的輸入/輸出連接端的電氣特性，以確定所述一組兩端存儲器件中的與所述一組位線互連中的所述選定位線互連相連接的被激活的兩端存儲器件的狀態(tài)。
13.一種半導體存儲器的制造方法，包括: 將多個位線和多個字線形成到所述半導體存儲器中； 形成兩端存儲器元件的陣列，其中，該陣列的列與行相對于所述多個位線和所述多個字線而對準； 將所述陣列的列中的兩端存儲器元件的各個第一觸點連接至所述多個位線中的一個位線，以及將所述列中的所述兩端存儲器元件的各個第二觸點連接至所述多個字線中的各個字線； 在所述半導體存儲器中形成多路復用器電路，該多路復用器電路配置為用于將操作信號至少選擇性地施加到所述多個位線的第一子集上；以及 形成均衡電路，用于利用響應所述操作信號而在所述多個位線的所述第一子集處觀測到的操作電壓來驅動所述多個位線的第二子集。
14.根據權利要求13所述的方法，進一步包括:形成一組輸入/輸出觸點以及形成互連矩陣，其中，所述互連矩陣選擇性地將所述多個位線中的各個位線與所述一組輸入/輸出觸點中的匹配觸點耦接或去耦接。
15.根據權利要求14所述的方法，進一步包括:在所述半導體存儲器中形成感測電路，并將該感測電路連接至所述一組輸入/輸出觸點中的一個或多個觸點，以測量所述兩端存儲器元件陣列中的所述兩端存儲器元件的選定子集的狀態(tài)。
16.根據權利要求13所述的方法，其中，形成所述均衡電路進一步包括形成運算放大器，以及其中，形成所述多路復用器電路包括形成位線輸出引線，該位線輸出引線將所述操作電壓作為輸入傳送給所述運`算放大器。
17.根據權利要求16所述的方法，進一步包括形成反饋回路，該反饋回路將所述運算放大器的輸出作為第二輸入提供給所述運算放大器。
18.根據權利要求13所述的方法，進一步包括:形成用于所述一組位線中的各個位線的各個開關組，用于將所述操作信號或所述操作電壓選擇性地施加到所述一組位線中的一個或多個位線上。
19.一種電子存儲器的操作方法，包括: 選擇所述電子存儲器的字線； 將讀取電壓施加到所述電子存儲器中與選定用于讀取的兩端存儲器元件稱接的位線上； 將所述位線耦接至動態(tài)地模擬所述電子存儲器中的所述位線處的實際電壓的電路；以及 結合所述兩端存儲器元件的狀態(tài)的讀取，利用所述實際電壓來驅動與所述位線相鄰的至少一個其他位線。
20.根據權利要求19所述的方法，其中，讀取所述兩端存儲器元件的狀態(tài)進一步包括: 激活與所述電子存儲器中的一組位線耦接的輸入/輸出觸點，該組位線包括與所述兩端存儲器元件塊相連接的位線，并且包括所述位線與所述一個其他位線； 將感測放大器耦接至所述位線的輸出端；以及 激活參考信號，并將所述RRAM元件的響應與所述參考信號進行比較，并且確定所述響應是大于還是小于所述參考信號。
【文檔編號】G11C11/56GK103871462SQ201310566574
【公開日】2014年6月18日 申請日期:2013年11月14日 優(yōu)先權日:2012年11月14日
【發(fā)明者】H·納扎里安, ?！と? 申請人:科洛斯巴股份有限公司