半導(dǎo)體存儲器的制造方法
【專利摘要】一種半導(dǎo)體存儲器，包含：一個包括多個訊號電極的訊號電極單元、一個包括多個控制電極的控制電極單元、多個陣列排列的存儲器元件、一個電位調(diào)整單元，及多個設(shè)置于該訊號電極的三態(tài)緩沖器。該電位調(diào)整單元用于將所述訊號電極的電壓調(diào)整至一個預(yù)定電壓，通過在每一個訊號電極上設(shè)置所述三態(tài)緩沖器，能將所述訊號電極切割為較小的單位，由于每一個單位的寄生電容較低，所以不需感測放大器即能運作，因此功耗很低。
【專利說明】半導(dǎo)體存儲器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種存儲器，特別是涉及一種半導(dǎo)體存儲器。

【背景技術(shù)】
[0002]參閱圖1，現(xiàn)有一種半導(dǎo)體存儲器包含:多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極11、多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極
12、多個存儲器元件13，及多個分別電連接所述訊號電極11的感測放大器14。
[0003]所述控制電極12與所述訊號電極11相互交錯且互不電連接。
[0004]所述存儲器元件13呈陣列排列于所述訊號電極11及所述控制電極12間，并分別電連接于所述訊號電極11及所述控制電極12，且受該控制訊號控制以輸出該數(shù)據(jù)。
[0005]所述感測放大器14用于感應(yīng)放大該數(shù)據(jù)并輸出。
[0006]由于目前市場趨勢所需的存儲器容量愈來愈大，當存儲器元件13陣列大到一定程度時，由于所述訊號電極11距離變長而使寄生電容增加，會導(dǎo)致所述訊號電極11難以被驅(qū)動到應(yīng)有的電位，所以現(xiàn)有技術(shù)中需要加入所述感測放大器14來偵測所述訊號電極11上的微小電位差異，并將該微小電位差異放大處理后以供后續(xù)使用。
[0007]然而感測放大器14耗電大，使得現(xiàn)有半導(dǎo)體存儲器的整體耗電量難以下降，無法符合現(xiàn)今節(jié)能省電的趨勢。


【發(fā)明內(nèi)容】

[0008]本發(fā)明的第一目的在于提供一種能減少耗電且不需感測放大器的半導(dǎo)體存儲器。
[0009]本發(fā)明半導(dǎo)體存儲器，包含一個訊號電極單元、一個控制電極單元，及多個存儲器元件。
[0010]該訊號電極單元包括相互間隔排列且互不電連接的多個讀取訊號電極及多個寫入訊號電極，所述讀取訊號電極分別用于接收一個讀取數(shù)據(jù)并輸出，所述寫入訊號電極分別用于傳送一個寫入數(shù)據(jù)。
[0011]該控制電極單元包括相互間隔排列且互不電連接的多個讀取控制電極及多個寫入控制電極，所述讀取控制電極及寫入控制電極分別與所述讀取訊號電極及寫入訊號電極相互交錯且互不電連接，所述讀取控制電極分別用于傳送一個讀取控制訊號，所述寫入控制電極分別用于傳送一個寫入控制訊號。
[0012]所述存儲器元件呈陣列排列于該訊號電極單元與該控制電極單元間，分別電連接所述讀取控制電極及所述寫入控制電極，接收該讀取控制訊號并受該讀取控制訊號控制是否能被讀取，接收該寫入控制訊號并受該寫入控制訊號控制是否能被寫入，且每一個存儲器元件包括一個電連接其中一個讀取訊號電極并輸出該讀取數(shù)據(jù)的讀取端，及一個電連接其中一個寫入訊號電極并接收該寫入數(shù)據(jù)的寫入端。
[0013]該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器。
[0014]該電位調(diào)整單元電連接于所述讀取訊號電極，用于將所述讀取訊號電極的電壓調(diào)整至一個預(yù)定電壓。
[0015]所述三態(tài)緩沖器于每一個讀取訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該讀取訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件的讀取端且接收其中一個存儲器元件所輸出的讀取數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0016]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述讀取訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述讀取訊號電極的電壓進行電位調(diào)整，且于所述存儲器元件輸出該讀取數(shù)據(jù)至所述讀取訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
[0017]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個電壓提供電路，分別電連接于所述讀取訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點，用于能中止地提供該預(yù)定電壓至所述讀取訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述讀取訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述讀取訊號電極。
[0018]本發(fā)明所述半導(dǎo)體存儲器，每一個存儲器元件還包括:一個第一晶體管、一個電容、一個第二晶體管，及一個第三晶體管。
[0019]該第一晶體管具有一個第一端、一個電連接該寫入端的第二端，及一個電連接其中一個寫入控制電極的控制端，并受該寫入控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
[0020]該電容具有一個電連接該第一晶體管的第一端的第一端，及一個電連接一個準位電壓的第二端。
[0021]該第二晶體管具有一個第一端、一個電連接該準位電壓的第二端，及一個電連接該電容的第一端的控制端，并受該電容所儲存的電壓控制而于導(dǎo)通與不導(dǎo)通間切換。
[0022]該第三晶體管具有一個電連接該讀取端的第一端、一個電連接該第二晶體管的第一端的第二端，及一個電連接其中一個讀取控制電極的控制端，并受該讀取控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
[0023]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個開關(guān)，電連接于所述讀取訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述讀取訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述讀取訊號電極不電連接至該預(yù)定電壓。
[0024]本發(fā)明所述半導(dǎo)體存儲器，每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
[0025]本發(fā)明的第二目的在于提供一種半導(dǎo)體存儲器。
[0026]本發(fā)明半導(dǎo)體存儲器，包含:一個訊號電極單元、一個控制電極單元及多個存儲器元件。
[0027]該訊號電極單元包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極。
[0028]該控制電極單元包括多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極，所述控制電極與所述訊號電極相互交錯且互不電連接。
[0029]所述存儲器元件呈陣列排列于所述訊號電極及所述控制電極間，并分別電連接于所述訊號電極及所述控制電極，且受該控制訊號控制以接收或輸出該數(shù)據(jù)，且每一個存儲器元件包括一個電連接于所述訊號電極的讀取寫入端，用于接收或輸出該數(shù)據(jù)。
[0030]該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器。
[0031 ] 該電位調(diào)整單元該電連接于所述訊號電極，用于將所述訊號電極的電壓調(diào)整至一個預(yù)定電壓。
[0032]所述三態(tài)緩沖器于每一個訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件的讀取寫入端且接收其中一個存儲器元件所輸出的數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0033]本發(fā)明所述半導(dǎo)體存儲器，該訊號電極單元包括:多個讀取訊號電極及多個寫入訊號電極。
[0034]所述讀取訊號電極分別電連接所述存儲器元件的讀取寫入端，并用于由所述存儲器元件接收一個讀取數(shù)據(jù)并輸出。
[0035]所述寫入訊號電極分別電連接所述存儲器元件的讀取寫入端，并用于傳送一個寫入數(shù)據(jù)至所述存儲器元件。
[0036]所述三態(tài)緩沖器于每一個讀取訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該讀取訊號電極，且每一個三態(tài)緩沖器的輸入端接收其中一個存儲器元件所輸出的讀取數(shù)據(jù)。
[0037]該半導(dǎo)體存儲器還包含多個寫入開關(guān)。
[0038]所述寫入開關(guān)于每一個寫入訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該寫入訊號電極，且每一個寫入開關(guān)包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件及下一個寫入開關(guān)的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0039]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元電連接于所述讀取訊號電極及所述寫入訊號電極，并用于將所述讀取訊號電極及所述寫入訊號電極的電壓調(diào)整至該預(yù)定電壓，且該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述讀取訊號電極及所述寫入訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述讀取訊號電極及所述寫入訊號電極的電壓進行電位調(diào)整。
[0040]于所述存儲器元件輸出該讀取數(shù)據(jù)至所述讀取訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
[0041]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個電壓提供電路，分別電連接于所述讀取訊號電極及所述寫入訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，用于能中止地提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極。
[0042]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個開關(guān)，分別電連接于所述讀取訊號電極及所述寫入訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述讀取訊號電極及所述寫入訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述讀取訊號電極及所述寫入訊號電極不電連接至該預(yù)定電壓。
[0043]本發(fā)明所述半導(dǎo)體存儲器，于一個讀取周期中，所述訊號電極分別由所述存儲器元件接收一個讀取數(shù)據(jù)并輸出，于一個寫入周期中，所述訊號電極用于分別傳送一個寫入數(shù)據(jù)至所述存儲器元件。
[0044]所述三態(tài)緩沖器的輸入端分別接收該讀取數(shù)據(jù)。
[0045]該半導(dǎo)體存儲器還包含:多個寫入開關(guān)，分別并聯(lián)于所述三態(tài)緩沖器，且每一個寫入開關(guān)包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件及下一個寫入開關(guān)的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0046]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述訊號電極的電壓進行電位調(diào)整且于所述存儲器元件輸出該讀取數(shù)據(jù)至所述訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
[0047]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個電壓提供電路，分別電連接于所述訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，用于能中止地提供該預(yù)定電壓至所述訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述訊號電極。
[0048]本發(fā)明所述半導(dǎo)體存儲器，該電位調(diào)整單元包括:至少一個開關(guān)，電連接于所述訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述訊號電極不電連接至該預(yù)定電壓。
[0049]本發(fā)明所述半導(dǎo)體存儲器，每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
[0050]本發(fā)明所述半導(dǎo)體存儲器，所述寫入開關(guān)為三態(tài)緩沖器，且每一個寫入開關(guān)還包括一個控制端，以受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0051]本發(fā)明的第三目的在于提供一種半導(dǎo)體存儲器。
[0052]本發(fā)明半導(dǎo)體存儲器包含:一個訊號電極單元、一個控制電極單元，及多個存儲器元件。
[0053]該訊號電極單元包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極。
[0054]該控制電極單元包括多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極，所述控制電極與所述訊號電極相互交錯且互不電連接。
[0055]所述存儲器元件呈陣列排列于所述訊號電極及所述控制電極間，并分別電連接于所述訊號電極及所述控制電極，且受該控制訊號控制以接收或輸出該數(shù)據(jù)。
[0056]該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器。
[0057]該電位調(diào)整單元電連接于所述訊號電極，用于將所述訊號電極的電壓調(diào)整至一個預(yù)定電壓。
[0058]所述三態(tài)緩沖器于所述訊號電極的讀取路徑上，每間隔多個存儲器元件的距離插入設(shè)置于該訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件且接收其中一個存儲器兀件所輸出的數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0059]本發(fā)明所述半導(dǎo)體存儲器，每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
[0060]本發(fā)明的有益效果在于:通過在該訊號電極單元上設(shè)置所述三態(tài)緩沖器以切分該訊號電極單元上的寄生電容，能大幅下降耗電量，并能提高操作頻率，通過設(shè)置所述電位調(diào)整單元調(diào)整該訊號電極單元的電壓，能避免不必要的耗電。

【專利附圖】

【附圖說明】
[0061]圖1是現(xiàn)有一種半導(dǎo)體存儲器的不意圖；
[0062]圖2是本發(fā)明半導(dǎo)體存儲器的一個第一較佳實施例的示意圖；
[0063]圖3是該第一較佳實施例的一個存儲器元件的示意圖；
[0064]圖4是一個示意圖，說明該第一較佳實施例的一個三態(tài)緩沖器的另一個樣態(tài)；
[0065]圖5是一個示意圖，說明該第一較佳實施例的一個電位調(diào)整單元的另一個樣態(tài)；
[0066]圖6是本發(fā)明半導(dǎo)體存儲器的一個第二較佳實施例的示意圖；
[0067]圖7是一個示意圖，說明該第二較佳實施例的一個寫入開關(guān)的另一個樣態(tài)；及
[0068]圖8是本發(fā)明半導(dǎo)體存儲器的一個第三較佳實施例的示意圖。

【具體實施方式】
[0069]下面結(jié)合附圖及實施例對本發(fā)明進行詳細說明。
[0070]參閱圖2及圖3，本發(fā)明半導(dǎo)體存儲器的第一較佳實施例包含:一個訊號電極單元
2、一個控制電極單元3、多個存儲器元件cell、一個電位調(diào)整單元5、多個三態(tài)緩沖器buf，及多個反相器7。
[0071]于本實施例中，使用128X32bit的存儲器元件cell陣列作為說明，且為方便說明起見，每一行的存儲器兀件cell皆使用相同的標號，并依序編號為cellO、cell7、…cel 1127,每一行的三態(tài)緩沖器buf皆使用相同的標號，并依序編號為buf 7、…buf 111、bufll90
[0072]該訊號電極單元2包括相互間隔排列且互不電連接的多個讀取訊號電極RBL及多個寫入訊號電極WBL(為使圖示清晰明白，圖2中僅標示多個讀取訊號電極RBLO?RBL31，圖3中則以單個讀取訊號電極RBL及單個寫入訊號電極WBL表示)。
[0073]所述讀取訊號電極RBL分別用于由所述存儲器元件cell接收一個讀取數(shù)據(jù)并輸出。
[0074]所述寫入訊號電極WBL分別用于傳送一個寫入數(shù)據(jù)至所述存儲器元件cell。
[0075]該控制電極單元3包括相互間隔排列且互不電連接的多個讀取控制電極RWL及多個寫入控制電極WWL，所述讀取控制電極RWL及寫入控制電極WffL分別與所述讀取訊號電極RBL及寫入訊號電極WBL相互交錯且互不電連接(為使圖示清晰明白，圖2中僅標示多個讀取控制電極RWLO?RWL127，圖3中則以單個讀取控制電極RWL及單個寫入控制電極WffL表不)。
[0076]所述讀取控制電極RWL分別用于傳送一個讀取控制訊號至所述存儲器元件cell，以分別控制所述存儲器元件cell是否能被讀取。
[0077]所述寫入控制電極WffL分別用于傳送一個寫入控制訊號至所述存儲器元件cell，以分別控制所述存儲器元件cell是否能被寫入。
[0078]所述存儲器元件cell呈陣列排列于該訊號電極單元2與該控制電極單元3間，分別電連接所述讀取控制電極RWL及所述寫入控制電極WWL，接收該讀取控制訊號并受該讀取控制訊號控制是否能被讀取，接收該寫入控制訊號并受該寫入控制訊號控制是否能被寫入。
[0079]于本實施例中，所述存儲器元件cell為動態(tài)隨機存取存儲器(DynamicRandom Access Memory，簡寫為DRAM)，在此以三個晶體管架構(gòu)的動態(tài)隨機存取存儲器(3transistor-DRAM，簡寫為3T-DRAM)作為說明，但也能依實際需求而選用不同的存儲器架構(gòu)，并不限于此。
[0080]如圖3所示，每一個存儲器元件cell包括:一個讀取端41、一個寫入端42、一個第一晶體管Ml、一個電容Cs、一個第二晶體管M2，及一個第三晶體管M3。
[0081]該讀取端41電連接其中一個讀取訊號電極RBL，并輸出該讀取數(shù)據(jù)。
[0082]該寫入端42電連接其中一個寫入訊號電極WBL，并接收該寫入數(shù)據(jù)。
[0083]該第一晶體管Ml具有一個第一端、一個電連接該寫入端42的第二端，及一個電連接其中一個寫入控制電極WffL的控制端，并受該寫入控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
[0084]該電容Cs具有一個電連接該第一晶體管Ml的第一端的第一端，及一個電連接一個準位電壓的第二端。
[0085]該第二晶體管M2具有一個第一端、一個電連接該準位電壓的第二端，及一個電連接該電容Cs的第一端的控制端，并受該電容Cs所儲存的電壓控制而于導(dǎo)通與不導(dǎo)通間切換。
[0086]該第三晶體管M3具有一個電連接該讀取端41的第一端、一個電連接該第二晶體管M2的第一端的第二端，及一個電連接其中一個讀取控制電極RWL的控制端，并受該讀取控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
[0087]于本實施例中，所述晶體管皆為N型金屬氧化物半導(dǎo)體場效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,簡寫為 M0SFET),且該準位電壓為一個低電位電壓，以搭配所述N型金屬氧化物半導(dǎo)體場效晶體管，但不限于此。
[0088]該電位調(diào)整單元5電連接于所述讀取訊號電極RBL及一個預(yù)定電壓Vcc間，用于將所述讀取訊號電極RBL的電壓調(diào)整至該預(yù)定電壓Vcc，并能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元5對所述讀取訊號電極RBL的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元5不對所述讀取訊號電極RBL的電壓進行電位調(diào)整，且于所述存儲器元件cell輸出該讀取數(shù)據(jù)至所述讀取訊號電極RBL期間，該電位調(diào)整單元5切換于該非調(diào)整模式。
[0089]該電位調(diào)整單元5包括:多個電阻R及多個開關(guān)51。
[0090]所述電阻R分別具有一個電連接于所述讀取訊號電極RBL的第一端，及一個第二端，且所述電阻R于每一個讀取訊號電極RBL上設(shè)置有多個，于每兩個相鄰的三態(tài)緩沖器buf間設(shè)置有至少一個。
[0091]值得一提的是，于實際應(yīng)用上，由于用于產(chǎn)生該預(yù)定電壓Vcc的電路通常會具有電阻特性或內(nèi)含電阻元件，因此所述電阻R為選擇性加入的元件，不以此為限。
[0092]該開關(guān)51電連接于所述電阻R的第二端與該預(yù)定電壓Vcc間，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元5于該調(diào)整模式時，該開關(guān)51導(dǎo)通以使所述讀取訊號電極RBL電連接至該預(yù)定電壓Vcc，于該非調(diào)整模式時，該開關(guān)51不導(dǎo)通以使所述讀取訊號電極RBL不電連接至該預(yù)定電壓Vcc。
[0093]于本實施例中，該預(yù)定電壓Ncc為一個高電位電壓(在此為邏輯高電位)，以搭配所述N型金屬氧化物半導(dǎo)體場效晶體管，但也能搭配不同的晶體管而有不同的電位，例如，搭配P型金屬氧化物半導(dǎo)體場效晶體管而使用低電位電壓(在此為邏輯低電位，或是使用接地電位)，但不限于此。
[0094]所述反相器7分別設(shè)置于所述讀取訊號電極RBLO?RBL31，電連接所述存儲器元件cel I，用于接收并將該讀取數(shù)據(jù)反相。
[0095]所述三態(tài)緩沖器buf于每一個讀取訊號電極RBL上，每間隔多個存儲器元件cell的距離插入設(shè)置于該讀取訊號電極RBL，且每一個三態(tài)緩沖器buf包括一個電連接所述存儲器元件cell的讀取端41且接收其中一個存儲器元件cell所輸出的讀取數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器buf的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器buf受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0096]值得一提的是，所述三態(tài)緩沖器buf也能如圖4所示，使用一個串聯(lián)的開關(guān)61及一個緩沖電路62實施，以使該三態(tài)緩沖器buf能受控制而于導(dǎo)通與不導(dǎo)通間切換，但也能為其他可以切換導(dǎo)通與否的緩沖電路設(shè)計，并不限于此。
[0097]一般使用時，該存儲器元件cell分別能于一個寫入模式及一個讀取模式間切換，于該寫入模式時，該寫入控制電極WffL控制該第一晶體管Ml切換為導(dǎo)通，并由該寫入訊號電極WBL傳送該寫入數(shù)據(jù)，并通過該第一晶體管Ml而儲存于該電容Cs。
[0098]于該讀取模式時，該電位調(diào)整單元5在將所述讀取訊號電極RBL的電壓調(diào)整至該預(yù)定電壓Vcc后切換至該非調(diào)整模式，此時該開關(guān)51切換為不導(dǎo)通，使該讀取訊號電極RBL不電連接至該預(yù)定電壓Vcc，并控制所選取的存儲器元件cell前的三態(tài)緩沖器buf為導(dǎo)通，及控制所選取的存儲器元件cell后的三態(tài)緩沖器buf為不導(dǎo)通。
[0099]接著該讀取控制電極RWL傳送讀取控制訊號，使儲存于該電容Cs中的電壓經(jīng)由該第二晶體管M2、該第三晶體管M3輸出至該讀取訊號電極RBL，再經(jīng)由所述反相器7反相后輸出。
[0100]例如:當選取第112行的存儲器元件celllll時，第112行的讀取控制電極RWLlll會傳送該讀取控制訊號(于本實施例中，搭配所述N型金屬氧化物半導(dǎo)體場效晶體管，使用高電位的讀取控制訊號，但不限于此)，以使所述存儲器元件celllll的第三晶體管M3輸出該讀取數(shù)據(jù)，此時需控制所述存儲器元件celllll后的三態(tài)緩沖器buf 119為不導(dǎo)通，并控制所述存儲器元件celllll前的三態(tài)緩沖器buf7、一buflll為導(dǎo)通，以使所述存儲器元件celllll所輸出的讀取數(shù)據(jù)可以通過所述三態(tài)緩沖器buf7、…buf 111而傳送，且通過使用能切換為不導(dǎo)通的三態(tài)緩沖器buf，能使被選擇的存儲器元件cel 1111后的三態(tài)緩沖器buf不會影響到存儲器元件celllll的輸出，使存儲器元件celllll可以正確迅速地輸出。
[0101]若儲存于該電容Cs中的電壓為低電位，則該第二晶體管M2的控制端受低電位電壓控制而不導(dǎo)通，該第三晶體管M3的第一端所輸出的電位便為高阻抗狀態(tài)，由于該電位調(diào)整單元5已預(yù)先將該讀取訊號電極RBL的電壓調(diào)整至該預(yù)定電壓Vcc (本實施例中為高電位電壓)，因此在該讀取訊號電極RBL上呈現(xiàn)的讀取數(shù)據(jù)會接近該預(yù)定電壓Vcc，再經(jīng)由所述反相器7反相后即能輸出相同于該電容Cs所儲存的電位。
[0102]若儲存于該電容Cs中的電壓為高電位，則該第二晶體管M2的控制端受高電位電壓控制而導(dǎo)通，并將該第二晶體管M2的第一端的電壓拉到該準位電壓(本實施例中為低電位電壓)，接著通過切換為導(dǎo)通的該第三晶體管M3將該準位電壓的電位輸出至該讀取訊號電極RBL，再經(jīng)由所述反相器7反相后即能輸出相同于該電容Cs所儲存的電位，由上述可以得知，由于該存儲器元件cell在輸出時，該開關(guān)51已切換至不導(dǎo)通的狀態(tài)，所以可以避免因為該存儲器元件cell所輸出的電壓與該預(yù)定電壓Vcc相反時，會在該電阻R兩端造成大壓差，而產(chǎn)生不必要的電流消耗，但若設(shè)計上不考量此電流消耗，則實作時可以不設(shè)置所述開關(guān)51，而直接將所述電阻R接到該預(yù)定電壓Vcc，也就是說該電位調(diào)整單元5沒有非調(diào)整模式。
[0103]值得一提的是，當該電位調(diào)整單元5對所述讀取訊號電極RBL進行電壓調(diào)整時，可以設(shè)定在所述讀取訊號電極RBL的電壓被調(diào)整到該預(yù)定電壓Vcc后即切換至該非調(diào)整模式，或是可以預(yù)先計算所述讀取訊號電極RBL上的寄生電容及電阻，以估計所述讀取訊號電極RBL的電壓被調(diào)整到該預(yù)定電壓Vcc所需的充電時間，再于每次的讀取周期中，設(shè)定一個符合該充電時間的充電周期以供該電位調(diào)整單元5使用，例如，固定提供十分之一的讀取周期時間作為充電周期，并于充電周期結(jié)束時將該電位調(diào)整單元5切換至該非調(diào)整模式，但此僅為應(yīng)用方式的舉例說明，并不以此為限。
[0104]經(jīng)由以上的說明，可以將本實施例的優(yōu)點歸納如下:
[0105]一、通過在每一個讀取訊號電極RBL上設(shè)置所述三態(tài)緩沖器buf7、--?bufllUbufll9，可以視為將存儲器元件cell陣列切開為較小的單位，例如于本實施例中是以八個存儲器元件cell的間隔設(shè)置所述三態(tài)緩沖器buf，可以視為將128行的存儲器元件cell再切開為16個單位，如此即能將寄生電容降為原本的十六分之一，于實際應(yīng)用上，可以依照使用需求而決定放置所述三態(tài)緩沖器buf的距離，由于每一個小單位的寄生電容已大幅降低，且所述三態(tài)緩沖器buf也能幫助驅(qū)動所述讀取訊號電極RBL，因此不會有現(xiàn)有技術(shù)中無法將所述讀取訊號電極RBL驅(qū)動到應(yīng)有電位的問題，所以不需在電路中額外加入感測放大器，可以大幅下降耗電量，并能提高操作頻率，舉例來說，若未設(shè)置所述三態(tài)緩沖器前可以操作在20MHz，則在設(shè)置所述三態(tài)緩沖器buf切分所述讀取訊號電極RBL后，可以將操作頻率大幅提聞到320MHz。
[0106]二、通過設(shè)置所述能于調(diào)整模式與非調(diào)整模式間切換的電位調(diào)整單元5，在調(diào)整模式時，所述電位調(diào)整單元5可以調(diào)整所述讀取訊號電極RBL上的電位，避免存儲器元件cell所造成的浮接電位使三態(tài)緩沖器buf大量耗電，也避免所述三態(tài)緩沖器buf本身輸出浮接電位時使下一級的三態(tài)緩沖器buf大量耗電，而在所述存儲器元件cell進入讀取模式后，通過將所述電位調(diào)整單元5的調(diào)整模式時間與該存儲器元件cell的輸出時間錯開，可以在該存儲器元件cel I輸出時切斷所述讀取訊號電極RBL與該預(yù)定電壓Vcc間的電連接，避免在所選擇的存儲器元件cell輸出的電位與該預(yù)定電壓Vcc相反時造成不必要的耗電。
[0107]參閱圖5,為該第一較佳實施例的另一個樣態(tài),于此樣態(tài)中，該電位調(diào)整單兀5于每一個讀取訊號電極RBL上設(shè)置單個開關(guān)51，且每一個讀取訊號電極RBL上的所有電阻R的第二端皆通過該開關(guān)51電連接至該預(yù)定電壓Vcc，如此可以減少所述開關(guān)51于電路上所占的面積，進而下降電路成本。
[0108]值得一提的是，所述開關(guān)51的數(shù)量及配置方式能依實際應(yīng)用需求而作增減及變動，并不以此為限。
[0109]參閱圖6，為本發(fā)明半導(dǎo)體存儲器的一個第二較佳實施例，該第二較佳實施例是類似于該第一較佳實施例，該第二較佳實施例與該第一較佳實施例的差異在于:
[0110]該半導(dǎo)體存儲器還包含多個寫入開關(guān)SW，于本實施例中，為方便說明起見，每一行的寫入開關(guān)SW皆使用相同的標號，并依序編號為SW7、…SW111、SW119。
[0111]該訊號電極單元2包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極BL，所述訊號電極BL可以分為:多個讀取訊號電極RBL及多個寫入訊號電極WBL ;該數(shù)據(jù)則可以分為一個讀取數(shù)據(jù)及一個寫入數(shù)據(jù)。
[0112]該控制電極單元3包括多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極WL，所述控制電極WL與所述讀取訊號電極RBL及寫入訊號電極WBL相互交錯且互不電連接。
[0113]于本實施例中，所述存儲器元件cell使用一個晶體管架構(gòu)的動態(tài)隨機存取存儲器(ltransistor-DRAM，簡寫為1T-DRAM)作為說明，但不限于此，也可采用三個晶體管架構(gòu)的動態(tài)隨機存取存儲器。
[0114]所述存儲器元件cell呈陣列排列于所述訊號電極BL及所述控制電極WL間，并分別電連接于所述訊號電極BL及所述控制電極WL，且受該控制訊號控制以接收該寫入數(shù)據(jù)或輸出該讀取數(shù)據(jù)，且每一個存儲器元件cell包括:一個讀取寫入端43、一個第一晶體管M1，及一個電容Cs。
[0115]該讀取寫入端43分別電連接于所述讀取訊號電極RBL及寫入訊號電極WBL，用于接收該寫入數(shù)據(jù)或輸出該讀取數(shù)據(jù)。
[0116]該第一晶體管Ml具有一個電連接該讀取寫入端43的第一端、一個第二端，及一個電連接其中一個控制電極WL的控制端，并受該控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
[0117]該電容Cs具有一個電連接該第一晶體管Ml的第二端的第一端，及一個電連接該準位電壓的第二端。
[0118]該電位調(diào)整單元5電連接于所述讀取訊號電極RBL及所述寫入訊號電極WBL，用于將所述讀取訊號電極RBL及所述寫入訊號電極WBL的電壓調(diào)整至一個預(yù)定電壓(可以為邏輯高電位、邏輯低電位，或為接地電位)，且每一個電位調(diào)整單元5包括:多個電阻R與多個電壓提供電路52。
[0119]所述電阻R分別具有一個電連接于所述讀取訊號電極RBL及所述寫入訊號電極WBL的第一端，及一個第二端，且所述電阻R于每一組讀取訊號電極RBL及寫入訊號電極WBL上設(shè)置有多個，于每兩個相鄰的三態(tài)緩沖器buf間及每兩個相鄰的寫入開關(guān)SW間設(shè)置有至少一個。
[0120]所述電壓提供電路52分別電連接于所述電阻R的第二端，用于能中止地提供該預(yù)定電壓至所述訊號電極BL，該電位調(diào)整單元5于該調(diào)整模式時，該電壓提供電路52提供該預(yù)定電壓至所述訊號電極BL，該電位調(diào)整單元5于該非調(diào)整模式時，該電壓提供電路52不提供該預(yù)定電壓至所述訊號電極BL。
[0121]值得一提的是，于實際應(yīng)用上，由于所述電壓提供電路52通常會具有電阻特性或內(nèi)含電阻元件，因此所述電阻R為選擇性加入的元件，不以此為限。此外，可以理解的是，一可受控于導(dǎo)通與不導(dǎo)通間切換的開關(guān)51也能實現(xiàn)所述電壓提供電路52的功能。
[0122]所述寫入開關(guān)SW于每一個寫入訊號電極WBL上，每間隔多個存儲器元件cell的距離插入設(shè)置于該寫入訊號電極WBL，且每一個寫入開關(guān)SW包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件cell及下一個寫入開關(guān)SW的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0123]由于本實施例中，該存儲器元件cell使用單一個讀取寫入端43作為讀取及寫入使用，因此在讀取及寫入時，該讀取訊號電極RBL及該寫入訊號電極WBL的電位會相互影響而導(dǎo)致誤動作，且所述寫入訊號電極WBL的寄生電容也會影響到所述緩沖器buf驅(qū)動該讀取訊號電極RBL的驅(qū)動時間，所以需在所述寫入訊號電極WBL上分別增設(shè)所述寫入開關(guān)SW以隔絕誤動作，并用于切分所述寫入訊號電極WBL的寄生電容，以降低對所述緩沖器buf驅(qū)動時間的影響。
[0124]于本實施例中，所述寫入開關(guān)SW與所述三態(tài)緩沖器buf分別設(shè)置于所述寫入訊號電極WBL與所述讀取訊號電極RBL上，但也可以依實際應(yīng)用需求而將所述寫入開關(guān)SW與所述三態(tài)緩沖器buf并列或作其他設(shè)置方式，并不限于此。
[0125]于本實施例中，所述寫入開關(guān)SW也使用三態(tài)緩沖器實施，且每一個寫入開關(guān)SW還包括一個控制端，并受控制而于導(dǎo)通與不導(dǎo)通間切換，由于三態(tài)緩沖器具有緩沖效果，因此可以幫助傳送該寫入數(shù)據(jù)，而能省略設(shè)置于半導(dǎo)體存儲器外部且用于驅(qū)動所述寫入訊號電極WBL的驅(qū)動電路(圖未示)，如此可以節(jié)省后續(xù)產(chǎn)品的電路面積及成本，但所述寫入開關(guān)Sff也可以如圖7所示為一個電子開關(guān)，以搭配上述外部的驅(qū)動電路使用，但此僅為舉例說明，并不限于此。
[0126]一般使用時，在該存儲器元件cell為寫入模式時，所述控制電極WL傳送該控制訊號以使所述存儲器元件cell由所述寫入訊號電極WBL接收寫入數(shù)據(jù)，并需控制所選取的存儲器元件cell前的寫入開關(guān)SW為導(dǎo)通，所選取的存儲器元件cell后的寫入開關(guān)SW及所有的三態(tài)緩沖器buf為不導(dǎo)通，以使該寫入數(shù)據(jù)可以通過所述寫入開關(guān)SW而傳送，且不會造成所述讀取訊號電極RBL上的誤動作。
[0127]在該存儲器元件cell為讀取模式時，該電位調(diào)整單元5在將所述讀取訊號電極RBL的電壓調(diào)整至該預(yù)定電壓后切換至該非調(diào)整模式，此時該電壓提供電路52不提供該預(yù)定電壓至所述訊號電極BL。
[0128]接著所述控制電極WL傳送該控制訊號以使所述存儲器元件cell輸出該讀取數(shù)據(jù)至所述讀取訊號電極RBL，并需控制所選取的存儲器元件cell前的三態(tài)緩沖器buf為導(dǎo)通，所選取的存儲器元件cell后的三態(tài)緩沖器buf及所有的寫入開關(guān)SW為不導(dǎo)通，以使該讀取數(shù)據(jù)可以通過所述三態(tài)緩沖器buf而傳送，且不會造成所述寫入訊號電極WBL上的誤動作。
[0129]由上述可以得知，由于該存儲器元件cell在輸出時，該電壓提供電路52已切換至不提供該預(yù)定電壓的狀態(tài)，所以可以避免因為該存儲器元件cell所輸出的電壓與該預(yù)定電壓相反時，會在該電阻R兩端造成大壓差，而產(chǎn)生不必要的電流消耗。
[0130]由于本實施例中使用一個晶體管的架構(gòu)，因此所輸出的電位與儲存于該電容Cs中的電位相同，所以不需要再加入所述反相器7(圖2)作反向處理。
[0131]如此，通過將該存儲器元件cell的讀取寫入端43連接到所述寫入訊號電極WBL及所述讀取訊號電極RBL，并分別于所述寫入訊號電極WBL及所述讀取訊號電極RBL上每間隔多個存儲器元件cell的距離插入所述寫入開關(guān)SW及所述三態(tài)緩沖器buf、使用能中止地提供該預(yù)定電壓的電壓提供電路52，該第二較佳實施例也能達到與上述第一較佳實施例相同的目的與功效。
[0132]參閱圖8，為本發(fā)明半導(dǎo)體存儲器的一個第三較佳實施例，該第三較佳實施例是類似于該第二較佳實施例，該第三較佳實施例與該第二較佳實施例的差異在于:
[0133]該訊號電極單元2包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極BL，該數(shù)據(jù)可以分為一個讀取數(shù)據(jù)及一個寫入數(shù)據(jù)。
[0134]于一個讀取周期中(所述存儲器元件cell于該讀取模式)，所述訊號電極BL分別用于由所述存儲器元件cell接收一個讀取數(shù)據(jù)并輸出，于一個寫入周期中(所述存儲器元件cell于該寫入模式)，所述訊號電極BL用于分別傳送一個寫入數(shù)據(jù)至所述存儲器元件cell ο
[0135]所述寫入開關(guān)SW分別并聯(lián)于所述三態(tài)緩沖器buf，且每一個寫入開關(guān)SW包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件cell及下一個寫入開關(guān)SW的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
[0136]該電位調(diào)整單元5于每一個訊號電極BL上設(shè)置單個電壓提供電路52，且每一個訊號電極BL上的所有電阻R的第二端皆電連接至該電壓提供電路52，如此可以減少所述電壓提供電路52于電路上所占的面積，進而下降電路成本。
[0137]值得一提的是，所述電壓提供電路52的數(shù)量及配置方式可以依實際應(yīng)用需求而作增減及變動，并不以此為限。
[0138]一般使用時，所述控制電極WL傳送該控制訊號，以控制所述存儲器元件cell由所述訊號電極BL接收寫入數(shù)據(jù)，或是輸出讀取數(shù)據(jù)至所述訊號電極BL，并需依照該存儲器元件為寫入模式或讀取模式，而控制所述寫入開關(guān)SW及所述三態(tài)緩沖器buf的導(dǎo)通與否，及控制該電壓提供電路52是否提供該預(yù)定電壓，由于詳細控制方式類似于該第二實施例，在此不再贅述。
[0139]如此，該第三較佳實施例也可以達到與上述第一較佳實施例相同的目的與功效。
[0140]綜上所述，本發(fā)明不需在電路中加入感測放大器，還能減少功耗、提高操作頻率，所以確實能達成本發(fā)明的目的。
【權(quán)利要求】
1.一種半導(dǎo)體存儲器，包含一個訊號電極單兀、一個控制電極單兀，及多個存儲器兀件； 該訊號電極單元包括相互間隔排列且互不電連接的多個讀取訊號電極及多個寫入訊號電極，所述讀取訊號電極分別用于接收一個讀取數(shù)據(jù)并輸出，所述寫入訊號電極分別用于傳送一個寫入數(shù)據(jù)； 該控制電極單元包括相互間隔排列且互不電連接的多個讀取控制電極及多個寫入控制電極，所述讀取控制電極及寫入控制電極分別與所述讀取訊號電極及寫入訊號電極相互交錯且互不電連接，所述讀取控制電極分別用于傳送一個讀取控制訊號，所述寫入控制電極分別用于傳送一個寫入控制訊號； 所述存儲器元件呈陣列排列于該訊號電極單元與該控制電極單元間，分別電連接所述讀取控制電極及所述寫入控制電極，接收該讀取控制訊號并受該讀取控制訊號控制是否能被讀取，接收該寫入控制訊號并受該寫入控制訊號控制是否能被寫入，且每一個存儲器元件包括: 一個讀取端，電連接其中一個讀取訊號電極，并輸出該讀取數(shù)據(jù)，及 一個寫入端，電連接其中一個寫入訊號電極，并接收該寫入數(shù)據(jù)； 其特征在于: 該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器； 該電位調(diào)整單元電連接于所述讀取訊號電極，用于將所述讀取訊號電極的電壓調(diào)整至一個預(yù)定電壓； 所述三態(tài)緩沖器于每一個讀取訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該讀取訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件的讀取端且接收其中一個存儲器元件所輸出的讀取數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述讀取訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述讀取訊號電極的電壓進行電位調(diào)整，且于所述存儲器元件輸出該讀取數(shù)據(jù)至所述讀取訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
3.如權(quán)利要求2所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個電壓提供電路，分別電連接于所述讀取訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點，用于能中止地提供該預(yù)定電壓至所述讀取訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述讀取訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述讀取訊號電極。
4.如權(quán)利要求3所述的半導(dǎo)體存儲器，其特征在于:每一個存儲器元件還包括: 一個第一晶體管，具有一個第一端、一個電連接該寫入端的第二端，及一個電連接其中一個寫入控制電極的控制端，并受該寫入控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換； 一個電容，具有一個電連接該第一晶體管的第一端的第一端，及一個電連接一個準位電壓的第二端； 一個第二晶體管，具有一個第一端、一個電連接該準位電壓的第二端，及一個電連接該電容的第一端的控制端，并受該電容所儲存的電壓控制而于導(dǎo)通與不導(dǎo)通間切換；及 一個第三晶體管，具有一個電連接該讀取端的第一端、一個電連接該第二晶體管的第一端的第二端，及一個電連接其中一個讀取控制電極的控制端，并受該讀取控制訊號控制而于導(dǎo)通與不導(dǎo)通間切換。
5.如權(quán)利要求2所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個開關(guān)，電連接于所述讀取訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述讀取訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述讀取訊號電極不電連接至該預(yù)定電壓。
6.如權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于:每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
7.—種半導(dǎo)體存儲器,包含:一個訊號電極單兀、一個控制電極單兀及多個存儲器兀件； 該訊號電極單元包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極；該控制電極單元包括多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極，所述控制電極與所述訊號電極相互交錯且互不電連接； 所述存儲器元件呈陣列排列于所述訊號電極及所述控制電極間，并分別電連接于所述訊號電極及所述控制電極，且受該控制訊號控制以接收或輸出該數(shù)據(jù)，且每一個存儲器元件包括一個電連接于所述訊號電極的讀取寫入端，用于接收或輸出該數(shù)據(jù)； 其特征在于: 該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器； 該電位調(diào)整單元電連接于所述訊號電極，用于將所述訊號電極的電壓調(diào)整至一個預(yù)定電壓； 所述三態(tài)緩沖器于每一個訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件的讀取寫入端且接收其中一個存儲器兀件所輸出的數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
8.如權(quán)利要求7所述的半導(dǎo)體存儲器，其特征在于: 該訊號電極單元包括: 多個讀取訊號電極，分別電連接所述存儲器元件的讀取寫入端，并用于由所述存儲器元件接收一個讀取數(shù)據(jù)并輸出，及 多個寫入訊號電極，分別電連接所述存儲器元件的讀取寫入端，并用于傳送一個寫入數(shù)據(jù)至所述存儲器元件； 所述三態(tài)緩沖器于每一個讀取訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該讀取訊號電極，且每一個三態(tài)緩沖器的輸入端接收其中一個存儲器元件所輸出的讀取數(shù)據(jù)；該半導(dǎo)體存儲器還包含: 多個寫入開關(guān)，于每一個寫入訊號電極上，每間隔多個存儲器元件的距離插入設(shè)置于該寫入訊號電極，且每一個寫入開關(guān)包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件及下一個寫入開關(guān)的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
9.如權(quán)利要求8所述的半導(dǎo)體存儲器，其特征在于: 該電位調(diào)整單元電連接于所述讀取訊號電極及所述寫入訊號電極，并用于將所述讀取訊號電極及所述寫入訊號電極的電壓調(diào)整至該預(yù)定電壓，且該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述讀取訊號電極及所述寫入訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述讀取訊號電極及所述寫入訊號電極的電壓進行電位調(diào)整； 于所述存儲器元件輸出該讀取數(shù)據(jù)至所述讀取訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
10.如權(quán)利要求9所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個電壓提供電路，分別電連接于所述讀取訊號電極及所述寫入訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，用于能中止地提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述讀取訊號電極及所述寫入訊號電極。
11.如權(quán)利要求9所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個開關(guān)，分別電連接于所述讀取訊號電極及所述寫入訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述讀取訊號電極及所述寫入訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述讀取訊號電極及所述寫入訊號電極不電連接至該預(yù)定電壓。
12.如權(quán)利要求7所述的半導(dǎo)體存儲器，其特征在于: 于一個讀取周期中，所述訊號電極分別由所述存儲器元件接收一個讀取數(shù)據(jù)并輸出，于一個寫入周期中，所述訊號電極用于分別傳送一個寫入數(shù)據(jù)至所述存儲器元件； 所述三態(tài)緩沖器的輸入端分別接收該讀取數(shù)據(jù)； 該半導(dǎo)體存儲器還包含: 多個寫入開關(guān)，分別并聯(lián)于所述三態(tài)緩沖器，且每一個寫入開關(guān)包括一個接收該寫入數(shù)據(jù)的輸入端，及一個電連接所述存儲器元件及下一個寫入開關(guān)的輸入端的輸出端，并受控制而于導(dǎo)通與不導(dǎo)通間切換。
13.如權(quán)利要求12所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元能于一個調(diào)整模式與一個非調(diào)整模式間切換，于該調(diào)整模式時，該電位調(diào)整單元對所述訊號電極的電壓進行電位調(diào)整，于該非調(diào)整模式時，該電位調(diào)整單元不對所述訊號電極的電壓進行電位調(diào)整且于所述存儲器元件輸出該讀取數(shù)據(jù)至所述訊號電極期間，該電位調(diào)整單元切換于該非調(diào)整模式。
14.如權(quán)利要求13所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個電壓提供電路，分別電連接于所述訊號電極，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，用于能中止地提供該預(yù)定電壓至所述訊號電極，該電位調(diào)整單元于該調(diào)整模式時，該電壓提供電路提供該預(yù)定電壓至所述訊號電極，于該非調(diào)整模式時，該電壓提供電路不提供該預(yù)定電壓至所述訊號電極。
15.如權(quán)利要求13所述的半導(dǎo)體存儲器，其特征在于:該電位調(diào)整單元包括: 至少一個開關(guān)，電連接于所述訊號電極與該預(yù)定電壓間，且電連接至每兩個相鄰三態(tài)緩沖器間的端點及每兩個相鄰寫入開關(guān)間的端點，并受控制于導(dǎo)通與不導(dǎo)通間切換，該電位調(diào)整單元于該調(diào)整模式時，該開關(guān)導(dǎo)通以使所述訊號電極電連接至該預(yù)定電壓，于該非調(diào)整模式時，該開關(guān)不導(dǎo)通以使所述訊號電極不電連接至該預(yù)定電壓。
16.如權(quán)利要求7所述的半導(dǎo)體存儲器，其特征在于:每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
17.如權(quán)利要求7所述的半導(dǎo)體存儲器，其特征在于:所述寫入開關(guān)為三態(tài)緩沖器，且每一個寫入開關(guān)還包括一個控制端，以受控制而于導(dǎo)通與不導(dǎo)通間切換。
18.—種半導(dǎo)體存儲器,包含:一個訊號電極單兀、一個控制電極單兀，及多個存儲器元件； 該訊號電極單元包括多個間隔排列且互不電連接并用于傳送一個數(shù)據(jù)的訊號電極； 該控制電極單元包括多個間隔排列且互不電連接并用于傳送一個控制訊號的控制電極，所述控制電極與所述訊號電極相互交錯且互不電連接； 所述存儲器元件呈陣列排列于所述訊號電極及所述控制電極間，并分別電連接于所述訊號電極及所述控制電極，且受該控制訊號控制以接收或輸出該數(shù)據(jù)； 其特征在于: 該半導(dǎo)體存儲器還包含一個電位調(diào)整單元及多個三態(tài)緩沖器； 該電位調(diào)整單元電連接于所述訊號電極，用于將所述訊號電極的電壓調(diào)整至一個預(yù)定電壓； 所述三態(tài)緩沖器于所述訊號電極的讀取路徑上，每間隔多個存儲器元件的距離插入設(shè)置于該訊號電極，且每一個三態(tài)緩沖器包括一個電連接所述存儲器元件且接收其中一個存儲器兀件所輸出的數(shù)據(jù)的輸入端、一個電連接下一個三態(tài)緩沖器的輸入端的輸出端，及一個控制端，所述三態(tài)緩沖器受控制而于導(dǎo)通與不導(dǎo)通間切換。
19.如權(quán)利要求18所述的半導(dǎo)體存儲器，其特征在于:每一個三態(tài)緩沖器包括一個串聯(lián)的開關(guān)及一個緩沖電路。
【文檔編號】G11C7/06GK104240744SQ201310607817
【公開日】2014年12月24日 申請日期:2013年11月25日 優(yōu)先權(quán)日:2013年6月11日
【發(fā)明者】蕭志成 申請人:蕭志成