用于dram中的功率降低的配置的制作方法
【專利摘要】本發(fā)明公開(kāi)的實(shí)施例可以包括具有分段字線啟用的設(shè)備，分段字線啟用耦合到用于選擇性地禁用多個(gè)分段字線驅(qū)動(dòng)器中的若干分段字線驅(qū)動(dòng)器的邏輯。所述邏輯可以分割所述設(shè)備的頁(yè)以降低通過(guò)所述多個(gè)分段字線中的被禁用的分段字線的激活而消耗的功率?？梢怨_(kāi)其它實(shí)施例。
【專利說(shuō)明】用于DRAM中的功率降低的配置

【技術(shù)領(lǐng)域】
[0001] 本公開(kāi)的實(shí)施例總體涉及用于降低動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)中的功率消耗的 配置。

【背景技術(shù)】
[0002] 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)堆疊對(duì)于增加計(jì)算系統(tǒng)中可用的存儲(chǔ)器的量來(lái)說(shuō)可 W是有用的。雖然可W通過(guò)在單個(gè)平面上定位多個(gè)管芯來(lái)增加存儲(chǔ)器，但是DRAM堆疊可W 供給下述特定優(yōu)點(diǎn)；增加存儲(chǔ)器而不會(huì)成比例地增加管芯電禪合到的印刷電路板上的占用 空間的大小。增加的存儲(chǔ)器大小可能伴隨有存儲(chǔ)器所消耗的功率的線性增加。

【專利附圖】

【附圖說(shuō)明】
[0003] 在附圖的各圖中通過(guò)示例的方式而不通過(guò)限制的方式圖示本發(fā)明的實(shí)施例，附圖 中相似的附圖標(biāo)記指代類似的元件。
[0004] 圖1A-1B圖示根據(jù)本公開(kāi)的各個(gè)實(shí)施例的DRAM堆疊的框圖。
[0005] 圖2圖示根據(jù)本公開(kāi)的各個(gè)實(shí)施例的針對(duì)圖1A-1B的存儲(chǔ)器堆疊的字線分段尋址 配置的電氣圖。
[0006] 圖3描述根據(jù)本公開(kāi)的各個(gè)實(shí)施例的圖2的字線分段尋址配置的操作的流程圖。
[0007] 圖4圖示根據(jù)本公開(kāi)的各個(gè)實(shí)施例的存儲(chǔ)器堆疊的框圖。
[0008] 圖5描述根據(jù)本公開(kāi)的各個(gè)實(shí)施例的圖IA或圖IB的存儲(chǔ)器堆疊的實(shí)施方式的框 圖。

【具體實(shí)施方式】
[0009] 本公開(kāi)的實(shí)施例可W涉及將動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)或DRAM堆疊配置成降低 功率消耗。在實(shí)施例中，DRAM頁(yè)大小可W被在邏輯上劃分在DRAM管芯的堆疊上W降低整 體行激活功率消耗。在實(shí)施例中，通過(guò)把主字線分割成下子字線和上子字線，將DRAM頁(yè)選 擇性地劃分在DRAM管芯中。
[0010] 將使用本領(lǐng)域技術(shù)人員通常采用的術(shù)語(yǔ)來(lái)描述說(shuō)明性實(shí)施例的各個(gè)方面W便把 他們的工作的實(shí)質(zhì)傳達(dá)給本領(lǐng)域其它技術(shù)人員。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)將意識(shí)到 的是，一些替代實(shí)施例可W是使用所描述的方面的部分來(lái)實(shí)踐的。出于解釋的目的，闡述了 特定數(shù)字、材料和配置W便提供對(duì)說(shuō)明性實(shí)施例的透徹理解。然而，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō) 將意識(shí)到的是，替代實(shí)施例可W在沒(méi)有特定細(xì)節(jié)的情況下被實(shí)踐。在其它實(shí)例中，公知的特 征被省略或簡(jiǎn)化W便不使說(shuō)明性實(shí)施例模糊。
[0011] 另外，將W對(duì)理解說(shuō)明性實(shí)施例最有幫助的方式將各個(gè)操作依次描述為多個(gè)分立 的操作；然而，描述的順序不應(yīng)當(dāng)被解釋為暗示該些操作是必須依賴于順序的。具體來(lái)說(shuō)， 該些操作不必按呈現(xiàn)的順序被執(zhí)行。
[0012] 短語(yǔ)"在一個(gè)實(shí)施例中"被重復(fù)使用。該短語(yǔ)通常不指代相同的實(shí)施例；然而，它 可W指代相同的實(shí)施例。術(shù)語(yǔ)"包含"、"具有"W及"包括"是同義的，除非上下文另外規(guī) 定。短語(yǔ)"4/8"表示"4或8"。短語(yǔ)"4和/或8"表示"(4)、（8)或者（4和8)"。短語(yǔ)"八、 B和C中的至少一個(gè)"表示"(A)、（B)、（C)、（A和B)、（A和C)、（B和C)或（A、B和C)"。短 語(yǔ)"(A) B"表示"（B)或（A B)"，也就是說(shuō)，A是可選的。
[001引圖1圖示根據(jù)本公開(kāi)的各個(gè)實(shí)施例的DRAM堆疊100的側(cè)視圖，該DRAM堆疊100 被配置為W與傳統(tǒng)DRAM堆疊相比降低的功率消耗操作。DRAM堆疊100包括堆疊在DRAM管 芯104頂上的DRAM管芯102。
[0014] DRAM管芯102可W是被配置為通過(guò)選擇性地分割一個(gè)或多個(gè)主字線降低DRAM管 芯102的整體功率消耗的存儲(chǔ)器管芯。DRAM管芯102可W包括命令地址（C/A)總線106和 數(shù)據(jù)總線108。命令地址總線106可W禪合到存儲(chǔ)單元的一個(gè)或多個(gè)陣列并可W被配置為 選擇性地實(shí)現(xiàn)對(duì)一個(gè)或多個(gè)陣列的存儲(chǔ)單元的訪問(wèn)。命令地址總線106可W禪合到一個(gè)或 多個(gè)主字線W使主字線驅(qū)動(dòng)DRAM 102的一個(gè)或多個(gè)陣列的分段字線和局部字線。數(shù)據(jù)總 線108可W被W通信方式禪合到一個(gè)或多個(gè)陣列的存儲(chǔ)單元并可W被配置為把數(shù)據(jù)傳送 到存儲(chǔ)單元或從存儲(chǔ)單元傳送數(shù)據(jù)。
[0015] 類似于DRAM管芯102, DRAM管芯104可W是被配置為通過(guò)選擇性地分割一個(gè)或多 個(gè)主字線降低DRAM管芯104的整體功率消耗的存儲(chǔ)器管芯。DRAM管芯104可W包括命令 地址總線110和數(shù)據(jù)總線112。DRAM管芯104的命令地址總線110和數(shù)據(jù)總線112可W W 如上針對(duì)DRAM管芯102描述的方式加W配置。
[0016] DRAM管芯102和104中每一個(gè)均可W被配置為通過(guò)拆分或分割每個(gè)管芯中的一 個(gè)或多個(gè)主字線來(lái)選擇性地驅(qū)動(dòng)DRAM管芯102和104的相應(yīng)頁(yè)大小的一半W把字線驅(qū)動(dòng) 功率降低近似一半。例如具有2千字節(jié)（kB)頁(yè)大小的單個(gè)DRAM管芯可W用DRAM管芯102 和104代替，DRAM管芯102和104例如每一個(gè)具有IkB頁(yè)大小并可W被堆疊W提供類似于 單個(gè)管芯的印刷電路板（PCB)上的占用空間。
[0017] 在實(shí)施例中，DRAM堆疊100可W被配置為實(shí)現(xiàn)對(duì)DRAM管芯102和104中的每一 個(gè)的點(diǎn)到點(diǎn)訪問(wèn)。DRAM管芯104可W包括多個(gè)娃通孔（TSV)114a、114b (統(tǒng)稱為114)，娃通 孔被配置為把來(lái)自DRAM管芯102的下表面116和來(lái)自DRAM管芯104的上表面118的所有 端子禪合到DRAM管芯104的下表面120。該個(gè)點(diǎn)到點(diǎn)配置可W使得存儲(chǔ)器控制器能夠獨(dú)立 訪問(wèn)DRAM管芯102并獨(dú)立訪問(wèn)DRAM管芯104。根據(jù)各個(gè)實(shí)施例，命令地址總線106和110 彼此獨(dú)立。
[0018] 圖IB圖示DRAM堆疊150,其被配置為W降低的功率消耗操作并具有共用命令地址 總線。DRAM堆疊150包括堆疊在DRAM管芯154上的DRAM管芯152。DRAM管芯152可W包 括可在DRAM管芯152和154之間共享的共用命令地址總線156。命令地址總線156可W包 括專用于芯片選擇的線，例如CS 0/1，其可W被配置為使得存儲(chǔ)器控制器能夠在DRAM管芯 152和DRAM管芯154之間進(jìn)行選擇。DRAM管芯152也可W包括數(shù)據(jù)總線158。DRAM管芯 154可W包括TSV 160a、160b (統(tǒng)稱為160)和數(shù)據(jù)總線162。TSV 160可W提供從DRAM管 芯152的下表面164到DRAM管芯154的下表面166的、用于DRAM管芯154的所有端子的 傳導(dǎo)路徑。
[0019] 根據(jù)各個(gè)實(shí)施例，DRAM堆疊100和150均可W包括3個(gè)、4個(gè)或更多DRAM管芯堆 疊。如果3個(gè)或更多DRAM管芯被合并成堆疊，則根據(jù)本公開(kāi)的實(shí)施例可W物理和/或邏輯 地分割該3個(gè)或更多DRAM管芯中的每一個(gè)的每個(gè)頁(yè)W便降低該3個(gè)或更多DRAM管芯的功 率消耗。
[0020] 圖2圖示字線配置200,其可W使得能夠分割主字線W降低由DRAM管芯102、104、 152U54和/或DRAM堆疊100和150消耗的功率。字線配置200可W包括分段字線驅(qū)動(dòng) 器202a-h (統(tǒng)稱為202)、主字線204和主字線驅(qū)動(dòng)器206。字線配置200還可W包括分段 字線（SWL)地址線208、子分段字線地址線210 W及邏輯212a、212b、212c和212d (統(tǒng)稱為 212)。
[0021] 分段字線驅(qū)動(dòng)器202可W均被禪合到個(gè)體分段字線且被配置為響應(yīng)于在主字線 204上接收的信號(hào)而激活存儲(chǔ)器單元的行。主字線204可W被禪合W驅(qū)動(dòng)每個(gè)分段字線驅(qū) 動(dòng)器202。主字線204可W被主字線驅(qū)動(dòng)器206選擇性地驅(qū)動(dòng)為高和選擇性地驅(qū)動(dòng)為低。 根據(jù)各個(gè)實(shí)施例，主字線驅(qū)動(dòng)器206可W響應(yīng)于由DRAM管芯102、104、152和/或154接收 的一個(gè)或多個(gè)信號(hào)。例如，主字線驅(qū)動(dòng)器206可W響應(yīng)于在命令地址總線106U10和/或 156中的一個(gè)或多個(gè)處接收的行地址和行地址選通（RAS)信號(hào)。
[0022] 分段字線地址線208可W被配置為使得邏輯212a-212d (統(tǒng)稱為212)能夠在禪合 到邏輯212的兩個(gè)或更多分段字線驅(qū)動(dòng)器202中的每一個(gè)之間進(jìn)行選擇。例如，如果分段 字線地址線208被驅(qū)動(dòng)為邏輯電平高，則邏輯212可W被配置為啟用分段字線驅(qū)動(dòng)器202a、 202c、202e和202g W激活它們相應(yīng)的分段字線。如果分段字線地址線208被驅(qū)動(dòng)為邏輯電 平低，則邏輯212可W被配置為禁用分段字線驅(qū)動(dòng)器202a、202c、202e和202g并被配置為 啟用字線驅(qū)動(dòng)器20化、202t202f和20化W激活它們相應(yīng)的分段字線。
[0023] 子分段字線地址線210可W被配置為啟用邏輯212中的一個(gè)，同時(shí)禁用邏輯212 中的另一個(gè)。例如，如果子分段字線地址線被驅(qū)動(dòng)為邏輯電平高，則邏輯212可W被配置為 啟用分段字線驅(qū)動(dòng)器202a-202d。此外，如果分段字線地址線208同時(shí)被驅(qū)動(dòng)為邏輯電平 高，則邏輯212a和邏輯21化可W分別啟用分段字線202a和202c (被啟用時(shí)表示為黑色） W響應(yīng)于主字線204上的信號(hào)。在該個(gè)相同示例中，當(dāng)子分段字線地址線210為高時(shí)，邏輯 212c和邏輯212d可W被禁用，W使得分段字線驅(qū)動(dòng)器202e-h都不響應(yīng)于主字線204。因 此，通過(guò)包括子分段字線地址線210,字線配置200可W有效地把主字線204和分段字線驅(qū) 動(dòng)器202a-h分割成下子字線216和上子字線218。
[0024] 根據(jù)實(shí)施例，分段字線地址線208可W是第一分段字線啟用。子分段字線地址線 210可W是第二分段字線啟用。
[0025] 禪合到字線的許多存儲(chǔ)器單元可W被激活，并且然后可能不從其讀取或向其寫 入。該樣的字線激活可能促成低效的功率消耗。字線激活可能促成比列(例如位線)激活基 本上更大量的存儲(chǔ)器管芯功率消耗。字線激活可W表示主和/或分段字線激活W及跨整個(gè) 頁(yè)的位線激活（即，位感測(cè))。列訪問(wèn)可W僅允許幾個(gè)位經(jīng)過(guò)到DRAM陣列輸入/輸出（I/O) 電路，該可W本質(zhì)上較少消耗功率。根據(jù)各個(gè)實(shí)施例，降低由字線消耗的功率可W近似地降 低由存儲(chǔ)器管芯消耗的整體功率。例如，如果字線功率消耗被降低一半，則由存儲(chǔ)器管芯消 耗的整體功率也可W近似被降低一半。根據(jù)各個(gè)實(shí)施例，子分段字線地址線210可W占據(jù) 命令地址總線106、110和/或156的一個(gè)或多個(gè)線。
[0026] 圖3圖示根據(jù)本公開(kāi)的各個(gè)實(shí)施例的字線配置200的操作的流程圖300。
[0027] 在框302, DRAM管芯可W接收主字線信號(hào)來(lái)驅(qū)動(dòng)多個(gè)分段字線驅(qū)動(dòng)器。根據(jù)實(shí)施 例，DRAM管芯可W具有多個(gè)主字線，并且每個(gè)字線可W被配置為驅(qū)動(dòng)與DRAM管芯的存儲(chǔ)器 陣列內(nèi)的子陣列相關(guān)聯(lián)的多個(gè)分段字線驅(qū)動(dòng)器。
[0028] 在框304, DRAM管芯可W例如在分段字線地址線上接收第一分段字線地址信號(hào)， W選擇性地啟用分段字線驅(qū)動(dòng)器W便響應(yīng)于主字線信號(hào)。根據(jù)一個(gè)實(shí)施例，第一分段字線 地址信號(hào)可W被配置為啟用或禁用與DRAM管芯內(nèi)的存儲(chǔ)器的子陣列相關(guān)聯(lián)的分段字線驅(qū) 動(dòng)器的近似一半。
[0029] 在框306, DRAM管芯可W接收第二分段字線地址信號(hào)，第二分段字線地址信號(hào)被 配置為禁用多個(gè)分段字線驅(qū)動(dòng)器的近似一半。如上面描述的，禁用多個(gè)分段字線驅(qū)動(dòng)器的 近似一半可W對(duì)應(yīng)于DRAM管芯的整體功率消耗降低近似一半。根據(jù)一個(gè)實(shí)施例，第二分段 字線地址信號(hào)可W在圖2的子分段字線地址線210上被接收。
[0030] 圖4圖示根據(jù)本公開(kāi)的實(shí)施例的用于讀取根據(jù)各個(gè)DRAM堆疊配置的存儲(chǔ)器的頁(yè) 的定時(shí)圖400。定時(shí)圖400包括基準(zhǔn)配置402、第一配置404、第二配置406、第H配置408 和第四配置410。
[0031] 定時(shí)圖400圖示可在第一時(shí)間tl、第二時(shí)間t2、第H時(shí)間t3、第四時(shí)間t4和第五 時(shí)間巧之間發(fā)生的存儲(chǔ)器讀取。列地址選通（CAS)到CAS延遲tCCD表示可存在于DRAM管 芯中在后續(xù)CAS命令之間的時(shí)間約束。在比tCCD更緊密的時(shí)間峽中接收的CAS命令可能 導(dǎo)致tCCD違背。tCCD違背可能導(dǎo)致在內(nèi)部到DRAM陣列的位線切換脈沖太短。該短脈沖可 能不能夠切換DRAM陣列相關(guān)復(fù)用器柵電容器或電容?？蒞通過(guò)把DRAM陣列更精細(xì)地分割 成例如更小的訪問(wèn)區(qū)域(該可能導(dǎo)致更低的區(qū)域效率和更高的成本)來(lái)解決該種違背。激活 到激活延遲tR畑表示可存在于DRAM管芯中在后續(xù)頁(yè)讀取之間的時(shí)間約束。換句話說(shuō)，女口 果在比tRRD短的持續(xù)時(shí)間中切換頁(yè)，則可能發(fā)生違背。
[0032] 配置402、404、406、408和410中的每一個(gè)均可^展示如表1中描述和如下描述的 功率和帶寬特性 表1。

【權(quán)利要求】
1. 一種用于降低存儲(chǔ)器中的功率的設(shè)備，包括： 多個(gè)分段字線驅(qū)動(dòng)器，被配置為驅(qū)動(dòng)多個(gè)分段字線，其中所述多個(gè)分段字線中的每一 個(gè)耦合到存儲(chǔ)器單元的子陣列； 主字線，耦合到多個(gè)分段字線驅(qū)動(dòng)器，其中所述主字線響應(yīng)于由所述設(shè)備接收的行地 址選通（RAS)信號(hào)； 分段字線啟用，耦合到下述邏輯，該邏輯用于選擇性地禁用所述多個(gè)分段字線驅(qū)動(dòng)器 中的若干分段字線驅(qū)動(dòng)器，從而分割所述設(shè)備的頁(yè)以降低由所述多個(gè)分段字線中的被禁用 的分段字線的激活消耗的功率。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述設(shè)備包括存儲(chǔ)器單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)陣列，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)陣列包括存儲(chǔ)器單元的子陣列。
3. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述分段字線啟用被配置為把所述頁(yè)分割為下子 字線和上子字線，其中下子字線和上子字線中的每一個(gè)包括所述頁(yè)的不同的物理分半。
4. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述分段字線啟用被配置為把所述頁(yè)分割為多個(gè) 等大小分區(qū)，其中一次啟用一個(gè)等大小分區(qū)，同時(shí)禁用等大小分區(qū)中的其他若干等大小分 區(qū)。
5. 根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的設(shè)備，其中所述分段字線啟用是第一分段字線啟 用，其中所述設(shè)備還包括： 第二分段字線啟用，被配置為選擇性地禁用所述多個(gè)分段字線驅(qū)動(dòng)器中的未基于第一 分段字線啟用而禁用的若干分段字線驅(qū)動(dòng)器。
6. 根據(jù)權(quán)利要求5所述的設(shè)備，其中第二分段字線啟用被配置為選擇性地禁用所述多 個(gè)分段字線驅(qū)動(dòng)器中的未基于第一分段字線啟用而禁用的若干分段字線驅(qū)動(dòng)器中的至少 一半。
7. 根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的設(shè)備，其中所述分段字線啟用響應(yīng)于從存儲(chǔ)器控 制器接收到信號(hào)而選擇性地禁用所述多個(gè)分段字線驅(qū)動(dòng)器中的若干分段字線驅(qū)動(dòng)器。
8. -種降低功率的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)堆疊，包括： 第一 DRAM管芯，包括： 第一多個(gè)分段字線驅(qū)動(dòng)器，均耦合到存儲(chǔ)器單元的子陣列的第一集合，且均被配置 為響應(yīng)于第一主字線信號(hào)；以及 第一分段字線啟用，被配置為在操作期間選擇性地禁用第一多個(gè)分段字線驅(qū)動(dòng)器中 的至少一半，以降低第一 DRAM管芯的總字線功率消耗；以及 第二DRAM管芯，在堆疊配置中耦合至第一 DRAM管芯，且被配置為響應(yīng)于從存儲(chǔ)器控制 器接收的控制信號(hào)而把數(shù)據(jù)傳送到存儲(chǔ)器控制器和從存儲(chǔ)器控制器傳送數(shù)據(jù)。
9. 根據(jù)權(quán)利要求8所述的DRAM堆疊，其中所述多個(gè)分段字線驅(qū)動(dòng)器是第一多個(gè)分段字 線驅(qū)動(dòng)器，其中子陣列的集合是子陣列的第一集合，所述分段字線啟用是第一分段字線啟 用，其中第二DRAM管芯包括： 第二多個(gè)分段字線驅(qū)動(dòng)器，均耦合到存儲(chǔ)器單元的第二子陣列，且均被配置為響應(yīng)于 第二主字線信號(hào)；以及 分段字線啟用，被配置為在操作期間選擇性地禁用所述多個(gè)分段字線驅(qū)動(dòng)器中的至少 一半，以降低第一 DRAM管芯的總字線功率消耗。
10. 根據(jù)權(quán)利要求9所述的DRAM堆疊，其中第二主字線信號(hào)與第一主字線信號(hào)相同。
11. 根據(jù)權(quán)利要求8-10中任一項(xiàng)所述的DRAM堆疊，其中第一 DRAM管芯包括硅通孔 (TVS)，硅通孔（TVS)被配置為把第二DRAM管芯的每個(gè)端子耦合到印刷電路板。
12. -種用于降低存儲(chǔ)器中的功率的方法，包括： 利用動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)接收主字線信號(hào)以驅(qū)動(dòng)多個(gè)分段字線驅(qū)動(dòng)器； 利用DRAM接收分段字線啟用信號(hào)以選擇性地禁用所述分段字線驅(qū)動(dòng)器中的至少一半 響應(yīng)于主字線信號(hào)，從而分割DRAM的頁(yè)以降低耦合到分段字線驅(qū)動(dòng)器中的被禁用的分段 字線驅(qū)動(dòng)器的分段字線的功率消耗；以及 響應(yīng)于分段字線啟用信號(hào)的改變，選擇性地啟用先前選擇性地禁用的分段字線驅(qū)動(dòng)器 中的至少一半中的一些。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述分段字線啟用信號(hào)是第一分段字線啟用信 號(hào)，所述方法還包括： 接收第二分段字線啟用信號(hào)；以及 基于第一分段字線啟用信號(hào)和第二字線啟用信號(hào)的邏輯組合來(lái)禁用所述多個(gè)分段字 線驅(qū)動(dòng)器。
14. 根據(jù)權(quán)利要求12-13中任一項(xiàng)所述的方法，還包括： 在DRAM內(nèi)生成列地址選通（CAS)信號(hào)；以及 基于所生成的CAS信號(hào)自動(dòng)激活DRAM內(nèi)的位線。
15. 根據(jù)權(quán)利要求14所述的方法，其中所述生成基于DRAM的模式寄存器的值。
16. -種用于降低存儲(chǔ)器中的功率的系統(tǒng)，包括： 印刷電路板（PCB); 網(wǎng)絡(luò)接口，耦合到印刷電路板以把數(shù)據(jù)傳送到網(wǎng)絡(luò)和從網(wǎng)絡(luò)傳送數(shù)據(jù)；以及 處理器，具有被配置為存儲(chǔ)器高速緩存的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)堆疊，DRAM堆疊 包括： 第一 DRAM管芯，包括： 第一多個(gè)分段字線驅(qū)動(dòng)器，均耦合到存儲(chǔ)器單元的子陣列的第一集合，且均被配置為 響應(yīng)于第一主字線信號(hào)；以及 第一分段字線啟用，被配置為在操作期間選擇性地禁用第一多個(gè)分段字線驅(qū)動(dòng)器中的 至少一半，以降低第一 DRAM管芯的總字線功率消耗；以及 第二DRAM管芯，在堆疊配置中耦合至第一 DRAM管芯，且被配置為響應(yīng)于從存儲(chǔ)器控制 器接收的控制信號(hào)而把數(shù)據(jù)傳送到存儲(chǔ)器控制器和從存儲(chǔ)器控制器傳送數(shù)據(jù)。
17. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中DRAM堆疊是第一 DRAM堆疊，其中所述系統(tǒng)還包 括： DRAM模塊，耦合到PCB且被配置為主存儲(chǔ)器，其中所述DRAM模塊包括第二DRAM堆疊， 第二DRAM堆疊被配置為選擇性地禁用被包括在DRAM堆疊中的DRAM管芯的頁(yè)的至少一半， 以降低DRAM堆疊的功率消耗。
18. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述系統(tǒng)是下列各項(xiàng)中選擇的一個(gè)：膝上型計(jì) 算機(jī)、上網(wǎng)本、筆記本、超級(jí)本、智能電話、平板、個(gè)人數(shù)字助理、超級(jí)移動(dòng)PC、移動(dòng)電話、臺(tái)式 計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂(lè)控制單元、數(shù)碼攝像機(jī)、便攜式音樂(lè) 播放器或數(shù)字視頻記錄器。
19. 根據(jù)權(quán)利要求16-18中任一項(xiàng)所述的系統(tǒng)，還包括：顯示器裝置，操作地與處理器 耦合。
20. 根據(jù)權(quán)利要求19所述的系統(tǒng)，其中所述顯示器裝置是觸摸屏。
【文檔編號(hào)】G11C11/4074GK104321821SQ201380027975
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2013年6月13日 優(yōu)先權(quán)日:2012年6月28日
【發(fā)明者】A.謝菲爾, J.B.哈爾伯特 申請(qǐng)人:英特爾公司