非易失性存儲(chǔ)器件、存儲(chǔ)系統(tǒng)及其外部電源控制方法
【專(zhuān)利摘要】外部電源控制方法包括：根據(jù)第一外部電壓的下降確定是否向第一節(jié)點(diǎn)施加第二外部電壓；當(dāng)向第一節(jié)點(diǎn)施加第二外部電壓時(shí)根據(jù)第二外部電壓的下降來(lái)生成標(biāo)志信號(hào)；響應(yīng)于標(biāo)志信號(hào)向第二節(jié)點(diǎn)傳送第一節(jié)點(diǎn)的電壓；以及響應(yīng)于標(biāo)志信號(hào)對(duì)連接至第二節(jié)點(diǎn)的內(nèi)部電路的至少一個(gè)電壓放電。
【專(zhuān)利說(shuō)明】非易失性存儲(chǔ)器件、存儲(chǔ)系統(tǒng)及其外部電源控制方法
[0001]對(duì)相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年I月18日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專(zhuān)利申請(qǐng)第10-2013-0005920號(hào)的優(yōu)先權(quán)，通過(guò)引用將其全部?jī)?nèi)容合并于此。
【技術(shù)領(lǐng)域】
[0003]在此描述的發(fā)明構(gòu)思涉及非易失性存儲(chǔ)器件、包括非易失性存儲(chǔ)器件的存儲(chǔ)系統(tǒng)和/或外部電源控制方法。
【背景技術(shù)】
[0004]半導(dǎo)體存儲(chǔ)器件可以是易失性的或非易失性的。非易失性半導(dǎo)體存儲(chǔ)器件即使在斷電時(shí)也可以保持在其中存儲(chǔ)的數(shù)據(jù)。取決于使用的制造技術(shù)，非易失性存儲(chǔ)器件可以是永久的或可再編程的。非易失性存儲(chǔ)器件可以用于計(jì)算機(jī)、航空電子、無(wú)線(xiàn)電通信和消費(fèi)電子產(chǎn)業(yè)中廣泛的應(yīng)用中的用戶(hù)數(shù)據(jù)、程序和微代碼貯存。非易失性存儲(chǔ)器件常常利用外部供電電壓，然而，典型的非易失性存儲(chǔ)器件不能檢測(cè)供電電壓的電壓電平的下降并根據(jù)檢測(cè)結(jié)果來(lái)控制內(nèi)部電路。這可能導(dǎo)致可靠地操作非易失性存儲(chǔ)器件中的問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明構(gòu)思的示例實(shí)施例的一方面旨在提供非易失性存儲(chǔ)器件的外部電源控制方法。
[0006]在一個(gè)實(shí)施例中，所述方法可以包括:根據(jù)第一外部電壓的下降確定是否向第一節(jié)點(diǎn)施加第二外部電壓；當(dāng)向第一節(jié)點(diǎn)施加第二外部電壓時(shí)，根據(jù)第二外部電壓的下降來(lái)生成標(biāo)志信號(hào)；響應(yīng)于標(biāo)志信號(hào)，將第一節(jié)點(diǎn)的電壓傳送到第二節(jié)點(diǎn)；以及響應(yīng)于標(biāo)志信號(hào)，對(duì)連接至第二節(jié)點(diǎn)的內(nèi)部電路的至少一個(gè)電壓放電，其中根據(jù)第一外部電壓的下降來(lái)確定是否向第一節(jié)點(diǎn)施加第二外部電壓的步驟包括當(dāng)?shù)谝煌獠侩妷合陆禃r(shí)生成檢測(cè)信號(hào)；以及響應(yīng)于檢測(cè)信號(hào)，向第一節(jié)點(diǎn)施加第二外部電壓。
[0007]本發(fā)明構(gòu)思的示例實(shí)施例的另一個(gè)方面針對(duì)的是非易失性存儲(chǔ)器件。
[0008]在一個(gè)實(shí)施例中，該存儲(chǔ)器件可以包括:具有多個(gè)存儲(chǔ)塊的存儲(chǔ)單元陣列；外部電源控制邏輯，被配置為接收第一和第二外部電壓，以便檢測(cè)第一和第二外部電壓是否下降，以及根據(jù)檢測(cè)結(jié)果決定是否阻斷第一和第二外部電壓，第二外部電壓高于第一外部電壓；電壓生成電路，被配置為基于通過(guò)外部電源控制邏輯提供的第一和第二外部電壓來(lái)生成驅(qū)動(dòng)電壓；地址譯碼器，被配置為響應(yīng)于地址選擇存儲(chǔ)塊之一，并且向所選擇的塊提供驅(qū)動(dòng)電壓；輸入/輸出電路，被配置為臨時(shí)存儲(chǔ)要在所選擇的存儲(chǔ)塊的存儲(chǔ)單元編程的數(shù)據(jù)或者從所選擇的存儲(chǔ)塊的存儲(chǔ)單元讀取的數(shù)據(jù)；以及控制邏輯，被配置為控制電壓生成電路、地址譯碼器和輸入/輸出電路。
[0009]本發(fā)明構(gòu)思的示例實(shí)施例的又另一方面針對(duì)的是存儲(chǔ)系統(tǒng)。
[0010]在一個(gè)實(shí)施例中，存儲(chǔ)系統(tǒng)可以包括至少一個(gè)非易失性存儲(chǔ)器件；以及存儲(chǔ)控制器，被配置為控制至少一個(gè)非易失性存儲(chǔ)器件。所述至少一個(gè)非易失性存儲(chǔ)器件包括:外部電源控制邏輯，被配置為根據(jù)第一外部電壓的下降來(lái)確定向內(nèi)部電路施加第二外部電壓，以及當(dāng)向內(nèi)部電路施加第二外部電壓時(shí)根據(jù)第二外部電壓的下降來(lái)生成標(biāo)志信號(hào)，第二外部電壓高于第一外部電壓；以及外部電壓設(shè)置寄存器，被配置為從外部設(shè)備接收指示是否向非易失性存儲(chǔ)器件施加第二外部電壓的外部電壓命令，并且存儲(chǔ)與外部電壓命令對(duì)應(yīng)的數(shù)據(jù)。
[0011]在一個(gè)實(shí)施例中，存儲(chǔ)器件包括:內(nèi)部電路，內(nèi)部電路包括其中具有多個(gè)存儲(chǔ)塊的存儲(chǔ)單元陣列；以及電源控制器，被配置為向內(nèi)部電路提供第一外部電壓和第二外部電壓中的一個(gè)，檢測(cè)第一外部電壓和第二外部電壓的減少，以及如果電源控制器檢測(cè)到第一外部電壓和第二外部電壓中的一個(gè)的電壓減少，則禁止向內(nèi)部電路提供第二外部電壓。
[0012]在一個(gè)實(shí)施例中，電源控制器進(jìn)一步包括:包括多個(gè)晶體管的第一外部電壓檢測(cè)器，被配置為響應(yīng)于檢測(cè)到第一外部電壓的電壓減少而生成檢測(cè)信號(hào)；以及第二外部電壓檢測(cè)器，包括被配置為劃分第二外部電壓的分壓器，被配置為比較劃分的電壓和參考電壓并且如果劃分的電壓低于參考電壓則生成標(biāo)志信號(hào)的比較器。
[0013]在一個(gè)實(shí)施例中，第二外部電壓具有比第一外部電壓更高的電壓，并且內(nèi)部電路進(jìn)一步包括:電壓生成器，被配置為從電源控制器接收第一外部電壓，如果電源控制器沒(méi)有檢測(cè)到第一外部電壓和第二外部電壓之一中的電壓減少則選擇性地接收第二外部電壓，并且使用第一外部電壓和第二外部電壓來(lái)生成驅(qū)動(dòng)存儲(chǔ)單元陣列的驅(qū)動(dòng)電壓；以及內(nèi)部控制器，被配置為從電源控制器接收標(biāo)志信號(hào)，標(biāo)志信號(hào)指示電源控制器是否檢測(cè)到第二外部電壓的電壓減少。
[0014]在一個(gè)實(shí)施例中，內(nèi)部控制器被配置為如果標(biāo)志信號(hào)指示電源控制器檢測(cè)到了第二外部電壓的電壓減少則指令非易失性存儲(chǔ)器件對(duì)連接至多個(gè)存儲(chǔ)塊的字線(xiàn)和位線(xiàn)放電。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]從以下參照附圖的描述中，以上和其他對(duì)象和特征將變得明顯，其中遍及各圖，相似的參考標(biāo)號(hào)指代相似的部分，除非另外指定，并且附圖中
[0016]圖1是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的非易失存儲(chǔ)器件100的框圖；
[0017]圖2是示意性地示出圖1的外部電源控制邏輯的框圖；
[0018]圖3是示意性地圖解圖2的外部高電壓檢測(cè)器的電路圖；
[0019]圖4是示意性地圖解圖2的外部高電壓檢測(cè)器的電路圖；
[0020]圖5是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程電壓生成器的框圖；
[0021]圖6是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的通過(guò)電壓生成器的框圖；
[0022]圖7是示意性地圖解當(dāng)外部電壓下降時(shí)的根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖；
[0023]圖8是示意性地圖解當(dāng)外部高壓下降時(shí)的根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖；
[0024]圖9是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖；[0025]圖10至13是用于描述通過(guò)根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制邏輯120獲得的效果的示圖；
[0026]圖14是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的存儲(chǔ)系統(tǒng)的框圖；
[0027]圖15是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的固態(tài)驅(qū)動(dòng)器的框圖；
[0028]圖16是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的eMMC的框圖；以及
[0029]圖17是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的通信設(shè)備的框圖。
【具體實(shí)施方式】
[0030]將參照附圖來(lái)詳細(xì)地描述示例實(shí)施例。然而，本發(fā)明構(gòu)思可以以各種不同的形式具體化，而不應(yīng)該被認(rèn)為僅限于所示實(shí)施例。而是，作為示例提供這些示例實(shí)施例，使得此公開(kāi)將是徹底和完全的，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明構(gòu)思。因此，針對(duì)本發(fā)明構(gòu)思的一些實(shí)施例，不描述公知過(guò)程、元件和技術(shù)。除非另作說(shuō)明，否則遍及附圖和所寫(xiě)描述，相似的參考數(shù)字表示相似的元件，因而將不重復(fù)描述。在附圖中，為了清楚可能夸大層和區(qū)域的尺寸和相對(duì)尺寸。
[0031]除非另外定義，否則在此使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有與此發(fā)明構(gòu)思所屬的領(lǐng)域中一位普通技術(shù)人員所通常理解的相同的意思。還應(yīng)該理解，諸如在通用詞典中定義的那些術(shù)語(yǔ)應(yīng)該被解釋為具有與它們?cè)诒菊f(shuō)明書(shū)和/或相關(guān)領(lǐng)域的上下文中的意思一致的意思，而不應(yīng)該以理想化或過(guò)于正式的意義來(lái)解釋?zhuān)窃诖饲宄厝绱硕x。
[0032]圖1是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的非易失存儲(chǔ)器件100的框圖。
[0033]參照?qǐng)D1，非易失性存儲(chǔ)器件100可以包括存儲(chǔ)單元陣列110、外部電源控制邏輯(EPCL) 120、電壓生成電路(VGNRT) 130、地址譯碼器(XDEC) 140、輸入/輸出電路150和控制邏輯160。
[0034]例如，非易失性存儲(chǔ)器件100可以是NAND快閃存儲(chǔ)器件。然而，很好理解，非易失性存儲(chǔ)器件100不限于NAND快閃存儲(chǔ)器件。例如，非易失性存儲(chǔ)器件100可以是NOR快閃存儲(chǔ)器件、阻性隨機(jī)存儲(chǔ)存儲(chǔ)器(RRAM)器件、相變存儲(chǔ)(RRAM)器件、磁阻隨機(jī)存取存儲(chǔ)(MRAM)器件、鐵電隨機(jī)存取存儲(chǔ)器(FRAM)器件、自旋轉(zhuǎn)移扭矩隨機(jī)存取存儲(chǔ)器(STT-RAM)等等。此外，可以將非易失性存儲(chǔ)器件實(shí)現(xiàn)為具有三維陣列結(jié)構(gòu)。本發(fā)明構(gòu)思可以應(yīng)用于包括由絕緣薄膜形成的電荷貯存層的電荷捕獲快閃(CTF)存儲(chǔ)器件，以及包括由導(dǎo)電浮柵形成的電荷貯存層的快閃存儲(chǔ)器件。下面，將在非易失性存儲(chǔ)器件100是NAND快閃存儲(chǔ)器件的假設(shè)下描述本發(fā)明構(gòu)思。
[0035]存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)塊。為便于描述，圖1示出一個(gè)存儲(chǔ)塊。存儲(chǔ)塊可以包括分別連接至位線(xiàn)BLO至BLn (η是2或更大的整數(shù))的串。這里，串可以包括串聯(lián)連接的至少一個(gè)串選擇晶體管SST、存儲(chǔ)單元MCO至MCm (m是2或更大的整數(shù))以及至少一個(gè)地選擇晶體管GST。串選擇晶體管SST可以由通過(guò)串選擇線(xiàn)SSL傳送的電壓來(lái)驅(qū)動(dòng)。地選擇晶體管GST可以由通過(guò)地選擇線(xiàn)GSL傳送的電壓來(lái)驅(qū)動(dòng)。每個(gè)存儲(chǔ)單元可以存儲(chǔ)至少一位數(shù)據(jù)，并且可以由通過(guò)字線(xiàn)WLO至WLm的對(duì)應(yīng)一條傳送的電壓來(lái)驅(qū)動(dòng)。
[0036]外部電源控制邏輯120可以從外部設(shè)備(例如，存儲(chǔ)控制器)接收至少兩個(gè)外部電壓EVC和VPPx，并且可以確定外部電壓EVC和VPPx的每個(gè)是否已下降?；诖_定結(jié)果，夕卜部電源控制邏輯120可以選擇性地將外部電壓EVC和VPPx施加到內(nèi)部電路101，或者生成用于控制內(nèi)部電路101的標(biāo)志信號(hào)FS。這里，外部電壓VPPx(下文稱(chēng)為第二外部電壓)可以高于外部電壓EVC (下文稱(chēng)為第一外部電壓)。在示例實(shí)施例中，第二外部電壓VPPx可以大約是12V。內(nèi)部電路101可以組成非易失性存儲(chǔ)器件100的除了外部電源控制邏輯120之外的元件(例如，110、130、140、150和160)。標(biāo)志信號(hào)FS可以是引導(dǎo)當(dāng)前操作模式的結(jié)束、切換到備用模式中、高電壓的放電等等的控制信號(hào)，來(lái)穩(wěn)定地驅(qū)動(dòng)非易失性存儲(chǔ)器件100。
[0037]在示例實(shí)施例中，當(dāng)檢測(cè)到第一外部電壓EVC的下降時(shí)，可以將第二外部電壓VPPx施加到內(nèi)部電路101。
[0038]在示例實(shí)施例中，當(dāng)檢測(cè)到第二外部電壓VPPx的下降時(shí)，可以生成標(biāo)志信號(hào)FS。
[0039]在示例實(shí)施例中，可以響應(yīng)于標(biāo)志信號(hào)FS來(lái)結(jié)束非易失性存儲(chǔ)器件100的當(dāng)前模式。在結(jié)束當(dāng)前模式之后，可以使字線(xiàn)WLO至WLm以及位線(xiàn)BLO至BLn的電壓放電。
[0040]電壓生成電路130可以基于第一外部電壓EVC或第二外部電壓VPPx來(lái)生成用于驅(qū)動(dòng)的驅(qū)動(dòng)電壓(例如，Vpp、Vers、Vpgm、Vpass、Vr、Vread等)。電壓生成電路130可以通過(guò)至少一個(gè)電荷泵(未示出)使用第一外部電壓EVC的泵浦操作或者使用第二外部電壓VPPx的分壓操作，來(lái)生成驅(qū)動(dòng)電壓(例如，Vpp> Vers、Vpgm、Vpass、Vr、Vread等)。這里,可以響應(yīng)于泵啟動(dòng)信號(hào)PEB來(lái)激活電荷泵。
[0041]地址譯碼器140可以響應(yīng)于地址選擇多個(gè)存儲(chǔ)塊之一，并且可以將用于驅(qū)動(dòng)的字線(xiàn)電壓(例如，編程電壓Vpgm、通過(guò)電壓Vpass、擦除電壓Vers、驗(yàn)證電壓Vvfydlj電壓Vr、讀通過(guò)電壓Vread等)傳送到字線(xiàn)WL。
[0042]在編程操作，輸入/輸出電路150可以被配置為臨時(shí)存儲(chǔ)從外部設(shè)備輸入的數(shù)據(jù)，并且在所選擇的頁(yè)編程臨時(shí)存儲(chǔ)的數(shù)據(jù)。在讀操作，輸入/輸出電路150可以被配置為從所選擇的頁(yè)讀取數(shù)據(jù)并臨時(shí)存儲(chǔ)讀取的數(shù)據(jù)。臨時(shí)存儲(chǔ)的讀取的數(shù)據(jù)可以被輸出到外部設(shè)備。輸入/輸出電路150可以包括分別與位線(xiàn)BLO至BLn對(duì)應(yīng)的頁(yè)緩沖器。每個(gè)頁(yè)緩沖器可以包括用于編程/讀操作的多個(gè)鎖存器。
[0043]控制邏輯160可以控制非易失性存儲(chǔ)器件100的整體操作?？刂七壿?60可以解碼從外部存儲(chǔ)控制器提供的控制信號(hào)和命令，并且可以根據(jù)解碼的結(jié)果來(lái)控制電壓生成電路130、地址譯碼器140和輸入/輸出電路150。
[0044]控制邏輯160可以包括外部高電壓設(shè)置寄存器162，外部高電壓設(shè)置寄存器162被配置為存儲(chǔ)與從外部設(shè)備接收的外部高電壓命令對(duì)應(yīng)的數(shù)據(jù)。在示例實(shí)施例中，外部高電壓命令可以從外部存儲(chǔ)控制器傳送，并且可以根據(jù)主機(jī)請(qǐng)求、用戶(hù)請(qǐng)求或者是否檢測(cè)到外部高電壓VPPx而由存儲(chǔ)控制器發(fā)布?？刂七壿?60可以基于在外部高電壓設(shè)置寄存器162存儲(chǔ)的數(shù)據(jù)來(lái)生成泵啟動(dòng)信號(hào)PEB。
[0045]另一方面，根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器件100可以包括外部電源控制邏輯120，外部電源控制邏輯120檢測(cè)外部電壓EVC和VPPx來(lái)控制內(nèi)部電路101。因而，非易失性存儲(chǔ)器件100的操作可以是穩(wěn)定的。
[0046]圖2是示意性地示出圖1的外部電源控制邏輯120的框圖。
[0047]參照?qǐng)D2，外部電源控制邏輯120可以包括第一開(kāi)關(guān)SWl、第二開(kāi)關(guān)SW2、外部電壓檢測(cè)器(或者，第一外部電壓檢測(cè)器)122、外部高電壓檢測(cè)器(或者，第二外部電壓檢測(cè)器)124。[0048]外部電壓檢測(cè)器122可以連接至外部電壓焊盤(pán)102來(lái)檢測(cè)外部電壓EVC的下降。當(dāng)檢測(cè)到外部電壓EVC的下降時(shí)，外部電壓檢測(cè)器122可以生成檢測(cè)信號(hào)DET。
[0049]外部高電壓檢測(cè)器124可以連接至外部高電壓焊盤(pán)103來(lái)檢測(cè)外部高電壓VPPx的下降。當(dāng)外部高電壓VPPx低于參考電壓(或，參考值)時(shí)，外部高電壓檢測(cè)器124可以生成標(biāo)志信號(hào)FS。
[0050]在示例實(shí)施例中，標(biāo)志信號(hào)FS可以通過(guò)標(biāo)志信號(hào)焊盤(pán)104被輸出到外部存儲(chǔ)控制器。當(dāng)非易失性存儲(chǔ)器件100是NAND快閃存儲(chǔ)器件時(shí)，標(biāo)志信號(hào)焊盤(pán)104可以是R/B焊盤(pán)。響應(yīng)于標(biāo)志信號(hào)FS,存儲(chǔ)控制器不會(huì)向非易失性存儲(chǔ)器件100傳送命令。
[0051 ] 在示例實(shí)施例中，外部高電壓檢測(cè)器124可以檢測(cè)在第一開(kāi)關(guān)SWl和第二開(kāi)關(guān)SW2之間傳送的外部高電壓VPPx。
[0052]在其他示例實(shí)施例中，外部高電壓檢測(cè)器124可以檢測(cè)外部高電壓焊盤(pán)103的外部高電壓VPPx。在這種情況下，標(biāo)志信號(hào)FS可以是外部電壓EVC的檢測(cè)信號(hào)DET和指示外部高電壓VPPx的下降的信號(hào)的合并。
[0053]在示例實(shí)施例中，第一開(kāi)關(guān)SWl可以響應(yīng)于檢測(cè)信號(hào)DET而電連接外部高電壓焊盤(pán)103和第一節(jié)點(diǎn)ND1。第一開(kāi)關(guān)SWl可以由檢測(cè)信號(hào)DET控制。然而，第一開(kāi)關(guān)SWl可以由標(biāo)志信號(hào)FS控制。在這種情況下，第一開(kāi)關(guān)SWl可以響應(yīng)于標(biāo)志信號(hào)FS而電連接外部高電壓焊盤(pán)103和第一節(jié)點(diǎn)NDl。
[0054]在示例實(shí)施例中，第二開(kāi)關(guān)SW2可以響應(yīng)于標(biāo)志信號(hào)FS而電連接外部高電壓焊盤(pán)103和第二節(jié)點(diǎn)ND2。施加到外部高電壓焊盤(pán)103的外部高電壓VPPx可以通過(guò)第二節(jié)點(diǎn)ND2傳送到內(nèi)部電路101 (參照?qǐng)D1)。
[0055]在圖2中，可切換的高電壓可以通過(guò)第二開(kāi)關(guān)SW2傳送到內(nèi)部電路101。然而，本發(fā)明構(gòu)思的示范性實(shí)施例不限于此。可以省去外部電源控制邏輯120的第二開(kāi)關(guān)SW2。
[0056]根據(jù)通過(guò)檢測(cè)到分別施加到外部電壓焊盤(pán)102和外部高電壓焊盤(pán)103的外部電壓EVC和外部高電壓VPPx下降而生成的檢測(cè)信號(hào)DET和標(biāo)志信號(hào)FS，根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制邏輯120可以保護(hù)內(nèi)部電路101。
[0057]圖3是示意性地圖解圖2的外部電壓檢測(cè)器122的電路圖。參照?qǐng)D3，外部電壓檢測(cè)器122可以包括NMOS晶體管NM、PM0S晶體管PM和耗盡型晶體管DT。NMOS晶體管NM和PMOS晶體管PM可以串聯(lián)連接，并且其柵極可以連接至外部電壓焊盤(pán)102。耗盡型晶體管DT可以連接在外部高電壓焊盤(pán)103和PMOS晶體管PM之間。耗盡型晶體管DT的柵極可以連接至輸出端，并且向輸出端提供檢測(cè)信號(hào)DET。
[0058]在操作中，當(dāng)經(jīng)由外部電壓焊盤(pán)102接收到外部電壓EVC時(shí)，NMOS晶體管匪可以導(dǎo)通，而PMOS晶體管PM可以關(guān)斷。此時(shí)，檢測(cè)信號(hào)DET可以具有地電壓。當(dāng)接收到外部電壓EVC時(shí)，NMOS晶體管匪可以關(guān)斷，而PMOS晶體管PM可以導(dǎo)通。此時(shí)，檢測(cè)信號(hào)DET可以具有外部高電壓焊盤(pán)103的電壓。
[0059]在圖3中，耗盡型晶體管DT可以用于保護(hù)低電壓電路免受高電壓VPPx的影響。然而，本發(fā)明構(gòu)思不限于此。例如，根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電壓檢測(cè)器122可以使用高電壓晶體管代替耗盡型晶體管DT。
[0060]根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電壓檢測(cè)器122可以根據(jù)施加到外部電壓焊盤(pán)102的外部電壓EVC是否下降來(lái)生成檢測(cè)信號(hào)DET。[0061]圖4是示意性地圖解圖2的外部高電壓檢測(cè)器124的電路圖。參照?qǐng)D4，外部高電壓檢測(cè)器124可以包括比較器CMP以及由串聯(lián)連接的二極管Dl和D2形成的分壓器124-1。比較器CMP可以由外部電壓EVC或內(nèi)部電壓IVC來(lái)驅(qū)動(dòng)，并且可以比較參考電壓Vref和來(lái)自分壓器124-1的分壓以生成標(biāo)志信號(hào)FS。可以通過(guò)由二極管Dl和D2劃分(divide)高電壓VPPx來(lái)生成分壓。如圖2中所示，高電壓VPPx可以通過(guò)由檢測(cè)信號(hào)DET導(dǎo)通的第一開(kāi)關(guān)SWl來(lái)傳送。
[0062]在示例實(shí)施例中，參考電壓Vref可以使用外部電壓EVC或者內(nèi)部電壓IVC來(lái)生成。
[0063]在其他示例實(shí)施例中，參考電壓Vref可以是與從外部設(shè)備提供的外部電壓EVC和外部高電壓VPPx不同的電壓。
[0064]根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部高電壓檢測(cè)器124可以根據(jù)高電壓VPPx是否下降來(lái)生成標(biāo)志信號(hào)FS。
[0065]如上所述，從圖1中的外部電源控制邏輯120輸出的外部電壓EVC和VPPx可以用于生成驅(qū)動(dòng)電壓(例如，編程電壓Vpgm、通過(guò)電壓Vpass等)的泵浦操作。
[0066]圖5是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程電壓生成器131的框圖。
[0067]參照?qǐng)D5，編程電壓生成器131可以包括編程電壓電荷泵131-1、編程電壓檢測(cè)器
131-2和編程電壓振蕩器131-3。
[0068]編程電壓電荷泵131-1可以響應(yīng)于泵浦時(shí)鐘信號(hào)CLK_PGM生成編程電壓Vpgm。例如，通過(guò)泵浦操作使用外部電壓EVC或內(nèi)部電壓IVC對(duì)串聯(lián)連接的電容器充電，可以將輸出電壓提高至編程電壓Vpgm。編程電壓檢測(cè)器131-2可以接收振蕩信號(hào)0SC，并且可以檢測(cè)編程電壓電荷泵131-1的輸出來(lái)生成泵浦時(shí)鐘CLK_PGM。編程電壓振蕩器131-3可以生成振蕩信號(hào)OSC。
[0069]如圖1中所示，電壓生成電路(VGNRT) 130可以用類(lèi)似于通過(guò)編程電壓生成器131生成的電壓的方式，生成諸如擦除電壓Vers和高電壓Vpp的其他電壓。
[0070]根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的編程電壓生成器131可以通過(guò)泵浦外部電壓EVC來(lái)生成編程電壓Vpgm。
[0071]圖6是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的通過(guò)電壓生成器132的框圖。
[0072]參照?qǐng)D6，通過(guò)電壓生成器132可以包括通過(guò)電壓電荷泵132-1、通過(guò)電壓檢測(cè)器
132-2、通過(guò)電壓振蕩器132-3和分壓器132-4。
[0073]響應(yīng)于泵浦時(shí)鐘信號(hào)CLK_PASS，通過(guò)電壓電荷泵132_1可以通過(guò)執(zhí)行泵浦操作來(lái)生成內(nèi)部高電壓VPPi。
[0074]通過(guò)電壓電荷泵132-1可以響應(yīng)于泵啟動(dòng)信號(hào)PEB而被激活。例如,在泵啟動(dòng)信號(hào)PEB指示外部高電壓VPPx的施加的事件中，通過(guò)電壓電荷泵132-1可以被禁用。
[0075]通過(guò)電壓檢測(cè)器132-2可以接收振蕩信號(hào)0SC，并且可以感測(cè)通過(guò)電壓電荷泵132-1的輸出來(lái)生成泵浦時(shí)鐘CLK_PASS。通過(guò)電壓振蕩器132-3可以生成振蕩信號(hào)0SC。
[0076]分壓器132-4可以劃分外部高電壓VPPx或內(nèi)部高電壓VPPi來(lái)生成通過(guò)電壓Vpass0[0077]在示例實(shí)施例中，通過(guò)電壓振蕩器132-3可以在與圖3的編程電壓振蕩器131_3相同的電路中被具體化。
[0078]可以根據(jù)指示是否接收到外部高電壓VPPx的泵啟動(dòng)信號(hào)PEB來(lái)決定通過(guò)電壓生成器132的泵浦操作的激活。
[0079]圖7是示意性地圖解當(dāng)外部電壓下降時(shí)的、根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖。
[0080]參照?qǐng)D2至7，在操作SllO中，非易失性存儲(chǔ)器件100可以運(yùn)行編程/讀/擦除命令。在操作S120中，外部電壓檢測(cè)器122可以確定外部電壓EVC是否下降，并且可以生成與確定值對(duì)應(yīng)的檢測(cè)信號(hào)DET。如果確定外部電壓EVC已下降，則在操作S125中，可以斷開(kāi)第一開(kāi)關(guān)SW1，以便不向內(nèi)部電路101施加外部高電壓VPPx。之后，方法可以前進(jìn)到操作S120。如果確定外部電壓EVC沒(méi)有下降，則在操作S130，外部電壓檢測(cè)器122可以導(dǎo)通第一開(kāi)關(guān)SWl，以便向內(nèi)部電路101施加外部高電壓VPPx。
[0081]當(dāng)檢測(cè)到外部電壓EVC的下降時(shí)，被配置為運(yùn)行上述外部電源控制方法的非易失性存儲(chǔ)器件可以阻斷外部高電壓VPPx施加到內(nèi)部電路101。
[0082]圖8是示意性地圖解當(dāng)外部高壓下降時(shí)的根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖。
[0083]參照?qǐng)D2至8，在操作S210中，非易失性存儲(chǔ)器件100可以運(yùn)行編程/讀/擦除命令。在操作S220中，外部高電壓檢測(cè)器124可以確定外部高電壓VPPx是否下降。例如，外部高電壓檢測(cè)器124可以確定通過(guò)劃分外部高電壓VPPx獲得的電壓是否低于參考電壓Vref0
[0084]如果外部高電壓檢測(cè)器124確定通過(guò)劃分外部高電壓VPPx獲得的電壓低于參考電壓Vref，則在操作S225中，外部高電壓檢測(cè)器124可以生成標(biāo)志信號(hào)FS。
[0085]非易失性存儲(chǔ)器件100可以由標(biāo)志信號(hào)FS控制。例如，響應(yīng)于標(biāo)志信號(hào)FS,非易失性存儲(chǔ)器件100可以停止當(dāng)前狀態(tài)(例如，根據(jù)在操作S210中運(yùn)行的命令而執(zhí)行的操作)，進(jìn)入備用模式，對(duì)內(nèi)部電路101的高電壓放電或者生成就緒/繁忙信號(hào)RnB。此外，響應(yīng)于標(biāo)志信號(hào)FS，通過(guò)對(duì)在編程/擦除/讀操作的字線(xiàn)WLO至WLm和位線(xiàn)BLO至BLn的電壓放電，可以執(zhí)行非易失性存儲(chǔ)器件100的恢復(fù)操作。之后，該方法可以前進(jìn)到操作S220。
[0086]如果通過(guò)劃分外部高電壓VPPx獲得的電壓高于參考電壓Vref，則在操作S230中，非易失性存儲(chǔ)器件100可以維持當(dāng)前狀態(tài)。
[0087]當(dāng)檢測(cè)到外部高電壓VPPx的下降時(shí)，非易失性存儲(chǔ)器件100可以生成用于控制內(nèi)部電路101的標(biāo)志信號(hào)FS，來(lái)保證非易失性存儲(chǔ)器件100的穩(wěn)定性。
[0088]圖9是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制方法的流程圖。
[0089]參照?qǐng)D1至9，在操作S310中，外部電源控制邏輯120的外部電壓檢測(cè)器122基于第一外部電壓EVC (例如，夕卜部電壓EVC)的下降,可以確定是否向內(nèi)部電路101施加第二外部電壓(例如，外部高電壓VPPx)。第二外部電壓VPPx可以高于第一外部電壓EVC。
[0090]當(dāng)向內(nèi)部電路101施加第二外部電壓VPPx時(shí)，在操作S320中，外部電源控制邏輯120的外部高電壓檢測(cè)器124可以響應(yīng)于第二外部電壓VPPx的下降而生成標(biāo)志信號(hào)FS。
[0091]在操作S330中，非易失性存儲(chǔ)器件100可以響應(yīng)于標(biāo)志信號(hào)FS而終止當(dāng)前操作模式。
[0092]在結(jié)束當(dāng)前操作模式之后，在操作S340中，內(nèi)部電路101可以使內(nèi)部電壓101的至少一個(gè)電壓放電。
[0093]運(yùn)行上述外部電源控制方法的非易失性存儲(chǔ)器件100可以檢測(cè)外部電壓EVC和外部高電壓VPPx是否下降，根據(jù)檢測(cè)結(jié)果生成標(biāo)志信號(hào)FS，并且響應(yīng)于標(biāo)志信號(hào)FS來(lái)控制非易失性存儲(chǔ)器件100的驅(qū)動(dòng)。
[0094]圖10至13是用于描述通過(guò)根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的外部電源控制邏輯120獲得的效果的示圖。
[0095]如圖10中圖解的，如果外部電壓EVC是低電壓而外部高電壓VPPx是正常電壓，則外部電壓檢測(cè)器122可以檢測(cè)到可以是非易失性存儲(chǔ)器件100的主電源的外部電壓EVC已下降到低電壓。外部電壓檢測(cè)器122可以斷開(kāi)第一開(kāi)關(guān)SW1，使得不向非易失性存儲(chǔ)器件100的內(nèi)部電路101施加外部高電壓VPPx。外部電壓檢測(cè)器122可以禁用使用外部電壓EVC或者依賴(lài)于外部電壓EVC的電源的內(nèi)部電路101和所有電路的操作。
[0096]雖然當(dāng)外部電壓EVC下降時(shí)施加外部高電壓VPPx，但是響應(yīng)于檢測(cè)信號(hào)的第一開(kāi)關(guān)SWl的斷開(kāi)可以避免外部高電壓VPPx施加到內(nèi)部電路101。因而，可以提高不具有針對(duì)高電壓的保護(hù)電路的內(nèi)部電路101中的電路的可靠性。
[0097]如圖11中圖解的，如果外部電壓EVC是正常電壓而外部高電壓VPPx是低電壓，則第一開(kāi)關(guān)SWl可以被導(dǎo)通，使得將外部高電壓VPPx施加到非易失性存儲(chǔ)器件100的內(nèi)部電路 101。
[0098]如圖12中圖解的，如果外部電壓EVC是低電壓而外部高電壓VPPx是正常電壓，則第一開(kāi)關(guān)SWl可以被斷開(kāi)，使得不將外部高電壓VPPx施加到非易失性存儲(chǔ)器件100的內(nèi)部電路101。
[0099]如圖13中圖解的，如果外部電壓EVC是正常電壓而外部高電壓VPPx是低電壓，則當(dāng)外部高電壓VPPx低于參考電壓Vref時(shí)，外部高電壓檢測(cè)器124可以生成標(biāo)志信號(hào)FS。換言之，如果在外部電源中斷時(shí)在外部電壓EVC的下降之前產(chǎn)生外部高電壓VPPx的下降，則外部高電壓檢測(cè)器124可以生成標(biāo)志信號(hào)FS。如圖2中圖解的，第二開(kāi)關(guān)SW2可以由標(biāo)志信號(hào)FS來(lái)斷開(kāi)。此外，可以響應(yīng)于標(biāo)志信號(hào)FS使非易失存儲(chǔ)器件100的內(nèi)部電路101的電壓放電，來(lái)提高非易失性存儲(chǔ)器件100的可靠性。
[0100]其間，第一開(kāi)關(guān)SWl可以由標(biāo)志信號(hào)FS導(dǎo)通或斷開(kāi)。例如，當(dāng)標(biāo)志信號(hào)FS指示外部高電壓VPPx的下降時(shí)，不管外部電壓EVC是否是正常電壓，都可以如圖13的虛線(xiàn)所示斷開(kāi)第一開(kāi)關(guān)SWl。
[0101]圖14是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的存儲(chǔ)系統(tǒng)的框圖。
[0102]參照?qǐng)D14，存儲(chǔ)系統(tǒng)1000可以包括至少一個(gè)非易失性存儲(chǔ)器件1100和存儲(chǔ)控制器1200?？梢詫⒄?qǐng)D1至13描述的外部電源控制方法應(yīng)用到非易失性存儲(chǔ)器件1100。存儲(chǔ)控制器1200可以通過(guò)多個(gè)通道連接至非易失性存儲(chǔ)器件1100。存儲(chǔ)控制器1200可以包括至少一個(gè)處理器1210、緩沖存儲(chǔ)器1220、ECC電路1230、代碼存儲(chǔ)器1240、主機(jī)接口1250和存儲(chǔ)器接口 1260。
[0103]存儲(chǔ)系統(tǒng)100可以包括外部電源控制邏輯1120，該外部電源控制邏輯1120被配置為根據(jù)外部電源是否下降來(lái)選擇性地將外部電源施加到內(nèi)部電路。因而，可以提高非易失性存儲(chǔ)器1100的可靠性。
[0104]在一個(gè)或多個(gè)示例實(shí)施例中，本發(fā)明構(gòu)思適用于固態(tài)驅(qū)動(dòng)器(SSD )。
[0105]圖15是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的固態(tài)驅(qū)動(dòng)器的框圖。
[0106]參照?qǐng)D15，固態(tài)驅(qū)動(dòng)器(SSD) 2000可以包括多個(gè)快閃存儲(chǔ)器件2100和SSD控制器2200?？扉W存儲(chǔ)器件2100可以被配置為由外部高電壓供電?？梢詫⒄?qǐng)D1至13描述的外部電源控制方法應(yīng)用到每個(gè)快閃存儲(chǔ)器件2100。SSD控制器2200可以經(jīng)由多個(gè)通道CHl至CHi連接至快閃存儲(chǔ)器件2100。SSD控制器2200可以包括至少一個(gè)處理器2210、緩沖存儲(chǔ)器2220、主機(jī)接口 2250和快閃接口 2260。
[0107]SSD2000可以使用外部高電壓VPPx來(lái)提高電源效率。此外，SSD2000可以包括快閃存儲(chǔ)器件2100，其中每個(gè)快閃存儲(chǔ)器件都具有外部電源控制邏輯EPCL來(lái)提高操作的可靠性。
[0108]本發(fā)明構(gòu)思可適用于嵌入式MMC (下文稱(chēng)為eMMC)。
[0109]圖16是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的eMMC的框圖。
[0110]參照?qǐng)D16，eMMC3000可以包括集成在芯片中的至少一個(gè)NAND快閃存儲(chǔ)器件3100和控制器3200。eMMC3000可以支持eMMC4.4標(biāo)準(zhǔn)。
[0111]NAND快閃存儲(chǔ)器件3100可以是單數(shù)據(jù)速率(SDR)NAND快閃存儲(chǔ)器件或者雙數(shù)據(jù)速率(DDR) NAND快閃存儲(chǔ)器件。在示例實(shí)施例中，NAND快閃存儲(chǔ)器件3100可以包括NAND快閃存儲(chǔ)芯片。在此，NAND快閃存儲(chǔ)器件3100可以通過(guò)在一個(gè)封裝堆疊NAND快閃存儲(chǔ)芯片來(lái)實(shí)現(xiàn)(例如，F(xiàn)BGA、細(xì)間距球柵陣列等)?？梢詫⒄?qǐng)D1至13描述的外部電源控制方法應(yīng)用到每個(gè)NAND快閃存儲(chǔ)器件。
[0112]控制器3200可以經(jīng)由多個(gè)通道與快閃存儲(chǔ)器件3100連接?？刂破?200可以包括至少一個(gè)控制器核3210、主機(jī)接口 3250和NAND接口 3260?？刂破骱?210可以控制eMMC3000的整體操作。主機(jī)接口 3250可以被配置為執(zhí)行控制器3200和主機(jī)之間的接口連接。NAND接口 3260可以被配置為提供NAND快閃存儲(chǔ)器件3100和控制器3200之間的接口連接。在示例實(shí)施例中，主機(jī)接口 3250可以是并行接口(例如，MMC接口)。在其他示例實(shí)施例中，eMMC3000的主機(jī)接口 3250可以是串行接口(例如，UHS-1I, UFS等)。
[0113]eMMC3000可以從主機(jī)接收供電電壓Vcc和Vccq。在此，可以將供電電壓Vcc (約3.3V)提供到NAND快閃存儲(chǔ)器件3100和NAND接口 3260，并且可以將供電電壓Vccq (約
1.8V/3.3V)提供到控制器3200。
[0114]根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的eMMC3000可以使用外部高電壓VPPx，因此它可適用于小尺寸和低功率的移動(dòng)產(chǎn)品(例如，蜂窩電話(huà)、平板等)。
[0115]圖17是示意性地圖解根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的通信設(shè)備的框圖。
[0116]參照?qǐng)D17，通信設(shè)備4000可以包括應(yīng)用處理器4100、通信單元4200、存儲(chǔ)單元4300、顯示單元4400、觸摸屏單元4500和音頻單元4600。存儲(chǔ)單元4300可以包括至少一個(gè)緩沖存儲(chǔ)器和至少一個(gè)非易失性存儲(chǔ)器件。在此，可以將參照?qǐng)D1至13描述的外部電源控制方法應(yīng)用到非易失性存儲(chǔ)器件。
[0117]雖然已經(jīng)參照示例實(shí)施例描述本發(fā)明構(gòu)思，但是對(duì)于本領(lǐng)域技術(shù)人員將顯然，在不脫離示例實(shí)施例的精神和范圍的情況下可以進(jìn)行各種改變和修改。因此，應(yīng)該理解以上實(shí)施例不是限制性的，而是說(shuō)明性的。
【權(quán)利要求】
1.一種非易失性存儲(chǔ)器件的外部電源控制方法，該非易失性存儲(chǔ)器件包括內(nèi)部電路，該內(nèi)部電路容有存儲(chǔ)單元陣列，該方法包括: 根據(jù)第一外部電壓的下降，確定是否向第一節(jié)點(diǎn)施加第二外部電壓，所述確定是否向第一節(jié)點(diǎn)施加第二外部電壓的步驟包括， 當(dāng)?shù)谝煌獠侩妷合陆禃r(shí)，生成檢測(cè)信號(hào)，以及 響應(yīng)于檢測(cè)信號(hào)，向第一節(jié)點(diǎn)施加第二外部電壓； 當(dāng)向第一節(jié)點(diǎn)施加 第二外部電壓時(shí)，根據(jù)第二外部電壓的下降來(lái)生成標(biāo)志信號(hào)； 響應(yīng)于標(biāo)志信號(hào)選擇性地向第二節(jié)點(diǎn)傳送第一節(jié)點(diǎn)的電壓，第二節(jié)點(diǎn)電連接至該內(nèi)部電路；以及 響應(yīng)于標(biāo)志信號(hào)，使連接至第二節(jié)點(diǎn)的該內(nèi)部電路的至少一個(gè)電壓放電。
2.如權(quán)利要求1所述的外部電源控制方法，其中第二外部電壓高于第一外部電壓。
3.如權(quán)利要求2所述的外部電源控制方法，進(jìn)一步包括: 當(dāng)不向非易失性存儲(chǔ)器件施加第一外部電壓而向非易失性存儲(chǔ)器件施加第二外部電壓時(shí)，保護(hù)該內(nèi)部電路使得不向該內(nèi)部電路施加第二外部電壓。
4.如權(quán)利要求1所述的外部電源控制方法，其中生成標(biāo)志信號(hào)的步驟包括: 劃分第二外部電壓； 比較劃分的電壓和參考電壓；以及 當(dāng)劃分的電壓低于參考電壓時(shí)生成標(biāo)志信號(hào)。
5.如權(quán)利要求4所述的外部電源控制方法，其中使用第一外部電壓來(lái)生成參考電壓。
6.如權(quán)利要求1所述的外部電源控制方法，進(jìn)一步包括: 響應(yīng)于標(biāo)志信號(hào)而終止非易失性存儲(chǔ)器件的當(dāng)前模式；以及 啟動(dòng)非易失性存儲(chǔ)器件的備用模式。
7.如權(quán)利要求1所述的外部電源控制方法，進(jìn)一步包括: 響應(yīng)于標(biāo)志信號(hào)，輸出指示非易失性存儲(chǔ)器件沒(méi)有接收到命令的信息，并且其中所述至少一個(gè)電壓包括字線(xiàn)和位線(xiàn)的電壓。
8.一種非易失性存儲(chǔ)器件，包括: 具有多個(gè)存儲(chǔ)塊的存儲(chǔ)單元陣列； 外部電源控制邏輯，被配置為， 接收第一和第二外部電壓， 檢測(cè)第一和第二外部電壓的電壓下降，并且 根據(jù)檢測(cè)結(jié)果決定是否阻斷第一和第二外部電壓，第二外部電壓高于第一外部電壓；電壓生成電路，被配置為基于通過(guò)外部電源控制邏輯提供的第一和第二外部電壓來(lái)生成驅(qū)動(dòng)存儲(chǔ)單元陣列的驅(qū)動(dòng)電壓； 地址譯碼器，被配置為響應(yīng)于地址而選擇存儲(chǔ)塊之一，并且向所選擇的塊提供驅(qū)動(dòng)電壓； 輸入/輸出電路，被配置為臨時(shí)存儲(chǔ)要被編程到所選擇的存儲(chǔ)塊的存儲(chǔ)單元的數(shù)據(jù)或者從所選擇的存儲(chǔ)塊的存儲(chǔ)單元讀取的數(shù)據(jù)；以及 控制邏輯，被配置為控制電壓生成電路、地址譯碼器和輸入/輸出電路。
9.如權(quán)利要求8所述的非易失性存儲(chǔ)器件，其中外部電源控制邏輯包括:第一外部電壓檢測(cè)器，被配置為基于通過(guò)第一外部電壓焊盤(pán)施加的第一外部電壓是否下降來(lái)生成檢測(cè)信號(hào)；以及 第二外部電壓檢測(cè)器，被配置為， 響應(yīng)于檢測(cè)信號(hào)，向電壓生成電路提供通過(guò)第二外部電壓焊盤(pán)施加的第二外部電壓，以及 根據(jù)第二外部電壓是否下降來(lái)生成標(biāo)志信號(hào)。
10.如權(quán)利要求9所述的非易失性存儲(chǔ)器件，其中第一外部電壓檢測(cè)器包括: 具有連接至第二外部電壓焊盤(pán)的漏極和連接至發(fā)送檢測(cè)信號(hào)的輸出端的柵級(jí)的耗盡型晶體管； 具有連接至所述耗盡型晶體管的源極的漏極、連接至所述輸出端的源極以及連接至第一外部電壓焊盤(pán)的柵極的PMOS晶體管；以及 具有連接至所述輸出端的源極、接地的漏極以及連接至第一外部電壓焊盤(pán)的柵極的NMOS晶體管。
11.如權(quán)利要求9所述的非易失性存儲(chǔ)器件，其中第二外部電壓檢測(cè)器包括: 分壓器，被配置為劃 分施加到電壓生成電路的第二外部電壓來(lái)生成分壓；以及 比較器，被配置為， 比較分壓和參考電壓，以及 當(dāng)分壓低于參考電壓時(shí)輸出標(biāo)志信號(hào)。
12.如權(quán)利要求11所述的非易失性存儲(chǔ)器件，其中非易失性存儲(chǔ)器件被配置為響應(yīng)于標(biāo)志信號(hào)而執(zhí)行恢復(fù)操作，以使連接至多個(gè)存儲(chǔ)塊的字線(xiàn)和位線(xiàn)放電。
13.如權(quán)利要求9所述的非易失性存儲(chǔ)器件，其中外部電源控制邏輯進(jìn)一步包括: 連接至第二外部電壓焊盤(pán)的第一開(kāi)關(guān)，該第一開(kāi)關(guān)被配置為響應(yīng)于所述檢測(cè)信號(hào)將施加到第二外部電壓焊盤(pán)的第二外部電壓作為可切換的高電壓輸出；以及 第二開(kāi)關(guān)，被配置為響應(yīng)于標(biāo)志信號(hào)阻斷可切換的高電壓施加到電壓生成電路。
14.如權(quán)利要求9所述的非易失性存儲(chǔ)器件，其中外部電源控制邏輯進(jìn)一步包括: 連接至第二外部電壓焊盤(pán)的第一開(kāi)關(guān)，該第一開(kāi)關(guān)被配置為， 響應(yīng)于所述檢測(cè)信號(hào)，向電壓生成電路施加被施加到第二外部電壓焊盤(pán)的第二外部電壓，以及 響應(yīng)于標(biāo)志信號(hào)阻斷第二外部電壓施加到電壓生成電路。
15.如權(quán)利要求8所述的非易失性存儲(chǔ)器件，其中當(dāng)向非易失性存儲(chǔ)器件施加第二外部電壓時(shí)，電壓生成電路不執(zhí)行用于生成至少一個(gè)電壓的泵浦操作。
16.如權(quán)利要求15所述的非易失性存儲(chǔ)器件，其中電壓生成電路包括: 編程電壓生成器，被配置為生成編程電壓，該編程電壓生成器包括， 編程電壓電荷泵，被配置為， 接收第一外部電壓，以及 通過(guò)響應(yīng)于第一泵浦時(shí)鐘執(zhí)行泵浦操作來(lái)生成編程電壓； 編程電壓檢測(cè)器，連接至編程電壓電荷泵的輸出端，該編程電壓檢測(cè)器被配置為， 檢測(cè)編程電壓是否達(dá)到目標(biāo)電壓，以及 響應(yīng)于第一振蕩信號(hào)和編程電壓是否達(dá)到目標(biāo)電壓的檢測(cè)結(jié)果，生成第一泵浦時(shí)鐘；以及 編程電壓振蕩器，被配置為生成第一振蕩信號(hào)。
17.如權(quán)利要求15所述的非易失性存儲(chǔ)器件，其中電壓生成電路包括: 通過(guò)電壓生成器，被配置為生成通過(guò)電壓，該通過(guò)電壓生成器包括， 通過(guò)電壓電荷泵，被配置為， 當(dāng)不向非易失性存儲(chǔ)器件施加第二外部電壓時(shí)，接收第一外部電壓，以及 通過(guò)響應(yīng)于第二泵浦時(shí)鐘執(zhí)行泵浦操作來(lái)生成內(nèi)部高電壓； 通過(guò)電壓檢測(cè)器，連接至通過(guò)電壓電荷泵的輸出端，該通過(guò)電壓檢測(cè)器被配置為， 檢測(cè)通過(guò)電壓是否達(dá)到目標(biāo)電壓，以及 響應(yīng)于第二振蕩信號(hào)和通過(guò)電壓是否達(dá)到目標(biāo)電壓的檢測(cè)結(jié)果，生成第二泵浦時(shí)鐘； 通過(guò)電壓振蕩器，被配置為生成第二振蕩信號(hào)；以及 分壓器，被配置為通過(guò)劃分第二外部電壓或內(nèi)部高電壓來(lái)生成通過(guò)電壓。
18.如權(quán)利要求8所述的非易失性存儲(chǔ)器件，其中控制邏輯包括: 外部電壓設(shè)置寄存器，被配置為， 從外部設(shè)備接收指示是否向非易失性存儲(chǔ)器件施加第二外部電壓的外部電壓命令，以及 存儲(chǔ)與外部電壓命令對(duì)應(yīng)的數(shù)據(jù)。
19.如權(quán)利要求18所述的非易失性存儲(chǔ)器件，其中控制邏輯被配置為基于外部電壓設(shè)置寄存器中存儲(chǔ)的數(shù)據(jù)來(lái)生成泵啟動(dòng)信號(hào)，以及 電壓生成電路被配置為響應(yīng)于泵啟動(dòng)信號(hào)執(zhí)行泵浦操作，從而生成驅(qū)動(dòng)存儲(chǔ)單元陣列的驅(qū)動(dòng)電壓。
20.—種存儲(chǔ)系統(tǒng)，包括: 至少一個(gè)非易失性存儲(chǔ)器件，該至少一個(gè)非易失性存儲(chǔ)器件包括， 外部電源控制邏輯，被配置為， 根據(jù)第一外部電壓的下降確定是否向該至少一個(gè)非易失性存儲(chǔ)器件的內(nèi)部電路施加第二外部電壓，以及 當(dāng)向內(nèi)部電路施加第二外部電壓時(shí)，根據(jù)第二外部電壓的下降生成標(biāo)志信號(hào)，第二外部電壓高于第一外部電壓；以及 外部電壓設(shè)置寄存器，被配置為， 從外部設(shè)備接收指示是否向非易失性存儲(chǔ)器件施加第二外部電壓的外部電壓命令，以及 存儲(chǔ)與外部電壓命令對(duì)應(yīng)的數(shù)據(jù)；以及 存儲(chǔ)控制器，被配置為控制該至少一個(gè)非易失性存儲(chǔ)器件。
【文檔編號(hào)】G11C16/30GK103943149SQ201410024917
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年1月20日 優(yōu)先權(quán)日:2013年1月18日
【發(fā)明者】金兌炫, 樸俊泓, 徐圣煥, 李真燁 申請(qǐng)人:三星電子株式會(huì)社