具有重寫能力和低寫放大的非易失性存儲器的制造方法
【專利摘要】本文描述了一種非易失性存儲器架構(gòu)，其具有為存儲系統(tǒng)提供低寫放大的寫和重寫能力。通過示例的方式公開了一種存儲器陣列，其包括雙端存儲單元塊和子塊。該雙端存儲單元可被直接重寫。在一些實施方式中促進了低至1的寫放大值。此外，存儲器陣列可具有輸入輸出復(fù)用器配置，從而降低了存儲操作期間存儲器架構(gòu)的潛通路電流。
【專利說明】具有重寫能力和低寫放大的非易失性存儲器
[0001] 相關(guān)申請案的交叉引用
[0002] 本專利申請主張2013年3月14日遞交的美國臨時專利申請?zhí)?1/785, 979的優(yōu) 先權(quán)，并且是其非臨時申請，出于所有目的，其全文通過引用被合并于本文中。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明公開通常涉及一種非易失性存儲器，作為一個示例性實例，涉及用低寫放 大促進寫和重寫的非易失性存儲器架構(gòu)。

【背景技術(shù)】
[0004] 集成電路【技術(shù)領(lǐng)域】中最近的革新是電阻型存儲器。雖然很多電阻型存儲器技術(shù)還 處于開發(fā)階段，但電阻型存儲器的各種技術(shù)概念已經(jīng)被本發(fā)明的受讓人所展示，并且正處 于一個或多個改進或反駁相關(guān)理論的驗證階段。即便如此，電阻型存儲器技術(shù)承諾在半導(dǎo) 體電子工業(yè)中比競爭技術(shù)擁有實質(zhì)性的優(yōu)勢。
[0005] 電阻型隨機存取存儲器（RRAM)是一種電阻型存儲器。發(fā)明人相信RRAM有潛力成 為用于基于更高密度半導(dǎo)體的設(shè)備的高密度非易失性信息存儲器技術(shù)。通常RRAM通過不 同阻態(tài)之間的可控切換存儲信息。RRAM設(shè)備的一個理論實例包括一對電極之間提供的絕緣 層。這種正確配置的設(shè)備可顯示出電感應(yīng)脈沖遲滯電阻切換效應(yīng)。
[0006] 電阻切換被解釋為不同電絕緣介質(zhì)內(nèi)導(dǎo)電結(jié)構(gòu)的形成結(jié)果(在一些理論中）。導(dǎo)電 材料可以是從附近電極(例如具有自由離子的）中的離子形成。在一些理論中，響應(yīng)于施加 在RRAM存儲單元上的適當電勢或電流，會發(fā)生離子的場致擴散。根據(jù)其它理論，響應(yīng)于二 元氧化物(例如Ni0、Ti0 2等)中的焦耳熱和電化學(xué)過程，或者通過離子導(dǎo)體(包括氧化物、硫 族化合物、聚合物等）的氧化還原過程，會發(fā)生絲形成，
[0007] 本發(fā)明人希望基于電極、絕緣體、電極模型的電阻型設(shè)備顯示良好的耐久性和生 命周期。此外，本發(fā)明人希望這種設(shè)備具有非常高的片上密度。對應(yīng)地，電阻型元件有望成 為用于數(shù)字信息存儲器的金屬氧化物半導(dǎo)體(M0S)晶體管的替代物。本發(fā)明申請的發(fā)明人 相信電阻切換存儲器設(shè)備的模型相對于非易失性FLASH M0S設(shè)備提供了一些潛在的技術(shù)優(yōu) 勢。
[0008] 有鑒于此，發(fā)明人希望進一步改進存儲技術(shù)和電阻型存儲器。


【發(fā)明內(nèi)容】

[0009] 以下提出本說明書的簡要概述，以提供本說明書一些方面的基本理解。該概述不 是本說明書的廣義綜述。其并不是用于確定本說明的關(guān)鍵或重要元件，也不是用于勾畫本 說明書的任何特定實施方式的范圍或權(quán)利要求書的任何范圍。其目的在于以簡要形式提出 本說明書的一些概念，作為本公開中提出的更多詳細描述的序言。
[0010] 本文公開的各種實施方式提供了具有為存儲系統(tǒng)提供低寫放大的寫和重寫能力 的非易失性存儲器架構(gòu)。在一些公開的實施方式中，寫放大可以是2或更低。在至少一個 實施方式中，寫放大可以低至1。
[0011] 在其它實施方式中，提供了一種具有寫和重寫能力和高存儲單元粒度的非易失性 存儲器陣列。例如，該非易失性存儲器陣列可寫入一組小至字(例如2字節(jié)，或雙字中的4 字節(jié)、4字中的8字節(jié)等，這取決于編程操作邏輯或約束）的存儲單元。在一(多）個實施方 式中，非易失性存儲器可寫入一組小至字節(jié)的存儲單元。在至少一個附加實施方式中，非易 失性存儲器可寫入單個存儲單元。
[0012] 此外，各種公開的實施方式包括為存儲系統(tǒng)提供低寫放大(例如，無寫放大）的重 寫能力。重寫能力包括直接改變存儲在一個或多個編址存儲單元中的信息、而不擦除包含 該編址存儲單元的頁面或塊的程序過程。直接改變信息指的是通過將數(shù)據(jù)從第一存儲器位 置傳送到第二存儲器位置(而非改變或刷新存儲在第一存儲器位置中的信息)，在沒有(或 使用降低的）垃圾回收、耗損均衡、存儲器位置映射或其它間接促進重寫的過程的情況下實 現(xiàn)的程序過程。在一些實施方式中，用于重寫的寫放大可低至1。而在其它實施方式中，寫 放大可能比結(jié)合重寫實現(xiàn)一個或多個附加功能(例如，垃圾回收、耗損均衡、存儲器位置映 射等）的更高。重寫能力為存儲系統(tǒng)提供低寫放大以及對應(yīng)系統(tǒng)性能的增強。這是通過避 免在不同位置的存儲器中使用冗余修正數(shù)據(jù)來實現(xiàn)的，取而代之，數(shù)據(jù)在其起始地址位置 被修正。通過重寫起始地址位置，增加寫放大的諸如垃圾回收、耗損均衡，存儲器位置映射 等的常規(guī)算法可被顯著降低或消除。
[0013] 在附加實施方式中，具有低寫放大的非易失性存儲器系統(tǒng)可包括雙端存儲單元陣 列。在一些實施方式中，雙端存儲可包括電阻切換存儲器裝置。在一個或多個其它方面中， 非易失性存儲器可包括一個或多個電阻型隨機存取存儲器（RRAM)陣列。
[0014] 在其它實施方式中，具有低寫放大、子-20納米（nm)電阻型單元裝置的非易失性 存儲器系統(tǒng)可被作為數(shù)字存儲驅(qū)動器實現(xiàn)。在一些方面中，該數(shù)字存儲驅(qū)動器能夠可拆卸 連接到主計算設(shè)備，在替換或附加方面中，其可以類似FLASH驅(qū)動器的方式工作。例如，該 非易失性存儲器可以示意性地以NAND或N0R邏輯陣列（雖然在主題公開的范圍內(nèi)考慮到其 它本領(lǐng)域已知的或本領(lǐng)域技術(shù)人員通過本文描述的上下文的方式已知的邏輯陣列）排列， 同時等于或超過NAND或NOR FLASH存儲的寫、擦除和讀性能。
[0015] 在至少一個實施方式中，公開了一種包括非易失性雙端電阻切換存儲器的存儲設(shè) 備。該存儲設(shè)備可以是寫放大為1的子_20nm裝置。在至少一個實施方式中，該存儲設(shè)備 可包括多個以三維排列方式堆棧的雙端電阻切換存儲器陣列。該存儲設(shè)備可同時在大量存 儲單元(例如頁面、塊等）上工作(包括重寫)，或在少量存儲單元(例如字、字節(jié)、位集、或甚 至單個位）上工作，或在大量和少量上工作。相應(yīng)地，該存儲設(shè)備可包括用于存儲過程的特 殊靈活性，從而獲得高寫和擦除性能，以及快速、有針對性的重寫或刷新性能。
[0016] 在其它實施方式中，公開的數(shù)字存儲設(shè)備的單元寫速度可以在大約5納秒（ns)到 大約5微秒（μ s)之間。在其它實施方式中，公開的數(shù)字存儲設(shè)備的單元寫速度可以在大 約30ns到大約1 μ s之間。在替換或附加方面中，公開的存儲設(shè)備可包括頁面擦除和重寫 能力、字擦除和重寫能力、字節(jié)擦除或重寫能力、或位擦除或重寫能力。在至少一個公開的 方面中，擦除/重寫能力的寫放大可低至1.
[0017] 以下描述和附圖闡述了說明書的某些說明性方面。然而，這些方面指示了說明書 原理所能被采用的各種方式中的一些。通過說明書的以下詳細描述，當結(jié)合附圖考慮時，本 說明書的其它優(yōu)點和新穎性特征將會變得明顯。

【專利附圖】

【附圖說明】
[0018] 參考附圖描述本公開的各個方面和特征，其中全文中相似的標號用于指代相似的 元件。在本說明書中，提出了大量的具體細節(jié)，以提供本公開的詳細理解。然而，應(yīng)該理解 主題公開的某些方面可以在沒有這些具體細節(jié)的情況下、或者使用其它方法、元件、物質(zhì)等 實現(xiàn)。在其它情況下，用框圖形式示出公知的結(jié)構(gòu)和設(shè)備，以實現(xiàn)主題公開的描述。
[0019] 圖1是公開的一些方面中，具有支持低寫放大（WA)的高元件密度的示例性存儲電 路的不意圖。
[0020] 圖2是一些方面中，圖1的示例性存儲電路包括選擇用于存儲操作的存儲行的示 意圖。
[0021] 圖3是在一個或多個實施方式中，具有實時讀寫能力和低WA的示例性電子存儲系 統(tǒng)的示意圖。
[0022] 圖4是在一(多）個實施方式中，用于促進基于輸入輸出（I/O)的存儲器架構(gòu)的不 例性復(fù)用器的示意圖。
[0023] 圖5是根據(jù)其它實施方式，用于基于I/O的存儲器架構(gòu)的示例性電路的示意圖。
[0024] 圖6是在其它實施方式中，用于三位數(shù)字信息單元的示例性讀或?qū)懖僮鞯氖疽?圖。
[0025] 圖7是根據(jù)本文公開的一個或多個實施方式，用于制造具有低WA的存儲系統(tǒng)的示 例性方法的流程圖。
[0026] 圖8是在其它實施方式中，用于制造數(shù)字存儲設(shè)備從而提供低WA存儲系統(tǒng)的示例 方法的流程圖。
[0027] 圖9是根據(jù)其它實施方式，用于重寫雙端數(shù)字存儲設(shè)備子集的示例性方法的流程 圖。
[0028] 圖10是用于促進本文公開的一個或多個方面的示例操作環(huán)境的框圖。
[0029] 圖11是可結(jié)合各種實施方式實現(xiàn)的示例性計算環(huán)境的框圖。

【具體實施方式】
[0030] 本公開涉及用于數(shù)字信息存儲的雙端存儲單元。在在一些實施方式中，雙端存儲 單元可包括電阻技術(shù)，諸如電阻切換雙端存儲單元。本文使用的電阻切換雙端存儲單元(也 稱為電阻切換存儲器單元或電阻切換存儲器）包括電路元件，其具有兩個導(dǎo)電觸頭(本文中 也稱為電極或端子)以及兩個導(dǎo)電觸頭之間的有源區(qū)。在電阻切換存儲器的環(huán)境中，雙端存 儲設(shè)備的有源區(qū)顯示多個穩(wěn)定或半穩(wěn)定阻態(tài)，每個阻態(tài)具有不同的電阻。此外，多個阻態(tài)中 的各個阻態(tài)可響應(yīng)于施加在兩個導(dǎo)電觸頭上的適當電信號而形成或激活。適當?shù)碾娦盘柨?以是電壓值、電流值、電壓或電流極性等、或其適當?shù)慕M合。雖然并不詳盡，但電阻型雙端存 儲設(shè)備的一個實例可包括電阻型隨機存取存儲器（RRAM)。
[0031] 本主題公開的實施方式可提供基于絲的存儲單元?；诮z的存儲單元的一個實例 可包括：P型或η型硅（Si)承載層(例如p型或η型多晶硅、，p型或η型SiGe…）、電阻切 換層（RSL)以及用于為RSL提供絲形成離子的活性金屬層。p型或η型Si承載層可包括p 型或η型多晶硅、p型或η型SiGe等。RSL (在本領(lǐng)域中也可稱為電阻切換媒質(zhì)（RSM))可 包括例如未摻雜非晶Si層、具有內(nèi)在特性的半導(dǎo)體層、Si子氧化等。其中，活性金屬層的 實例可包括銀（Ag)、金（Au)、鈦（Ti)、鎳（Ni)、鋁（A1)、鉻（Cr)、鉭（Ta)、鐵（Fe)、錳（Μη)、鎢 (W)、釩（V)、鈷（Co)、鉬（Pt)以及鈀（Pd)。在主題公開的一些方面中，其它適當?shù)陌雽?dǎo)體物 質(zhì)以及前述的化合物或組合可用于活性金屬層。涉及與上述實例類似的主題公開的實施例 的一些細節(jié)可見諸以下許可給本發(fā)明申請受讓人的美國專利申請：2〇〇7年10月19日遞交 的申請序列號11/875, 541，以及2009年10月8日遞交的申請序列號12/575, 921，出于所 有目的，其各自的全文被通過引用合并在本文中。
[0032] 本主題公開提供了具有高元件密度和低寫放大（WA)的雙端存儲結(jié)構(gòu)。在一些方 面中，該雙端存儲可包括20納米（nm)裝置，而在其它方面中，該雙端存儲可包括子-20納 米（nm)裝置(例如15nm、10nm、5nm以及其它）。此外，該雙端存儲的元件面積可小于大約5F 2 (例如大約4. 28F2)。在一些方面中，可提供雙端存儲器陣列的三維堆棧，從而降低元件面 積。例如，對于具有兩個堆棧層的三維設(shè)備而言，4. 28F2的設(shè)備可具有2. 14F2的有效元件 區(qū)域。作為另一個實例，對于具有4個堆棧層的三維設(shè)備而言，4. 28F2的設(shè)備可具有1. 07F2 的有效元件區(qū)域。
[0033] 在本文公開的附加實施方式中，提供了 一種包括雙端存儲的數(shù)字存儲設(shè)備。在一 些實施方式中，這種數(shù)字存儲設(shè)備可可拆卸連接到計算設(shè)備(例如主計算機)。在其它實施 方式中，數(shù)字存儲設(shè)備可與計算設(shè)備(例如只讀存儲器、隨機存取存儲器等)集成。在特定實 施方式中，數(shù)字存儲設(shè)備可以是FLASH驅(qū)動器，其可通過存儲接口（例如諸如通用串行總線 (USB)的主接口，或其它適當?shù)慕涌冢妶D10和11的基礎(chǔ)設(shè)備）連接到主計算機，并可響應(yīng) 主設(shè)備的命令存儲和獲取信息，以及擦除存儲信息。
[0034] 本主題公開的發(fā)明人將FLASH存儲裝置視為具有兩個主要的不同邏輯架構(gòu)：NAND 和N0R架構(gòu)，二者均基于半導(dǎo)體晶體管的不同排列。每個邏輯架構(gòu)具有不同的屬性，包括相 對于彼此的優(yōu)點和缺點。然而，NAND是消費FLASH驅(qū)動器應(yīng)用中最常使用的，這很大程度 是由于其存儲密度和低價格。
[0035] NAND FLASH是用于緊湊型FLASH設(shè)備、USB設(shè)備、SD卡、固態(tài)驅(qū)動器（SSD)、存儲級 存儲、以及其它規(guī)格。在過去的十年中，NAND已經(jīng)被證明是一項刺激驅(qū)動器縮減為更小設(shè) 備和更高芯片密度的、成功的裝置。然而，當裝置縮減為72納米（nm)存儲單元裝置時，本 申請的發(fā)明人相信一些結(jié)構(gòu)和電問題變得明顯。例如，誤碼率（BER)顯著增加，而存儲循環(huán) (與存儲耐久性有關(guān)）降低。
[0036] 除了與縮減為更小裝置相關(guān)聯(lián)的問題以外，F(xiàn)LASH也有一些固有的缺陷。NAND FLASH裝置的一個局限性在于存儲頁面(例如，在不處理整個存儲器塊(例如2MB)的情況 下，連接到存儲設(shè)備的單個全局字線的存儲單元(例如4kB)不能被直接改變或重寫)。此外， 多個塊過程參與重寫存儲頁面。作為實例，改變存儲頁面可包括備份存儲頁面所在的塊、擦 除該塊，并將備份數(shù)據(jù)(包括對存儲頁面的修正)寫回該塊。如本實例所說明的，無論存儲粒 度如何(例如塊、頁面、字、字節(jié)、位等)，在不首先被擦除的情況下，NANDFLASH不能被更新。 [0037] 為了繼續(xù)以上的頁面重寫實例，降低存儲器塊的P/E循環(huán)可包括使用對存儲頁面 的修正來講備份數(shù)據(jù)寫入第二存儲器塊，而非該頁面所在的塊。雖然這包括寫入兩個存儲 器塊，但其去除了對第一塊的擦除過程，將兩個塊操作(例如擦除塊、重寫塊）中涉及重寫 存儲頁面的全部存儲操作降低為一個塊操作(例如寫入第二塊)。在此情況下，邏輯-物理 (L2P)映射表被存儲控制器所維護和更新，以跟蹤修正的備份數(shù)據(jù)的新位置。L2P增加了控 制器開銷，包括存儲和過程。
[0038] 除了上述以外，通常NAND FLASH在退化前不具有高的程序/擦除（P/E)循環(huán)次數(shù)。 結(jié)果，NAND設(shè)備常常包括耗損均衡方案，以降低給定存儲器塊的P/E循環(huán)，或?qū)⑦@些P/E循 環(huán)分布在存儲設(shè)備的大多數(shù)或所有塊中。耗損均衡算法嘗試均衡NAND設(shè)備的各個存儲器 塊上的多個P/E循環(huán)。這可獨立于主操作命令和文件系統(tǒng)操作而實現(xiàn)。高效的耗損均衡算 法嘗試在最高循環(huán)存儲器塊和最低循環(huán)存儲器塊之間維護低P/E循環(huán)差。雖然該耗損均衡 算法改進了產(chǎn)品使用壽命，但也增加了計算和管理開銷。
[0039] 除了耗損均衡算法和L2P映射增加的開銷以外，垃圾回收算法也普遍與NAND設(shè) 備一起使用，特定用于具有更低耐久性(例如P/E循環(huán)容量）耗損均衡和垃圾回收算法的小 型技術(shù)節(jié)點，耗損均衡和垃圾回收算法對于增加感知的耐久性周期而言是重要的。將數(shù)據(jù) 頁面或數(shù)據(jù)塊重新寫入芯片上的其它位置使原始位置留有殘留數(shù)據(jù)。在許多重寫后，無論 是由于主機命令還是耗損均衡，相當數(shù)量的存儲器塊或頁面處會留有殘留數(shù)據(jù)。由于NAND FLASH設(shè)備不能在不首先擦除這些數(shù)據(jù)的情況下重寫存儲器單元，垃圾回收算法被設(shè)計為 通過刪除它們來釋放這些數(shù)據(jù)頁面或數(shù)據(jù)塊，以使新數(shù)據(jù)可被寫入它們。
[0040] 對于NAND FLASH而言，重寫過程、垃圾回收和耗損均衡常常包括多個P/E循環(huán)。P/ E循環(huán)的數(shù)量與存儲器特性(稱為寫放大）有關(guān)。WA可被看做存儲控制器效率的度量，通常 是由存儲設(shè)備以及與該存儲設(shè)備相關(guān)聯(lián)的存儲控制器的特性所定義的。更具體地說，WA指 的是在執(zhí)行到存儲器的單條主機寫命令時所涉及的一些存儲控制器寫過程。理想的WA是 1，其指示用于每條主機寫命令的單個存儲器寫處理。然而，NAND FLASH的WA常常是在3和 4之間，這反映出直接重寫能力的缺乏。由于通過增加 P/E循環(huán)會影響存儲器的可靠性和壽 命，存儲設(shè)備的WA直接影響存儲設(shè)備的可靠性和性能。
[0041] 影響存儲器系統(tǒng)性能和開銷的另一個因素是降低存儲單元保持期，以及對應(yīng)增加 誤碼率。如上所述，當半導(dǎo)體晶體管技術(shù)尺寸降低時(例如從72nm節(jié)點到20nm節(jié)點)，存儲 保持器會相應(yīng)降低，誤碼率相應(yīng)增加。增加的誤碼率為NAND FLASH提供了對糾錯碼（ECC) 的更深入的要求。對于給定尺寸的存儲器而言(例如lkB)，對ECC要求的增加引起ECC糾錯 數(shù)量的增加，這與和ECC相關(guān)聯(lián)的芯片晶體管數(shù)量、處理周期和功耗增加有關(guān)。使該問題更 加惡化的是更強大的數(shù)字信號處理算法(例如低密度奇偶校驗碼（LDPC))與傳統(tǒng)ECC算法 的合并。這些碼會增加 ECC糾錯的有效性，但會給存儲系統(tǒng)的所有元件顯著增加開銷和功 耗。本主題公開的發(fā)明人的觀點是，存儲設(shè)備需要更多的空閑存儲器以容納增加的ECC要 求，，該控制器需要更多晶體管，并且該系統(tǒng)需要更大大容量的DRAM元件。
[0042] 除了以上討論的存儲保持期、設(shè)備壽命和系統(tǒng)開銷的挑戰(zhàn)以外，NANDFLASH存儲器 系統(tǒng)具有固有的慢頁面讀取速度。許多NAND FLASH產(chǎn)品的典型讀速度為大約25 μ s。該延 遲會不適合新的應(yīng)用，諸如企業(yè)存儲器、實時嵌入式存儲器應(yīng)用等。例如，在這些和其它的 存儲器應(yīng)用中，子（sub)-100ns讀訪問次數(shù)是優(yōu)選的。NAND FLASH相對低的讀電流(例如小 于大約300納米安培（nA))提出了改進該技術(shù)的讀次數(shù)的問題。此外，NAND FLASH的存儲 器架構(gòu)包含一些固有的對快速隨機讀操作的挑戰(zhàn)。
[0043] 近年來NAND FLASH已經(jīng)成為便攜式存儲設(shè)備中的領(lǐng)先技術(shù)。結(jié)合快速的寫速度和 擦除速度有效改變節(jié)點大小的能力，相當好的壽命和制造使NAND FLASH成為商業(yè)和消費市 場上最流行的可拆卸存儲設(shè)備。雖然NAND面臨擴展性高達20倍技術(shù)的需求，本申請的發(fā) 明人相信其它技術(shù)將開始替代常規(guī)用于存儲器應(yīng)用（尤其是20nm單元技術(shù)及以下的）的柵 極晶體管。
[0044] 為此，本主題公開提供了一種存儲器陣列，其包括由雙端存儲裝置組成的存儲單 元。雙端存儲裝置的實例包括電阻型存儲器(例如電阻切換存儲器單元)、鐵磁存儲器相變 存儲器、磁電阻型存儲器、有機存儲器、導(dǎo)電橋接存儲器等。此外，雙端存儲裝置可實現(xiàn)在不 首先擦除存儲器位置所在存儲器塊的情況下寫入或重寫入該存儲器位置。在本主題公開的 一些方面中，公開的存儲設(shè)備可在不首先擦除其自身存儲器位置的情況下寫入該存儲器位 置。相應(yīng)地，這種存儲設(shè)備可避免垃圾回收算法和相關(guān)聯(lián)的開銷費用。此外，這些存儲設(shè)備 提供低至1的WA值，其是存儲系統(tǒng)的理想WA值。
[0045] 在附加實施方式中，公開了一種存儲設(shè)備，其包括具有快讀(例如頁面讀?。┨匦?的雙端存儲器陣列。在至少一個實施方式中，用于本公開的存儲設(shè)備的存儲單元的讀取速 度可以是大約30ns至大約1 μ s。此外，該存儲設(shè)備具有低的誤碼率，更高的耐久性和強大 的循環(huán)特性，從而緩解了 ECC和耗損均衡算法的約束，并降低了控制器開銷和能耗。在各種 實施方式中，提供用于本公開的存儲器陣列的雙端存儲裝置可具有大約10年或更久(例如 在85攝氏度下）的存儲保持期，以及大約lxl0e 8P/E循環(huán)的單元耐久性。在其它實施方式 中，雙端存儲裝置容易縮減為5nm節(jié)點，但本主題公開并不局限于具有該可擴展性的雙端 存儲裝置。
[0046] 在一個或多個其它實施方式中，公開的存儲器陣列可以以三維堆棧排列實現(xiàn)。該 三維堆棧排列可包括例如二位存儲器陣列（例如，二維NAND陣列、二維N0R陣列等)。在至 少一個公開的方面中，三維堆棧排列可包括一對以第三維堆棧的二維存儲器陣列。在另一 個方式中，三維堆棧排列可包括四個以第三維堆棧的二維存儲器陣列。在其它方面中，其它 數(shù)量的二維存儲器陣列(例如3、5、6、7等）也可堆棧到第三維中，以提供三維堆棧排列。 [0047] 根據(jù)附加實施方式，公開了一種具有高寫粒度和重寫粒度的存儲設(shè)備。本文使用 的寫粒度或重寫粒度指的是可使用單一存儲操作編程、重新編程或刷新的最小數(shù)量的單 元。高粒度指的是更低的最小數(shù)量的單元，而低粒度指的是更高的最小數(shù)量的單元。參考 上文，高寫粒度或重寫粒度可至少部分通過增加用作基于輸入輸出的(基于I/O)解碼器的 程序解碼器來實現(xiàn)。該基于I/O的解碼器可用于為存儲設(shè)備實現(xiàn)基于I/O的存儲操作（例 如編程、擦除、重寫等)?；贗/O的存儲操作可促進等于或低于存儲頁面的寫粒度或重寫 粒度。在一些實施方式中，基于I/O的解碼器可促進多個字(例如雙字、四個字等)、或者甚 至單個數(shù)據(jù)字(例如一個數(shù)據(jù)字節(jié)、多個數(shù)據(jù)位等）的寫粒度或重寫粒度。在至少一個實施 方式中，基于I/O的解碼器可促進單個數(shù)據(jù)位(例如單個存儲單元）的寫粒度或重寫粒度。
[0048] 在至少一個實施方式中，本主題公開提供了一種可拆卸地連接主計算設(shè)備、并包 括雙端存儲單元裝置的固態(tài)非易失性存儲器驅(qū)動器。在一些方面中，雙端存儲單元裝置可 包括電阻型存儲器(例如電阻型隨機存取存儲器等)。在一個實施方式中，存儲驅(qū)動器可具 有8位存儲通道(其每通道1至8臺設(shè)備)，其傳送速率為200Mb?？商娲蚋郊拥?，存儲驅(qū) 動器可具有一個或多個以下特征：數(shù)據(jù)傳送率大約l〇〇Mb、總線寬度8位、頁面大小約4kB、 漂移時間大約20 μ S、漂移時間(例如漂移時間+25%開銷)大約25 μ S、程序時間大約28 μ S、 讀延遲大約1 μ S、寫放大為1、或最大傳送速率大約160Mb。
[0049] 現(xiàn)在參考附圖，圖1是根據(jù)本主題公開的一個或多個方面的示例性存儲器架構(gòu) 100的示意圖。在一些公開的方面中，存儲器架構(gòu)100可以是被包含作為非易失性固態(tài)存 儲設(shè)備一部分的存儲器陣列。例如，存儲器架構(gòu)100可以是存儲器塊的子塊，其中子塊包括 存儲器塊的全局字線，以及共享存儲器塊的子塊專用的共同本地字線集的存儲器塊的位線 集。
[0050] 存儲器架構(gòu)100可包括位線102的集合。位線102的集合包括單獨的位線BL。、 BQ、BL 2、…、BLX，其中X是大于1的正整數(shù)。位線102的交叉集合是字線104的集合。字 線104的集合包括單獨的字線WLpWLi、…、WL N，其中N是大于1的正整數(shù)。在一個實施方 式中，X可以是等于8的整數(shù)，N是等于512的整數(shù)。然而，本主題公開并不局限于此，X和 N可以是其它適當?shù)闹怠?br> [0051] 如上所述，位線102的集合可與存儲器塊的子塊相關(guān)聯(lián)，以使該位線102的集合共 享存儲器塊的子塊所專用的本地字線108的集合。本地字線108的集合中的各條本地字線 連接到一組存儲單元106。存儲單元106的第一端子連接到一個位線102的集合，第二端 子連接到一個本地字線108的集合。本地字線108通過各個字線選擇晶體管110連接到源 線112。每個字線選擇晶體管110被定位為將各條本地字線108與源線112電連接(在激活 時，或在導(dǎo)電狀態(tài)下)或電斷開(在解除激活時，或在電阻型狀態(tài)下)。在一些實施方式中，各 個字線選擇晶體管110可以是柵極晶體管(例如單柵、浮柵等)。如圖所示，字線選擇晶體管 110的各個柵極連接到各個字線104的集合，并由其控制。
[0052] 將適當?shù)碾娦盘枒?yīng)用到選擇的一條位線102和選擇的一條本地字線108可實現(xiàn)對 存儲單元106的目標存儲單元的存儲操作。將電信號施加到選擇的一條本地字線108可由 源線112和相關(guān)聯(lián)的一個字線104的集合實現(xiàn)(例如，見圖2的基本設(shè)備)?？墒褂么鎯ζ?架構(gòu)100的電路實現(xiàn)的存儲單元操作可包括通過將適當?shù)碾娦盘柺┘拥竭B接到目標存儲 單元106的一條位線102和一條本地字線108來激活、解除激活、編程。重新編程、擦除該 目標存儲單元106 (例如，見圖6的基本設(shè)備)。
[0053] 圖2是根據(jù)本主題公開的一個或多個實施方式的示例性存儲器架構(gòu)的示意圖。在 至少一個實施方式中，存儲器架構(gòu)2〇〇可與圖1頂部的存儲器架構(gòu)1〇〇基本相同。但本主 題公開并非是如此局限的。例如，在另一個實施方式中，存儲器架構(gòu)1〇〇可根據(jù)與存儲器架 構(gòu)200不同的存儲操作過程被編程、重寫或擦除。
[0054] 如圖2所示，存儲器架構(gòu)200可包括存儲設(shè)備的位線202 (包括ΒΙ^、···、Β?χ)，以及 存儲設(shè)備的字線204 (包括字線WU、···』!^)。存儲器架構(gòu)說明位線202和字線204垂直排 列(例如，以二維交叉陣列)，但本主題公開并不局限于這種排列。在一些實施方式中，存儲 器架構(gòu)200可以是位線和字線相交叉的三維存儲排列的一部分，其中多個二維陣列(例如， 包括存儲器架構(gòu)200)以第三維堆棧。
[0055] 通常，存儲器架構(gòu)200包括用于一條位線202和一條字線204每個交叉點的一個 存儲單元208。然而，各個存儲單元208不需要物理地設(shè)置于字線204與位線202相交叉的 位置。如圖所示，本地字線210的集合可散布在各條字線204之間。各組存儲單元208可 包括在一條本地字線210處共享端子觸點的那些存儲單元208。例如，與選擇行206相關(guān)聯(lián) 的該組存儲單元208中的每個的一端連接到與選擇行206相關(guān)聯(lián)的本地字線210。此外， 在該組存儲單元208內(nèi)的各個存儲單元208的第二端子連接到一條位線202。通過這種方 式，通過激活選擇行206并將操作電壓施加在一條選擇的位線202出上，該組存儲單元(例 如，連接到選擇行206上本地字線210的存儲單元208)的單個存儲單元208可針對存儲操 作(例如讀、寫、擦除、重寫等)。
[0056] 字線選擇晶體管212的集合可用于使用源線214與各個相關(guān)聯(lián)的本地字線210電 連接或電斷開連接。相關(guān)聯(lián)的一條字線204可連接到各個字線選擇晶體管212的柵極。由 此，施加在字線WU的適當激活/解除激活信號可激活或解除激活與選擇的行206相關(guān)聯(lián)的 本地字線210。當連接到字線204WQ的選擇晶體管212被激活時，選擇行206的本地字線 210、以及連接到本地字線210的存儲單元組的端子電連接到源線214。該過程實現(xiàn)了選擇 行206的選擇。例如，將激活信號施加到字線204WU將選擇行206的本地字線連接到源線 214。然后，通過將適當?shù)男盘柺┘釉谶x擇的位線202和源線214,該信號被選擇的位線202 上具有第一觸點的選擇行206的存儲單元208觀察。
[0057] 圖3是根據(jù)本主題公開的一個或多個公開實施方式的示例性存儲設(shè)備的框圖。在 一些實施方式中，存儲設(shè)備300可以為諸如FLASH設(shè)備的可拆卸存儲設(shè)備，其可通過通信接 口（例如通用串行總線（USB)接口等）連接到主計算設(shè)備(例如，計算機、筆記本、終端、智能 電話、臺式計算機等)或從其斷開。在其它實施方式中，存儲設(shè)備300可部署在硬件卡上，用 于與服務(wù)器設(shè)備或其它計算設(shè)備連接。在其它實施方式中，存儲設(shè)備300可以是用于通過 適當?shù)倪h程通信平臺（例如無線接口、蜂窩接口、衛(wèi)星接口、有線接口、以太網(wǎng)接口、電力線 寬帶接口等，或其適當組合）與遠程主機設(shè)備通信的獨立設(shè)備。
[0058] 在各種實施方式中，存儲設(shè)備300可用于通過適當?shù)耐ㄐ沤涌谂c主計算設(shè)備通 信。在至少一個實施方式中，存儲設(shè)備300可包括電源。然而在另一個實施方式中，存儲設(shè) 備300可被通過通信接口供電。在至少一個替代實施方式中，存儲設(shè)備300可包括電源，并 還可經(jīng)由通信接口獲取電源。在其它實施方式中，存儲設(shè)備300可集成在計算設(shè)備內(nèi)，或可 為主計算設(shè)備專用。本領(lǐng)域技術(shù)人員會理解到其它用于存儲設(shè)備300的適當配置，其被視 作落入本主題公開的保護范圍內(nèi)。為此，適當時存儲設(shè)備300可包括除圖3所示以外的附 加元件(例如，包括多用途處理元件，其包括用于使用存儲在存儲設(shè)備300上的數(shù)據(jù)與該多 用途處理元件一起工作的應(yīng)用程序等)。
[0059] 存儲設(shè)備300可包括存儲控制器302。存儲控制器302可用于通過主接口 310與 主計算設(shè)備通信。主接口 310可用于從與存儲設(shè)備300上的存儲模塊304相關(guān)的主計算設(shè) 備接收主機命令。適當?shù)闹鳈C命令包括寫命令、讀命令、擦除命令、重寫命令等，或其適當組 合。此外，主接口 310可用于從與主機命令相關(guān)的主計算設(shè)備接收數(shù)據(jù)，或響應(yīng)于主機命令 為主機設(shè)備提供存儲在一個或多個存儲模塊304上的數(shù)據(jù)。
[0060] 在各種實施方式中，存儲控制器302可進一步包括存儲接口 306,其用于在一條或 多條存儲通道/數(shù)據(jù)總線308 (下文中稱為存儲通道308)上與存儲模塊304通信并結(jié)合其 執(zhí)行存儲操作。在至少一個方面中，存儲通道308可以為8位通道，然而，各種實施方式并 不局限于本方面，并且一個或更多其它大小的通道也可用于存儲通道308。在一些實施方 式中，存儲控制器302可使用存儲模塊304執(zhí)行低級存儲操作，包括寫、擦除、讀等。在其它 實施方式中，存儲控制器302可使用存儲器302的塊執(zhí)行高級存儲功能，其中各個存儲模塊 304內(nèi)的各個存儲控制器(未示出）將高級存儲功能(例如主機讀取、擦除命令等）轉(zhuǎn)換為低 級存儲功能(例如存儲器讀、存儲器寫、存儲器擦除等)，并執(zhí)行該低級存儲功能。
[0061] 在各種公開的實施方式中，存儲控制器302可進一步包括糾錯元件312,其包含 ECC。在至少一個實施方式中，由于一個或多個存儲模塊304的重寫能力所導(dǎo)致的低誤碼率 (例如減少會引起低誤碼率的P/E循環(huán))，ECC算法可以是相對簡單的ECC (例如漢明碼、博 斯-喬赫里（BCH)碼、里德-所羅門（RS)碼等)。在其它替代實施方式中，ECC可包含更多 復(fù)雜的算法，諸如低密度奇偶校驗（LDPC)碼等。在一個實施方式中，存儲控制器302也可 包括緩沖存儲314和中央處理單元316,英語對存儲模塊304執(zhí)行存儲操作。在其它實施方 式中，存儲設(shè)備300可包括RAM318 (例如動態(tài)RAM或其它適當?shù)腞AM)，用于臨時存儲、高速 操作存儲、或?qū)Ρ绢I(lǐng)域技術(shù)人員顯而易見的其它目的，其均被視為落入本主題公開的保護 范圍內(nèi)。
[0062] 存儲模塊304可包括用于存儲數(shù)字信息的存儲單元陣列、用于訪問和寫入信息的 控制硬件、實現(xiàn)控制硬件過程和存儲轉(zhuǎn)換操作的緩沖存儲(例如RAM等)、緩存等、或其適當 組合。在一些實施方式中，存儲單元陣列可包括雙端存儲單元(例如電阻型存儲器單元、電 阻切換存儲器等)的交叉排列。在交叉排列中，使存儲器陣列的字線和位線相交叉可用于促 進將電信號施加在一個或多個雙端存儲單元上。此外，存儲模塊304可包括可被直接重寫 并未存儲設(shè)備300提供等于1的WA值的雙端存儲單元裝置。這種雙端存儲單元裝置的實 例包括但不局限于諸如電阻切換存儲器的電阻型存儲器單元、電阻型隨機存取存儲器等， 或其適當結(jié)合。通過使用WA值為1的雙端存儲單元的交叉排列，本主題申請的發(fā)明人相信 存儲設(shè)備300在執(zhí)行存儲操作中可提供較大的靈活度。特別地，存儲模塊304可直接重寫 各個存儲單元陣列中選擇的存儲單元。在發(fā)明人看來，其相信存儲設(shè)備300可減少或避免 NAND FLASH的缺點：NAND FLASH無法在不首先擦除存儲單元所在的存儲器塊的情況下直接 重寫存儲單元。NAND FLASH的該特性引起寫放大值高(例如在3和4之間)，用于垃圾回收 功能的設(shè)備開銷高，糾錯編碼（ECC)算法復(fù)雜等。相應(yīng)地，存儲設(shè)備300和存儲模塊304由 于有本文所述的直接重寫能力，因此在工作效率、存儲保持期(存儲保持期)、存儲壽命、讀 寫速度、以及其它特性上具有顯著的優(yōu)點。
[0063] 在本主題公開的替換或附件實施方式中，一個或多個存儲模塊304內(nèi)的存儲器陣 列可分別包括多個存儲器塊，其中各個存儲器塊中的至少一個包括多個存儲器子塊。圖1 和圖2頂部示出存儲器子塊的實例示意圖。存儲器子塊與相關(guān)聯(lián)的一個存儲器塊的一個位 線子集相關(guān)聯(lián)。如同給定位線子集中位線的數(shù)量一樣，位線子集的數(shù)量可根據(jù)不同實施方 式變化。每個子塊和相關(guān)聯(lián)的位線子集具有相關(guān)聯(lián)的、該子塊專用的本地字線集。每個子 塊還包括多個數(shù)量與存儲模塊304的字線數(shù)量相同的雙端存儲單元組。子塊內(nèi)的單個存儲 單元組包括一端連接到存儲器子塊的一條本地字線的雙端存儲單元。此外，子塊內(nèi)每個組 的存儲單元的另一端連接到該子塊的位線子集的一條位線。由于每個存儲單元組在一條本 地字線處共享共同的端子，漏電流(也稱為潛通路電流）會出現(xiàn)在各條本地字線上的存儲器 子塊內(nèi)。例如，返回參考圖2的頂部，如果電壓被施加在位線BL0以在選擇行206操作最左 側(cè)雙端存儲單元，其它位線BL1到BLX觀察不同電壓(例如零伏或浮動)，選擇行206的本地 字線210上的共同通路會使?jié)撏冯娏鞒霈F(xiàn)在位線BL0和各條位線BL1到BLX之間。這些 潛通路電流可降低其它效應(yīng)中傳感器322的傳感容限。
[0064] 在本主題公開的各種實施方式中，存儲模塊304可用于根據(jù)I/O配置(例如，見圖 4、5、6的基本設(shè)備)緩解存儲操作時的潛通路電流效應(yīng)。對于基于I/O的連接而言，一組這 種存儲單元(例如字節(jié)、字、多個字、頁面等）中的一個或多個存儲單元是從存儲器塊的多個 子塊中選擇。因此，在圖1和2的存儲排列中，該存儲單元組不會共享共同的本地字線。由 此，作為實例，存儲的單個字是可從位于存儲器塊的16個獨立子塊中的雙端存儲單元組選 擇。這些雙端存儲單元將會連接到16條不同的、被16個存儲器子塊中的各個子塊專用的本 地字線。這種選擇方式可用于減少或避免連接到存儲字的各個存儲單元的位線之間的潛通 路電流?；贗/O的連接可由復(fù)用器排列實現(xiàn)，其被配置為從多個存儲器子塊中選擇多個 位線用于存儲操作(見圖4的基本設(shè)備)。在一個方面中，多個位線的數(shù)量可等于多個子塊的 數(shù)量，這意味著只有任何給定子塊的單條位線被選擇用于給定存儲操作。然而，其它多條位 線的數(shù)量大于選擇子塊的數(shù)量的實施方式也是允許的，這意味著可從一個或多個選擇子塊 中選擇多于一條的位線用于給定存儲操作。在后一種情況下，當子塊的所有位線被激活用 于存儲操作時，選擇的位線之間的潛通路電流比前一種情況大，但仍比上面討論的情況小。 [0065] 圖4示出根據(jù)本主題公開的一個或多個特定方面的示例性復(fù)用器400的電路圖。 在一個實施方式中，類似于復(fù)用器400配置的多個電路可用于選擇性地將各個存儲器塊子 集的位線與傳感放大器、存儲接口（例如與存儲接口相關(guān)聯(lián)的I/O觸頭)、電源(例如與電壓 源、電流源等相關(guān)聯(lián)的偏置信號）等、或其適當?shù)慕M合連接或斷開。
[0066] 在各種實施方式中，復(fù)用器400可用于選擇性地將存儲器陣列的一條或多條位 線，包括位線ΒΙ^402、ΒΙ^404、ΒΙ^406、…、BLX408 (統(tǒng)一稱為位線402 - 408)與偏置信號觸頭 416或I/O觸頭414互聯(lián)。在一個實施方式中，I/O觸頭414可與傳感電路418相關(guān)聯(lián)，以實 現(xiàn)讀取選擇的位線402 - 408。在本實施方式中，復(fù)用器400可用作實現(xiàn)讀取存儲單元的解 碼器。在另一個實施方式中，I/O觸頭414可與電源相關(guān)聯(lián)以實現(xiàn)選擇的位線402 - 408的編 程、擦除或重寫。在本實施方式中，復(fù)用器400可用作實現(xiàn)寫入和擦除存儲單元的解碼器。 偏置信號觸頭416可用于將適當?shù)钠眯盘柺┘釉谝粭l或多條位線402 - 408上。偏置信 號可由外部電源(例如電壓源、電流源）提供(未示出）。偏置信號可用于抑制位線402 - 408 中未被選擇的位線的操作。例如，在位線402 - 408中的第一條被選擇用于編程并連接到1/ 0觸頭414的情況下，位線402 - 408中的其它位線可連接到偏置信號觸頭416,其可被驅(qū)動 到抑制電壓、保持浮動、或其它用于減少位線402 - 408中其它位線編程的適當信號。如以 下詳細描述，復(fù)用器400可用于選擇待連接到（或斷開連接）I/O觸頭414的位線402 - 408 中的第一子集(例如用于編程、讀、擦除等)，并同時選擇待連接到(或斷開連接）偏置信號觸 頭416的位線402 - 408中的第二子集(例如用于抑制編程、擦除或其它適合的目的等)。 [0067] 除前述以外，應(yīng)該理解為了各種存儲操作，復(fù)用器400可用于動態(tài)選擇位線402 -408的不同子集，用于與I/O觸頭414連接或斷開，或用于動態(tài)選擇位線402 - 408的不同 子集，用于與偏置信號觸頭416連接或斷開。換而言之，選擇的位線子集可被動態(tài)改變，用 于隨后的存儲操作。例如，復(fù)用器400可選擇位線402 - 408的第一子集連接到偏置信號觸 頭416,用于第一存儲操作，然后選擇位線402 - 408的第二子集(其與位線402 - 408的第一 子集不同）連接到偏置信號觸頭416,用于第二存儲操作…。同樣，復(fù)用器400可選擇位線 402 - 408的第三子集連接到I/O觸頭414,用于第一存儲操作，然后選擇位線402 - 408的 第四子集(其與位線402 - 408的第一子集、第二子集、第三子集不同)連接到I/O觸頭414， 用于第二存儲操作…。
[0068] 位線402 - 408的每一條具有相關(guān)聯(lián)的開關(guān)集合，包括各個I/O開關(guān)410和各個 偏置信號開關(guān)412。由此，BL<(I>402具有相關(guān)聯(lián)的I/O開關(guān)410和相關(guān)聯(lián)的偏置信號開關(guān) 412,同樣對于其它位線402 - 408亦然。各個I/O開關(guān)是被各個I/O選擇信號（I/0SEL<CI>，1/ OSEL<D，I/OSEL<2>，…，I/OSEL<x>，其中X是適當?shù)恼麛?shù))，包括用于與BL <Q>402相關(guān)聯(lián)的1/ 〇開關(guān)410的I/OSEL<(l>、用于與BLyiM相關(guān)聯(lián)的I/O開關(guān)410的I/OSELm等激活或解除 激活。特定I/O開關(guān)的激活將對應(yīng)的位線402 - 408與I/O觸頭414連接(例如，用于在對 應(yīng)的位線402 - 408上執(zhí)行存儲操作）。除前述以外，各個偏置信號開關(guān)412被各個偏置選 擇信號（BiasSEL<Q>，BiasSELw，BiasSEL <2>，…，BiasSEL<x>)，包括用于與 BL<(I>402 相關(guān)聯(lián)的 偏置信號開關(guān)412的BiasSEL<(l>、用于與BL<D相關(guān)聯(lián)的偏置信號開關(guān)AUBiasSEL^等的激 活或解除激活。特定偏置信號開關(guān)412的激活將對應(yīng)的位線402 - 408與偏置信號觸頭416 連接。
[0069] 操作中，復(fù)用器400可通過激活位線402 - 408的子集的對應(yīng)I/O選擇信號、并解 除激活位線402 - 408的子集的對應(yīng)偏置選擇信號來選擇性地將位線402 - 408的子集連 接到I/O觸頭414。其它位線402 - 408可通過解除激活位線402 - 408的子集的對應(yīng)1/ 〇選擇信號與I/O觸頭414隔離?？蛇x地，其它位線402 - 408可通過激活這些其它位線 402 - 408的偏執(zhí)選擇信號被抑制或保持為浮動，從而將其它位線402 - 408連接到偏置信 號觸頭416 (其可連接到抑制信號或被保持為浮動)。在一個操作實例中，復(fù)用器400可用 于將位線402 - 408的第一子集連接到I/O觸頭414,并將位線402 - 408的第二子集連接到 偏置信號416,或用于抑制位線402 - 408的第二子集。
[0070] 圖5示出根據(jù)本文公開的一個或多個附加實施方式的示例性I/O存儲配置500的 框圖。由于I/O存儲配置500可訪問存儲器子塊中的單個位并對其執(zhí)行寫、讀以及擦除，因 此其可實現(xiàn)一位重寫能力。
[0071] I/O存儲配置500可包括1晶體管-z電阻（ITzR)排列，其中z為大于1的正整 數(shù)。在一個實施方式中，z的值可為8,但本主題公開并不局限于該實施方式。本領(lǐng)域的技 術(shù)人員會理解被認為是落入本主題公開保護范圍內(nèi)的替代或附加的晶體管-電阻配置(諸 如1T4R、1T16R、1T128R和其它適當?shù)呐渲茫?br> [0072] 在其它實施方式中，I/O存儲配置500可包括具有直接重寫能力的雙端存儲單 元?？墒褂肐/O存儲配置500使具有重寫能力的存儲單元變得有效。由于用于存儲配置 500的雙端存儲單元具有高效的重寫能力，其可提供比許多類型的可比存儲配置(例如NAND FLASH)更低的WA值。在特定實施方式中，WA值可以為2或更低。在至少一個實施方式中， WA值可以為1。相應(yīng)地，在一些實施方式中，由于與低WA值相關(guān)聯(lián)的更少P/E循環(huán)，I/O存 儲配置500可用作存儲設(shè)備的一部分，并可實現(xiàn)改進的數(shù)據(jù)保存和設(shè)備壽命。此外，本申請 的發(fā)明人相信這種存儲設(shè)備比包含垃圾回收算法、復(fù)雜ECC編碼和復(fù)雜耗損均衡算法的設(shè) 備具有顯著更低的開銷。
[0073] I/0存儲配置500可包括多個存儲器子塊，包括子塊A02、子塊2504、直到子塊 γ506,其中Y是大于1的適當整數(shù)。存儲器子塊被統(tǒng)一稱為子塊502 - 506。存儲器子塊 502 - 506中的每個包括各個Ν位線集，其中Ν是大于1的適當整數(shù)。具體地，子塊{02包 括第一位線集ΒΙ^〈0:Ν>508,子塊 2504包括第二位線集BL2〈0:N>512,并且子塊γ506包括第 Υ位線集BLY〈0:N>514 (統(tǒng)一稱為位線508、512、514的集合)。位線508、512、514的集合中 的每個包括位線508、512、514的集合中的各個專用的各個本地字線集。存儲單元組可通過 激活與特定存儲單元組相關(guān)聯(lián)的全局字線被施加在影響特定存儲器子塊502 - 506的選擇 線上的信號激活(例如，見圖1和2,其示出全局字線和用于存儲器子塊的選擇線)。激活的 存儲單元組的特定存儲單元可被與被激活組相關(guān)聯(lián)的位線508、512、514的集合中一個的 單條位線編址。
[0074] 圖5示出一組選擇位線510,包括子塊{02的BL'OMIOA、子塊2504的 BL2〈0>510B、子塊γ506的BLY〈0>510C，其中一組選擇位線510的各條位線510A、510B、510C 是存儲502 - 506的不同子塊的成員。由于存儲502 - 506的每個子塊具有存儲502 - 506 的子塊專用的本地字線，在存儲502 - 506的不同子塊的位線之間的I/O存儲配置500的任 何本地字線上不存在直接的通路。相應(yīng)地，與選擇的位線組相關(guān)聯(lián)的存儲操作在選擇位線 510之間具有最小潛通路電流。該最小潛通路電流在ITzR存儲排列中實現(xiàn)了更多的z數(shù) 量，從而改進了 I/O存儲配置500的總存儲密度。
[0075] 操作中，I/O存儲配置500可包括將位線508、512、514的集合與各個I/O觸頭連 接的復(fù)用器集。這些復(fù)用器集合包括可相對于子塊1502操作的復(fù)用器518A、可相對于子 塊2504操作的復(fù)用器518B、以及可相對于子塊Y506操作的復(fù)用器518C (統(tǒng)一稱為復(fù)用 器518A - 518C)。各個復(fù)用器518A - 518C可用于選擇性地將各個位線508, 512, 514的集 合與第一 I/O觸頭516A、第二I/O觸頭516B、直到第Y I/O觸頭516C (統(tǒng)一稱為I/O觸 頭516八-516〇連接或斷開。在圖5的實例中，各個子塊502 - 506的最左側(cè)位線51(^、 510B、510C (統(tǒng)一稱為最左側(cè)位線510A-510C)包括選擇的位線510,其通過各個復(fù)用器 518A - 518C與各個I/O觸頭516A - 516C連接。通過I/O觸頭516A - 516C，最左側(cè)位線 510A - 510C的存儲單元可針對存儲操作。在一些實施方式中，I/O觸頭516A - 516C可連接 到電源，從而電源可被施加到最左側(cè)位線510A - 510C(結(jié)合存儲502 - 506的各個子塊的選 擇線，見圖6的基礎(chǔ)設(shè)備)以實現(xiàn)寫、擦除或重寫最左側(cè)位線510A - 510C上一個或多個存儲 單元。在替換或附加實施方式中，I/O觸頭516A-516C可連接到傳感器(例如，見圖4頂部 的傳感電路418)，從而最左側(cè)位線510A - 510C可作為讀操作的一部分被讀取。
[0076] 應(yīng)該理解雖然I/O存儲配置示出選擇的位線510集合，其中一條是來自存儲器子 塊502 - 506,而其它數(shù)量的選擇位線510可被激活用于存儲操作。例如，可激活更多或更少 的選擇位線510。在至少一個實施方式中，單個位線可選擇用于存儲操作。特別在刷新或 重寫操作的情況下，單條位線/存儲單元的存儲粒度會產(chǎn)生巨大的重寫或刷新數(shù)據(jù)的靈活 性。應(yīng)該理解其它數(shù)量的位線(在一個實施方式中，高達所有位線508、512、514的集合）可 連接到I/O觸頭516A - 516C。根據(jù)后一個實施方式，適當時I/O存儲配置500可執(zhí)行頁面 擦除、子塊擦除、塊擦除等，或頁面/子塊/塊寫，例如結(jié)合海量寫或海量擦除操作。
[0077] 圖6示出根據(jù)本主題公開的另一個實施方式的示例性存儲操作600的示意圖。在 一個或多個實施方式中，存儲操作600可包括基于I/O的存儲操作。由此，在這種實施方式 中，從沒有連接在字線或本地字線上的不同存儲器陣列子集中選擇多個針對存儲操作600 的存儲單元。相應(yīng)地，存儲操作600具有用于存儲操作600的固有潛通路抑制度。
[0078] 存儲操作600在存儲器塊上操作，其包括存儲器子塊集，包括子塊1602、子塊 2604、直到子塊Y606 (統(tǒng)一稱為存儲器子塊602 - 606)。從每個存儲器子塊602 - 606中 的單條位線中選擇的存儲單元組可針對存儲操作(例如，寫操作、重寫操作、讀操作、擦除操 作、刷新操作等)。注意到對于各種公開的實施方式而言，存儲單元組的大小可從單條位線 上的單個存儲單元變?yōu)樗薪徊媪俗志€或多條字線的位線上的存儲單元頁面。變?yōu)榇鎯ζ?塊的所有存儲單元，或者存儲單元一些其他適當?shù)慕M合。
[0079] 選擇用于存儲操作的存儲單元(在此情況下是3個）是被圍在圖6所示的陰影橢 圓中。在此情況下，三位信息1-0-1被編程到三個選擇的存儲單元。注意在至少一個實施 方式中，無論三位信息是同時被擦除或被編程，其可被編程到三個選擇的存儲單元中。如圖 所示，為了實現(xiàn)編程三位信息，程序信號608被施加到子塊#02的BL'O〉以及子塊 γ606的 BLY〈0>，并且接地或零電壓610被施加到子塊^(^and子塊γ606的源線。這將正電壓信號 施加到這些子塊602,和606中選擇的存儲單元，將這些目標單元編程為邏輯狀態(tài)1。此外， 零電壓610或接地被施加在子塊2604的BL 2〈0>，并且擦寫信號612被施加在子塊2604的 源線，從而將該目標單元擦寫為邏輯狀態(tài)0。在一個實施方式中，擦寫信號612可與程序信 號608具有相同的大小。在另一個實施方式中，擦寫信號612和程序信號608具有不同的 大小。
[0080] 已經(jīng)就存儲單元的多個元件之間的交互、或者包括這種存儲單元的存儲器架構(gòu)描 述了上述示意圖。應(yīng)該理解在主題公開的一些適當?shù)奶娲矫嬷?，這種示意圖可包括其中 指定的那些元件和架構(gòu)、一些指定的元件/架構(gòu)、或附加的元件/架構(gòu)。子元件在電連接到 其它子元件、而不是被包括在家長架構(gòu)內(nèi)時也可被實現(xiàn)。此外，注意到一個或多個公開的過 程可與單個過程組合從而提供聚合功能。例如，沉積過程可包括填充或蝕刻過程、退火過程 等，反之亦然，以通過聚合過程的方式實現(xiàn)存儲單元層的沉積、填充或蝕刻。公開架構(gòu)的元 件也可與本文中沒有具體描述、但本領(lǐng)域技術(shù)人員已知的一個或多個其它元件相互作用，
[0081] 考慮到上述示意圖，可參考圖7、8和9的流程圖更好地理解根據(jù)公開的對象實現(xiàn) 的過程方法。雖然處于簡單解釋的目的，圖7、8和9的方法被作為一系列方框示出和描述， 但應(yīng)該理解從本文的圖示和描述可以看出由于一些方框會以不同的次序、或者與其他方框 同時出現(xiàn)，因此宣告的對象并不被方框的次序限定。此外，不是所有圖例的方框都需要實現(xiàn) 本文描述的方法。此外，應(yīng)該進一步了解整個說明書公開的方法能夠被存儲在制造的產(chǎn)品 上，其實現(xiàn)了這種方法到電子設(shè)備的傳輸和傳送。使用的術(shù)語"制造的產(chǎn)品"用于囊括可從 任何適當?shù)挠嬎銠C可讀設(shè)備、結(jié)合載體的設(shè)備、存儲介質(zhì)等、或者其適當?shù)慕M合訪問的計算 機程序。
[0082] 圖7示出根據(jù)本主題公開的其它方面，用于制造存儲設(shè)備的示例性方法700的流 程圖。在步驟702中，方法700可包括在基底上創(chuàng)建多個雙端存儲單元，其以關(guān)于字線和位 線的陣列排列。在一個實施方式中，雙端存儲單元可以是電阻切換存儲器單元(例如電阻切 換存儲器、電阻型隨機存取存儲器等)。在其它實施方式中，另一個雙端存儲裝置可用于多 個雙端存儲單元。在各種實施方式中，方法700還進一步包括將多個雙端存儲單元排列為 多個存儲器塊，其分別具有多個雙端存儲單元子塊。
[0083] 在步驟704中，方法700可包括連接本地字線集中的各條本地字線到一個字線集 內(nèi)單條字線上的各個雙端存儲單元組。在一個實施方式中，本地字線集可被多個存儲器塊 中的一個專用。在附加實施方式中，雙端存儲單元組可被與多個存儲器塊中的一個相關(guān)聯(lián) 的多個子塊中的一個專用。
[0084] 在步驟706中，方法700可包括提供輸入輸出接口集，用于同時為多條位線或多條 字線供電。在各種實施方式中，輸入輸出接口集可用于連接到I/O存儲配置中的雙端存儲 單元子集。在一些實施方式中，輸入輸出接口集可被排列為選擇性地將多條位線或多條字 線與傳感電路連接或斷開，以讀取雙端存儲單元子集。
[0085] 在步驟708中，方法700可包括提供存儲控制器，用于促進多個雙端存儲單元的直 接重寫。在各種實施方式中，可提供存儲控制器以在不首先擦除雙端存儲單元所在存儲器 塊的情況下、或在不首先擦除雙端存儲單元其本身的情況下重寫雙端存儲單元。在另一個 實施方式中，可提供存儲控制器，用于重寫多個比雙端存儲單元的單個頁面小的雙端存儲 單元。在至少一個實施方式中，可提供存儲控制器，用于重寫雙端存儲單元的多個字、雙端 存儲單元的單個字、或者少至單個雙端存儲單元。
[0086] 圖8示出根據(jù)本公開的附加實施方式，用于制造存儲器陣列的示例性方法的流程 圖。在步驟802中，方法800可包括形成電阻型存儲器單元陣列。形成該陣列可進一步包 括將電阻型存儲器單元排列為多個存儲器塊。在一些實施方式中，將電阻型存儲器單元排 列為多個存儲器塊可進一步包括將多個存儲單元塊中的各個塊排列為多個存儲單元子塊。
[0087] 在步驟804中，方法800可包括為電阻型存儲器單元陣列創(chuàng)建位線集。在步驟806 中，方法800可包括將各個位線子集與存儲單元的各個子塊連接。在步驟808中，方法800 可包括為存儲器創(chuàng)建字線集。在步驟810中，方法800可包括將字線子集與各個存儲單元 塊連接。在步驟812中，方法800可包括形成輸入輸出接口集，用于將信號施加在多個位線 子集的各條位線。在步驟814中，方法800可包括形成解碼器或復(fù)用電路，用于選擇性地將 位線子集的各條位線連接到各個輸入輸出接口。在步驟816中，方法800可包括提供存儲 控制器，用于使解碼器/復(fù)用器將一個或多個存儲單元子塊中的各個子塊中的位線與各個 輸入輸出接口連接，以實現(xiàn)電阻型存儲器單元陣列基于I/O的存儲配置。
[0088] 圖9示出用于根據(jù)本文公開的一個或多個其它實施方式操作存儲器陣列的示例 方法的流程圖。在步驟902中，方法900可包括將待編程數(shù)據(jù)集接收到基于邏輯NAND或邏 輯NOR的非易失性固態(tài)存儲的存儲器塊子集。在步驟904中，方法900可包括將所述存儲器 塊子集的編程路徑與寫接口集中的各個寫接口互聯(lián)。在步驟906中，方法900可包括將數(shù) 據(jù)集寫入存儲器塊的子集。在步驟908中，方法900可包括接收8位或更少位的第二數(shù)據(jù) 集以及對應(yīng)數(shù)量的存儲器塊子集的存儲單元，以重寫第二數(shù)據(jù)集。此外，在步驟910中，方 法900可包括用小于2的寫放大將8位或更少位重寫到對應(yīng)數(shù)量的存儲單元。此外，重寫 可包括維持寫入存儲器塊子集的其它存儲單元的數(shù)據(jù)集的子集。在至少一個實施方式中， 方法900可包括將與各個對應(yīng)數(shù)量存儲單元相關(guān)聯(lián)、并位于存儲器塊的單個子塊內(nèi)的位線 與輸入輸出接口子集中的各個輸入輸出接口互聯(lián)。在另一個實施方式中，方法900可包括 將順極性編程電壓施加到與第二數(shù)據(jù)集編程為邏輯1的8位或更少位之一相連的各條位線 上。在另一個實施方式中，方法900可包括將反極性擦除電壓施加到與第二數(shù)據(jù)集編程為 邏輯0的8位或更少位之一相連的各條位線上。
[0089] 為了給公開的對象的各個方面提供環(huán)境，圖10和以下討論用于提供本公開對象 所能實現(xiàn)或處理的各個方面所在的適當環(huán)境的簡短、一般性的描述。雖然以上在半導(dǎo)體架 構(gòu)和用于制造和操作這種架構(gòu)的過程方法的一般性環(huán)境中已經(jīng)描述了對象，但本領(lǐng)域的技 術(shù)人員會認識到公開的主題也可結(jié)合其它架構(gòu)或處理方法實現(xiàn)。此外，本領(lǐng)域的技術(shù)人員 會理解公開的過程可在單獨或結(jié)合主計算機的處理系統(tǒng)或計算機處理器(其可包括單個處 理器或多處理器計算機系統(tǒng)、微型計算設(shè)備、大型計算機、以及個人計算機、諸如PDA、智能 電話、手表的手持計算設(shè)備、基于微處理器或可編程消費或工業(yè)電子用品等）內(nèi)實現(xiàn)。圖例 的方面還可在分布式計算環(huán)境中實現(xiàn)，其中任務(wù)是由通過通信網(wǎng)絡(luò)鏈接的遠程處理設(shè)備執(zhí) 行。然而，如果不是全部，則所宣告的本發(fā)明的一些方面可在獨立電子設(shè)備(諸如存儲卡、 FLASH存儲模塊、可拆卸存儲等）上實現(xiàn)。在分布式計算環(huán)境中，程序模塊可位于本地或遠 程存儲模塊或設(shè)備中。
[0090] 圖10示出根據(jù)主題公開的方面，用于存儲單元陣列1002的示例性操作和控制環(huán) 境1000的框圖。在本主題公開的至少一個方面中，存儲單元陣列1002可包括多個存儲單 元裝置。特別地，存儲單元陣列1002可包括雙端存儲，諸如本文所述的電阻切換存儲器單 J Li 〇
[0091] 列控制器1006可與存儲單元陣列1002相鄰形成。此外，列控制器1006可與存儲 單元陣列1002的位線電耦合。列控制器1006可控制各條位線，并將適當?shù)某绦颉⒉脸蜃x 電壓施加在選擇的位線上。
[0092] 此外，操作和控制環(huán)境1000可包括行控制器1004。行控制器1004可與列控制器 1006相鄰形成，并與存儲單元陣列1002的字線電連接。行控制器1004可使用適當?shù)倪x擇 電壓選擇存儲單元的特定行。此外，行控制器1004可通過將適當?shù)碾妷菏┘釉谶x擇的字線 處來實現(xiàn)程序、擦除或讀操作。
[0093] 時鐘源1008可提供各個始終脈沖，以實現(xiàn)行控制1004和列控制1006讀、寫、程序 操作的定時。時鐘源1008還可響應(yīng)于操作和控制環(huán)境1000接收的外部或內(nèi)部命令實現(xiàn)字 線或位線的選擇。輸入/輸出緩沖器1012可通過I/O緩沖或其它I/O的方式連接到外部 主裝置，諸如計算機或其它處理設(shè)備(未示出）。輸入/輸出緩沖器1012可被配置為接收寫 數(shù)據(jù)，接收擦除指令、輸出讀出數(shù)據(jù)，以及接收地址數(shù)據(jù)和命令數(shù)據(jù)、以及用于各個指令的 地址數(shù)據(jù)。地址數(shù)據(jù)可被地址寄存器1010傳送到行控制器1004和列控制器1006。此外， 輸入數(shù)據(jù)經(jīng)由信號輸入線傳送到存儲單元陣列1002,并且輸出數(shù)據(jù)是經(jīng)由信號輸出線從存 儲單元陣列1002接收。輸入數(shù)據(jù)可從主裝置接收，輸出數(shù)據(jù)可經(jīng)由I/O緩沖被傳遞到主裝 置。
[0094] 從主裝置接收的命令可提供給命令接口 1014。命令接口 1014可被配置為接收來 自主裝置的外部控制信號，并確定輸入到輸入/輸出緩沖器1012的數(shù)據(jù)是寫數(shù)據(jù)、命令、還 是地址。輸入命令可被傳送到狀態(tài)機1016。
[0095] 狀態(tài)機1016可被配置為管理存儲單元陣列1002的編程和重新編程。狀態(tài)機1016 經(jīng)由輸入/輸出接口 1012和命令接口 1014從主裝置接收命令，并管理與存儲單元陣列 1002相關(guān)聯(lián)的讀、寫、擦除、數(shù)據(jù)輸入、數(shù)據(jù)輸出等功能。在一些方面中，狀態(tài)機1016可發(fā)送 和接收關(guān)于成功接收或各種命令執(zhí)行的確認和否定確認。
[0096] 為了實現(xiàn)讀、寫、擦除、輸入、輸出等功能，狀態(tài)機1016可控制時鐘源1008。時鐘源 1008的控制可使配置的輸出脈沖實現(xiàn)行控制器1004和列控制器1006,從而實現(xiàn)特定功能。 輸出脈沖可由例如列控制器1006傳送到選擇的位線，或由例如行控制器1004傳送到字線。
[0097] 本公開示出的方面也可在分布式計算環(huán)境中實現(xiàn)，其中某些任務(wù)是由通過通信網(wǎng) 絡(luò)鏈接的遠程處理設(shè)備執(zhí)行。在分布式計算環(huán)境中，程序模塊或存儲信息、指令等可位于本 地或遠程存儲設(shè)備中。
[0098] 此外，應(yīng)理解本文描述的各種元件可包括電路，其可包括元件和適當值的電路元 件，以實現(xiàn)本發(fā)明的實施方式。此外，應(yīng)該理解許多各種元件可在一個或多個1C芯片上實 現(xiàn)。例如，在一個實施方式中，一套元件可在單個1C芯片上實現(xiàn)。在其它實施方式中，一個 或多個各個元件是在單獨的1C芯片上制造和實現(xiàn)。
[0099] 結(jié)合圖11，以下所述的系統(tǒng)和過程可包含在硬件(諸如集成電路（1C)芯片、多1C、 專用集成電路（ASIC)等）內(nèi)。此外，一些或全部過程方框在各個過程中出現(xiàn)的次序不應(yīng)被 視為限定的。相反，應(yīng)該理解一些過程方框可以多種次序被執(zhí)行，并不是所有次序都在本文 中明確說明。
[0100] 參考圖11，用于促進所宣告對象各個方面的適當環(huán)境1100包括計算機1102。該 計算機1102包括處理單元1104、系統(tǒng)存儲器1106、編解碼器1135以及系統(tǒng)總線1108。系 統(tǒng)總線1108將系統(tǒng)元件(包括但不限定于系統(tǒng)存儲器1106)耦合到處理單元1104.處理單 元1104可以是各種可用處理器中的任何一種。雙微處理器和其它多處理器架構(gòu)也可用作 處理單元1104。
[0101] 系統(tǒng)總線1108可以是多種類型總線結(jié)構(gòu)中的任意一種，包括存儲總線或存儲控 制器、外圍總線或內(nèi)部總線、和/或使用任何多種可用總線架構(gòu)(包括但不局限于工業(yè)標 準架構(gòu)（ISA)、微通道架構(gòu)（MSA)、擴展ISA (EISA)、智能驅(qū)動電子設(shè)備（IDE)，VESA局部 總線（VLB)、外圍組件互連（PCI)總線、卡總線、通用串行總線（USB)、高級圖形端口（AGP)、 個人計算機存儲卡國際協(xié)會總線（PCMCIA)、火線（IEEE1394)、以及小型計算機系統(tǒng)接口 (SCSI)))的局部總線。
[0102] 系統(tǒng)存儲1106包括易失性存儲器1110和非易失性存儲器1112。包含在諸如啟動 期間在計算機1102內(nèi)的元件之間傳送信息的基本程序的基本輸入/輸出系統(tǒng)（BIOS)被存 儲在非易失性存儲器1112中。此外，根據(jù)本發(fā)明，編解碼器1135可包括至少一個編碼器或 解碼器，其中至少一個編碼器或解碼器可包括硬件、軟件?；蛴布c軟件的組合。雖然編解 碼器1135被示為單獨的元件，但編解碼器1135也可包含在非易失性存儲器1112內(nèi)。通過 圖例而非限定的方式，非易失性存儲器1112可包括只讀存儲器（ROM)、可編程ROM (PR0M)、 電可編程ROM (EPROM)、電可擦寫可編程ROM (EEPR0M)或閃存。易失性存儲1110包括隨 機存取存儲器（RAM)，其用作外圍緩存。根據(jù)本方面，易失性存儲可存儲寫操作重試邏輯（圖 11中未示出)等。通過圖例而非限定的方式，RAM可以多種形式存在，諸如靜態(tài)RAM(SRAM)、 動態(tài)RAM (DRAM)、同步DRAM (SDRAM)、雙倍數(shù)據(jù)速率SDRAM (DDRSDRAM)、以及增強型SDRAM (ESDRAM)〇
[0103] 計算機1102可進一步包括可拆卸/非可拆卸、易失性/非易失性計算機存儲介 質(zhì)。例如，圖11示出光盤存儲器1114。光盤存儲器1114包括但不局限于諸如磁盤驅(qū)動 器、固態(tài)盤（SSD)軟盤驅(qū)動器、磁帶驅(qū)動器、爵士樂隊驅(qū)動器、Zip驅(qū)動器、LS-100驅(qū)動器、閃 存卡或閃存棒。此外，光盤存儲器1114可包括單獨的或與其它存儲介質(zhì)(包括但不局限于 光盤存儲器，諸如光盤ROM設(shè)備（⑶-ROM)、⑶刻錄驅(qū)動器（⑶-R Drive)、⑶可擦寫驅(qū)動器 (⑶-RW Drive)、或數(shù)字通用光盤ROM驅(qū)動器（DVD-ROM))結(jié)合的存儲介質(zhì)。為了實現(xiàn)光盤存 儲設(shè)備1114與系統(tǒng)總線1108的連接，典型地使用可拆卸或非可拆卸接口，諸如接口 1116。 應(yīng)該理解存儲設(shè)備1114可存儲于用戶相關(guān)的信息。這種信息可存儲在服務(wù)器上，或提供給 服務(wù)器，或用戶設(shè)備上運行的應(yīng)用程序。在一個實施方式中，用戶會被通知(例如，通過輸 出設(shè)備1136的方式）存儲到光盤存儲器1114和/或傳送到服務(wù)器或應(yīng)用程序的信息的類 型。用戶會被提供選擇進入或選擇退出收集的和/或與服務(wù)器或應(yīng)用程序共享的這種信息 的機會(例如通過從輸入設(shè)備1128輸入的方式)。
[0104] 應(yīng)該理解圖11描述了用作用戶與適當?shù)牟僮鳝h(huán)境1100中所述基本計算機資源之 間媒介的軟件。可存儲在光盤存儲器1114上的操作系統(tǒng)1118用作控制和分配計算機系統(tǒng) 1102的資源。應(yīng)用程序1120通過程序模塊1124、以及存儲在系統(tǒng)存儲器1106或光盤存儲 器1114上的程序數(shù)據(jù)1126 (諸如啟動/關(guān)機事務(wù)表等）利用操作系統(tǒng)1118的資源管理。 應(yīng)該理解宣告的對象可使用各種操作系統(tǒng)或操作系統(tǒng)的組合來實現(xiàn)。
[0105] 用戶通過輸入設(shè)備1128將命令或信息輸入計算機。輸入設(shè)備1128包括但不局限 于指點設(shè)備，諸如鼠標、軌跡球、觸筆、觸摸板、鍵盤、麥克風(fēng)、游戲棒、游戲手柄、衛(wèi)星天線、 掃描儀、電視卡、數(shù)碼相機、數(shù)碼攝像機、網(wǎng)絡(luò)攝像頭等。這些和其它輸入設(shè)備經(jīng)由接口端口 1130通過系統(tǒng)總線1108連接到處理單元1104。接口端口 1130包括例如串行端口、并行端 口、游戲端口、以及通用串行總線（USB)。輸出設(shè)備1136使用一些與輸入設(shè)備1128相同類 型的端口。由此，例如USB端口可用于提供到計算機1102的輸入，并輸出來自計算機1102 的信息到輸出設(shè)備1136。提供輸出適配器1134,以說明在其它輸出設(shè)備1136中，有一些需 要特殊適配器的輸出設(shè)備1136,例如顯示器、揚聲器、打印機。通過說明而非限制的方式， 輸出適配器1134包括提供輸出設(shè)備1136與系統(tǒng)總線1108之間通信裝置的視頻卡和聲卡。 應(yīng)該注意的是，其它設(shè)備和/或設(shè)備的系統(tǒng)提供諸如遠程計算機1138的輸入和輸出能力。
[0106] 計算機1102可使用與一臺或多臺遠程計算機(諸如遠程計算機1138)的邏輯連接 工作在網(wǎng)絡(luò)環(huán)境下。遠程計算機1138可以是個人計算機、服務(wù)器、路由器、網(wǎng)絡(luò)PC、工作站、 基于微處理器的設(shè)備、對端設(shè)備、智能電話、平板電腦或其他網(wǎng)絡(luò)節(jié)點，并典型地包括許多 與計算機1102相關(guān)描述的元件。出于簡要的目的，只有存儲設(shè)備1140和遠程計算機1138 被示出。遠程計算機1138通過網(wǎng)絡(luò)接口 1142邏輯連接到計算機1102,然后經(jīng)由通信連接 1144連接。網(wǎng)絡(luò)接口 1142囊括有線和/或無線通信網(wǎng)，諸如局域網(wǎng)（LAN)、廣域網(wǎng)（WAN) 和蜂窩網(wǎng)絡(luò)。LAN裝置包括光纖分布式數(shù)據(jù)接口（FDDI)、銅線分布式數(shù)據(jù)接口（⑶DI)、以太 網(wǎng)、令牌環(huán)等。WAN裝置包括但不局限于點對點鏈路、諸如綜合業(yè)務(wù)數(shù)字網(wǎng)絡(luò)（ISDN)及其變 化的電路交換網(wǎng)絡(luò)、報文交換網(wǎng)絡(luò)、以及數(shù)字用戶線路（DSL)。
[0107] 通信連接1144指的是用于將網(wǎng)絡(luò)接口 1142連接到總線1108的硬件/軟件。雖 然為了計算機1102內(nèi)部的清洗說明而示出通信連接1144,其也可以在計算機1102的外部。 僅僅為了示例性目的，用于連接到網(wǎng)絡(luò)接口 1142的硬件/軟件包括內(nèi)部和外部裝置，諸如 包括常規(guī)電話級調(diào)制解調(diào)器、電纜調(diào)制解調(diào)器和DSL調(diào)制解調(diào)器的調(diào)制解調(diào)器、ISDN適配 器、以及有線和無線以太網(wǎng)卡、集線器和路由器。
[0108] 本文使用的術(shù)語"元件"、"系統(tǒng)"、"架構(gòu)"等用于指代計算機或電子相關(guān)實體：硬 件、硬件和軟件的組合、軟件(例如執(zhí)行中的）或固件。例如，元件可以是一個或多個晶體 管、存儲單元、晶體管或存儲單元的排列、門陣列、可編程門陣列、專用集成電路、控制器、處 理器、處理器上運行的過程、對象、訪問半導(dǎo)體存儲或通過接口與其連接的可執(zhí)行程序或應(yīng) 用、計算機等、或其適當?shù)慕M合。該元件可包括可擦寫程序(例如至少部分存儲在可擦寫存 儲中的過程指令）或硬件程序(例如制造時燒入不可擦寫存儲中的過程指令)。
[0109] 通過圖例的方式，從存儲執(zhí)行的過程以及處理器可以是元件。作為另一個實例，架 構(gòu)可包括電子硬件排列（例如并聯(lián)或串聯(lián)晶體管)、處理指令和處理器，其以適合電子硬件 排列的方式實現(xiàn)處理指令。此外，架構(gòu)可包括單個元件(例如晶體管、門陣列等)或元件的排 列(例如，串聯(lián)或并聯(lián)的晶體管排列、與編程電路連接的門陣列、電源線、電氣接地、輸入信 號線和輸出信號線等)。系統(tǒng)可包括一個或多個元件，以及一個或多個架構(gòu)。一個實例系統(tǒng) 可包括開關(guān)模塊架構(gòu)，其包括交叉的輸入/輸出線和傳輸柵極晶體管、以及電源、信號發(fā)生 器、通信總線、控制器、I/O接口、地址寄存器等。應(yīng)意識到預(yù)料會有一些定義上的重疊，并 且架構(gòu)或系統(tǒng)可以是獨立元件，或另一個架構(gòu)、系統(tǒng)等的元件。
[0110] 除了前述以外，公開的對象可使用典型的制造、編程或工程裝置來作為方法、裝置 或制造的產(chǎn)品實現(xiàn)，以產(chǎn)生控制電子設(shè)備實現(xiàn)公開的對象的硬件、固件、軟件或其任何適當 的組合。本文使用的術(shù)語"裝置"和"制造的產(chǎn)品"用于包含電子設(shè)備、半導(dǎo)體設(shè)備、計算機 或可從任何計算機可讀設(shè)備、載體或介質(zhì)訪問的計算機程序。計算機可讀介質(zhì)可包括硬件 介質(zhì)或軟件介質(zhì)。此外，該介質(zhì)可包括非臨時性介質(zhì)或臨時性介質(zhì)。在一個實例中，非臨時 性介質(zhì)可包括計算機可讀硬件介質(zhì)。計算機可讀硬件介質(zhì)的具體實例可包括但不局限于磁 存儲設(shè)備(例如硬盤、軟盤、磁條等)、光盤(例如壓縮光盤（CD)、數(shù)字通用光盤（DVD)等)、智 能卡、以及閃存設(shè)備(例如卡、棒、鍵驅(qū)動等)。計算機可讀傳輸介質(zhì)可包括載波等。當然，本 領(lǐng)域的技術(shù)人員會認識到在不脫離公開對象的保護范圍或精神的前提下可對本配置做出 許多修改。
[0111] 以上描述包括主題發(fā)明的實例。當然，不可能出于描述主題發(fā)明的目的而描述組 件或方法每個可想到的組合，但本領(lǐng)域技術(shù)人員可認識到主題發(fā)明的許多其它組合和排列 也是可能的。相應(yīng)地，公開的對象用于囊括所有這些落入本公開精神和保護范圍內(nèi)的替換、 修改和改變。此外，術(shù)語"包括"、"具有"及其變形用在【具體實施方式】或權(quán)利要求書中，這一 術(shù)語以類似于術(shù)語"包括"的方式意味著包括性的，如術(shù)語"包括"在權(quán)利要求書中被用作 過渡詞時所解釋的。
[0112] 此外，本文中使用詞語"示例性"意指用作實例、例子或圖例。本文描述為"示例 性"的任何方面或設(shè)計不必被解釋為比其它方面或設(shè)計更佳或優(yōu)選。相反，使用詞"示例性" 用于以具體方式表達概念。本申請中使用的術(shù)語"或"用于意指包括性的"或"而非排他性 "或"。也就是說，除非另外具體說明或從上下文顯而易見，否則"X采用A或B"用于意指任 何自然的包括性排列。也就是說，如果X采用A，X采用B，或X采用A和B，那么在前述任何 情況下都滿足"X采用A或B"。此外，除非另外具體說明或從上下文顯而易見為單數(shù)形式， 否則冠詞"一個"被用在本申請和所附權(quán)利要求書中，并且通常應(yīng)被解釋為"一個或多個"。
[0113] 此外，已經(jīng)就電子存儲內(nèi)部算法的術(shù)語、以及對數(shù)據(jù)位的過程操作描述了具體實 施方式中的一些部分。這些過程描述或陳述是本領(lǐng)域技術(shù)人員使用以有效地將其工作實質(zhì) 傳達給其他相同技術(shù)人員的機制。通常這里過程被設(shè)想為導(dǎo)致期望結(jié)果的、有條理的行為 序列。該行為是需要物理量的物理操縱的。典型地，雖然并不必要，但這些量采用能被存儲、 傳送、結(jié)合、比較、和/或另外操縱的電和/或磁信號的形式。
[0114] 原則上，由于普遍使用的原因，已經(jīng)證明將這些信號稱為位、值、元件、符號、字符、 術(shù)語、數(shù)字等是方便的。然而，應(yīng)該牢記這些和類似的術(shù)語是與適當?shù)奈锢砹肯嚓P(guān)聯(lián)，并僅 僅是應(yīng)用于這些量的方便的標記。除非另外具體提到或者從前文討論中顯而易見，否則應(yīng) 該理解整個公開的對象、使用術(shù)語的討論(諸如處理、計算、復(fù)制、模仿、確定或傳送等）指的 是操縱電子設(shè)備的電路、寄存器或存儲內(nèi)表示為物理（電或電子）量的數(shù)據(jù)或信號、或?qū)⑵?轉(zhuǎn)換為機器或計算機系統(tǒng)存儲或寄存器或其它這種信息存儲器、傳輸和/或顯示設(shè)備內(nèi)類 似表示為物理量的其他數(shù)據(jù)或信號的處理系統(tǒng)和/或類似消費或工業(yè)電子設(shè)備或機器的 行為和過程。
[0115] 對于上述元件、架構(gòu)、電路、過程等執(zhí)行的各種功能而言，除非另外指示，否則用于 描述這些元件的術(shù)語(包括對"裝置"的引用）用于對應(yīng)于執(zhí)行所述元件具體功能的任何元 件(例如功能上等同的)，即使其結(jié)構(gòu)上與公開的結(jié)構(gòu)不同，但其執(zhí)行本文說明的實施方式 的示例性方面中的功能。此外，雖然僅僅結(jié)合多個實現(xiàn)方式中的一種公開了特定特征，但這 種特征可與任何給定或特定應(yīng)用所希望并且優(yōu)選的其它實現(xiàn)方式的一個或多個其它特征 結(jié)合。同樣會認識到這些實施方式包括具有用于執(zhí)行各種過程的行為和/或事件的計算機 可執(zhí)行指令的系統(tǒng)和計算機可讀介質(zhì)。
【權(quán)利要求】
1. 一種用于與計算設(shè)備通信連接的固態(tài)非易失性存儲器驅(qū)動器，包括： 雙端存儲元件陣列，其被配置為可與多條字線及多條位線結(jié)合工作； 存儲控制器，其用于訪問所述雙端存儲元件的至少一個子集，所述子集包括等于或少 于雙端存儲元件的一個頁面，并且，該存儲控制器用于寫入數(shù)據(jù)集到雙端存儲元件的所述 子集，以及重寫該子集處的數(shù)據(jù)集，從而為所述計算設(shè)備提供小于2并且等于或大于1的寫 放大。
2. 根據(jù)權(quán)利要求1所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述計算設(shè)備包括存儲 設(shè)備和控制所述存儲設(shè)備的主控制器。
3. 根據(jù)權(quán)利要求2所述的固態(tài)非易失性存儲器驅(qū)動器，進一步包括本地字線，其連接 到所述雙端存儲元件的各個第一端子處的各個子集，所述本地字線用于被多條字線之一激 活，其中，所述多條字線之一用于激活包括所述本地字線的多條本地字線，其分別連接到雙 端存儲元件的所述頁面的各個子集。
4. 根據(jù)權(quán)利要求3所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述多條本地字線之一 的激活促進寫入數(shù)據(jù)集到雙端存儲元件的所述頁面的各個子集之一，以及重寫該處的數(shù)據(jù) 集。
5. 根據(jù)權(quán)利要求1所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述存儲控制器用于在 不擦除存儲所述數(shù)據(jù)集的物理地址位置的情況下重寫數(shù)據(jù)集，從而為所述計算設(shè)備提供等 于1的寫放大。
6. 根據(jù)權(quán)利要求1所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述子集包括8個或更少 的雙〗而存儲兀件。
7. 根據(jù)權(quán)利要求1所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述子集包括單個雙端 存儲兀件。
8. 根據(jù)權(quán)利要求1所述的固態(tài)非易失性存儲器驅(qū)動器，進一步包括： 輸入輸出接口集； 本地字線集，其至少部分被所述多條字線之一控制；以及 復(fù)用組件，其用于結(jié)合存儲操作選擇性地將雙端存儲元件組中的各個雙端存儲元件與 所述輸入輸出接口集中的各個輸入輸出接口連接。
9. 根據(jù)權(quán)利要求8所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述雙端存儲元件組包 括至少兩個雙端存儲元件，其分別連接到多條本地字線中不同的字線。
10. 根據(jù)權(quán)利要求9所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述復(fù)用組件結(jié)合存儲 操作將連接到所述多條本地字線中第一條的所述組中的第一雙端存儲元件連接到所述輸 入輸出接口集中的第一個，并將連接到所述多條本地字線中第二條的所述組中的第二雙端 存儲元件連接到所述輸入輸出接口集中的第二個。
11. 根據(jù)權(quán)利要求8所述的固態(tài)非易失性存儲器驅(qū)動器，其中， 所述存儲控制器用于從本地字線集的各個子集上的一個雙端存儲單元中選擇所述雙 端存儲單元組中的各個雙端存儲單元；以及 所述復(fù)用組件促進所述組的雙端存儲單元的互聯(lián)，所述組的雙端存儲單元包括所述本 地字線集中每條單獨本地字線上的一個雙端存儲單元。
12. 根據(jù)權(quán)利要求8所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述復(fù)用組件促進所述 組的雙端存儲單元中的一個與輸入輸出接口集中的一個的互聯(lián)，并同時將所述組中的其余 的雙端存儲單元與所述輸入輸出接口集斷開或抑制。
13. 根據(jù)權(quán)利要求12所述的固態(tài)非易失性存儲器驅(qū)動器，其中，所述存儲控制器進一 步用于對所述組的雙端存儲單元中的所述一個雙端存儲單元進行寫入或重寫，而不寫入或 重寫所述組中的剩余雙端存儲單元。
14. 一種用于制造雙端存儲器陣列的方法，包括 在基底上創(chuàng)建多個雙端存儲單元，所述多個雙端存儲單元以關(guān)于字線和位線的陣列排 列； 將本地字線集中的各個本地字線連接到所述字線的單個字線上的各個雙端存儲單元 組； 提供輸入輸出接口集，用于同時為多條位線或多條字線供電；以及 提供存儲控制器，用于促進等于或少于單個雙端存儲單元組的多個雙端存儲單元的直 接重寫。
15. 根據(jù)權(quán)利要求14所述的方法，進一步包括在NAND或NOR存儲接口或架構(gòu)中排列多 個雙端存儲單元、字線以及位線。
16. 根據(jù)權(quán)利要求14所述的方法，進一步包括提供多路解碼器，用于選擇性地將位線 或字線子集與輸入輸出接口子集連接或斷開。
17. 根據(jù)權(quán)利要求16所述的方法，進一步包括將所述多路解碼器配置為促進單條位線 與輸入輸出接口集中的單個輸入輸出接口的選擇性互聯(lián)，以促進對多個雙端存儲單元中不 超過一個的寫入或重寫。
18. 根據(jù)權(quán)利要求16所述的方法，進一步包括： 將所述多路解碼器配置為促進多條位線與所述輸入輸出接口集的對應(yīng)子集的選擇性 互聯(lián)，所述多條位線包括從所述陣列的多個位線子集的各個位線子集中選擇的一條位線； 以及 將所述存儲控制器配置為同時在多個位線的各個位線處同時讀、寫、擦除或重寫至少 一個雙端存儲單元。
19. 一種方法，包括： 基于非易失性固態(tài)存儲器接收將編程到邏輯NAND或邏輯NOR的存儲器塊子集的數(shù)據(jù) 集； 將所述存儲器塊子集的編程路徑與寫接口集中的各個寫接口互聯(lián)； 將所述數(shù)據(jù)集寫入所述存儲器塊子集； 接收8位或更少位的第二數(shù)據(jù)集以及要重寫所述第二數(shù)據(jù)集的所述存儲器塊子集的 對應(yīng)數(shù)量的存儲單元；以及 用小于2的寫放大將所述8位或更少位重寫到對應(yīng)數(shù)量的存儲單元，同時維持寫入所 述存儲器塊子集的其它存儲單元的數(shù)據(jù)集的子集。
20. 根據(jù)權(quán)利要求19所述的方法，其中，將8位或更少位重寫進一步包括： 將與各個對應(yīng)數(shù)量存儲單元相關(guān)聯(lián)、并位于所述存儲器塊的不同子塊內(nèi)的位線與所述 輸入輸出接口子集中的各個輸入輸出接口互聯(lián)； 將順極性編程電壓施加到要由第二數(shù)據(jù)集編程為邏輯1的8位或更少位之一相連的各 條位線上； 將反極性擦除電壓施加到要由第二數(shù)據(jù)集編程為邏輯0的8位或更少位之一相連的各 條位線上。
【文檔編號】G11C8/14GK104050998SQ201410096590
【公開日】2014年9月17日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】H·納扎里安, S·T·阮 申請人:科洛斯巴股份有限公司