非易失性存儲(chǔ)器裝置及其數(shù)據(jù)驗(yàn)證方法
【專利摘要】本發(fā)明提供一種非易失性存儲(chǔ)器裝置及其數(shù)據(jù)驗(yàn)證方法。所述非易失性存儲(chǔ)器裝置包含多個(gè)存儲(chǔ)器單元、頁面緩沖器、寫入電路、感測(cè)放大器以及感測(cè)與比較電路。所述頁面緩沖器存儲(chǔ)多個(gè)經(jīng)緩沖數(shù)據(jù)且根據(jù)所述多個(gè)經(jīng)緩沖數(shù)據(jù)對(duì)所述多個(gè)存儲(chǔ)器單元編程。所述寫入電路接收編程數(shù)據(jù)或重寫入數(shù)據(jù)且將所述編程數(shù)據(jù)或所述重寫入數(shù)據(jù)寫入到所述頁面緩沖器。所述感測(cè)放大器感測(cè)從所述存儲(chǔ)器單元讀取的數(shù)據(jù)以用于產(chǎn)生讀出數(shù)據(jù)。所述感測(cè)與比較電路讀取所述經(jīng)緩沖數(shù)據(jù)，且比較所述讀出數(shù)據(jù)與比較的經(jīng)緩沖數(shù)據(jù)以產(chǎn)生重寫入數(shù)據(jù)。所述感測(cè)與比較電路根據(jù)比較結(jié)果確定所述重寫入數(shù)據(jù)為所述經(jīng)緩沖數(shù)據(jù)或是抑制數(shù)據(jù)。
【專利說明】非易失性存儲(chǔ)器裝置及其數(shù)據(jù)驗(yàn)證方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上涉及非易失性存儲(chǔ)器裝置，且更明確地說涉及用于非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法。

【背景技術(shù)】
[0002]目前隨著科學(xué)與技術(shù)的快速發(fā)展，非易失性存儲(chǔ)器廣泛用于電子裝置中。非易失性存儲(chǔ)器(例如，快閃存儲(chǔ)器)用以存儲(chǔ)電子裝置的信息，且非易失性存儲(chǔ)器的準(zhǔn)確性對(duì)于電子裝置來說是重要的。
[0003]如今，多脈沖方法以及多電平方法可用以對(duì)非易失性存儲(chǔ)器的存儲(chǔ)器單元編程。通過使用多脈沖方法以及多電平方法來對(duì)非易失性存儲(chǔ)器編程，可改進(jìn)非易失性存儲(chǔ)器的存儲(chǔ)器單元的耐久性。因此，對(duì)非易失性存儲(chǔ)器的數(shù)據(jù)編程操作的驗(yàn)證是必要的。驗(yàn)證動(dòng)作通過抑制被驗(yàn)證為通過的存儲(chǔ)器單元來增強(qiáng)存儲(chǔ)器單元的存取循環(huán)。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供非易失性存儲(chǔ)器裝置及其數(shù)據(jù)驗(yàn)證方法，用于提高非易失性存儲(chǔ)器裝置中的數(shù)據(jù)的準(zhǔn)確性。
[0005]所述非易失性存儲(chǔ)器裝置包含多個(gè)存儲(chǔ)器單元、頁面緩沖器、感測(cè)放大器、寫入電路以及感測(cè)與比較電路。所述頁面緩沖器耦接到所述存儲(chǔ)器單元。所述頁面緩沖器存儲(chǔ)多個(gè)經(jīng)緩沖數(shù)據(jù)且根據(jù)所述多個(gè)經(jīng)緩沖數(shù)據(jù)對(duì)所述多個(gè)存儲(chǔ)器單元編程。耦接到所述頁面緩沖器的所述寫入電路接收編程數(shù)據(jù)或重寫入數(shù)據(jù)且將所述編程數(shù)據(jù)或所述重寫入數(shù)據(jù)寫入到所述頁面緩沖器。所述感測(cè)與比較電路耦接到所述頁面緩沖器以及所述寫入電路。所述感測(cè)與比較電路讀取來自所述存儲(chǔ)器單元的讀出數(shù)據(jù)以及所述經(jīng)緩沖數(shù)據(jù)。所述感測(cè)放大器感測(cè)從所述存儲(chǔ)器單元讀取的數(shù)據(jù)以用于產(chǎn)生所述讀出數(shù)據(jù)。所述感測(cè)與比較電路比較所述讀出數(shù)據(jù)與所述經(jīng)緩沖數(shù)據(jù)以產(chǎn)生比較結(jié)果。所述感測(cè)與比較電路根據(jù)所述比較結(jié)果確定所述重寫入數(shù)據(jù)為所述編程經(jīng)緩沖數(shù)據(jù)或是抑制數(shù)據(jù)。
[0006]用于非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法包含:通過感測(cè)與比較電路從多個(gè)存儲(chǔ)器單元讀取讀出數(shù)據(jù)且從頁面緩沖器讀取經(jīng)緩沖數(shù)據(jù)；通過所述感測(cè)與比較電路比較所述讀出數(shù)據(jù)與經(jīng)緩沖數(shù)據(jù)以產(chǎn)生重寫入數(shù)據(jù)；根據(jù)所述讀出數(shù)據(jù)與所述經(jīng)緩沖數(shù)據(jù)確定重寫入數(shù)據(jù)為所述經(jīng)緩沖數(shù)據(jù)或是抑制數(shù)據(jù)；通過寫入電路接收所述重寫入數(shù)據(jù)且將所述重寫入數(shù)據(jù)寫入到所述頁面緩沖器以用于產(chǎn)生所述經(jīng)緩沖數(shù)據(jù)；以及將所述經(jīng)緩沖數(shù)據(jù)編程到所述存儲(chǔ)器單元。
[0007]因此，本發(fā)明提供用于比較讀出數(shù)據(jù)與經(jīng)緩沖數(shù)據(jù)的感測(cè)與比較電路，且所述感測(cè)與比較電路根據(jù)比較結(jié)果而產(chǎn)生重寫入數(shù)據(jù)。寫入電路將由一個(gè)或一個(gè)以上重寫入數(shù)據(jù)形成的經(jīng)緩沖數(shù)據(jù)編程到存儲(chǔ)器單元一次或一次以上直到所有經(jīng)緩沖數(shù)據(jù)都是抑制數(shù)據(jù)為止。也就是說，編程數(shù)據(jù)可正確地寫入到存儲(chǔ)器單元，且非易失性存儲(chǔ)器的高準(zhǔn)確性得以獲得。
[0008]應(yīng)理解，以上一般描述和以下詳細(xì)描述都是示范性的，且希望提供對(duì)如所主張的本發(fā)明的進(jìn)一步解釋。

【專利附圖】

【附圖說明】
[0009]包含附圖以提供對(duì)本發(fā)明的進(jìn)一步理解，且附圖并入本說明書中并構(gòu)成本說明書的一部分。所述圖式說明本發(fā)明的實(shí)施例，且與描述一起用以解釋本發(fā)明的原理。
[0010]圖1為根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器裝置的框圖。
[0011]圖2為根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元以及頁面緩沖器的框圖。
[0012]圖3為根據(jù)本發(fā)明的實(shí)施例的頁面緩沖器的電路圖。
[0013]圖4為根據(jù)本發(fā)明的實(shí)施例的頁面緩沖器的另一電路圖。
[0014]圖5為根據(jù)本發(fā)明的實(shí)施例的感測(cè)與比較電路的電路圖。
[0015]圖6為根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法的流程圖。
[0016][主要元件標(biāo)號(hào)說明]
[0017]100:非易失性存儲(chǔ)器裝置110:存儲(chǔ)器單元
[0018]111:部分存儲(chǔ)器單元 112:部分存儲(chǔ)器單元
[0019]113:部分存儲(chǔ)器單元 114:部分存儲(chǔ)器單元
[0020]120:頁面緩沖器121:子頁面緩沖器
[0021]122:子頁面緩沖器123:子頁面緩沖器
[0022]124:子頁面緩沖器130:寫入電路
[0023]140:感測(cè)與比較電路150:感測(cè)放大器
[0024]160:字線解碼器170:Y解碼器
[0025]300:頁面緩沖器310:三態(tài)反相器
[0026]400:頁面緩沖器410:三態(tài)反相器
[0027]500:感測(cè)與比較電路BL:傳輸線
[0028]DL:數(shù)據(jù)線ENBLAT:鎖存啟用信號(hào)
[0029]ENRDLAT:讀取經(jīng)緩沖數(shù)據(jù)信號(hào) ENWRDLAT:讀取-寫入鎖存信號(hào)
[0030]GND:第二參考電壓IE:輸入端
[0031]IN_LAT:經(jīng)緩沖數(shù)據(jù)INVl:第一反相器
[0032]INV2:反相器INV3:反相器
[0033]Ml:晶體管M2:晶體管
[0034]M3:晶體管M4:晶體管
[0035]M5:晶體管M6:晶體管
[0036]M51:晶體管M52:晶體管
[0037]M53:晶體管NANDl:與非門
[0038]OE:輸出端PDATA:編程數(shù)據(jù)
[0039]RffDATA:重寫入數(shù)據(jù)S610?S660:步驟
[0040]SAOUT:讀出數(shù)據(jù)TINV2:三態(tài)反相器
[0041]TRl:傳輸門TR2:傳輸門
[0042]VCC:第一參考電壓YDl:Y解碼信號(hào)
[0043]ZENBLAT:反相鎖存啟用信號(hào)ZWR:寫入鎖存信號(hào)
[0044]ZYDl:反相Y解碼信號(hào)

【具體實(shí)施方式】
[0045]現(xiàn)將詳細(xì)參考本發(fā)明的優(yōu)選實(shí)施例，其實(shí)例在附圖中得以說明。只要可能，相同參考數(shù)字在圖式和描述中用以指相同或相似部分。
[0046]請(qǐng)參看圖1，圖1為根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器裝置的框圖。非易失性存儲(chǔ)器裝置100包含多個(gè)存儲(chǔ)器單元110、頁面緩沖器120、寫入電路130、感測(cè)與比較電路140、感測(cè)放大器150、字線解碼器160以及Y解碼器170。頁面緩沖器120耦接到存儲(chǔ)器單元110。頁面緩沖器120存儲(chǔ)多個(gè)經(jīng)緩沖數(shù)據(jù)且根據(jù)所述多個(gè)經(jīng)緩沖數(shù)據(jù)對(duì)多個(gè)存儲(chǔ)器單元110編程。在圖1中，寫入電路130經(jīng)由Y解碼器170耦接到頁面緩沖器120，其中Y解碼器170耦接到頁面緩沖器120。寫入電路130接收編程數(shù)據(jù)PDATA或重寫入數(shù)據(jù)RWDATA且將編程數(shù)據(jù)PDATA或重寫入數(shù)據(jù)RWDATA寫入到頁面緩沖器120。耦接到Y(jié)解碼器170的感測(cè)放大器150感測(cè)從存儲(chǔ)器單元110讀取的數(shù)據(jù)以用于產(chǎn)生讀出數(shù)據(jù)。耦接到寫入電路130且經(jīng)由Y解碼器170耦接到頁面緩沖器120的感測(cè)與比較電路140可讀取所述讀出數(shù)據(jù)以及頁面緩沖器120中的經(jīng)緩沖數(shù)據(jù)。接著，從經(jīng)緩沖數(shù)據(jù)中的一者選擇比較的經(jīng)緩沖數(shù)據(jù)。感測(cè)與比較電路140進(jìn)一步比較所述讀出數(shù)據(jù)與所述比較的經(jīng)緩沖數(shù)據(jù)以產(chǎn)生比較結(jié)果。另外，通過感測(cè)與比較電路140根據(jù)所述比較結(jié)果來確定重寫入數(shù)據(jù)RWDATA。在所述實(shí)施例中，感測(cè)與比較電路140根據(jù)比較結(jié)果確定重寫入數(shù)據(jù)RWDATA為比較的經(jīng)緩沖數(shù)據(jù)或是抑制數(shù)據(jù)。
[0047]詳細(xì)地說，當(dāng)進(jìn)行驗(yàn)證操作時(shí)，感測(cè)與比較電路140從頁面緩沖器讀取經(jīng)緩沖數(shù)據(jù)且從存儲(chǔ)器單元110讀取讀出數(shù)據(jù)。舉例來說，經(jīng)緩沖數(shù)據(jù)可為16字節(jié)數(shù)據(jù)，且讀出數(shù)據(jù)可為16字節(jié)數(shù)據(jù)。首先，感測(cè)與比較電路140可選擇經(jīng)緩沖數(shù)據(jù)的第一字節(jié)作為比較的經(jīng)緩沖數(shù)據(jù)，且感測(cè)與比較電路140比較所述比較的經(jīng)緩沖數(shù)據(jù)與讀出數(shù)據(jù)的第一字節(jié)。如果讀出數(shù)據(jù)在編程狀態(tài)中為邏輯低，那么重寫入數(shù)據(jù)RWDATA對(duì)應(yīng)地為抑制數(shù)據(jù)。如果讀出數(shù)據(jù)在抹除狀態(tài)中為邏輯高，那么重寫入數(shù)據(jù)RWDATA的值不改變。第二，感測(cè)與比較電路140從存儲(chǔ)器單元110讀取另一讀出數(shù)據(jù)(字節(jié))，且選擇經(jīng)緩沖數(shù)據(jù)的第二字節(jié)作為比較的經(jīng)緩沖數(shù)據(jù)。感測(cè)與比較電路140比較讀出數(shù)據(jù)的第二字節(jié)與比較的經(jīng)緩沖數(shù)據(jù)以產(chǎn)生比較結(jié)果，且根據(jù)新的比較結(jié)果將重寫入數(shù)據(jù)RWDATA的第二字節(jié)設(shè)定為比較的經(jīng)緩沖數(shù)據(jù)或抑制數(shù)據(jù)。此外，感測(cè)與比較電路140依序從存儲(chǔ)器單元110讀取讀出數(shù)據(jù)直到比較了經(jīng)緩沖數(shù)據(jù)的所有字節(jié)為止。因此，具有16字節(jié)的重寫入數(shù)據(jù)RWDATA被產(chǎn)生。
[0048]寫入電路130從感測(cè)與比較電路140接收重寫入數(shù)據(jù)RWDATA，且寫入電路130將重寫入數(shù)據(jù)RWDATA傳送到頁面緩沖器120以成為新的經(jīng)緩沖數(shù)據(jù)。頁面緩沖器120將新的經(jīng)緩沖數(shù)據(jù)重新編程到存儲(chǔ)器單元110。其中，當(dāng)新的經(jīng)緩沖數(shù)據(jù)編程到存儲(chǔ)器單元110時(shí)，被設(shè)定為抑制數(shù)據(jù)的新的經(jīng)緩沖數(shù)據(jù)的每一字節(jié)未編程到存儲(chǔ)器單元，且未設(shè)定為抑制數(shù)據(jù)的新的經(jīng)緩沖數(shù)據(jù)的每一字節(jié)編程到存儲(chǔ)器單元。
[0049]另一方面，字線解碼器160耦接到存儲(chǔ)器單元110，且字線解碼器將多個(gè)經(jīng)解碼字線信號(hào)提供到存儲(chǔ)器單元110。感測(cè)放大器150耦接到Y(jié)解碼器170，且感測(cè)放大器150感測(cè)從存儲(chǔ)器單元110讀取的數(shù)據(jù)以用于產(chǎn)生讀出數(shù)據(jù)。Y解碼器170、字線解碼器160以及感測(cè)放大器150的電路結(jié)構(gòu)對(duì)于本領(lǐng)域技術(shù)人員來說為已知的，且此處不再進(jìn)行描述。
[0050]請(qǐng)參看圖2，圖2為根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元以及頁面緩沖器的框圖。在圖2中，存儲(chǔ)器單元110可劃分為多個(gè)部分存儲(chǔ)器單元111到114。頁面緩沖器121可由多個(gè)子頁面緩沖器121到124形成。在此實(shí)施例中，部分存儲(chǔ)器單元111到114分別對(duì)應(yīng)于子頁面緩沖器121到124。也就是說，舉例來說，當(dāng)存取部分存儲(chǔ)器單元111的數(shù)據(jù)時(shí)，子頁面緩沖器121用以提供經(jīng)緩沖數(shù)據(jù)以對(duì)部分存儲(chǔ)器單元111編程。
[0051]請(qǐng)參看圖3，圖3為根據(jù)本發(fā)明的實(shí)施例的頁面緩沖器的電路圖。在圖3中，頁面緩沖器300包含傳輸門TRl、第一反相器INVl以及三態(tài)反相器310。
[0052]三態(tài)反相器310具有輸入端IE以及輸出端0E，且三態(tài)反相器310由鎖存啟用信號(hào)ENBLAT以及反相鎖存啟用信號(hào)ZENBLAT控制。反相鎖存啟用信號(hào)ZENBLAT與鎖存啟用信號(hào)ENBLAT互補(bǔ)。三態(tài)反相器310包含晶體管Ml到M4。晶體管Ml的第一端接收第一參考電壓VCC，晶體管Ml的控制端接收反相鎖存啟用信號(hào)ZENBLAT，且晶體管Ml的第二端耦接到晶體管M2的第一端。晶體管M2的控制端為三態(tài)反相器310的輸入端IE且晶體管M2的第二端為三態(tài)反相器310的輸出端0E。晶體管M3的控制端耦接到晶體管M2的控制端，晶體管M3的第一端耦接到晶體管M2的第二端，且晶體管M3的第二端耦接到晶體管M4的第一端。晶體管M4的控制端接收鎖存啟用信號(hào)ENBLAT，且晶體管M4的第二端接收第二參考電壓GND。在圖3中，第一參考電壓VCC可為非易失性存儲(chǔ)器裝置的操作電壓，且第二參考電壓GND可為接地電壓。
[0053]傳輸門TRl耦接在非易失性存儲(chǔ)器裝置的寫入電路與三態(tài)反相器310的輸出端OE之間。傳輸門TRl由讀取-寫入鎖存信號(hào)ENWRDLAT以及寫入鎖存信號(hào)ZWR控制為接通或切斷。
[0054]關(guān)于頁面緩沖器300的操作，當(dāng)數(shù)據(jù)寫入到頁面緩沖器300時(shí)，傳輸門TRl根據(jù)寫入鎖存信號(hào)ZWR以及讀取-寫入鎖存信號(hào)ENWRDLAT接通，且傳輸線BL上的數(shù)據(jù)傳送到三態(tài)反相器310的輸出端0E。同時(shí)，晶體管Ml以及M4根據(jù)鎖存啟用信號(hào)ENBLAT切斷，且數(shù)據(jù)可易于寫入到三態(tài)反相器310的輸入端IE。在數(shù)據(jù)已寫入到三態(tài)反相器310的輸入端IE之后，傳輸門TRl可切斷且晶體管Ml以及M4可接通。數(shù)據(jù)可鎖存在頁面緩沖器300中以形成經(jīng)緩沖數(shù)據(jù)IN_LAT。
[0055]在進(jìn)行驗(yàn)證操作期間，傳輸線BL上的電壓電平可通過寫入電路拉到邏輯高。接著，傳輸門TRl通過將讀取-寫入鎖存信號(hào)ENWRDLAT設(shè)定為邏輯高而接通，且三態(tài)反相器的輸出根據(jù)經(jīng)緩沖數(shù)據(jù)IN_LAT通過傳輸門TRl來驅(qū)動(dòng)傳輸線BL，且傳輸線BL上的電壓電平根據(jù)經(jīng)緩沖數(shù)據(jù)IN_LAT而變化。詳細(xì)地說，如果經(jīng)緩沖數(shù)據(jù)IN_LAT處于邏輯高，那么傳輸線BL上的電壓電平保持邏輯高，且如果經(jīng)緩沖數(shù)據(jù)IN_LAT處于邏輯低，那么傳輸線BL上的電壓電平被拉到邏輯低。也就是說，經(jīng)緩沖數(shù)據(jù)IN_LAT得以從頁面緩沖器300讀出。
[0056]請(qǐng)參看圖4，圖4為根據(jù)本發(fā)明的實(shí)施例的頁面緩沖器的另一電路圖。在圖4中，頁面緩沖器400包含傳輸門TR1、第一反相器INVl以及三態(tài)反相器410。不同于三態(tài)反相器310，頁面緩沖器400的三態(tài)反相器410還包含晶體管M5以及M6。晶體管M5的第一端接收第一參考電壓VCC，晶體管M5的控制端接收Y解碼信號(hào)YDl，且晶體管M5的第二端耦接到晶體管Ml的第二端。晶體管M6的第二端接收第二參考電壓GND，晶體管M6的控制端接收反相Y解碼信號(hào)ZYD1，且晶體管M6的第一端耦接到晶體管M4的第一端。其中，Y解碼信號(hào)與反相Y解碼信號(hào)ZYDl互補(bǔ)。
[0057]請(qǐng)參看圖5，圖5為根據(jù)本發(fā)明的實(shí)施例的感測(cè)與比較電路的電路圖。感測(cè)與比較電路500包含晶體管M51到M53、傳輸門TR2、反相器INV2到INV3、三態(tài)反相器TINV2以及與非門NANDl。晶體管M51的第一端耦接到第一參考電壓VCC，晶體管M51的控制端耦接到數(shù)據(jù)線DL，且晶體管M51的第二端耦接到晶體管M52的第一端。晶體管M52的控制端耦接到數(shù)據(jù)線DL，且晶體管M52的第二端耦接到晶體管M53的第一端。晶體管M53的控制端接收讀取經(jīng)緩沖數(shù)據(jù)信號(hào)ENRDLAT，且晶體管M53的第二端接收第二參考電壓GND。晶體管M51的第二端耦接到傳輸門TR2的一端，且傳輸門TR2的另一端耦接到反相器INV2的輸入端。反相器INV2的輸入端還耦接到三態(tài)反相器TINV2的輸出端，且反相器INV2的輸出端耦接到三態(tài)反相器TINV2的輸入端以及反相器INV3的輸入端。此外，三態(tài)反相器TINV2由讀取經(jīng)緩沖數(shù)據(jù)信號(hào)ENRDLAT控制。與非門NANDl的兩個(gè)輸入端耦接到反相器INV3的輸出端以及用于接收讀出數(shù)據(jù)SAOUT的一端。與非門NANDl的輸出端產(chǎn)生重寫入數(shù)據(jù)RWDATA。數(shù)據(jù)線DL耦接到Y(jié)解碼器。
[0058]在感測(cè)與比較電路500的操作中，當(dāng)讀取經(jīng)緩沖數(shù)據(jù)信號(hào)ENRDLAT為邏輯高時(shí)，從數(shù)據(jù)線DL傳送的經(jīng)緩沖數(shù)據(jù)鎖存在由反相器INV2與三態(tài)反相器TINV2形成的鎖存器中。經(jīng)緩沖數(shù)據(jù)也與通過與非門NANDl來自存儲(chǔ)器單元的讀出數(shù)據(jù)SAOUT比較。重寫入數(shù)據(jù)RWDATA通過對(duì)反相經(jīng)緩沖數(shù)據(jù)以及讀出數(shù)據(jù)SAOUT進(jìn)行“與非”運(yùn)算而產(chǎn)生。
[0059]請(qǐng)參看圖6，圖6為根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法的流程圖。在步驟S610中，通過寫入電路以及頁面緩沖器將編程數(shù)據(jù)編程到非易失性存儲(chǔ)器的多個(gè)存儲(chǔ)器單元。在步驟S620中，通過感測(cè)放大器從存儲(chǔ)器單元讀取讀出數(shù)據(jù)，且在步驟S630中，從頁面緩沖器讀取經(jīng)緩沖數(shù)據(jù)。在步驟S640中，感測(cè)與比較電路比較所述讀出數(shù)據(jù)與所述經(jīng)緩沖數(shù)據(jù)以設(shè)定重寫入數(shù)據(jù)，且將所述重寫入數(shù)據(jù)寫回到頁面緩沖器以替換經(jīng)緩沖數(shù)據(jù)。此處請(qǐng)注意，感測(cè)與比較電路可一次一個(gè)字節(jié)地讀取經(jīng)緩沖數(shù)據(jù)以比較讀出數(shù)據(jù)的一個(gè)字節(jié)數(shù)據(jù)。如此，可重復(fù)地執(zhí)行步驟S620、S630以及S640直到比較了經(jīng)緩沖數(shù)據(jù)的所有字節(jié)為止。如果所有重寫入數(shù)據(jù)為抑制數(shù)據(jù)，那么數(shù)據(jù)驗(yàn)證的流程完成。
[0060]總體來說，本發(fā)明提供用于讀取經(jīng)緩沖數(shù)據(jù)的感測(cè)與比較電路，且所述感測(cè)與比較電路比較讀出數(shù)據(jù)與經(jīng)緩沖數(shù)據(jù)以產(chǎn)生重寫入數(shù)據(jù)。通過將重寫入數(shù)據(jù)設(shè)定為抑制數(shù)據(jù)或讀出數(shù)據(jù)，被正確地編程的存儲(chǔ)器單元可避免再次被抑制數(shù)據(jù)編程。不正確地編程的存儲(chǔ)器單元可被再次編程。非易失性存儲(chǔ)器的存儲(chǔ)器單元的耐久性以及準(zhǔn)確性可得到改進(jìn)。[0061 ] 本領(lǐng)域技術(shù)人員將明白，可在不脫離本發(fā)明的范圍或精神的情況下對(duì)本發(fā)明的結(jié)構(gòu)作各種修改和變化。鑒于以上內(nèi)容，希望本發(fā)明涵蓋本發(fā)明的修改和變化，只要所述修改和變化落入所附權(quán)利要求書和其等效物的范圍內(nèi)。
【權(quán)利要求】
1.一種非易失性存儲(chǔ)器裝置，包括: 多個(gè)存儲(chǔ)器單元； 頁面緩沖器，耦接到所述存儲(chǔ)器單元，存儲(chǔ)多個(gè)經(jīng)緩沖數(shù)據(jù)且根據(jù)所述多個(gè)經(jīng)緩沖數(shù)據(jù)對(duì)所述多個(gè)存儲(chǔ)器單元編程； 感測(cè)放大器，感測(cè)從所述存儲(chǔ)器單元讀取的數(shù)據(jù)以用于產(chǎn)生讀出數(shù)據(jù)； 寫入電路，耦接到所述頁面緩沖器，接收編程數(shù)據(jù)或重寫入數(shù)據(jù)且將所述編程數(shù)據(jù)或所述重寫入數(shù)據(jù)寫入到所述頁面緩沖器以成為所述經(jīng)緩沖數(shù)據(jù)中的一者；以及 感測(cè)與比較電路，耦接到所述頁面緩沖器以及所述寫入電路，讀取所述經(jīng)緩沖數(shù)據(jù)，且比較所述讀出數(shù)據(jù)與所述經(jīng)緩沖數(shù)據(jù)以產(chǎn)生比較結(jié)果，其中，所述感測(cè)與比較電路根據(jù)所述比較結(jié)果確定所述重寫入數(shù)據(jù)為所述編程數(shù)據(jù)或是抑制數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器裝置，其中所述存儲(chǔ)器單元包括多個(gè)部分存儲(chǔ)器單元，且所述頁面緩沖器包括多個(gè)子頁面緩沖器，所述部分存儲(chǔ)器單元分別對(duì)應(yīng)于所述子頁面緩沖器。
3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器裝置，其中所述頁面緩沖器包括: 三態(tài)反相器，具有輸入端以及輸出端，所述三態(tài)反相器由鎖存啟用信號(hào)控制； 反相器，具有輸入端以及輸出端，所述反相器的所述輸入端耦接到所述三態(tài)反相器的所述輸出端，所述反相器的所述輸出端耦接到所述三態(tài)反相器的所述輸入端；以及 傳輸門，耦接在所述寫入電路與所述三態(tài)反相器的所述輸出端之間，所述傳輸門由讀取-寫入鎖存信號(hào)以及寫入鎖存信號(hào)控制為接通或切斷。
4.根據(jù)權(quán)利要求3所述的非易失性存儲(chǔ)器裝置，其中所述三態(tài)反相器包括: 第一晶體管，具有第一端、第二端以及控制端，所述第一晶體管的所述第一端接收第一參考電壓，所述第一晶體管的所述控制端接收反相鎖存啟用信號(hào)； 第二晶體管，具有第一端、第二端以及控制端，所述第二晶體管的所述第一端耦接到所述第一晶體管的所述第二端，所述第二晶體管的所述控制端為所述三態(tài)反相器的所述輸入端，所述第二晶體管的所述第二端為所述三態(tài)反相器的所述輸出端； 第三晶體管，具有第一端、第二端以及控制端，所述第三晶體管的所述第一端耦接到所述第二晶體管的所述第二端，所述第三晶體管的所述控制端耦接到所述第二晶體管的所述控制端；以及 第四晶體管，具有第一端、第二端以及控制端，所述第四晶體管的所述第一端耦接到所述第三晶體管的所述第二端，所述第四晶體管的所述第二端耦接到第二參考電壓，且所述第四晶體管的所述控制端接收所述鎖存啟用信號(hào)。
5.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器裝置，其中所述三態(tài)反相器還包括: 第五晶體管，具有第一端、第二端以及控制端，所述第五晶體管的所述第一端耦接到所述第一參考電壓，所述第五晶體管的所述第二端耦接到所述第一晶體管的所述第二端，且所述第五晶體管的所述控制端接收Y解碼信號(hào)；以及 第六晶體管，具有第一端、第二端以及控制端，所述第六晶體管的所述第二端耦接到所述第二參考電壓，所述第六晶體管的所述第一端耦接到所述第四晶體管的所述第一端，且所述第六晶體管的所述控制端接收反相Y解碼信號(hào)。
6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器裝置，其中所述感測(cè)與比較電路包括: 第一晶體管，具有第一端、第二端以及控制端，所述第一晶體管的所述第一端接收第一參考電壓，所述第一晶體管的控制端接收所述經(jīng)緩沖數(shù)據(jù)； 第二晶體管，具有第一端、第二端以及控制端，所述第二晶體管的所述第一端耦接到所述第一晶體管的所述第二端，所述第二晶體管的所述控制端接收所述經(jīng)緩沖數(shù)據(jù)； 第三晶體管，具有第一端、第二端以及控制端，所述第三晶體管的所述第一端耦接到所述第二晶體管的所述第二端，所述第三晶體管的所述控制端接收讀取經(jīng)緩沖數(shù)據(jù)信號(hào)，且所述第三晶體管的所述第二端耦接到第二參考電壓； 傳輸門，具有耦接到所述第一晶體管的所述第二端的第一端，所述傳輸門由所述讀取經(jīng)緩沖數(shù)據(jù)信號(hào)控制為接通或切斷； 第一反相器，具有耦接到所述傳輸門的第二端的輸入端； 三態(tài)反相器，具有耦接到所述第一反相器的輸出端的輸入，所述三態(tài)反相器的輸出端耦接到所述第一反相器的所述輸入端，所述三態(tài)反相器由所述讀取經(jīng)緩沖數(shù)據(jù)信號(hào)控制；第二反相器，具有耦接到所述第一反相器的所述輸出端的輸入端；以及與非門，具有耦接到所述第二反相器的輸出端的第一輸入端，所述與非門的第二輸入端接收所述讀出數(shù)據(jù)，且所述與非門的輸出端產(chǎn)生所述重寫入數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器裝置，還包括: Y解碼器，耦接到所述頁面緩沖器； 字線解碼器，耦接到所述存儲(chǔ)器單元，所述字線解碼器將多個(gè)經(jīng)解碼字線信號(hào)提供到所述存儲(chǔ)器單元；以及 感測(cè)放大器，耦接到所述Y解碼器，所述感測(cè)放大器感測(cè)從所述存儲(chǔ)器單元讀取的數(shù)據(jù)以用于產(chǎn)生所述讀出數(shù)據(jù)。
8.一種用于非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法，包括: 通過感測(cè)與比較電路從多個(gè)存儲(chǔ)器單元讀取讀出數(shù)據(jù)且從頁面緩沖器讀取經(jīng)緩沖數(shù)據(jù)； 通過所述感測(cè)與比較電路比較所述讀出數(shù)據(jù)與經(jīng)緩沖數(shù)據(jù)以產(chǎn)生重寫入數(shù)據(jù)； 根據(jù)所述讀出數(shù)據(jù)與所述經(jīng)緩沖數(shù)據(jù)確定重寫入數(shù)據(jù)為所述經(jīng)緩沖數(shù)據(jù)或是抑制數(shù)據(jù)； 通過寫入電路接收所述重寫入數(shù)據(jù)且將所述重寫入數(shù)據(jù)寫入到所述頁面緩沖器以用于產(chǎn)生所述經(jīng)緩沖數(shù)據(jù)；以及 將所述經(jīng)緩沖數(shù)據(jù)編程到所述存儲(chǔ)器單元。
9.根據(jù)權(quán)利要求8所述的用于非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法，其中在所述通過所述感測(cè)與比較電路從所述存儲(chǔ)器單元讀取所述讀出數(shù)據(jù)且從所述頁面緩沖器讀取經(jīng)緩沖數(shù)據(jù)的步驟之前，所述數(shù)據(jù)驗(yàn)證方法還包括: 通過所述寫入電路接收編程數(shù)據(jù)且將所述編程數(shù)據(jù)寫入到所述頁面緩沖器。
10.根據(jù)權(quán)利要求8所述的用于非易失性存儲(chǔ)器裝置的數(shù)據(jù)驗(yàn)證方法，其中所述通過所述感測(cè)與比較電路根據(jù)比較結(jié)果確定所述重寫入數(shù)據(jù)為所述經(jīng)緩沖數(shù)據(jù)或是所述抑制數(shù)據(jù)的步驟包括: 當(dāng)所述讀出數(shù)據(jù)在編程狀態(tài)中為邏輯低時(shí)，通過所述感測(cè)與比較電路將所述重寫入數(shù)據(jù)設(shè)定為所述抑制數(shù)據(jù)；以及 當(dāng)所述讀出數(shù)據(jù)以及所述經(jīng)緩沖數(shù)據(jù)在抹除狀態(tài)中為邏輯高時(shí)，通過所述感測(cè)與比較電路將所述重寫入數(shù)據(jù)設(shè)定為所述經(jīng)緩沖數(shù)據(jù)。
【文檔編號(hào)】G11C16/10GK104517644SQ201410125735
【公開日】2015年4月15日 申請(qǐng)日期:2014年3月31日 優(yōu)先權(quán)日:2013年10月8日
【發(fā)明者】林義瑯, 柏正豪 申請(qǐng)人:力旺電子股份有限公司