移位暫存器及其控制方法
【專利摘要】本發(fā)明提供一種移位暫存器及其控制方法，該移位暫存器具有第一開(kāi)關(guān)、上拉電路以及下拉電路。第一開(kāi)關(guān)接收第一時(shí)鐘脈沖信號(hào)。上拉電路用以開(kāi)啟第一開(kāi)關(guān)，以提升移位暫存器的輸出端的電位。上拉電路具有第二開(kāi)關(guān)及第一控制電路，而第一控制電路耦接于第一系統(tǒng)電壓端，以避免第一控制電路的兩端的壓差過(guò)大。下拉電路用以在第一開(kāi)關(guān)關(guān)閉時(shí)下拉移位暫存器的輸出端的電位，并另用以當(dāng)移位暫存器的輸出端的電位被提升時(shí)，控制耦接于暫存器的輸出端及第二系統(tǒng)電壓端之間的開(kāi)關(guān)的控制端維持在低電位，以避免產(chǎn)生此開(kāi)關(guān)的直流路徑。通過(guò)本發(fā)明的移位暫存器，可避免功耗的浪費(fèi)，而具有節(jié)能的功效。
【專利說(shuō)明】移位暫存器及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種移位暫存器及其控制方法，特別涉及一種低功耗的移位暫存器及其控制方法。
【背景技術(shù)】
[0002]一般而言，顯示面板包含有多個(gè)像素、柵極驅(qū)動(dòng)電路以及源極驅(qū)動(dòng)電路。源極驅(qū)動(dòng)電路是用以寫(xiě)入數(shù)據(jù)信號(hào)至被開(kāi)啟的像素。柵極驅(qū)動(dòng)電路包含多級(jí)移位暫存器，用來(lái)提供多個(gè)柵極信號(hào)，以控制像素的開(kāi)啟與關(guān)閉。然而，現(xiàn)有技術(shù)中的移位暫存器因同時(shí)采用P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PM0SFET)及N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOSFET)，而使得晶體管數(shù)目過(guò)多，并造成布局面積過(guò)大，而不利于實(shí)現(xiàn)窄邊框顯示面板的設(shè)計(jì)。
【發(fā)明內(nèi)容】

[0003]為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明的一實(shí)施例提供一種移位暫存器。上述的移位暫存器包含第一輸入端、第二輸入端、第一開(kāi)關(guān)、上拉電路以及下拉電路。第一開(kāi)關(guān)的第一端接收第一時(shí)鐘脈沖信號(hào)，第一開(kāi)關(guān)的第二端耦接于移位暫存器的輸出端，而第一開(kāi)關(guān)的控制端耦接于第一節(jié)點(diǎn)。上拉電路包含第二開(kāi)關(guān)及第一控制電路。第二開(kāi)關(guān)的第一端耦接于第一系統(tǒng)電壓端，而第二開(kāi)關(guān)的控制端耦接于第一輸入端。第一控制電路用以依據(jù)第一系統(tǒng)電壓端的電位，控制第二開(kāi)關(guān)的第二端與第一節(jié)點(diǎn)之間的電性連接。下拉電路包含第三開(kāi)關(guān)、第二控制電路、第三控制電路、第四開(kāi)關(guān)、第五開(kāi)關(guān)、第六開(kāi)關(guān)及第七開(kāi)關(guān)。第三開(kāi)關(guān)的第一端耦接于第一節(jié)點(diǎn)，第三開(kāi)關(guān)的第二端耦接于移位暫存器的輸出端，而第三開(kāi)關(guān)的控制端耦接于第二節(jié)點(diǎn)。第二控制電路用以依據(jù)第一時(shí)鐘脈沖信號(hào)，控制第一系統(tǒng)電壓端與第三節(jié)點(diǎn)之間的電性連接，并依據(jù)第二時(shí)鐘脈沖信號(hào)，控制第一系統(tǒng)電壓端與第四節(jié)點(diǎn)之間的電性連接。第三控制電路用以依據(jù)第一輸入端的電位，控制第二系統(tǒng)電壓端與第二節(jié)點(diǎn)之間的電性連接以及第二系統(tǒng)電壓端與第三節(jié)點(diǎn)之間的電性連接。第四開(kāi)關(guān)的第一端耦接于第四節(jié)點(diǎn)，第四開(kāi)關(guān)的第二端耦接于第二節(jié)點(diǎn)，而第四開(kāi)關(guān)的控制端耦接于第三節(jié)點(diǎn)。第五開(kāi)關(guān)的第一端耦接于第四節(jié)點(diǎn)，第五開(kāi)關(guān)的第二端耦接于第二系統(tǒng)電壓端，而第五開(kāi)關(guān)的控制端耦接于輸出端。第六開(kāi)關(guān)的第一端耦接于輸出端，第六開(kāi)關(guān)的第二端耦接于第二系統(tǒng)電壓端，而第六開(kāi)關(guān)的控制端耦接于第二節(jié)點(diǎn)。第七開(kāi)關(guān)的第一端耦接于移位暫存器的輸出端，第七開(kāi)關(guān)的第二端耦接于第二系統(tǒng)電壓端，而第七開(kāi)關(guān)的控制端耦接于第二輸入端。
[0004]本發(fā)明的一實(shí)施例提供一種控制方法，用以上述的移位暫存器。上述的控制方法包含當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)為高電位時(shí)，使第二時(shí)鐘脈沖信號(hào)為低電位；以及當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)為高電位時(shí)，使第一時(shí)鐘脈沖信號(hào)為低電位。
[0005]通過(guò)本發(fā)明實(shí)施例的移位暫存器，可避免功耗的浪費(fèi)，而具有節(jié)能的功效。再者，本發(fā)明實(shí)施例的移位暫存器的各開(kāi)關(guān)可都采用同一類型的晶體管(如NMOSFET)，故可以使用較少的光掩模制造本發(fā)明實(shí)施例的移位暫存器，而使移位暫存器的制造工藝得以簡(jiǎn)化。此外，由于移位暫存器采用精簡(jiǎn)的設(shè)計(jì)，而具有較少的晶體管數(shù)目，故可降低制造成本，并適合用于窄邊框的面板設(shè)計(jì)。
【專利附圖】

【附圖說(shuō)明】
[0006]圖1為本發(fā)明一實(shí)施例的移位暫存器的電路圖。
[0007]圖2為圖1移位暫存器的時(shí)序圖。
[0008]圖3為本發(fā)明另一實(shí)施例的移位暫存器的電路圖。
[0009]圖4為圖3移位暫存器的時(shí)序圖。
[0010]圖5為本發(fā)明再一實(shí)施例的移位暫存器的電路圖。
[0011]圖6為圖5移位暫存器的時(shí)序圖。
[0012]圖7為本發(fā)明移位暫存器的第一控制電路的另一電路圖。
[0013]其中，附圖標(biāo)記說(shuō)明如下:
[0014]100,300,500 移位暫存器
[0015]110、510上拉電路
[0016]120、320、520 下拉電路
[0017]150雙向選擇電路
[0018]512,712第一控制電路
[0019]520下拉電路`
[0020]530第二控制電路
[0021]540第三控制電路
[0022]A至E節(jié)點(diǎn)
[0023]D2U第二選擇信號(hào)
[0024]INl第一輸入端
[0025]IN2第二輸入端
[0026]Ql 至 Q16開(kāi)關(guān)
[0027]SRn輸出端
[0028]SRn_i前一級(jí)移位暫存器的輸出端
[0029]SRn+1下一級(jí)移位暫存器的輸出端
[0030]Ta至TinT1至T7 時(shí)間點(diǎn)
[0031]U2D第一選擇信號(hào)
[0032]VDD第一系統(tǒng)電壓端
[0033]VSS第二系統(tǒng)電壓端
[0034]XCK第一時(shí)鐘脈沖信號(hào)
【具體實(shí)施方式】
[0035]請(qǐng)參考圖1及圖2，圖1為本發(fā)明一實(shí)施例的移位暫存器100的電路圖，
[0036]而圖2為圖1移位暫存器100的時(shí)序圖。移位暫存器100可用于顯示面板的柵極驅(qū)動(dòng)器，而柵極驅(qū)動(dòng)電路可包含多級(jí)的移位暫存器100，用來(lái)提供多個(gè)柵極信號(hào)以控制顯示面板的像素的開(kāi)啟與關(guān)閉。移位暫存器100具有開(kāi)關(guān)Q1、上拉電路110、下拉電路120及雙向選擇電路150。上拉電路110用以依據(jù)第一輸入端INl的電位,控制開(kāi)關(guān)Ql的開(kāi)啟和關(guān)閉，進(jìn)而將移位暫存器100的輸出端SRn的電位由低電位上拉至高電位。下拉電路120則用以當(dāng)開(kāi)關(guān)Ql關(guān)閉時(shí)，將移位暫存器100的輸出端SRn的電位由高電位下拉至低電位。
[0037]雙向選擇電路150則用以依據(jù)第一選擇信號(hào)U2D及第二選擇信號(hào)D2U，將前一級(jí)移位暫存器的輸出端SIV1及下一級(jí)移位暫存器的輸出端SRN+1選擇性地耦接至移位暫存器100的第一輸入端INl及第二輸入端IN2。其中，當(dāng)?shù)谝贿x擇信號(hào)U2D為第一電位(例如:高電位)且第二選擇信號(hào)D2U為第二電位(例如:低電位)時(shí)，雙向選擇電路150將輸出端SRn^1耦接至第一輸入端IN1，并將輸出端SRn+1耦接至第二輸入端IN2。當(dāng)?shù)谝贿x擇信號(hào)U2D為第二電位且第二選擇信號(hào)D2U為第一電位時(shí),雙向選擇電路150將輸出端SRim f禹接至第二輸入端IN2，并將輸出端SRn+1耦接至第一輸入端INl。
[0038]在本發(fā)明一實(shí)施例中，雙向選擇電路150可包含開(kāi)關(guān)Q13至Q16，其中開(kāi)關(guān)Q13用以控制前一級(jí)移位暫存器的輸出端SIV1與第二輸入端IN2之間的電性連接，開(kāi)關(guān)Q 14用以控制前一級(jí)移位暫存器的輸出端SRim與第一輸入端INl之間的電性連接,開(kāi)關(guān)Q15用以控制下一級(jí)移位暫存器的輸出端SRn+1與第一輸入端INl之間的電性連接，而開(kāi)關(guān)Q16用以控制下一級(jí)移位暫存器的輸出端SRn+1與第二輸入端IN2之間的電性連接。開(kāi)關(guān)Q13和Q15受控于第二選擇信號(hào)D2U，而開(kāi)關(guān)Q14和Q16受控于第一選擇信號(hào)U2D。當(dāng)開(kāi)關(guān)Q13及開(kāi)關(guān)Q15開(kāi)啟時(shí)，開(kāi)關(guān)Q14及開(kāi)關(guān)Q16關(guān)閉；當(dāng)開(kāi)關(guān)Q14及開(kāi)關(guān)Q16開(kāi)啟時(shí)，開(kāi)關(guān)Q13及開(kāi)關(guān)Q15關(guān)閉。
[0039]然而須了解地，雙向選擇電路150并非是移位暫存器100的必要元件，亦即移位暫存器100可在沒(méi)有雙向選擇電路150的情況下操作。例如:在本發(fā)明一實(shí)施例中，輸出端SRn^1直接地耦接至第一輸入端INl，而輸出端SRn+1直接地耦接至第二輸入端IN2。在本發(fā)明另一實(shí)施例中，輸出端SIV1直接地耦接至第二輸入端IN2，而輸出端SRn+1直接地耦接至第一輸入端INl。
[0040]圖2即繪示了當(dāng)?shù)赻一輸入端INl耦接至輸出端SRp1，而第二輸入端IN2耦接至輸出端SRn+1時(shí)，輸出端SIV1、SRn及SRn+1的電位、第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK的波形與時(shí)序。假設(shè)移位暫存器100的開(kāi)關(guān)Ql的第一端接收第一時(shí)鐘脈沖信號(hào)XCK，而前一級(jí)與下一級(jí)移位暫存器的開(kāi)關(guān)Ql的第一端接收第二時(shí)鐘脈沖信號(hào)CK，則在時(shí)間點(diǎn)Ta至Tb期間，因第一輸入端INl的電位為高電位且第二輸入端IN2的電位為低電位，故移位暫存器100中的開(kāi)關(guān)02、08、011及以2會(huì)被開(kāi)啟，且開(kāi)關(guān)07會(huì)被關(guān)閉。因此，節(jié)點(diǎn)A會(huì)因開(kāi)關(guān)Q2和Q8的開(kāi)啟而處于高電位，而節(jié)點(diǎn)B會(huì)因開(kāi)關(guān)Q12的開(kāi)啟而耦接于第二系統(tǒng)電壓端VSS并處于低電位。此外，開(kāi)關(guān)Ql因節(jié)點(diǎn)A處于高電位而被開(kāi)啟，開(kāi)關(guān)Q6及Q3因節(jié)點(diǎn)B處于低電位而被關(guān)閉，而開(kāi)關(guān)Q9和QlO因其控制端接耦接于第一系統(tǒng)電壓端VDD而被開(kāi)啟。當(dāng)開(kāi)關(guān)Q9和Qll都被開(kāi)啟時(shí)，因移位暫存器100的開(kāi)關(guān)Q9的寬長(zhǎng)比(width-to-lengthratio)遠(yuǎn)小于開(kāi)關(guān)Qll的寬長(zhǎng)比，而使得開(kāi)啟時(shí)的開(kāi)關(guān)Q9的等效電阻值遠(yuǎn)大于開(kāi)啟時(shí)的開(kāi)關(guān)Qll的等效電阻值，進(jìn)而使節(jié)點(diǎn)C處于低電位，故開(kāi)關(guān)Q4會(huì)因節(jié)點(diǎn)C處于低電位而被關(guān)閉。此外，因開(kāi)關(guān)Ql被開(kāi)啟，開(kāi)關(guān)Q3、Q6及Q7被關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK處于低電位，故輸出端SRn的電位在時(shí)間點(diǎn)Ta至Tb期間會(huì)處于低電位。
[0041]在時(shí)間點(diǎn)Tb至T。期間，因第一輸入端皿和第二輸入端IN2的電位皆為低電位，故開(kāi)關(guān)Q2、Q8、Q7、Q11及Q12會(huì)被關(guān)閉。此外，由于開(kāi)關(guān)Ql的寄生電容的偶合(coupling)效應(yīng)，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)XCK從低電位被提升至高電位時(shí)，節(jié)點(diǎn)A會(huì)從高電位被提升至更高的電位。再者，因節(jié)點(diǎn)A處于更高的電位，而使開(kāi)關(guān)Ql被開(kāi)啟，因而使得輸出端SRn的電位在時(shí)間點(diǎn)Tb會(huì)被上拉至高電位，進(jìn)而使得開(kāi)關(guān)Q5被開(kāi)啟。此外，因開(kāi)關(guān)Q9和QlO會(huì)被開(kāi)啟，而開(kāi)關(guān)Qll被關(guān)閉，而使得節(jié)點(diǎn)C處于高電位，并使開(kāi)關(guān)Q4被開(kāi)啟。因?yàn)榇藭r(shí)開(kāi)關(guān)Q5和QlO皆被開(kāi)啟，所以此時(shí)節(jié)點(diǎn)D的電位會(huì)由開(kāi)關(guān)QlO和Q5的阻值來(lái)分壓決定。因?yàn)殚_(kāi)關(guān)Q5的寬長(zhǎng)比遠(yuǎn)大于開(kāi)關(guān)QlO的寬長(zhǎng)比，而使得開(kāi)啟時(shí)的開(kāi)關(guān)Q5的等效電阻值遠(yuǎn)小于開(kāi)啟時(shí)的開(kāi)關(guān)QlO的等效電阻值，因此節(jié)點(diǎn)D的電位會(huì)近似于低電位。又因?yàn)殚_(kāi)關(guān)Q4為開(kāi)啟，所以節(jié)點(diǎn)B的電位會(huì)近似于節(jié)點(diǎn)D的電位，即為低電位。開(kāi)關(guān)Q3和Q6因節(jié)點(diǎn)B處于低電位而被關(guān)閉。因此輸出端SRn的電位在時(shí)間點(diǎn)Tb至Tc期間會(huì)維持在高電位。
[0042]在時(shí)間點(diǎn)T。開(kāi)始瞬間，因節(jié)點(diǎn)A的電位仍維持在上一個(gè)階段的狀態(tài)，即高電位的狀態(tài)，因此開(kāi)關(guān)Ql也仍保持在開(kāi)啟狀態(tài)。此時(shí)第一時(shí)鐘脈沖信號(hào)XCK由低電位轉(zhuǎn)變?yōu)楦唠娢?，使得輸出端SRn亦由高電位轉(zhuǎn)變?yōu)榈碗娢?且開(kāi)關(guān)Q5因?yàn)檩敵龆薙Rn處于低電位而被關(guān)閉。接著，在時(shí)間點(diǎn)Tc至Td期間，第一輸入端INl的電位為低電位且第二輸入端IN2的電位為高電位，故開(kāi)關(guān)Q2、Q8、Q11及Q12會(huì)被關(guān)閉，而開(kāi)關(guān)Q7會(huì)被開(kāi)啟。因開(kāi)關(guān)Q9和QlO會(huì)被開(kāi)啟，且開(kāi)關(guān)Qll被關(guān)閉，而使得節(jié)點(diǎn)C處于高電位，并使開(kāi)關(guān)Q4被開(kāi)啟。節(jié)點(diǎn)B則因開(kāi)關(guān)QlO及Q4的開(kāi)啟而處于高電位，且開(kāi)關(guān)Q3和Q6因節(jié)點(diǎn)B處于高電位而被開(kāi)啟。由于開(kāi)關(guān)Q3、Q6和Q7被開(kāi)啟，會(huì)使得節(jié)點(diǎn)A的電位由高電位轉(zhuǎn)變?yōu)榈碗娢?，因此開(kāi)關(guān)Ql會(huì)被關(guān)閉。此時(shí)由于開(kāi)關(guān)Q6、Q7為開(kāi)啟狀態(tài)且第二系統(tǒng)電壓端VSS為低電位，而使輸出端SRn的電位在時(shí)間點(diǎn)T。至Td期間仍然保持在低電位，且開(kāi)關(guān)Q5仍然保持在關(guān)閉狀態(tài)?？偟膩?lái)說(shuō)，在時(shí)間點(diǎn)Tc至Td期間，開(kāi)關(guān)Ql —開(kāi)始保持在上一階段的開(kāi)啟狀態(tài)，而輸出端SRn的電位因?yàn)榈谝粫r(shí)鐘脈沖信號(hào)XCK由高電位轉(zhuǎn)變?yōu)榈碗娢欢幌吕恋碗娢?，之后?jié)點(diǎn)A的電位由高電位轉(zhuǎn)變?yōu)榈碗娢?，?dǎo)致開(kāi)關(guān)Ql被關(guān)閉，開(kāi)關(guān)Ql關(guān)閉后，輸出端SRn的電位則由第二系統(tǒng)電壓端VSS來(lái)使其保持在低電位直到下一個(gè)圖框周期(Frame period)。
[0043]由于移位暫存器100的各開(kāi)關(guān)Ql至Q16可都采用N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOSFET)，故可使用較現(xiàn)有技術(shù)少兩個(gè)的光掩模來(lái)制造移位暫存器100，而簡(jiǎn)化移位暫存器100的制造工藝。詳言的，現(xiàn)有技術(shù)中的移位暫存器因同時(shí)采用PM0SFET及NMOSFET，故其所使用的光掩模數(shù)會(huì)較本發(fā)明的實(shí)施例單獨(dú)使用NMOSFET的移位暫存器100多兩個(gè)。
[0044]然而，盡管如此，移位暫存器100的設(shè)計(jì)還不夠完善。舉例來(lái)說(shuō)，在時(shí)間點(diǎn)Ta至Tb期間，因開(kāi)關(guān)Q9和Qll被開(kāi)啟，故會(huì)產(chǎn)生由第一系統(tǒng)電壓端VDD而經(jīng)過(guò)開(kāi)關(guān)Q9及Qll而至第二系統(tǒng)電壓端VSS的直流電源路徑(direct current path)。此外,在時(shí)間點(diǎn)Tb至Tc期間，因開(kāi)關(guān)QlO和Q5被開(kāi)啟，故會(huì)產(chǎn)生由第一系統(tǒng)電壓端VDD而經(jīng)過(guò)開(kāi)關(guān)QlO及Q5而至第二系統(tǒng)電壓端VSS的直流電源路徑。由于移位暫存器100會(huì)產(chǎn)生上述的直流電源路徑，而造成移位暫存器100多余的功耗浪費(fèi)。再者，第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK必須如圖2所示為非重疊(non-overlap)的信號(hào)，亦即第一時(shí)鐘脈沖信號(hào)XCK的上升邊緣(rising edge)在時(shí)序上必須與第二時(shí)鐘脈沖信號(hào)CK的下降邊緣(falling edge)對(duì)齊，且第一時(shí)鐘脈沖信號(hào)XCK的下降邊緣在時(shí)序上必須與第二時(shí)鐘脈沖信號(hào)CK的上升邊緣對(duì)齊。倘若第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK不是非重疊的信號(hào)，則第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK可能會(huì)同時(shí)為低電位。當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK同時(shí)為低電位，且輸出端SIV1及輸出端SRn+1都為低電位時(shí)，因開(kāi)關(guān)QlO和Q4被開(kāi)啟而使節(jié)點(diǎn)B處于高電位，而開(kāi)關(guān)Q6和Q3因節(jié)點(diǎn)B處于高電位而被開(kāi)啟。然而因第一時(shí)鐘脈沖信號(hào)XCK為低電位,而使得節(jié)點(diǎn)A的電位在輸出端SRn尚未被上拉至高電位之前就被下拉至低電位，而造成移位暫存器100作動(dòng)錯(cuò)誤。此外，如上所述，在時(shí)間點(diǎn)Tb至Tc期間，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)XCK從低電位被提升至高電位時(shí)，節(jié)點(diǎn)A會(huì)從高電位被提升至更高的電位。假設(shè)第一系統(tǒng)電壓端VDD所提供第一系統(tǒng)電壓為VGH，而第二系統(tǒng)電壓端VSS所提供第二系統(tǒng)電壓為VGL，且開(kāi)關(guān)Q2和Q8的臨界電壓為Vtn，其中VGH高于VGL，且VGL為負(fù)電位。如此，移位暫存器100的輸出端SRn的最高電位和最低電位則會(huì)分別為VGH和VGL,且節(jié)點(diǎn)A在時(shí)間點(diǎn)Tb至Tc期間的電位會(huì)被提升至(2VGH-VGL-2Vtn)，而使得開(kāi)關(guān)Q8的兩端會(huì)承受極大的(2VGH-2VGL-2Vtn)的壓差。若以開(kāi)關(guān)Q8是NMOSFET為例，則表示開(kāi)關(guān)Q8的漏極至源極的壓差會(huì)過(guò)大。
[0045]請(qǐng)參考圖3及圖4，圖3為本發(fā)明一實(shí)施例的移位暫存器300的電路圖，而圖4為圖3移位暫存器300的時(shí)序圖。移位暫存器300可用于顯示面板的柵極驅(qū)動(dòng)器，而柵極驅(qū)動(dòng)電路可包含多級(jí)的移位暫存器300，用來(lái)提供多個(gè)柵極信號(hào)以控制顯示面板的像素的開(kāi)啟與關(guān)閉。移位暫存器300具有開(kāi)關(guān)Ql、上拉電路110、下拉電路320及雙向選擇電路150。上拉電路110用以依據(jù)第一輸入端INl的電位，控制開(kāi)關(guān)Ql的開(kāi)啟和關(guān)閉，進(jìn)而將移位暫存器300的輸出端SRn的電位由低電位上拉至高電位。下拉電路320則用以當(dāng)開(kāi)關(guān)Ql關(guān)閉時(shí)，將移位暫存器300的輸出端SRn的電位由高電位下拉至低電位。至于選擇電路150的用途則可參考上述說(shuō)明，在此即不再贅述。
[0046]假設(shè)第一輸入端INl I禹接至輸出端SRn_1;而第二輸入端IN21禹接至輸出端SRN+1,則輸出端SR,+ SRn及SRn+1的電位、第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK的波形與時(shí)序即如圖4所示。請(qǐng)同時(shí)參照?qǐng)D3及圖4。在時(shí)間點(diǎn)T1至T2期間，因輸出端SIV1與第一輸入端INl的電位為高電位，且輸出端SRN + 1與第二輸入端IN2的電位為低電位，故移位暫存器300中的開(kāi)關(guān)Q2、Q8、Q11及Q12會(huì)被開(kāi)啟，且開(kāi)關(guān)Q7會(huì)被關(guān)閉。因此，節(jié)點(diǎn)A會(huì)因開(kāi)關(guān)Q2和Q8的開(kāi)啟而處于高電位，而節(jié)點(diǎn)B會(huì)因開(kāi)關(guān)Q12的開(kāi)啟而耦接于第二系統(tǒng)電壓端VSS并處于低電位。此外，開(kāi)關(guān)Ql因節(jié)點(diǎn)A處于高電位而被開(kāi)啟，而開(kāi)關(guān)Q6及Q3因節(jié)點(diǎn)B處于低電位而被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于高電位而被開(kāi)啟。此外，因開(kāi)關(guān)Qll開(kāi)啟而開(kāi)關(guān)Q9關(guān)閉，故節(jié)點(diǎn)C會(huì)處于低電位，而開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于低電位而被關(guān)閉。此外，因開(kāi)關(guān)Ql被開(kāi)啟，開(kāi)關(guān)Q3、Q6及Q7被關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK處于低電位,故輸出端SRn的電位在時(shí)間點(diǎn)Tl至T2期間會(huì)處于低電位。
[0047]在時(shí)間點(diǎn)T2至T3期間，因輸出端SRp1、輸出端SRn+ 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器300中的開(kāi)關(guān)02、08、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉。如此，節(jié)點(diǎn)B和C皆因處于浮接狀態(tài)而維持在低電位。因節(jié)點(diǎn)B和C處于低電位，故開(kāi)關(guān)Q3、Q4及Q6會(huì)被關(guān)閉。此外，因開(kāi)關(guān)Q3及Q8被關(guān)閉，而使節(jié)點(diǎn)A維持在高電位，而開(kāi)關(guān)Ql因節(jié)點(diǎn)A維持在高電位而被開(kāi)啟。因第一時(shí)鐘脈沖信號(hào)XCK處于低電位，故輸出端SRn的電位在時(shí)間點(diǎn)T2至T3期間仍處于低電位。
[0048]在時(shí)間點(diǎn)T3至T4期間，因輸出端SRp1、輸出端SRn+ 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器300中的開(kāi)關(guān)02、08、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于高電位而被開(kāi)啟，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于低電位而被關(guān)閉。再者，因開(kāi)關(guān)Q9開(kāi)啟，而開(kāi)關(guān)Qll關(guān)閉，故節(jié)點(diǎn)C會(huì)處于高電位，且開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。由于開(kāi)關(guān)Q5和Q12皆關(guān)閉，故節(jié)點(diǎn)B因處于浮接狀態(tài)而維持在低電位，并使開(kāi)關(guān)Q3和Q6因節(jié)點(diǎn)B維持在低電位而被關(guān)閉。因開(kāi)關(guān)Q8和Q3關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK從低電位被提升至高電位，故節(jié)點(diǎn)A會(huì)因開(kāi)關(guān)Ql的寄生電容的偶合效應(yīng)從高電位被提升至更高的電位。開(kāi)關(guān)Ql則因節(jié)點(diǎn)A處于更高的電位而維持在被開(kāi)啟的狀態(tài)。由于開(kāi)關(guān)Ql被開(kāi)啟，開(kāi)關(guān)Q3、Q6及Q7被關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK在時(shí)間點(diǎn)T3從低電位被提升至高電位，故輸出端SRn的電位在時(shí)間點(diǎn)T3會(huì)被上拉至高電位。
[0049]在時(shí)間點(diǎn)T4至T5期間，因輸出端SIV1、輸出端SRN +1、第一輸入端INl與第二輸入端IN2的電位都為低電位，故移位暫存器300中的開(kāi)關(guān)02、08、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉。如此，節(jié)點(diǎn)B和C皆因處于浮接狀態(tài)而分別維持在低電位及高電位。因節(jié)點(diǎn)B處于低電位，故開(kāi)關(guān)Q3及Q6會(huì)被關(guān)閉。另外，開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。此外，因開(kāi)關(guān)Q3及Q8被關(guān)閉，而使節(jié)點(diǎn)A維持在高電位，而開(kāi)關(guān)Ql因節(jié)點(diǎn)A維持在高電位而被開(kāi)啟。因第一時(shí)鐘脈沖信號(hào)XCK在時(shí)間點(diǎn)T4從高電位被下拉至低電位,故輸出端SRn的電位在時(shí)間點(diǎn)T4會(huì)被下拉至低電位。
[0050]在時(shí)間點(diǎn)T5至T6期間，因輸出端SRp1與第一輸入端皿的電位為低電位，且輸出端SRN+i與第二輸入端IN2的電位為高電位，故移位暫存器300中的開(kāi)關(guān)Q2、Q8、Q11及Q12會(huì)被關(guān)閉，且開(kāi)關(guān)Q7會(huì)被開(kāi)啟。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于高電位而被開(kāi)啟。此外，因開(kāi)關(guān)Q9及Qll被關(guān)閉，故節(jié)點(diǎn)C會(huì)因處于浮接狀態(tài)而維持在高電位，而開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。由于開(kāi)關(guān)Q4和Q5被開(kāi)啟，且第二時(shí)鐘脈沖信號(hào)CK處于高電位,故節(jié)點(diǎn)B會(huì)處于高電位。由于節(jié)點(diǎn)B處于高電位，故開(kāi)關(guān)Q3及Q6會(huì)被開(kāi)啟。因開(kāi)關(guān)Q3、Q6及Q7的開(kāi)啟，且第一時(shí)鐘脈沖信號(hào)XCK為低電位，故節(jié)點(diǎn)A與輸出端SRn的電位在時(shí)間點(diǎn)T5至T6期間會(huì)因耦接于第二系統(tǒng)電壓端VSS而為低電位。
[0051]在時(shí)間點(diǎn)T6至T7期間，因輸出端SRp1、輸出端SRN + 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器300中的開(kāi)關(guān)02、08、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)Q5因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉。如此，節(jié)點(diǎn)B和C皆因處于浮接狀態(tài)而都維持在高電位。因節(jié)點(diǎn)B和C都處于高電位，故開(kāi)關(guān)Q3、Q4及Q6會(huì)被開(kāi)啟。此外，因開(kāi)關(guān)Q3及Q6被開(kāi)啟，而使節(jié)點(diǎn)A與輸出端SRn的電位在時(shí)間點(diǎn)T6至T7期間維持在低電位。
[0052]由于移位暫存器300的各開(kāi)關(guān)Ql至Q9及Qll至Q16可都采用NM0SFET，故可使用較現(xiàn)有技術(shù)少兩個(gè)的光掩模來(lái)制造移位暫存器300，而簡(jiǎn)化移位暫存器300的制造工藝。換言的，現(xiàn)有技術(shù)中的移位暫存器因同時(shí)采用PM0SFET及NMOSFET，故其所使用的光掩模數(shù)會(huì)較本發(fā)明的實(shí)施例單獨(dú)使用NMOSFET的移位暫存器300多兩個(gè)。
[0053]然而，盡管如此，移位暫存器300的設(shè)計(jì)也還不夠完善。舉例來(lái)說(shuō)，如上所述，在時(shí)間點(diǎn)T3至T4期間，由于開(kāi)關(guān)Q5和Q12接關(guān)閉，故節(jié)點(diǎn)B因處于浮接狀態(tài)而維持在低電位。然而，因節(jié)點(diǎn)B是處于浮接狀態(tài)，故開(kāi)關(guān)Q6會(huì)因此而無(wú)法完全地關(guān)閉，并使些微的電流會(huì)流經(jīng)開(kāi)關(guān)Q6，而造成移位暫存器300多余的功耗浪費(fèi)。此外，如上所述，在時(shí)間點(diǎn)!^至!^期間，因開(kāi)關(guān)Q8和Q3關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK從低電位被提升至高電位，故節(jié)點(diǎn)A會(huì)因開(kāi)關(guān)Ql的寄生電容的偶合效應(yīng)從高電位被提升至更高的電位。假設(shè)第一系統(tǒng)電壓端VDD所提供第一系統(tǒng)電壓為VGH，而第二系統(tǒng)電壓端VSS所提供第二系統(tǒng)電壓為VGL，且開(kāi)關(guān)Q2和Q8的臨界電壓為Vtn，其中VGH高于VGL，且VGL為負(fù)電位。如此，移位暫存器300的輸出端SRn的最高電位和最低電位則會(huì)分別為VGH和VGL，且節(jié)點(diǎn)A在時(shí)間點(diǎn)T3至T4期間的電位會(huì)被提升至(2VGH-VGL-2Vtn)，而使得開(kāi)關(guān)Q8的兩端還是會(huì)承受極大的(2VGH-2VGL_2Vtn)的壓差。若以開(kāi)關(guān)Q8是NMOSFET為例，則表示開(kāi)關(guān)Q8的漏極至源極的壓差會(huì)過(guò)大。
[0054]請(qǐng)參考圖5，圖5為本發(fā)明再一實(shí)施例的移位暫存器500的電路圖。移位暫存器500包含第一輸入端IN1、第二輸入端IN2、開(kāi)關(guān)Q1、上拉電路510以及下拉電路520。上拉電路510用以依據(jù)第一輸入端INl的電位，控制開(kāi)關(guān)Ql的開(kāi)啟和關(guān)閉，進(jìn)而將移位暫存器500的輸出端SRn的電位由低電位上拉至高電位。下拉電路520則用以當(dāng)開(kāi)關(guān)Ql關(guān)閉時(shí)，將移位暫存器500的輸出端SRn的電位由高電位下拉至低電位。至于移位暫存器500的選擇電路150的用途則可參考上述說(shuō)明，在此即不再贅述。
[0055]開(kāi)關(guān)Ql的第一端接收第一時(shí)鐘脈沖信號(hào)XCK，開(kāi)關(guān)Ql的第二端耦接于移位暫存器500的輸出端SRn，而開(kāi)關(guān)Ql的控制端耦接于節(jié)點(diǎn)A。上拉電路510包含開(kāi)關(guān)Q2及第一控制電路512。開(kāi)關(guān)Q2的第一端耦接于第一系統(tǒng)電壓端VDD，而開(kāi)關(guān)Q2的控制端耦接于第一輸入端INl。第一控制電路512用以依據(jù)第一系統(tǒng)電壓端VDD的電位,控制開(kāi)關(guān)Q2的第二端與節(jié)點(diǎn)A之間的電性連接。下拉電路520包含開(kāi)關(guān)Q3至Q7、第二控制電路530及第三控制電路540。開(kāi)關(guān)Q3的第一端耦接于節(jié)點(diǎn)A，開(kāi)關(guān)Q3的第二端耦接于移位暫存器500的輸出端SRn，而開(kāi)關(guān)Q3的控制端耦接于節(jié)點(diǎn)B。開(kāi)關(guān)Q4的第一端耦接于節(jié)點(diǎn)D，開(kāi)關(guān)Q4的第二端耦接于節(jié)點(diǎn)B，而開(kāi)關(guān)Q4的控制端耦接于節(jié)點(diǎn)C。開(kāi)關(guān)Q5的第一端耦接于節(jié)點(diǎn)D，開(kāi)關(guān)Q5的第二端耦接于第二系統(tǒng)電壓端VSS，而開(kāi)關(guān)Q5的控制端耦接于輸出端SRn。開(kāi)關(guān)Q6的第一端稱接于輸出端SRn,開(kāi)關(guān)Q6的第二端稱接于第二系統(tǒng)電壓端VSS,而開(kāi)關(guān)Q6的控制端耦接于節(jié)點(diǎn)B。開(kāi)關(guān)Q7的第一端耦接于移位暫存器500的輸出端SRn，開(kāi)關(guān)Q7的第二端耦接于第二系統(tǒng)電壓端VSS,而開(kāi)關(guān)Q7的控制端稱接于第二輸入端IN2。
[0056]控制電路530用以依據(jù)第一時(shí)鐘脈沖信號(hào)XCK，控制第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)C之間的電性連接，并依據(jù)第二時(shí)鐘脈沖信號(hào)CK，控制第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)D之間的電性連接。其中，當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)XCK為第一電位(如:高電位)時(shí)，第二時(shí)鐘脈沖信號(hào)CK會(huì)為第二電位(如:低電位)，而控制電路530會(huì)建立第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)C之間的電性連接，并中斷第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)D之間的電性連接。當(dāng)?shù)诙r(shí)鐘脈沖信號(hào)CK為第一電位時(shí),第一時(shí)鐘脈沖信號(hào)XCK會(huì)為第二電位,而控制電路530會(huì)建立第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)D之間的電性連接，并中斷第一系統(tǒng)電壓端VDD與節(jié)點(diǎn)C之間的電性連接。在本發(fā)明一實(shí)施例中，控制電路530可包含開(kāi)關(guān)Q9和Q10，其中開(kāi)關(guān)Q9的第一端耦接于第一系統(tǒng)電壓端VDD，開(kāi)關(guān)Q9的第二端耦接于節(jié)點(diǎn)C，而開(kāi)關(guān)Q9的控制端接收第一時(shí)鐘脈沖信號(hào)XCK。開(kāi)關(guān)QlO的第一端耦接于第一系統(tǒng)電壓端VDD，開(kāi)關(guān)QlO的第二端耦接于節(jié)點(diǎn)D，而開(kāi)關(guān)QlO的控制端接收第二時(shí)鐘脈沖信號(hào)CK。開(kāi)關(guān)Q9依據(jù)第一時(shí)鐘脈沖信號(hào)XCK作動(dòng)，而開(kāi)關(guān)QlO依據(jù)第二時(shí)鐘脈沖信號(hào)XCK作動(dòng)。
[0057]第三控制電路540用以依據(jù)第一輸入端INl的電位,控制第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)B之間的電性連接以及第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)C之間的電性連接。當(dāng)?shù)谝惠斎攵薎Nl為第一電位(如:高電位)時(shí)，第三控制電路540會(huì)建立第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)B之間的電性連接以及第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)C之間的電性連接；當(dāng)?shù)谝惠斎攵薎Nl為第二電位(如:低電位)時(shí)，第三控制電路540會(huì)中斷第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)B之間的電性連接以及第二系統(tǒng)電壓端VSS與節(jié)點(diǎn)C之間的電性連接。在本發(fā)明一實(shí)施例中，第三控制電路540可包含開(kāi)關(guān)Qll和Q12，其中開(kāi)關(guān)Qll的第一端耦接于節(jié)點(diǎn)C，開(kāi)關(guān)Qll的第二端耦接于第二系統(tǒng)電壓端VSS，而開(kāi)關(guān)Qll的控制端耦接于第一輸入端IN1。開(kāi)關(guān)Q12的第一端耦接于第二節(jié)點(diǎn)B，開(kāi)關(guān)Q12的第二端耦接于第二系統(tǒng)電壓端VSS，而開(kāi)關(guān)Q12的控制端稱接于第一輸入端INl。
[0058]假設(shè)移位暫存器500的第一輸入端INl耦接至前一級(jí)移位暫存器的輸出端SRN_1;而移位暫存器500的第二輸入端IN2耦接至下一級(jí)移位暫存器的輸出端SRN+1，則輸出端SRn^1 > SRn& SRn+1的電位、第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK的波形與時(shí)序即如圖6所示。請(qǐng)同時(shí)參照?qǐng)D5及圖6。在時(shí)間點(diǎn)T1至T2期間，因輸出端SIV1與第一輸入端INl的電位為高電位，且輸出端SRN + 1與第二輸入端IN2的電位為低電位，故移位暫存器500中的開(kāi)關(guān)Q2、Qll及Q12會(huì)被開(kāi)啟，且開(kāi)關(guān)Q7會(huì)被關(guān)閉。此外，開(kāi)關(guān)Q8會(huì)因第一系統(tǒng)電壓端VDD為高電位而持續(xù)被開(kāi)啟。因此，節(jié)點(diǎn)A會(huì)因開(kāi)關(guān)Q2和Q8的開(kāi)啟而處于高電位，而節(jié)點(diǎn)B會(huì)因開(kāi)關(guān)Q12的開(kāi)啟而耦接于第二系統(tǒng)電壓端VSS并處于低電位。故開(kāi)關(guān)Q6及Q3會(huì)因節(jié)點(diǎn)B處于低電位而被關(guān)閉。再者，開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于高電位而被開(kāi)啟。節(jié)點(diǎn)C則因開(kāi)關(guān)Q9被關(guān)閉且開(kāi)關(guān)Qll被開(kāi)啟而耦接于第二系統(tǒng)電壓端VSS并處于低電位。故開(kāi)關(guān)Q4會(huì)因節(jié)點(diǎn)C處于低電位而被關(guān)閉。因開(kāi)關(guān)Ql被開(kāi)啟，開(kāi)關(guān)Q3、Q6及Q7被關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK處于低電位，故輸出端SRn的電位在時(shí)間點(diǎn)Tl至T2期間會(huì)處于低電位，而開(kāi)關(guān)Q5因輸出端SRn處于低電位而被關(guān)閉。
[0059]在時(shí)間點(diǎn)T2至T3期間 ，因輸出端SRp1、輸出端SRn+ 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器500中的開(kāi)關(guān)02、011、012及07都會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉。如此，節(jié)點(diǎn)C因處于浮接狀態(tài)而維持在低電位，而開(kāi)關(guān)Q4因節(jié)點(diǎn)C維持在低電位而被關(guān)閉。此外，因開(kāi)關(guān)Q4及Q12被關(guān)閉，而使節(jié)點(diǎn)B因處于浮接狀態(tài)也維持在低電位。因節(jié)點(diǎn)B和C處于低電位，故開(kāi)關(guān)Q3及Q6會(huì)被關(guān)閉。此外，因開(kāi)關(guān)Q2及Q3被關(guān)閉，而使節(jié)點(diǎn)A維持在高電位。開(kāi)關(guān)Ql則因節(jié)點(diǎn)A維持在高電位而被開(kāi)啟。在時(shí)間點(diǎn)T2至T3期間，由于第一時(shí)鐘脈沖信號(hào)XCK處于低電位,故輸出端SRn的電位仍維持在低電位。此外,開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉，而開(kāi)關(guān)Q5因輸出端SRn處于低電位而被關(guān)閉。
[0060]在時(shí)間點(diǎn)T3至T4期間，因輸出端SRp1、輸出端SRn+ 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器500中的開(kāi)關(guān)02、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于高電位而被開(kāi)啟，而開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于低電位而被關(guān)閉。再者，因開(kāi)關(guān)Q9開(kāi)啟，而開(kāi)關(guān)Qll關(guān)閉，故節(jié)點(diǎn)C會(huì)處于高電位，且開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。此外，開(kāi)關(guān)Q5因輸出端SRn處于高電位而被開(kāi)啟。當(dāng)開(kāi)關(guān)Q4及Q5都被開(kāi)啟時(shí)，第二系統(tǒng)電壓端VSS即通過(guò)開(kāi)關(guān)Q5耦接于節(jié)點(diǎn)D，并通過(guò)開(kāi)關(guān)Q5及Q4而耦接于節(jié)點(diǎn)B，而使節(jié)點(diǎn)B及D處于低電位。因此，開(kāi)關(guān)Q3和Q6會(huì)因節(jié)點(diǎn)B處于低電位而被關(guān)閉。由于開(kāi)關(guān)Ql被開(kāi)啟，開(kāi)關(guān)Q3、Q6及Q7被關(guān)閉，且第一時(shí)鐘脈沖信號(hào)XCK在時(shí)間點(diǎn)T3從低電位被提升至高電位，故輸出端SRn的電位在時(shí)間點(diǎn)T3會(huì)被上拉至高電位。[0061]此外，因開(kāi)關(guān)Q8的控制端耦接于第一系統(tǒng)電壓端VDD，故當(dāng)?shù)谝粫r(shí)鐘脈沖信號(hào)XCK在時(shí)間點(diǎn)T3從低電位被提升至高電位時(shí)，耦接于開(kāi)關(guān)Q8及Q2之間的節(jié)點(diǎn)E的電位會(huì)等于第一系統(tǒng)電壓端VDD的電位。假設(shè)第一系統(tǒng)電壓端VDD所提供第一系統(tǒng)電壓為VGH,而第二系統(tǒng)電壓端VSS所提供第二系統(tǒng)電壓為VGL，且開(kāi)關(guān)Q2和Q8的臨界電壓為Vtn，其中VGH高于VGL，且VGL為負(fù)電位。如此，移位暫存器500的輸出端SRn的最高電位和最低電位會(huì)分別為VGH和VGL。雖然節(jié)點(diǎn)A在時(shí)間點(diǎn)T3至T4期間的電位仍會(huì)被提升至(2VGH-VGL-2Vtn)，但因節(jié)點(diǎn)E的電位會(huì)等于VGH，故移位暫存器500的開(kāi)關(guān)Q8的兩端的壓差會(huì)等于(VGH-VGL-2Vtn)，而小于移位暫存器100及300的開(kāi)關(guān)Q8的兩端的壓差(2VGH-VGL-2Vtn)。因此，移位暫存器500的開(kāi)關(guān)Q8在操作上相對(duì)地安全和穩(wěn)定。另外，節(jié)點(diǎn)B在時(shí)間點(diǎn)T3至T4期間因被開(kāi)啟的開(kāi)關(guān)Q5及Q4而耦接于第二系統(tǒng)電壓端VSS，故節(jié)點(diǎn)B不會(huì)處于浮接的狀態(tài)，而使得開(kāi)關(guān)Q6可更有效地被關(guān)閉，故移位暫存器500的功耗會(huì)較移位暫存器300的功耗低。
[0062]請(qǐng)?jiān)賲⒖紙D5及圖6。在時(shí)間點(diǎn)T4至T5期間，因輸出端SIV1、輸出端SRN +1、第一輸入端INl與第二輸入端IN2的電位都為低電位，故移位暫存器500中的開(kāi)關(guān)Q2、Q11、Q12及Q7會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉。此時(shí)，節(jié)點(diǎn)B和D因處于浮接狀態(tài)而維持在低電位，而節(jié)點(diǎn)C因處于浮接狀態(tài)而維持在高電位。因節(jié)點(diǎn)B處于低電位，故開(kāi)關(guān)Q3及Q6會(huì)被關(guān)閉。另外，開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。此外，因開(kāi)關(guān)Q3及Q2被關(guān)閉，而使節(jié)點(diǎn)A維持在高電位，而開(kāi)關(guān)Ql因節(jié)點(diǎn)A維持在高電位而被開(kāi)啟。因第一時(shí)鐘脈沖信號(hào)XCK在時(shí)間點(diǎn)T4從高電位被下拉至低電位,故輸出端SRn的電位在時(shí)間點(diǎn)T4會(huì)被下拉至低電位。
[0063]在時(shí)間點(diǎn)T5至T6期間，因輸出端SRp1與第一輸入端皿的電位為低電位，且輸出端SRn+ 1與第二輸入端IN2的電位為高電位，故移位暫存器500中的開(kāi)關(guān)Q2、Q11及Q12會(huì)被關(guān)閉，且開(kāi)關(guān)Q7會(huì)被開(kāi)啟。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于高電位而被開(kāi)啟。此外，因開(kāi)關(guān)Q9及Qll被關(guān)閉，故節(jié)點(diǎn)C會(huì)因處于浮接狀態(tài)而維持在高電位，而開(kāi)關(guān)Q4因節(jié)點(diǎn)C處于高電位而被開(kāi)啟。由于開(kāi)關(guān)Q4和QlO被開(kāi)啟，故節(jié)點(diǎn)B會(huì)因耦接于第一系統(tǒng)電壓端VDD而處于高電位。由于節(jié)點(diǎn)B處于高電位，故開(kāi)關(guān)Q3及Q6會(huì)被開(kāi)啟。因開(kāi)關(guān)Q3、Q6及Q7的開(kāi)啟，且第一時(shí)鐘脈沖信號(hào)XCK為低電位，故節(jié)點(diǎn)A與輸出端SRn的電位在時(shí)間點(diǎn)T5至T6期間會(huì)因耦接于第二系統(tǒng)電壓端VSS而為低電位。
[0064]在時(shí)間點(diǎn)T6至T7期間，因輸出端SRp1、輸出端SRn+ 1、第一輸入端皿與第二輸入端IN2的電位都為低電位，故移位暫存器500中的開(kāi)關(guān)02、011、012及07會(huì)被關(guān)閉。開(kāi)關(guān)Q9因第一時(shí)鐘脈沖信號(hào)XCK處于低電位而被關(guān)閉，而開(kāi)關(guān)QlO因第二時(shí)鐘脈沖信號(hào)CK處于低電位也被關(guān)閉。如此，節(jié)點(diǎn)B、C和D皆因處于浮接狀態(tài)而都維持在高電位。因節(jié)點(diǎn)B和C都處于高電位，故開(kāi)關(guān)Q3、Q4及Q6會(huì)被開(kāi)啟。此外，因開(kāi)關(guān)Q3及Q6被開(kāi)啟，而使節(jié)點(diǎn)A與輸出端SRn的電位在時(shí)間點(diǎn)T6至T7期間維持在低電位。
[0065]上述實(shí)施例中的第一控制電路512包含有一個(gè)開(kāi)關(guān)Q8，但本發(fā)明并不以此為限。例如，圖5中的移位暫存器500的第一控制電路512可由圖7的第一控制電路712所取代，而第一控制電路712具有多個(gè)開(kāi)關(guān)Q8。每一開(kāi)關(guān)Q8的控制端稱接于第一系統(tǒng)電壓端VDD。這些開(kāi)關(guān)Q8中的第一個(gè)開(kāi)關(guān)Q8的第一端耦接于第二開(kāi)關(guān)Q2的第二端(即節(jié)點(diǎn)E)，而這些開(kāi)關(guān)Q8中的最后一個(gè)開(kāi)關(guān)Q8的第二端耦接于節(jié)點(diǎn)A。通過(guò)第一控制電路712的多個(gè)開(kāi)關(guān)Q8，可更進(jìn)一步地確保移位暫存器500的安全性及穩(wěn)定性。
[0066]此外,如圖6所不,第一時(shí)鐘脈沖信號(hào)XCK為高電位的時(shí)段與第二時(shí)鐘脈沖信號(hào)CK為高電位的時(shí)段互不重疊。再者，雖然在圖6所示的實(shí)施例中，第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK可同時(shí)為低電位,但移位暫存器500所適用的第一時(shí)鐘脈沖信號(hào)XCK與第二時(shí)鐘脈沖信號(hào)CK并不以此為限。舉例來(lái)說(shuō)，在本發(fā)明另一實(shí)施例中，移位暫存器500的第一時(shí)鐘脈沖信號(hào)XCK的上升邊緣(rising edge)在時(shí)序上可與第二時(shí)鐘脈沖信號(hào)CK的下降邊緣(falling edge)對(duì)齊，而第一時(shí)鐘脈沖信號(hào)XCK的下降邊緣在時(shí)序上可與第二時(shí)鐘脈沖信號(hào)CK的上升邊緣對(duì)齊。
[0067]由于移位暫存器500的各開(kāi)關(guān)Ql至Q16可都采用NM0SFET，故可使用較現(xiàn)有技術(shù)少兩個(gè)的光掩模來(lái)制造移位暫存器500，而簡(jiǎn)化移位暫存器500的制造工藝。換言的，現(xiàn)有技術(shù)中的移位暫存器因同時(shí)采用PM0SFET及NM0SFET，故其所使用的光掩模數(shù)會(huì)較本發(fā)明的實(shí)施例單獨(dú)使用NMOSFET的移位暫存器500多兩個(gè)。此外，如上所述，在時(shí)間點(diǎn)T3至T4期間，移位暫存器500的開(kāi)關(guān)Q8的兩端的壓差會(huì)等于(VGH-VGL-2Vtn)，而使移位暫存器500的開(kāi)關(guān)Q8在操作上相對(duì)地安全和穩(wěn)定。再者，因節(jié)點(diǎn)B在時(shí)間點(diǎn)T3至T4期間不會(huì)處于浮接的狀態(tài)，而使得開(kāi)關(guān)Q6可更有效地被關(guān)閉，故移位暫存器500的功耗會(huì)較移位暫存器300的功耗低。
[0068]綜上所述，通過(guò)本發(fā)明實(shí)施例的移位暫存器，可避免功耗的浪費(fèi)，而具有節(jié)能的功效。再者，本發(fā)明實(shí)施例的移位暫存器的各開(kāi)關(guān)可都采用同一類型的晶體管(如NMOSFET)，故可以使用較少的光掩模制造本發(fā)明實(shí)施例的移位暫存器，而使移位暫存器的制造工藝得以簡(jiǎn)化。此外，由于移位暫存器采用精簡(jiǎn)的設(shè)計(jì)，而具有較少的晶體管數(shù)目，故可降低制造成本，并適合用于窄邊框的面板設(shè)計(jì)。
[0069]以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種移位暫存器，包含: 一第一輸入端； 一第二輸入端； 一第一開(kāi)關(guān)，具有一第一端、一第二端及一控制端，該第一端接收一第一時(shí)鐘脈沖信號(hào)，該第二端耦接于該移位暫存器的一輸出端，而該控制端耦接于一第一節(jié)點(diǎn)； 一上拉電路，包含: 一第二開(kāi)關(guān)，具有一第一端、一第二端及一控制端，該第二開(kāi)關(guān)的該第一端稱接于一第一系統(tǒng)電壓端，而該第二開(kāi)關(guān)的該控制端耦接于該第一輸入端；以及 一第一控制電路，用以依據(jù)該第一系統(tǒng)電壓端的電位，控制該第二開(kāi)關(guān)的該第二端與該第一節(jié)點(diǎn)之間的電性連接；以及一下拉電路，包含: 一第三開(kāi)關(guān)，該第三開(kāi)關(guān)的一第一端耦接于該第一節(jié)點(diǎn)，該第三開(kāi)關(guān)的一第二端耦接于該輸出端，而該第三開(kāi)關(guān)的一控制端耦接于一第二節(jié)點(diǎn)； 一第二控制電路，用以依據(jù)該第一時(shí)鐘脈沖信號(hào)，控制該第一系統(tǒng)電壓端與一第三節(jié)點(diǎn)之間的電性連接，并依據(jù)一第二時(shí)鐘脈沖信號(hào)，控制該第一系統(tǒng)電壓端與一第四節(jié)點(diǎn)之間的電性連接； 一第三控制電路， 用以依據(jù)該第一輸入端的電位，控制一第二系統(tǒng)電壓端與該第二節(jié)點(diǎn)之間的電性連接以及該第二系統(tǒng)電壓端與該第三節(jié)點(diǎn)之間的電性連接； 一第四開(kāi)關(guān)，該第四開(kāi)關(guān)的一第一端耦接于該第四節(jié)點(diǎn)，該第四開(kāi)關(guān)的一第二端耦接于該第二節(jié)點(diǎn)，而該第四開(kāi)關(guān)的一控制端耦接于該第三節(jié)點(diǎn)； 一第五開(kāi)關(guān)，該第五開(kāi)關(guān)的一第一端耦接于該第四節(jié)點(diǎn)，該第五開(kāi)關(guān)的一第二端耦接于該第二系統(tǒng)電壓端，而該第五開(kāi)關(guān)的一控制端耦接于該輸出端； 一第六開(kāi)關(guān)，該第六開(kāi)關(guān)的一第一端耦接于該輸出端，該第六開(kāi)關(guān)的一第二端耦接于該第二系統(tǒng)電壓端，而該第六開(kāi)關(guān)的一控制端耦接于該第二節(jié)點(diǎn)；以及 一第七開(kāi)關(guān)，該第七開(kāi)關(guān)的一第一端耦接于該輸出端，該第七開(kāi)關(guān)的一第二端耦接于該第二系統(tǒng)電壓端，而該第七開(kāi)關(guān)的一控制端耦接于該第二輸入端。
2.如權(quán)利要求1所述的移位暫存器，其中該第一控制電路包含一第八開(kāi)關(guān)，該第八開(kāi)關(guān)的一第一端耦接于該第二開(kāi)關(guān)的第二端，該第八開(kāi)關(guān)的一第二端耦接于該第一節(jié)點(diǎn)，而該第八開(kāi)關(guān)的一控制端耦接于該第一系統(tǒng)電壓端。
3.如權(quán)利要求1所述的移位暫存器，其中該第一控制電路包含多個(gè)第八開(kāi)關(guān)，每一第八開(kāi)關(guān)的一控制端耦接于該第一系統(tǒng)電壓端，所述多個(gè)第八開(kāi)關(guān)中的第一個(gè)第八開(kāi)關(guān)的一第一端耦接于該第二開(kāi)關(guān)的第二端，而所述多個(gè)第八開(kāi)關(guān)中的最后一個(gè)第八開(kāi)關(guān)的一第二端耦接于該第一節(jié)點(diǎn)。
4.如權(quán)利要求1所述的移位暫存器，其中該第二控制電路包含: 一第九開(kāi)關(guān)，該第九開(kāi)關(guān)的一第一端耦接于該第一系統(tǒng)電壓端，該第九開(kāi)關(guān)的一第二端耦接于該第三節(jié)點(diǎn)，而該第九開(kāi)關(guān)的一控制端接收該第一時(shí)鐘脈沖信號(hào)；以及 一第十開(kāi)關(guān)，該第十開(kāi)關(guān)的一第一端耦接于該第一系統(tǒng)電壓端，該第十開(kāi)關(guān)的一第二端耦接于該第四節(jié)點(diǎn)，而該第十開(kāi)關(guān)的一控制端接收該第二時(shí)鐘脈沖信號(hào)。
5.如權(quán)利要求1所述的移位暫存器，其中該第三控制電路包含:一第十一開(kāi)關(guān)，該第十一開(kāi)關(guān)的一第一端耦接于該第三節(jié)點(diǎn)，該第十一開(kāi)關(guān)的一第二端率禹接于該第二系統(tǒng)電壓端，而該第i 開(kāi)關(guān)的一控制端稱接于該第一輸入端；以及 一第十二開(kāi)關(guān)，該第十二開(kāi)關(guān)的一第一端耦接于該第二節(jié)點(diǎn)，該第十二開(kāi)關(guān)的一第二端率禹接于該第二系統(tǒng)電壓端，而該第十二開(kāi)關(guān)的一控制端稱接于該第一輸入端。
6.如權(quán)利要求1所述的移位暫存器，其中當(dāng)該第一時(shí)鐘脈沖信號(hào)為高電位時(shí)，該第二時(shí)鐘脈沖信號(hào)為低電位，而當(dāng)該第二時(shí)鐘脈沖信號(hào)為高電位時(shí)，該第一時(shí)鐘脈沖信號(hào)為低電位。
7.如權(quán)利要求6所述的移位暫存器,其中該第一時(shí)鐘脈沖信號(hào)為高電位的時(shí)段與該第二時(shí)鐘脈沖信號(hào)為高電位的時(shí)段互不重疊。
8.如權(quán)利要求1所述的移位暫存器，更包括一雙向選擇電路，用以將一前一級(jí)移位暫存器的輸出端及一下一級(jí)移位暫存器的輸出端選擇性地耦接至該移位暫存器的該第一輸入端及該第二輸入端。
9.如權(quán)利要求8所述的移位暫存器，其中該雙向選擇電路包含: 一第十三開(kāi)關(guān)，用以控制該前一級(jí)移位暫存器的該輸出端與該第二輸入端之間的電性連接； 一第十四開(kāi)關(guān)，用以控制該前一級(jí)移位暫存器的該輸出端與該第一輸入端之間的電性連接； 一第十五開(kāi)關(guān)，用以控制該下一級(jí)移位暫存器的該輸出端與該第一輸入端之間的電性連接；以及 一第十六開(kāi)關(guān)，用以控制該下一級(jí)移位暫存器的該輸出端與該第二輸入端之間的電性連接； 其中當(dāng)該第十三開(kāi)關(guān)及該第十五開(kāi)關(guān)開(kāi)啟時(shí)，該第十四開(kāi)關(guān)及該第十六開(kāi)關(guān)關(guān)閉；以及 其中當(dāng)該第十四開(kāi)關(guān)及該第十六開(kāi)關(guān)開(kāi)啟時(shí)，該第十三開(kāi)關(guān)及該第十五開(kāi)關(guān)關(guān)閉。
10.如權(quán)利要求1、2、3、4、5或9所述的移位暫存器，其中每一開(kāi)關(guān)為N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NMOSFET)，而每一開(kāi)關(guān)的控制端為N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的柵極。
11.一種控制方法，用以控制如權(quán)利要求1所述的移位暫存器，該控制方法包含: 當(dāng)該第一時(shí)鐘脈沖信號(hào)為高電位時(shí)，使該第二時(shí)鐘脈沖信號(hào)為低電位；以及 當(dāng)該第二時(shí)鐘脈沖信號(hào)為高電位時(shí)，使該第一時(shí)鐘脈沖信號(hào)為低電位。
12.如權(quán)利要求11所述的控制方法，另包含: 使該第一時(shí)鐘脈沖信號(hào)為高電位的時(shí)段與該第二時(shí)鐘脈沖信號(hào)為高電位的時(shí)段互不重疊。
13.如權(quán)利要求11所述的控制方法，另包含: 使該第一時(shí)鐘脈沖信號(hào)的上升邊緣(rising edge)在時(shí)序上與該第二時(shí)鐘脈沖信號(hào)的下降邊緣(falling edge)對(duì)齊；以及 使該第一時(shí)鐘脈沖信號(hào)的下降邊緣在時(shí)序上與該第二時(shí)鐘脈沖信號(hào)的上升邊緣對(duì)齊。
14.如權(quán)利要求11所述的控制方法，另包含: 提供一第一系統(tǒng)電壓至該第一系統(tǒng)電壓端；以及提供一第二系統(tǒng)電壓至該第二系統(tǒng)電壓端；其中該第一系統(tǒng)電壓高于`該第二系統(tǒng)電壓。
【文檔編號(hào)】G11C19/28GK103871350SQ201410136762
【公開(kāi)日】2014年6月18日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2014年1月20日
【發(fā)明者】廖偉見(jiàn), 莊銘宏, 白承丘, 曾淑雯 申請(qǐng)人:友達(dá)光電股份有限公司