移位暫存電路及移位暫存器的制造方法
【專利摘要】本發(fā)明公開了一種移位暫存電路具有多個移位暫存器。每一移位暫存器具有至少四個輸入端、上拉電路、第一開關(guān)、第一下拉電路以及第二下拉電路。第一開關(guān)的控制端耦接于節(jié)點。上拉電路用以上拉節(jié)點的電位。第一下拉電路用以下拉移位暫存器的輸出端的電位。第二下拉電路用以下拉節(jié)點的電位。上述四個輸入端分別接收不同的時脈信號，以抑制因第一開關(guān)的寄生電容的耦合效應(yīng)而產(chǎn)生于節(jié)點的突波，并避免第一下拉電路及第二下拉電路的兩個晶體管產(chǎn)生正偏壓應(yīng)力效應(yīng)。
【專利說明】移位暫存電路及移位暫存器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于一種移位暫存電路及移位暫存器，尤指一種可減輕晶體管的寄生電容的率禹合效應(yīng)(coupling effect)及正偏壓應(yīng)力(positive bias stress ；PBS)效應(yīng)的移位暫存電路及移位暫存器。
【背景技術(shù)】
[0002]一般而言，顯示面板包含有多個像素、柵極驅(qū)動電路以及源極驅(qū)動電路。柵極驅(qū)動電路包含多級移位暫存器，用來提供多個柵極驅(qū)動信號，以控制像素的開啟與關(guān)閉。源極驅(qū)動電路則用以寫入資料信號至被開啟的像素。此外，目前顯示面板常采用柵極驅(qū)動電路基板技術(shù)(gate driver on array ;G0A),以提供像素所需的柵極驅(qū)動信號。與傳統(tǒng)的柵極驅(qū)動器不同的，采用GOA的電路因其制程可合并于顯示面板的薄膜晶體管陣列(TFT array)的制程，故可降低面板的生產(chǎn)成本。
[0003]請參考圖1及圖2。圖1為現(xiàn)有技術(shù)的移位暫存器100的電路圖。圖2為圖1的移位暫存器100的時序圖。移位暫存器100包含四個開關(guān)Tla至Tld。其中，開關(guān)Tla和Tlc分別接收輸入信號Gim及GN+1,而其中輸入信號Gim及Gn+1來自于前一級和后一級移位暫存器的輸出端。開關(guān)Tlb的第一端接收時脈信號CK,開關(guān)Tlb的控制端稱接于節(jié)點Qn,而開關(guān)Tlb的第二端I禹接于移位暫存器100的輸出端以輸出輸出信號Gn。開關(guān)Tlc和Tld的第一端分別耦接于節(jié)點Qn及移位暫存器100的輸出端，而開關(guān)Tlc和Tld的第二端都耦接于系統(tǒng)電壓端VSS。其中系統(tǒng)電壓端VSS的電位可與柵極低電位VGL相同。此外，輸入信號Gn+1被傳送到開關(guān)Tlc和Tld的控制端，以控制開關(guān)Tlc和Tld的開啟和關(guān)閉。此外，另一時脈信號XCK用以控制前一級和后一級移位暫存器的操作,而時脈信號XCK和時脈信號CK會在柵極高電位VGH及柵極低電位VGL之間切換。
[0004]在時段Ta期間，開關(guān)Tla因輸入信號G1^1處于柵極高電位VGH而被開啟，而導(dǎo)致節(jié)點Qn的電位被上拉至柵極高電位VGH，并導(dǎo)致開關(guān)Tlb的開啟。此外，開關(guān)Tlc及Tld因輸入信號Gn+1處于柵極低電位VGL而被關(guān)閉。因開關(guān)Tlb被開啟且時脈信號CK處于柵極低電位VGL,故移位暫存器100的輸出端所輸出的輸出信號Gn會處于柵極低電位VGL。
[0005]在時段Tb期間，開關(guān)Tla、Tlc及Tld因輸入信號G1^1及GN+1都處于柵極低電位VGL而被關(guān)閉，而導(dǎo)致節(jié)點Qn處于浮接狀態(tài)。此外，由于時脈信號CK的電位為柵極高電位VGH，并由于開關(guān)Tlb的寄生電容的耦合效應(yīng)，而使得節(jié)點Qn的電位被提升至約兩倍的VGH，并使得輸出信號Gn的電位為柵極高電位VGH。
[0006]在時段T。期間，開關(guān)Tla因輸入信號Gim處于柵極低電位VGL而被關(guān)閉，而開關(guān)Tlc及Tld因輸入信號Gn+1處于柵極高電位VGH而被開啟。節(jié)點Qn的電位因開關(guān)Tlc被開啟而被下拉至柵極低電位VGL，而輸出信號Gn的電位則因開關(guān)Tld被開啟也被下拉至柵極低電位VGL。
[0007] 然而，因開關(guān)Tlb的寄生電容(parasitic capacitor)的f禹合效應(yīng)(couplingeffect),在前一級移位暫存器的輸出端所輸出的輸入信號Gim尚未再次地由柵極低電位VGL被上拉至柵極高電位VGH之前，由于時脈信號CK的電位仍會在柵極高電位VGH及柵極低電位VGL之間進行切換，故容易在節(jié)點(^產(chǎn)生突波(glitch)，并進而導(dǎo)致移位暫存器100的輸出信號Gn的波形不正確。此外，因開關(guān)Tlc及Tld以柵極低電位VGL作為其低電平信號，故開關(guān)Tlc及Tld容易產(chǎn)生正偏壓應(yīng)力(positive bias stress ;PBS)效應(yīng),而使得開關(guān)Tlc及Tld在長時間的操作后其臨界電壓會產(chǎn)生正偏移，而導(dǎo)致開關(guān)Tlc及Tld驅(qū)動能力下降。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的一實施例提供一種移位暫存器。所述的移位暫存器包含信號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、輸出端、上拉電路、第一開關(guān)、第一下拉電路以及第二下拉電路。信號端接收輸入信號。第一輸入端接收第一時脈信號。第二輸入端接收第二時脈信號。第三輸入端接收第三時脈信號。第四輸入端接收第四時脈信號。上拉電路與信號端及第一輸入端耦接，并用以依據(jù)第一時脈信號，控制信號端與節(jié)點之間的電性連接。第一開關(guān)與第二輸入端、節(jié)點及輸出端耦接，并用以依據(jù)節(jié)點的電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及第四輸入端耦接，并用以依據(jù)第三時脈信號，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節(jié)點及第一輸入端耦接，并用以依據(jù)第四時脈信號或第五時脈信號，控制節(jié)點與第一輸入端之間的電性連接。
[0009]本發(fā)明的一實施例提供一種移位暫存電路。所述的移位暫存電路包含多個移位暫存器。每一移位暫存器信號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、輸出端、上拉電路、第一開關(guān) 、第一下拉電路、第二下拉電路以及第三下拉電路。上拉電路與信號端、節(jié)點及第一輸入端耦接，并用以依據(jù)第一輸入端的電位，控制信號端與節(jié)點之間的電性連接。第一開關(guān)與第二輸入端、節(jié)點及輸出端耦接，并用以依據(jù)節(jié)點的電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及第四輸入端耦接，并用以依據(jù)第三輸入端的電位，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節(jié)點、第一輸入端及第四輸入端耦接，并用以依據(jù)第四輸入端的電位，控制節(jié)點與第一輸入端之間的電性連接。第三下拉電路與節(jié)點、第三輸入端及第四輸入端耦接，并用以依據(jù)第三輸入端的電位，控制節(jié)點與第四輸入端之間的電性連接。其中第一輸入端、第二輸入端、第三輸入端及第四輸入端分別接收不同的時脈信號。
[0010]本發(fā)明的一實施例提供一種移位暫存電路。所述的移位暫存電路包含多個移位暫存器。每一移位暫存器信號端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、輸出端、上拉電路、第一開關(guān)、第一下拉電路以及第二下拉電路。上拉電路與信號端、節(jié)點及第一輸入端耦接，并用以依據(jù)第一輸入端的電位，控制信號端與節(jié)點之間的電性連接。第一開關(guān)與第二輸入端、節(jié)點及輸出端耦接，并用以依據(jù)節(jié)點的電位，控制第二輸入端與輸出端之間的電性連接。第一下拉電路與第三輸入端、輸出端及第四輸入端耦接，并用以依據(jù)第三輸入端的電位，控制輸出端與第四輸入端之間的電性連接。第二下拉電路與節(jié)點、第一輸入端及第五輸入端耦接，并用以依據(jù)第五輸入端的電位，控制節(jié)點與第一輸入端之間的電性連接。其中第一輸入端、第二輸入端、第三輸入端、第四輸入端及第五輸入端分別接收不同的時脈信號。[0011]通過本發(fā)明實施例的移位暫存器，由于各下拉電路的開關(guān)皆以時脈信號作為其低電平信號，故可在各下拉電路的開關(guān)因長時間的操作而受到正偏壓應(yīng)力(PBS)效應(yīng)的影響下，對下拉電路的開關(guān)施以周期性的逆偏壓應(yīng)力(NBS)效應(yīng)，以對臨界電壓(Vth)產(chǎn)生復(fù)原效果，改善驅(qū)動能力下降問題。此外，第二下拉電路的開關(guān)可適時地輕微地開啟或完全地開啟，故可抑制因第一開關(guān)的寄生電容的耦合效應(yīng)而產(chǎn)生于第一開關(guān)的控制端的突波。
【專利附圖】

【附圖說明】
[0012]圖1為現(xiàn)有技術(shù)的移位暫存器的電路圖；
[0013]圖2為圖1的移位暫存器的時序圖；
[0014]圖3為本發(fā)明一實施例的移位暫存器的電路圖；
[0015]圖4為本發(fā)明一實施例的移位暫存電路的示意圖；
[0016]圖5為圖4的移位暫存電路的時序圖；
[0017]圖6為本發(fā)明另一實施例的移位暫存器的電路圖；
[0018]圖7為本發(fā)明另一實施例的移位暫存電路的不意圖。
[0019]其中，附圖標記；
[0020]100、300、300_5、500_5移位暫存器
[0021]300_1、500_1移位暫存器、第一移位暫存器
[0022]300_2、500_2移位暫存器、第二移位暫存器
[0023]300_3、500_3移位暫存器、第三移位暫存器
[0024]300_4、500_4移位暫存器、第四移位暫存器
[0025]310上拉電路
[0026]320第一開關(guān)
[0027]330第一下拉電路
[0028]340、540第二下拉電路
[0029]350第三下拉電路
[0030]400、700移位暫存電路
[0031]Cl電容、第一電容
[0032]C2電容、第二電容
[0033]CK、XCK時脈信號
[0034]CKl時脈信號、第二時脈信號
[0035]CK_1時脈信號、第六時脈信號
[0036]CK2時脈信號、第五時脈信號
[0037]CK_2時脈信號、第三時脈信號
[0038]CK3時脈信號、第四時脈信號
[0039]CK_3時脈信號、第七時脈信號
[0040]CK4時脈信號、第八時脈信號
[0041]CK_4時脈信號、第一時脈信號
[0042]Gn輸出信號
[0043]6^、61至65輸入信號[0044]Gn+1 輸入信號、輸出信號
[0045]IN信號端
[0046]INl第一輸入端
[0047]IN2第二輸入端
[0048]IN3第三輸入端
[0049]IN4第四輸入端
[0050]IN5第五輸入端
[0051]Qn節(jié)點
[0052]Qn+1后一級移位暫存器的節(jié)點
[0053]Out輸出端
[0054]SP起始信號
[0055]Tla、Tle開關(guān)
[0056]Tlb開關(guān)、第一開關(guān)
[0057]Tlc開關(guān)、第三開關(guān)
[0058]Tld開關(guān)、第二開關(guān)
[0059]Tl時段、第一時段
[0060]T2、T4、T6、Ta、Tb、Tc時段
[0061]T3時段、第二時段
[0062]T5時段、第三時段
[0063]T7時段、第四時段
[0064]Tp周期
[0065]VGH柵極高電位
[0066]2VGH兩倍的柵極高電位
[0067]VGL柵極低電位
[0068]VGLl第一柵極低電位
[0069]VGL2第二柵極低電位
[0070]VSS系統(tǒng)電壓端
【具體實施方式】
[0071]以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。
[0072]請參考圖3，圖3為本發(fā)明一實施例的移位暫存器300的電路圖。移位暫存器300包含信號端IN、第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4、輸出端Out、上拉電路310、開關(guān)Tib、第一下拉電路330、第二下拉電路340以及第三下拉電路350。第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收不同的時脈信號CK_4、CK1、CK_2及CK3，而信號端IN用以接收前一級移位暫存器的輸出端所輸出的輸入信號Gim。
[0073]上拉電路310與信號端IN、節(jié)點Qn及第一輸入端INl耦接，并用以依據(jù)第一輸入端INl的電位，控制信號端IN與節(jié)點Qn之間的電性連接。開關(guān)Tlb與第二輸入端IN2、節(jié)點Qn及輸出端Out耦接，并用以依據(jù)節(jié)點Qn的電位，控制第二輸入端IN2與輸出端Out之間的電性連接。第一下拉電路330與第三輸入端IN3、輸出端Out及第四輸入端IN4耦接，并用以依據(jù)第三輸入端IN3的電位，控制輸出端Out與第四輸入端IN4之間的電性連接。第二下拉電路340與節(jié)點Qn、第一輸入端INl及第四輸入端IN4耦接，并用以依據(jù)第四輸入端IN4的電位，控制節(jié)點Qn與第一輸入端INl之間的電性連接。第三下拉電路350與節(jié)點Qn、第三輸入端IN3及第四輸入端IN4耦接，并用以依據(jù)第三輸入端IN3的電位，控制節(jié)點Qn與第四輸入端IN4之間的電性連接。其中第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收不同的時脈信號CK_4、CK1、CK_2及CK3。
[0074]在本發(fā)明一實施例中，上拉電路310包含開關(guān)Tla，其中開關(guān)Tla的第一端耦接至信號端IN,開關(guān)Tla的第二端稱接至節(jié)點Qn，而開關(guān)Tla的控制端稱接至第一輸入端INl。開關(guān)Tla依據(jù)時脈信號CK_4，控制信號端IN與節(jié)點Qn之間的電性連接。再者，第一下拉電路330可包含電容Cl及開關(guān)Tld，其中電容Cl耦接于節(jié)點Qn及輸出端Out之間。開關(guān)Tld的第一端耦接至輸出端Out，開關(guān)Tld的第二端耦接至第四輸入端IN4，而開關(guān)Tld的控制端I禹接至第三輸入端IN3。開關(guān)Tld依據(jù)時脈信號CK_2,控制輸出端Out與第四輸入端IN4之間的電性連接。另外，第二下拉電路340包含開關(guān)Tie，其中開關(guān)Tle的第一端耦接至節(jié)點Qn，開關(guān)Tle的第二端耦接至第一輸入端INl，而開關(guān)Tle的控制端耦接至第四輸入端IN4。開關(guān)Tle依據(jù)時脈信號CK3，控制節(jié)點Qn與第一輸入端INl之間的電性連接。此夕卜，第三下拉電路350可包含電容C2及開關(guān)Tlc，其中電容C2耦接于節(jié)點Qn及第三輸入端IN3之間。開關(guān)Tlc的第一端耦接至節(jié)點Qn，開關(guān)Tlc的第二端耦接至第四時輸入端IN4，而開關(guān)Tlc的控制端耦接至第三輸入端IN3。Tlc依據(jù)時脈信號CK_2，控制節(jié)點Qn與第四輸入端IN4之間的電性連接。由于開關(guān)Tlc及Tld以時脈信號CK3作為其低電平信號，且開關(guān)Tle以時脈信號CK_4作為其低電平信號，故可在開關(guān)Tlc、Tld及Tle因長時間的操作而受到正偏壓應(yīng)力(positive bias stress ；PBS)效應(yīng)的影響下,對開關(guān)Tlc、Tld及Tie施以周期性的逆偏壓應(yīng)力(negative bias stress ；NBS)效應(yīng),故開關(guān)Tlc、Tld及Tie的臨界電壓會有回復(fù)效果，也因此開關(guān)Tic、Tld及Tle的驅(qū)動能力可被改善。
[0075]移位暫存器300可用于顯示面板的柵極驅(qū)動器，而柵極驅(qū)動電路可包含多級的移位暫存器300，用來提供多個柵極信號，以控制顯示面板的像素的開啟與關(guān)閉。請參考圖4及圖5。圖4為本發(fā)明一實施例的移位暫存電路400的示意圖，而圖5為圖4的移位暫存電路400的時序圖。移位暫存電路400包括有多個移位暫存器(如300_1至300_5)。其中，每個移位暫存器300_1至300_5的電路架構(gòu)與圖3的移位暫存器300電路架構(gòu)相同。移位暫存器300_1至300_5會分別由輸出端Out將輸出信號G1至G5輸出至對應(yīng)的柵極線(或稱掃描線)，以依序地開啟與顯示面板的不同柵極線耦接的像素。移位暫存器300_2至300_5的信號端IN會分別接收其前一級移位暫存器300_1至300_4的輸出信號G1至G4,而移位暫存器300_1的信號端IN則是接收起始信號SP。此外，移位暫存器300_1和移位暫存器300_5的第一輸入端INl、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈信號CK_4、CK1、CK_2及CK3 ;移位暫存器300_2的第一輸入端INl、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈信號CK_1、CK2、CK_3及CK4 ;移位暫存器300_3的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈信號CK_2、CK3、CK_4及CKl ;而移位暫存器300_4的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別接收時脈信號CK_3、CK4、CK_1及CK2。其中時脈信號CK1、CK2、CK3和CK4的電位會在柵極高電位VGH及第一柵極低電位VGLl之間切換，時脈信號CK_1、CK_2、CK_3和CK_4的電位會在柵極高電位VGH及第二柵極低電位VGL2之間切換，而第二柵極低電位VGL2會低于第一柵極低電位VGL1。在本發(fā)明一實施例中,柵極高電位VGH為正20伏特，第一柵極低電位VGLl為負10伏特，而第二柵極低電位VGL2為負13伏特，但本發(fā)明并不以此為限。
[0076]此外，每一個時脈信號CKl至CK4會每隔一個周期Tp由第一柵極低電位VGLl被提升至柵極高電位VGH，而每一個時脈信號CK_1至CK_4會每隔一個周期Tp由第二柵極低電位VGL2被提升至柵極高電位VGH。時脈信號CKl與CK_1具有相似的時序，時脈信號CK2與CK_2具有相似的時序，時脈信號CK3與CK_3具有相似的時序，而時脈信號CK4與CK_4具有相似的時序。詳言之，時脈信號CKl由第一柵極低電位VGLl被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第一柵極低電位VGLl的時間點，會與時脈信號CK_1由第二柵極低電位VGL2被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第二柵極低電位VGL2的時間點一致。相似地,時脈信號CK2由第一柵極低電位VGLl被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第一柵極低電位VGLl的時間點，會與時脈信號CK_2由第二柵極低電位VGL2被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第二柵極低電位VGL2的時間點一致。時脈信號CK3由第一柵極低電位VGLl被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第一柵極低電位VGLl的時間點，會與時脈信號CK_3由第二柵極低電位VGL2被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第二柵極低電位VGL2的時間點一致。時脈信號CK4由第一柵極低電位VGLl被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第一柵極低電位VGLl的時間點，會與時脈信號CK_4由第二柵極低電位VGL2被提升至柵極高電位VGH的時間點以及由柵極高電位VGH被降至第二柵極低電位VGL2的時間點一致。
[0077]再者，時脈信號CKl至CK4不同時為柵極高電位VGH，且時脈信號CKl至CK4不同時為柵極高電位VGH。以圖5為例，時脈信號CK4、CK1、CK2及CK3分別在時段T1、T3、T5及Τ7依序地為柵極高電位VGH，且時脈信號CK_4、CK_1、CK_2及CK_3分別在時段Tl、T3、T5及T7依序地為柵極高電位VGH。
[0078]另外，由于移位暫存電路400依據(jù)八個時脈信號CKl至CK4及CK_1至CK_4進行操作，故移位暫存電路400可稱為八相(eight phase)移位暫存電路。移位暫存電路400的第N個移位暫存器的四個輸入端INl至IN4所接收的時脈信號，會與第(N+4)個移位暫存器的四個輸入端INl至IN4所接收的時脈信號相同，其中N為正整數(shù)。例如，第一個移位暫存器300_1的第一輸入端INl、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4分別地接收時脈信號CK_4、CK1、CK_2及CK3，而第五個移位暫存器300_5的第一輸入端INl、第二輸入端IN2、第三輸入端IN3及第四輸入端IN4所接收的時脈信號也會是時脈信號CK_4、CK1、CK_2 及 CK3。
[0079]為能清楚地說明移位暫存器300的特色及優(yōu)點，請再參考圖3及圖5。在時段Tl期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4為柵極高電位VGH，而使得上拉電路310的開關(guān)Tla被開啟，并導(dǎo)致節(jié)點Qn的電位為柵極高電位VGH。此外，因時脈信號CK3及CK_2分別處于第一柵極低電位VGLl及第二柵極低電位VGL2，且時脈信號CK_4為柵極高電位VGH,而使得開關(guān)Tie、Tlc和Tld被關(guān)閉。此外，由于時脈信號CKl處于第一柵極低電位VGL1,且開關(guān)Tlb被開啟，故輸出信號Gn的電位會是第一柵極低電位VGLl。此外，因時脈信號CK3為第一柵極低電位VGL1,而時脈信號CK_4為柵極高電位VGH,故開關(guān)Tle的柵極-源極之間的壓差會為極大的負值，而使得開關(guān)Tle會被緊密地關(guān)閉。
[0080]在時段T2期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK3及CK_2分別處于第一柵極低電位VGLl及第二柵極低電位VGL2，而使得開關(guān)Tie、Tlc和Tld被關(guān)閉。因此，節(jié)點Qn的電位會因節(jié)點Qn處于浮接(floating)狀態(tài)而維持在柵極高電位VGH。此外，因時脈信號CKl的電位仍為第一柵極低電位VGL1,故輸出信號Gn的電位會維持在第一柵極低電位VGLl。
[0081]在時段T3期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2處于第二柵極低電位VGL2，而使得開關(guān)Tlc和Tld被關(guān)閉。再者，因時脈信號CKl處于柵極高電位VGH,且開關(guān)Tlb被開啟，而使得輸出信號Gn的電位被提升至柵極高電位VGH。另外，節(jié)點Qn的電位因開關(guān)Tlb的寄生電容的耦合效應(yīng)以及電容Cl的耦合效應(yīng)，而被提升至柵極高電位VGH的兩倍(即2VGH)。此外，因時脈信號CK3為第一柵極低電位VGL1，而時脈信號CK_4為第二柵極低電位VGL2，故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，且因節(jié)點Qn的電位為2VGH，故開關(guān)Tle會被輕微地開啟，而有電流從節(jié)點Qn經(jīng)過開關(guān)Tle而流至第一輸入端INl。
[0082]在時段T4期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2的電位為第二柵極低電位VGL2，而使得開關(guān)Tlc和Tld被關(guān)閉。另外，因時脈信號CKl被下拉至第一柵極低電位VGL1，而使得節(jié)點Qn的電位因開關(guān)Tlb的寄生電容的耦合效應(yīng)而從兩倍的柵極高電位2VGH下拉至柵極高電位VGH。再者，因時脈信號CKl處于第一柵極低電位VGLl，且節(jié)點Qn的電位為柵極高電位VGH，故開關(guān)Tlb會被開啟，而使得輸出信號Gn的電位被下拉至第一柵極低電位VGL1。另外，因時脈信號CK3為第一柵極低電位VGLl，而時脈信號CK_4為第二柵極低電位VGL2，故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，且因節(jié)點Qn的電位為VGH，故開關(guān)Tle會被輕微地開啟，而有電流從節(jié)點Qn經(jīng)過開關(guān)Tle而流至第一輸入端INl。
[0083]在時段T5期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2的電位為柵極高電位VGH，而使得開關(guān)Tlc和Tld被開啟，并使得節(jié)點Qn的電位被下拉至第一柵極低電位VGL1,且使輸出信號Gn的電位維持在第一柵極低電位VGL1。再者，因節(jié)點Qn的電位為第一柵極低電位VGL1，故開關(guān)Tlb會被關(guān)閉。另外，因時脈信號CK3為第一柵極低電位VGL1,而時脈信號CK_4為第二柵極低電位VGL2,故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，故開關(guān)Tle會被輕微地開啟。又因節(jié)點Qn的電位為第一柵極低電位VGLl高于第一輸入端INl的第二柵極低電位VGL2,而有極輕微的電流從節(jié)點Qn經(jīng)過開關(guān)Tle而流至第一輸入端INl。
[0084]在時段T6期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2的電位為第二柵極低電位VGL2，而使得開關(guān)Tlc和Tld被關(guān)閉。另外，因時脈信號CK_2的電位從柵極高電位VGH被下拉至第二柵極低電位VGL2，故節(jié)點Qn的電位會因電容C2的耦合效應(yīng)而稍微地下降。開關(guān)Tlb則因節(jié)點Qn的電位低于第一柵極低電位VGLl而被關(guān)閉，而輸出信號Gn的電位仍維持在第一柵極低電位VGL1。另外，因時脈信號CK3為第一柵極低電位VGL1,而時脈信號CK_4為第二柵極低電位VGL2,故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，而使得開關(guān)Tle會被輕微地開啟。
[0085]在時段T7期間，移位暫存器300所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2處于第二柵極低電位VGL2，而使得開關(guān)Tlc和Tld被關(guān)閉。再者，因時脈信號CK3處于柵極高電位VGH，故開關(guān)Tle會被完全地開啟，而使得節(jié)點Qn的電位會被下拉至第二柵極低電位VGL2。輸出信號Gn的電位則仍維持在第一柵極低電位VGL1。此外，后一級移位暫存器的節(jié)點Qn+1的電位的波形以及輸出信號Gn+1的波形會分別與節(jié)點Qn的電位的波形及輸出信號Gn的波形類似，在此即不再贅述。
[0086]由上述說明可知，在時段T3至T6的期間，移位暫存器300中的開關(guān)Tle會被輕微地開啟，而在時段T7的期間，開關(guān)Tle會被完全地開啟。因此，在前一級移位暫存器的輸出端所輸出的輸入信號Gim尚未再次地由第一柵極低電位VGLl被上拉至柵極高電位VGH之前，盡管時脈信號CKl仍會在柵極高電位VGH及第一柵極低電位VGLl之間進行切換，但因開關(guān)Tle的作用，而可有效地避免移位暫存器300的節(jié)點Qn處的突波，故可確保移位暫存器300能輸出具有正確波形的輸出信號Gn。
[0087]在本發(fā)明一實施例中，移位暫存器300的第三下拉電路350可被省略，而第二下拉電路340的開關(guān)Tle的控制端改以接收時脈信號CK2。請參考圖6，圖6為本發(fā)明另一實施例的移位暫存器500的電路圖。移位暫存器500包含信號端IN、第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4、第五輸入端IN5、輸出端Out、上拉電路310、開關(guān)Tib、第一下拉電路330以及第二下拉電路540。第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收不同的時脈信號CK_4、CKU CK_2、CK3及CK2,而信號端IN用以接收前一級移位暫存器的輸出端所輸出的輸入信號Gim。
[0088]移位暫存器500的上拉電路310、開關(guān)Tlb及第一下拉電路330的功用及操作方式與移位暫存器300的上拉電路310、開關(guān)Tlb及第一下拉電路330相同，故不再贅述。此外，移位暫存器500的第二下拉電路540與節(jié)點Qn、第一輸入端INl及第五輸入端IN5耦接，并用以依據(jù)第五輸入端IN5的電位，控制節(jié)點Qn與第一輸入端INl之間的電性連接。在本發(fā)明一實施例中，第二下拉電路540包含開關(guān)Tie。開關(guān)Tle的第一端耦接至節(jié)點QN，開關(guān)Tle的第二端稱接至第一輸入端INl,而開關(guān)Tle的控制端稱接至第五輸入端IN5。開關(guān)Tle依據(jù)時脈信號CK2，控制節(jié)點Qn與第一輸入端INl之間的電性連接。由于開關(guān)Tld及Tle分別以時脈信號CK3和CK_4作為其低電平信號，故可在開關(guān)Tld及Tie因長時間的操作而受到正偏壓應(yīng)力(PBS)效應(yīng)的影響下，對開關(guān)Tld及Tle施以周期性的逆偏壓應(yīng)力(NBS)效應(yīng)，故開關(guān)Tld及Tle的臨界電壓會有回復(fù)效果，也因此開關(guān)Tld及Tle的驅(qū)動能力可被改
盡
口 ο
[0089]移位暫存器500可用于顯示面板的柵極驅(qū)動器，而柵極驅(qū)動電路可包含多級的移位暫存器500，用來提供多個柵極信號，以控制顯示面板的像素的開啟與關(guān)閉。請參考圖7及圖5。圖7為本發(fā)明一實施例的移位暫存電路700的示意圖。移位暫存電路700包括有多個移位暫存器(如500_1至500_5)。其中，每個移位暫存器500_1至500_5的電路架構(gòu)與圖6的移位暫存器500電路架構(gòu)相同。移位暫存器500_1至500_5會分別由輸出端Out將輸出信號G1至G5輸出至對應(yīng)的柵極線(或稱掃描線)，以依序地開啟與顯示面板的不同柵極線耦接的像素。移位暫存器500_2至500_5的信號端IN會分別接收其前一級移位暫存器500_1至500_4的輸出信號G1至G4,而移位暫存器500_1的信號端IN則是接收起始信號SP。此外，移位暫存器500_1和移位暫存器500_5的第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈信號CK_4、CKU CK_2、CK3及CK2。移位暫存器500_2的第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈信號CK_1、CK2、CK_3、CK4及CK3。移位暫存器500_3的第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈信號CK_2、CK3、CK_4、CKl及CK4。移位暫存器500_4的第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈信號CK_3、CK4、CK_1、CK2 及 CK1。
[0090]由于移位暫存電路700依據(jù)八個時脈信號CKl至CK4及CK_1至CK_4進行操作，故移位暫存電路700也是一種八相移位暫存電路。移位暫存電路700的第N個移位暫存器的五個輸入端INl至IN5所接收的時脈信號，會與第(N+4)個移位暫存器的五個輸入端INl至IN5所接收的時脈信號相同，其中N為正整數(shù)。例如，第一個移位暫存器500_1的第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5分別接收時脈信號CK_4、CK1、CK_2、CK3及CK2，而第五個移位暫存器500_5的第一輸入端INl、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4及第五輸入端IN5所接收的時脈信號也會是時脈信號 CK_4、CK1、CK_2、CK3 及 CK2。
[0091]請再參考圖6及圖5。在時段Tl期間，移位暫存器500所接收的輸入信號G1^1和時脈信號CK_4為柵極高電位VGH，而使得上拉電路310的開關(guān)Tla被開啟，并導(dǎo)致節(jié)點Qn的電位為柵極高電位VGH。此外，因時脈信號CK3及CK_2分別處于第一柵極低電位VGLl及第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。再者，因時脈信號CK_4為柵極高電位VGH，而時脈信號CK2的電位為第一柵極低電位VGL1，故開關(guān)Tle的柵極-源極之間的壓差會為極大的負值，而使得開關(guān)Tle會被緊密地關(guān)閉。此外，由于時脈信號CKl處于第一柵極低電位VGL1,且開關(guān)Tlb被開啟，故輸出信號Gn的電位會是第一柵極低電位VGLl。
[0092]在時段T2期間，移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此外，因時脈信號CK3及CK_2分別處于第一柵極低電位VGLl及第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。再者，因時脈信號CK2的電位為第一柵極低電位VGL1,故開關(guān)Tle會被關(guān)閉。因此，節(jié)點Qn的電位會因節(jié)點Qn處于浮接狀態(tài)而維持在柵極高電位VGH。此外，因時脈信號CKl的電位仍為第一柵極低電位VGL1,故輸出信號Gn的電位會維持在第一柵極低電位 VGLI。
[0093]在時段T3期間，移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl 及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此外，因時脈信號CK_2處于第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。再者，因時脈信號CKl處于柵極高電位VGH，且開關(guān)Tlb被開啟，而使得輸出信號Gn的電位被提升至柵極高電位VGH。另外，節(jié)點Qn的電位因開關(guān)Tlb的寄生電容的耦合效應(yīng)以及電容Cl的耦合效應(yīng)，而被提升至柵極高電位VGH的兩倍(即2VGH)。此外，因時脈信號CK2為第一柵極低電位VGL1，而時脈信號CK_4為第二柵極低電位VGL2，故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，且因節(jié)點Qn的電位為2VGH，故開關(guān)Tle會被輕微地開啟，而有電流從節(jié)點Qn經(jīng)過開關(guān)Tle而流至第一輸入端INl。
[0094]在時段T4期間，移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2的電位為第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。另外，因時脈信號CKl被下拉至第一柵極低電位VGL1，而使得節(jié)點Qn的電位因開關(guān)Tlb的寄生電容的耦合效應(yīng)而從兩倍的柵極高電位2VGH下拉至柵極高電位VGH。再者，因時脈信號CKl處于第一柵極低電位VGLl，且節(jié)點Qn的電位為柵極高電位VGH，故開關(guān)Tlb會被開啟，而使得輸出信號Gn的電位被下拉至第一柵極低電位VGL1。另外，因時脈信號CK2為第一柵極低電位VGL1，而時脈信號CK_4為第二柵極低電位VGL2，故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，且因節(jié)點Qn的電位為VGH，故開關(guān)Tle會被輕微地開啟，而有電流從節(jié)點Qn經(jīng)過開關(guān)Tle而流至第一輸入端INl。
[0095]在時段T5期間,移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK和CK_2的電位為柵極高電位VGH，而使得開關(guān)Tld和Tle被開啟，并使得節(jié)點Qn的電位被下拉至第二柵極低電位VGL2,且使輸出信號Gn的電位維持在第一柵極低電位VGLl附近。再者，因節(jié)點Qn的電位為第二柵極低電位VGL2，故開關(guān)Tlb會被關(guān)閉。
[0096]在時段T6期間,移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2的電位為第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。另外，因時脈信號CK2為第一柵極低電位VGL1,而時脈信號CK_4為第二柵極低電位VGL2,故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，而使得開關(guān)Tle會被輕微地開啟，而使得節(jié)點Qn的電位維持在第二柵極低電位VGL2,輸出信號Gn的電位則維持在第一柵極低電位VGLl附近。
[0097]在時段T7期間，移位暫存器500所接收的輸入信號Gim和時脈信號CK_4分別為第一柵極低電位VGLl及第二柵極低電位VGL2，而使得上拉電路310的開關(guān)Tla被關(guān)閉。此夕卜，因時脈信號CK_2處于第二柵極低電位VGL2，而使得開關(guān)Tld被關(guān)閉。再者，因時脈信號CK2為第一柵極低電位VGL1,而時脈信號CK_4為第二柵極低電位VGL2,故開關(guān)Tle的柵極-源極之間的壓差會為正值(約3伏特)，而使得開關(guān)Tle會被輕微地開啟，而使得節(jié)點Qn的電位維持在第二柵極低電位VGL2,輸出信號Gn的電位則維持在第一柵極低電位VGLl附近。此外，后一級移位暫存器的節(jié)點Qn+1的電位的波形以及輸出信號Gn+1的波形會分別與節(jié)點Qn的電位的波形及輸出信號Gn的波形類似，在此即不再贅述。
[0098]由上述說明可知，在時段T3、T4、T6及T7的期間，移位暫存器500中的開關(guān)Tle會被輕微地開啟，而在時段Τ5的期間，開關(guān)Tle會被完全地開啟。因此，在前一級移位暫存器的輸出端所輸出的輸入信號Gim尚未再次地由第一柵極低電位VGLl被上拉至柵極高電位VGH之前，盡管時脈信號CKl仍會在柵極高電位VGH及第一柵極低電位VGLl之間進行切換，但因開關(guān)Tle的作用，而可有效地避免移位暫存器500的節(jié)點Qn處的突波，故可確保移位暫存器500能輸出具有正確波形的輸出信號Gn。
[0099]此外，在上述說明中，時脈信號CKl、CK_1、CK2、CK_2、CK3、CK_3、CK4、CK_4亦可分別稱為第二時脈信號、第六時脈信號、第五時脈信號、第三時脈信號、第四時脈信號、第七時脈信號、第八時脈信號及第一時脈信號。移位暫存器300_1和500_1亦可稱為第一移位暫存器。移位暫存器300_2和500_2亦可稱為第二移位暫存器。移位暫存器300_3和500_3亦可稱為第三移位暫存器。移位暫存器300_4和500_4亦可稱為第四移位暫存器。電容Cl亦可稱為第一電容，而電容C2亦可稱為第二電容。開關(guān)Tib、Tlc及Tld亦可分別稱為第一開關(guān)、第三開關(guān)及第二開關(guān)。此外，時段Tl、T3、T5及T7亦可分別稱為第一時段、第二時段、第三時段及第四時段。另外，圖式中的GN+1在現(xiàn)有技術(shù)中是指移位暫存器100的“輸入信號”，而在本發(fā)明實施例中則是指后一級移位暫存器的“輸出信號”，特予以說明。
[0100]綜上所述，通過本發(fā)明實施例的移位暫存器，由于各下拉電路的開關(guān)皆以時脈信號作為其低電平信號，故可在各下拉電路的開關(guān)因長時間的操作而受到正偏壓應(yīng)力(PBS)效應(yīng)的影響下，對下拉電路的開關(guān)施以周期性的逆偏壓應(yīng)力(NBS)效應(yīng)，以對臨界電壓(Vth)產(chǎn)生復(fù)原效果，改善驅(qū)動能力下降問題。此外，第二下拉電路的開關(guān)可適時地輕微地開啟或完全地開啟，故可抑制因第一開關(guān)的寄生電容的耦合效應(yīng)而產(chǎn)生于第一開關(guān)的控制端的突波。
[0101]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種移位暫存器，其特征在于，包含: 一信號端，接收一輸入信號； 一第一輸入端，接收一第一時脈信號； 一第二輸入端，接收一第二時脈信號； 一第三輸入端，接收一第三時脈信號； 一第四輸入端，接收一第四時脈信號； 一輸出端； 一上拉電路，與該信號端及該第一輸入端耦接，并用以依據(jù)該第一時脈信號，控制該信號端與一節(jié)點之間的電性連接； 一第一開關(guān)，與該第二輸入端、該節(jié)點及該輸出端耦接，并用以依據(jù)該節(jié)點的電位，控制該第二輸入端與該輸出端之間的電性連接； 一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，并用以依據(jù)該第三時脈信號，控制該輸出端與該第四輸入端之間的電性連接；以及 一第二下拉電路，與該節(jié)點及該第一輸入端耦接，并用以依據(jù)該第四時脈信號或一第五時脈信號，控制該節(jié)點與該第一輸入端之間的電性連接。
2.根據(jù)權(quán)利要求1所述的移位暫存器，其特征在于，該第一下拉電路包含: 一第一電容，耦接于該節(jié)點及該輸出端之間；以及 一第二開關(guān)，該第二開關(guān)的一第一端耦接該輸出端，該第二開關(guān)的一第二端耦接至該第四輸入端，而該第二開關(guān)的一控制端耦接該第三輸入端。
3.根據(jù)權(quán)利要求1所述的移位暫存器，其特征在于，該第二下拉電路依據(jù)該四時脈信號控制該節(jié)點與該第一輸入端之間的電性連接。
4.根據(jù)權(quán)利要求3所述的移位暫存器，其特征在于，另包含: 一第三下拉電路，與該節(jié)點、該第三輸入端及該第四輸入端耦接，并用以依據(jù)該第三時脈信號，控制該節(jié)點與該第四輸入端之間的電性連接。
5.根據(jù)權(quán)利要求4所述的移位暫存器，其特征在于，該第三下拉電路包含: 一第二電容，耦接于該節(jié)點及該第三輸入端之間；以及 一第三開關(guān)，該第三開關(guān)的一第一端耦接該節(jié)點，該第三開關(guān)的一第二端耦接該第四輸入端，而該第三開關(guān)的一控制端耦接該第三輸入端。
6.根據(jù)權(quán)利要求1所述的移位暫存器，其特征在于，該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號分別在一第一時段、一第二時段、一第三時段及一第四時段為一柵極高電位，而該第一時段、該第二時段、該第三時段及該第四時段在時間軸上的順序依序為該第一時段、該第二時段、該第三時段及該第四時段，且該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號不同時為該高柵極電位。
7.根據(jù)權(quán)利要求6所述的移位暫存器，其特征在于，更包含一第五輸入端，用以接收該五時脈信號，其中該第二下拉電路另耦接至該第五輸入端，以依據(jù)該五時脈信號控制該節(jié)點與該第一輸入端之間的電性連接，而該第五時脈信號在該第三時段為該高柵極電位。
8.根據(jù)權(quán)利要求6或7所述的移位暫存器，其特征在于，該第二時脈信號及該第四時脈信號在該柵極高電位及一第一柵極低電位之間切換，該第一時脈信號及該第三時脈信號在該高柵極電位及一第二柵極低電位之間切換，而該第一柵極低電位高于該第二柵極低電位。
9.一種移位暫存電路,包含多個移位暫存器,其特征在于,每一移位暫存器包含: 一信號端; 一第一輸入端； 一第二輸入端； 一第三輸入端； 一第四輸入端； 一輸出端； 一上拉電路，與該信號端、一節(jié)點及該第一輸入端耦接，并用以依據(jù)該第一輸入端的電位，控制該信號端與該節(jié)點之間的電性連接； 一第一開關(guān)，與該第二輸入端、該節(jié)點及該輸出端耦接，并用以依據(jù)該節(jié)點的電位，控制該第二輸入端與該輸出端之間的電性連接； 一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，并用以依據(jù)該第三輸入端的電位，控制該輸出端與該第四輸入端之間的電性連接； 一第二下拉電路，與該節(jié)點、該第一輸入端及該第四輸入端耦接，并用以依據(jù)該第四輸入端的電位，控制該節(jié)點與該第一輸入端之間的電性連接；以及 一第三下拉電路，與該節(jié)點、該第三輸入端及該第四輸入端耦接，并用以依據(jù)該第三輸入端的電位，控制該節(jié)點與該第四輸入端之間的電性連接； 其中該第一輸入端、該第二輸入端、該第三輸入端及該第四輸入端分別接收不同的時脈信號。
10.根據(jù)權(quán)利要求9所述的移位暫存電路,其特征在于,該些移位暫存器包含一第一移位暫存器、一第二移位暫存器、一第三移位暫存器及一第四移位暫存器； 其中該第一移位暫存器的該信號端接收一起始信號，該第一移位暫存器的該第一輸入端接收一第一時脈信號，該第一移位暫存器的該第二輸入端接收一第二時脈信號，該第一移位暫存器的該第三輸入端接收一第三時脈信號，而該第一移位暫存器的該第四輸入端接收一第四時脈信號； 其中該第二移位暫存器的該信號端耦接該第一移位暫存器的該輸出端，該第二移位暫存器的該第一輸入端接收一第六時脈信號，該第二移位暫存器的該第二輸入端接收一第五時脈信號，該第二移位暫存器的該第三輸入端接收一第七時脈信號，而該第二移位暫存器的該第四輸入端接收一第八時脈信號； 其中該第三移位暫存器的該信號端耦接該第二移位暫存器的該輸出端，該第三移位暫存器的該第一輸入端接收該第三時脈信號，該第三移位暫存器的該第二輸入端接收該第四時脈信號，該第三移位暫存器的該第三輸入端接收該第一時脈信號，而該第三移位暫存器的該第四輸入端接收該第二時脈信號；以及 其中該第四移位暫存器的該信號端耦接該第三移位暫存器的該輸出端，該第四移位暫存器的該第一輸入端接收該第七時脈信號，該第四移位暫存器的該第二輸入端接收該第八時脈信號，該第四移位暫存器的該第三輸入端接收該第六時脈信號，而該第四移位暫存器的該第四輸入端接收該第五時脈信號。
11.根據(jù)權(quán)利要求9所述的移位暫存電路，其特征在于，該第三下拉電路包含:一第二電容，耦接于該節(jié)點及該第三輸入端之間；以及 一第三開關(guān)，該第三開關(guān)的一第一端耦接該節(jié)點，該第三開關(guān)的一第二端耦接該第四輸入端，而該第三開關(guān)的一控制端耦接該第三輸入端。
12.—種移位暫存電路，包含多個移位暫存器，其特征在于，而每一移位暫存器包含: 一信號端; 一第一輸入端； 一第二輸入端； 一第三輸入端； 一第四輸入端； 一第五輸入端； 一輸出端； 一上拉電路，與該信號端、一節(jié)點及該第一輸入端耦接，并用以依據(jù)該第一輸入端的電位，控制該信號端與該節(jié)點之間的電性連接； 一第一開關(guān)，與該第二輸入端、該節(jié)點及該輸出端耦接，并用以依據(jù)該節(jié)點的電位，控制該第二輸入端與該輸出端之間的電性連接； 一第一下拉電路，與該第三輸入端、該輸出端及該第四輸入端耦接，并用以依據(jù)該第三輸入端的電位，控制該輸出端與該第四輸入端之間的電性連接；以及 一第二下拉電路，與該節(jié)點、該第一輸入端及該第五輸入端耦接，并用以依據(jù)該第五輸入端的電位，控制該節(jié)點與該第一輸入端之間的電性連接； 其中該第一輸入端、該第二輸入端、該第三輸入端、該第四輸入端及該第五輸入端分別接收不同的時脈信號。
13.根據(jù)權(quán)利要求12所述的移位暫存電路,其特征在于,該些移位暫存器包含一第一移位暫存器、一第二移位暫存器、一第三移位暫存器及一第四移位暫存器； 其中該第一移位暫存器的該信號端接收一起始信號，該第一移位暫存器的該第一輸入端接收一第一時脈信號，該第一移位暫存器的該第二輸入端接收一第二時脈信號，該第一移位暫存器的該第三輸入端接收一第三時脈信號，該第一移位暫存器的該第四輸入端接收一第四時脈信號，而該第一移位暫存器的該第五輸入端接收一第五時脈信號； 其中該第二移位暫存器的該信號端耦接該第一移位暫存器的該輸出端，該第二移位暫存器的該第一輸入端接收一第六時脈信號，該第二移位暫存器的該第二輸入端接收該第五時脈信號，該第二移位暫存器的該第三輸入端接收一第七時脈信號，該第二移位暫存器的該第四輸入端接收一第八時脈信號，而該第二移位暫存器的該第五輸入端接收該第四時脈信號; 其中該第三移位暫存器的該信號端耦接該第二移位暫存器的該輸出端，該第三移位暫存器的該第一輸入端接收該第三時脈信號，該第三移位暫存器的該第二輸入端接收該第四時脈信號，該第三移 位暫存器的該第三輸入端接收該第一時脈信號，該第三移位暫存器的該第四輸入端接收該第二時脈信號，而該第三移位暫存器的該第五輸入端接收該第八時脈信號；以及 其中該第四移位暫存器的該信號端耦接該第三移位暫存器的該輸出端，該第四移位暫存器的該第一輸入端接收該第七時脈信號，該第四移位暫存器的該第二輸入端接收該第八時脈信號，該第四移位暫存器的該第三輸入端接收該第六時脈信號，該第四移位暫存器的該第四輸入端接收該第五時脈信號，而該第四移位暫存器的該第五輸入端接收該第二時脈信號。
14.根據(jù)權(quán)利要求9、11或12所述的移位暫存電路，其特征在于，該第一下拉電路包含: 一第一電容，耦接于該節(jié)點及該輸出端之間；以及 一第二開關(guān)，該第二開關(guān)的一第一端耦接該輸出端，該第二開關(guān)的一第二端耦接至該第四輸入端，而該第二開關(guān)的一控制端耦接該第三輸入端。
15.根據(jù)權(quán)利要求10或13所述的移位暫存電路，其特征在于，該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號分別在一第一時段、一第二時段、一第三時段及一第四時段為一柵極高電位，該第八時脈信號、該第六時脈信號、該第五時脈信號及該第七時脈信號分別在該第一時段、該第二時段、該第三時段及該第四時段為該柵極高電位，而該第一時段、該第二時段、該第三時段及該第四時段在時間軸上的順序依序為該第一時段、該第二時段、該第三時段及該第四時段，該第一時脈信號、該第二時脈信號、該第三時脈信號及該第四時脈信號不同時為該柵極高電位，且該第五時脈信號、該第六時脈信號、該第七時脈信號及第八時脈信號不同時為該高電位。
16.根據(jù)權(quán)利要求15所述的移位暫存電路，其特征在于，該第二時脈信號、該第四時脈信號、該第五時脈信號及該第八時脈信號在該柵極高電位及一第一柵極低電位之間切換，該第一時脈信號、該第三時脈信號、該第六時脈信號及該第七時脈信號在該柵極高電位及一第二柵極低電位之間切換，而該第一柵極低電位高于該第二柵極低電位。
【文檔編號】G11C19/28GK103956133SQ201410196024
【公開日】2014年7月30日 申請日期:2014年5月9日 優(yōu)先權(quán)日:2014年2月13日
【發(fā)明者】劉立偉, 詹秉燏, 洪凱尉, 陳勇志 申請人:友達光電股份有限公司