一種靈敏放大器和閃存存儲(chǔ)裝置制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種靈敏放大器和閃存存儲(chǔ)裝置，所述靈敏放大器包括偏置電路和放大電路，所述偏置電路的一端與電源連接，所述偏置電路的另一端與所述放大電路的第一端連接，所述偏置電路用于當(dāng)所述靈敏放大器工作時(shí)，向所述放大電路輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間，所述放大電路的第二端與電源連接，所述放大電路的第三端用于輸出穩(wěn)定的電壓。本發(fā)明使得靈敏放大器不工作時(shí)耗能低，靈敏放大器工作時(shí)能夠加快建立目標(biāo)電壓的速度，提高了靈敏放大器的工作性能。
【專(zhuān)利說(shuō)明】一種靈敏放大器和閃存存儲(chǔ)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)【技術(shù)領(lǐng)域】，具體涉及一種靈敏放大器和閃存存儲(chǔ)裝置。
【背景技術(shù)】
[0002]靈敏放大器(Sense amplifier)是存儲(chǔ)器中非常重要的電路，其主要用于將存儲(chǔ)單元中所存儲(chǔ)的數(shù)據(jù)位的狀態(tài)識(shí)別出來(lái)，靈敏放大器在正常工作時(shí)，需要恒定的偏置電壓，該偏置電壓可以由偏置電壓產(chǎn)生電路來(lái)提供，在實(shí)際應(yīng)用中，需要盡可能地使靈敏放大器不工作時(shí)具有盡量低的功耗，并且在靈敏放大器工作時(shí)又能夠快速穩(wěn)定到目標(biāo)電壓。
[0003]圖1是現(xiàn)有技術(shù)中靈敏放大器的電路圖。如圖1所示，在所述第一輸入端EN輸入低電平，在第二輸入端IVREF輸入低電平，第一 PMOS管Pl截止，第一 NMOS管NI和第二PMOS管P2導(dǎo)通，靈敏放大器不工作，偏置電壓(NBIAS)被拉到接地電壓，以降低所述靈敏放大器的功耗，在所述第一輸入端EN輸入高電平，在第二輸入端IVREF輸入低電平，第一PMOS管Pl和所述第二 PMOS管P2導(dǎo)通，第一 NMOS管NI截止，所述靈敏放大器進(jìn)行工作，然而，所述偏置電壓從接地電壓地重新回到目標(biāo)電壓時(shí)需要較長(zhǎng)的建立時(shí)間，影響閃存存儲(chǔ)器的讀取速度。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明實(shí)施例提供一種靈敏放大器和閃存存儲(chǔ)裝置，以解決靈敏放大器建立目標(biāo)電壓速度慢的問(wèn)題。
[0005]第一方面，本發(fā)明實(shí)施例提供了一種靈敏放大器，所述靈敏放大器包括偏置電路和放大電路，
[0006]所述偏置電路的一端與電源連接，所述偏置電路的另一端與所述放大電路的第一端連接，所述偏置電路用于當(dāng)所述靈敏放大器工作時(shí)，向所述放大電路輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間；
[0007]所述放大電路的第二端與電源連接，所述放大電路的第三端用于輸出穩(wěn)定的電壓。
[0008]進(jìn)一步地，所述偏置電路包括:第一輸入端、第二輸入端、反相器、第一 PMOS管、第二 PMOS管、第一 NMOS管、第三PMOS管、第二 NMOS管和第三NMOS管；
[0009]所述反相器的輸入端與所述第一輸入端連接，所述反相器的輸出端與所述第一PMOS管的柵極連接；所述第一 PMOS管的源極與所述第二 PMOS管的漏極連接，所述第一PMOS管的漏極與所述第二 NMOS管的源極連接，所述第二 PMOS管的柵極與所述第二輸入端連接，所述第二 PMOS管的源極與電源連接；
[0010]所述第一 NMOS管的柵極與所述反相器的輸出端連接，所述第一 NMOS管的源極與所述第三PMOS管的漏極連接，所述第一 NMOS管的漏極與所述第二 NMOS管的柵極連接，所述第三PMOS管的柵極與所述第二輸入端連接，所述第三PMOS管的源極與電源連接；[0011]所述第二 NMOS管的源極與所述第一 PMOS管的漏極連接，所述第二 NMOS管的柵極與所述第一 NMOS管的漏極連接，所述第二 NMOS管的漏極接地；
[0012]所述第三NMOS管的源極與所述偏置電路的另一端連接，所述偏置電路的另一端為所述第一 NMOS管的漏極和所述第二 NMOS管的柵極的中點(diǎn)，所述第三NMOS管的柵極與所述放大電路的第三端連接，所述第三NMOS管的漏極接地。
[0013]進(jìn)一步地，所述放大電路包括第三輸入端、第四PMOS管和第四NMOS管，
[0014]所述第四PMOS管的柵極與所述第三輸入端連接，所述第四PMOS管的源極與電源連接，所述第四PMOS管的漏極與所述第四NMOS管的源極連接；
[0015]所述第四NMOS管的柵極與所述偏置電路的另一端連接，所述第四NMOS管的漏極與所述第三NMOS管的柵極連接。
[0016]進(jìn)一步地，所述第三輸入端輸入恒定的低電平，使得所述第四PMOS管處于導(dǎo)通狀態(tài)。
[0017]進(jìn)一步地，當(dāng)所述第一輸入端輸入高電平，所述第二輸入端輸入低電平時(shí)，所述第一 PMOS管和所述第二 PMOS管導(dǎo)通，所述第一 NMOS管截止，根據(jù)流過(guò)所述第二 PMOS管的電流向所述放大電路輸出第一偏置電壓；
[0018]當(dāng)所述第一輸入端輸入低電平，所述第二輸入端輸入低電平時(shí)，所述第一 PMOS管截止，所述第一 NMOS管和所述第三PMOS管導(dǎo)通，根據(jù)流過(guò)所述第三PMOS管的電流向所述放大電路輸出第二偏置電壓。
[0019]進(jìn)一步地，根據(jù)所述第二 PMOS管與所述第三PMOS管的比值確定所述第二偏置電壓與所述第一偏置電壓的差值。
[0020]進(jìn)一步地，所述第二 PMOS管與所述第三PMOS管的比值為:
[0021]第二 PMOS管的數(shù)目M乘以第二 PMOS管的寬長(zhǎng)比與第三PMOS管的數(shù)目N乘以第三PMOS管的寬長(zhǎng)比的值，其中，M和N分別為大于I的整數(shù)。
[0022]第二方面，本發(fā)明實(shí)施例提供了一種閃存存儲(chǔ)裝置，所述閃存存儲(chǔ)裝置包括存儲(chǔ)單元和靈敏放大器，所述存儲(chǔ)單元和所述靈敏放大器連接，其中，所述靈敏放大器包括第一方面所述的靈敏放大器。
[0023]進(jìn)一步地，所述閃存存儲(chǔ)裝置還包括第五NMOS管，所述第五NMOS管的源極與所述靈敏放大器的放大電路的第三端連接，所述第五NMOS管的漏極與所述閃存存儲(chǔ)器連接，所述第五NMOS管的柵極與電源連接，所述第五NMOS管用于選通所述閃存存儲(chǔ)器。
[0024]本發(fā)明實(shí)施例提供的靈敏放大器和閃存存儲(chǔ)裝置，當(dāng)靈敏放大器工作時(shí)向放大電路輸出第一偏置電壓，當(dāng)靈敏放大器不工作時(shí)向放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間，使得放大器不工作時(shí)耗能低，放大器工作時(shí)能夠加快建立目標(biāo)電壓的速度，提高了靈敏放大器的工作性能。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0025]下面將通過(guò)參照附圖詳細(xì)描述本發(fā)明的示例性實(shí)施例，使本領(lǐng)域的普通技術(shù)人員更清楚本發(fā)明的上述及其他特征和優(yōu)點(diǎn)，附圖中:
[0026]圖1是現(xiàn)有技術(shù)中靈敏放大器的電路圖；
[0027]圖2是本發(fā)明第一實(shí)施例的一種靈敏放大器的電路結(jié)構(gòu)圖；[0028]圖3是本發(fā)明第二實(shí)施例的一種閃存存儲(chǔ)裝置的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部?jī)?nèi)容。
[0030]在圖2中示出了本發(fā)明的第一實(shí)施例。
[0031]圖2是根據(jù)本發(fā)明第一實(shí)施例的一種靈敏放大器的電路結(jié)構(gòu)圖，所述靈敏放大器包括:偏置電路11和放大電路12。
[0032]其中，偏置電路11的一端與電源VDD連接，偏置電路11的另一端與放大電路12的第一端連接，所述偏置電路11用于當(dāng)靈敏放大器不工作時(shí)，向所述放大電路輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間。
[0033]所述放大電路12的第二端與電源VDD連接，所述放大電路的第三端用于輸出穩(wěn)定的電壓。
[0034]當(dāng)所述靈敏放大器工作時(shí)，所述偏置電路11需要向所述放大電路12提供一穩(wěn)定的第一偏置電壓，所述偏置電路11在靈敏放大器不工作時(shí)，向所述放大電路12輸出第二偏置電壓，所述第二偏置電壓位于接地電壓和第一偏置電壓之間，現(xiàn)有技術(shù)中當(dāng)靈敏放大器工作時(shí)的目標(biāo)電壓需要從接地電壓變化為目標(biāo)電壓，因此本實(shí)施例提供的靈敏放大器的偏置電路只需增加極少的功耗，卻能提高靈敏放大器工作時(shí)建立目標(biāo)電壓的速度。
[0035]具體優(yōu)選的，所述偏置電路11可包括第一輸入端EN、第二輸入端IVREF、反相器INV0、第一 PMOS 管 P1、第二 PMOS 管 P2、第一 NMOS 管 N1、第三 PMOS 管 P3、第二 NMOS 管 N2和第三NMOS管N3。
[0036]其中，所述反相器的輸入端與所述第一輸入端EN連接，所述反相器的輸出端與所述第一 PMOS管Pl的柵極連接；所述第一 PMOS管Pl的源極與所述第二 PMOS管P2的漏極連接，所述第一 PMOS管Pl的漏極與所述第二 NMOS管N2的源極連接，所述第二 PMOS管P2的柵極與所述第二輸入端IVREF連接，所述第二 PMOS管P2的源極與電源VDD連接；所述第
一NMOS管NI的柵極與所述反相器INVO的輸出端連接，所述第一 NMOS管NI的源極與所述第三PMOS管P3的漏極連接，所述第一 NMOS管NI的漏極與所述第二 NMOS管N2的柵極連接，所述第三PMOS管P3的柵極與所述第二輸入端IVREF連接，所述第三PMOS管P3的源極與電源VDD連接；所述第二 NMOS管N2的源極與所述第一 PMOS管Pl的漏極連接，所述第二NMOS管N2的柵極與所述第一 NMOS管NI的漏極連接，所述第二 NMOS管N2的漏極接地；所述第三NMOS管N3的源極與所述偏置電路11的另一端連接，所述偏置電路11的另一端為所述第一 NMOS管NI的漏極和所述第二 NMOS管N2的柵極的中點(diǎn)，所述偏置電路的另一端用于向所述放大電路12輸出偏置電壓，所述第三NMOS管N3的柵極與所述放大電路12的第三端連接，所述第三NMOS管N3的漏極接地。
[0037]所述放大電路12包括第三輸入端SAIN、第四PMOS管P4和第四NMOS管N4。
[0038]其中，所述第四PMOS管P4的柵極與所述第三輸入端SAIN連接，所述第四PMOS管P4的源極與電源VDD連接，所述第四PMOS管P4的漏極與所述第四NMOS管N4的源極連接，所述第四NMOS管N4的柵極與所述偏置電路11的另一端連接，所述第四NMOS管N4的漏極與所述第三NMOS管N3的柵極連接。
[0039]所述偏置電路11在靈敏放大器工作時(shí)向所述放大電路12提供第一偏置電壓，所述第一偏置電壓經(jīng)放大電路12的輸出端輸出，所述放大電路12的輸出端優(yōu)選的可以連接一閃存，從而讀取閃存存儲(chǔ)單元內(nèi)所存儲(chǔ)的數(shù)據(jù)。
[0040]在本實(shí)施例中，當(dāng)所述第一輸入端EN輸入高電平，所述第二輸入端IVREF輸入低電平時(shí)，所述第一 PMOS管Pl和所述第二 PMOS管P2導(dǎo)通，所述第一 NMOS管NI截止，根據(jù)流過(guò)所述第二 PMOS管P2的電流向所述放大電路12輸出第一偏置電壓。
[0041]當(dāng)所述第一輸入端EN輸入低電平，所述第二輸入端IVREF輸入低電平時(shí)，所述第
一PMOS管Pl截止，所述第一 NMOS管NI和所述第三PMOS管P3導(dǎo)通，根據(jù)流過(guò)所述第三PMOS管P3的電流向所述放大電路輸出第二偏置電壓。
[0042]流過(guò)第二 PMOS管P2和第三PMOS管P3的電流分別與所述第二 PMOS管P2和第三PMOS管P3的寬長(zhǎng)比和所述第二 PMOS管P2和第三PMOS管P3的管子的數(shù)目有關(guān)，所述靈敏放大器不工作時(shí)流過(guò)所述偏置電路11的等于流過(guò)所述第三PMOS管的電流，當(dāng)所述第二PMOS管P2的寬長(zhǎng)比和數(shù)目一定時(shí)，所述第三PMOS管P3的寬長(zhǎng)比越小，數(shù)目越少，流過(guò)第三PMOS管P3的電流越小，所述靈敏放大器不工作時(shí)建立的第二偏置電壓越小，所述靈敏放大器不工作時(shí)的功耗越小。
[0043]根據(jù)所述第二 PMOS管與所述第三PMOS管的比值確定所述第二偏置電壓與所述第
一偏置電壓的差值。
[0044]所述第二 PMOS管P2與所述第三PMOS管P3的比值為:第二 PMOS管P2的數(shù)目M乘以第二 PMOS管P2的寬長(zhǎng)比與第三PMOS管P3的數(shù)目N乘以第三PMOS管P3的寬長(zhǎng)比的值，其中，M和N分別為大于I的整數(shù)。
[0045]例如:所述第二 PMOS管的數(shù)目為2,所述第二 PMOS管的寬長(zhǎng)比為2:1,所述第三PMOS管的數(shù)目為1，所述第三PMOS管的寬長(zhǎng)比為2:1，則所述第二 PMOS管與所述第三PMOS管的比值為2:1。
[0046]當(dāng)所述第二 PMOS管P2的寬長(zhǎng)比和管子數(shù)目與所述第三PMOS管P3的寬長(zhǎng)比和管子數(shù)目越接近，靈敏放大器不工作時(shí)建立的第二偏置電壓與靈敏放大器工作時(shí)建立的第一偏置電壓越接近，所述靈敏放大器工作時(shí)建立目標(biāo)電壓的速度越快，但同時(shí)靈敏放大器不工作需要消耗的功耗也增大。因此，需要設(shè)計(jì)第二 PMOS管P2與所述第三PMOS管P3的比值，使得靈敏放大器不工作時(shí)只增加極少的功耗，而在靈敏放大器工作時(shí)能夠加快建立目標(biāo)電壓的速度。
[0047]當(dāng)所述第二 PMOS管P2與所述第三PMOS管P3的比值越大，所述靈敏放大器不工作時(shí)的耗能越小，而在所述靈敏放大器工作時(shí)建立目標(biāo)電壓的速度越快，即當(dāng)流過(guò)所述第
二PMOS管P2的偏置電流較大，流過(guò)所述第三PMOS管P3的偏置電流越小，靈敏放大器建立目標(biāo)電壓的速度越快，靈敏放大器不工作時(shí)的耗能越小。
[0048]本發(fā)明第一實(shí)施例提供的靈敏放大器，當(dāng)靈敏放大器工作時(shí)，所述偏置電路向所述放大電路輸出第一偏置電壓，當(dāng)靈敏放大器不工作時(shí)，所述偏置電路向所述放大電路輸出第二偏置電壓，且所述第二偏置電壓位于接地電壓與第一偏置電壓之間，這樣使靈敏放大器不工作時(shí)只需要增加極少的能耗，而在靈敏放大器工作時(shí)能夠快速建立完成目標(biāo)電壓，從而加快了靈敏放大器的預(yù)充電速度。
[0049]在圖3中示出了本發(fā)明的第二實(shí)施例。
[0050]圖3是根據(jù)本發(fā)明第二實(shí)施例一種閃存存儲(chǔ)裝置的電路結(jié)構(gòu)圖，所述閃存存儲(chǔ)裝置包括存儲(chǔ)單元21和靈敏放大器22，所述存儲(chǔ)單元21通過(guò)位線與所述靈敏放大器22連接。
[0051]其中，所述靈敏放大器22包括偏置電路221和放大電路222。所述偏置電路221的一端與電源VDD連接，偏置電路221的另一端與放大電路222的第一端連接，所述偏置電路221用于當(dāng)靈敏放大器不工作時(shí)，向所述放大電路222輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路222輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間。
[0052]所述放大電路222的第二端與電源VDD連接，所述放大電路的第三端用于輸出穩(wěn)定的電壓。
[0053]具體優(yōu)選的，所述偏置電路221可包括(關(guān)于各個(gè)器件的標(biāo)識(shí)請(qǐng)參考圖2):第一輸入端EN、第二輸入端IVREF、反相器INV0、第一 PMOS管P1、第二 PMOS管P2、第一 NMOS管N1、第三PMOS管P3、第二 NMOS管N2和第三NMOS管N3。
[0054]其中，所述反相器的輸入端與所述第一輸入端EN連接，所述反相器的輸出端與所述第一 PMOS管Pl的柵極連接；所述第一 PMOS管Pl的源極與所述第二 PMOS管P2的漏極連接，所述第一 PMOS管Pl的漏極與所述第二 NMOS管N2的源極連接，所述第二 PMOS管P2的柵極與所述第二輸入端IVREF連接，所述第二 PMOS管P2的源極與電源VDD連接；所述第一 NMOS管NI的柵極與所述反相器INVO的輸出端連接，所述第一 NMOS管NI的源極與所述第三PMOS管P3的漏極連接，所述第一 NMOS管NI的漏極與所述第二 NMOS管N2的柵極連接，所述第三PMOS管P3的柵極與所述第二輸入端IVREF連接，所述第三PMOS管P3的源極與電源VDD連接；所述第二 NMOS管N2的源極與所述第一 PMOS管Pl的漏極連接，所述第二NMOS管N2的柵極與所述第一 NMOS管NI的漏極連接，所述第二 NMOS管N2的漏極接地；所述第三NMOS管N3的源極與所述偏置電路221的另一端連接，所述偏置電路221的另一端為所述第一 NMOS管NI的漏極和所述第二 NMOS管N2的柵極的中點(diǎn),所述偏置電路的另一端用于向所述放大電路222輸出偏置電壓，所述第三NMOS管N3的柵極與所述放大電路222的第三端連接，所述第三NMOS管N3的漏極接地。
[0055]所述放大電路222包括第三輸入端SAIN、第四PMOS管P4和第四NMOS管N4。
[0056]其中，所述第四PMOS管P4的柵極與所述第三輸入端SAIN連接，所述第四PMOS管P4的源極與電源VDD連接，所述第四PMOS管P4的漏極與所述第四NMOS管N4的源極連接，所述第四NMOS管N4的柵極與所述偏置電路221的另一端連接，所述第四NMOS管N4的漏極與所述第三NMOS管N3的柵極連接。
[0057]所述偏置電路221可以使得當(dāng)所述靈敏放大器工作時(shí)，向所述放大電路222輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路222輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間。
[0058]具體地，當(dāng)所述第一輸入端EN輸入高電平，所述第二輸入端IVREF輸入低電平時(shí)，所述第一 PMOS管Pl和所述第二 PMOS管P2導(dǎo)通，所述第一 NMOS管NI截止，根據(jù)流過(guò)第二PMOS管P2的電流向所述放大電路222輸出第一偏置電壓。[0059]當(dāng)所述第一輸入端EN輸入低電平，所述第二輸入端IVREF輸入低電平時(shí)，所述第一 PMOS管Pl截止，所述第一 NMOS管NI和所述第三PMOS管P3導(dǎo)通，根據(jù)流過(guò)第三PMOS管P3的電流向所述放大電路222輸出第二偏置電壓。
[0060]所述第二偏置電壓與所述第一偏置電壓的差值根據(jù)所述第二 PMOS管P2和所述第三PMOS管P3的比值來(lái)確定。
[0061]所述第二 PMOS管P2與所述第三PMOS管P3的比值為:第二 PMOS管P2的數(shù)目M乘以第二 PMOS管P2的寬長(zhǎng)比與第三PMOS管P3的數(shù)目N乘以第三PMOS管P3的寬長(zhǎng)比的值，其中，M和N分別為大于I的整數(shù)。
[0062]當(dāng)所述第二 PMOS管P2與所述第三PMOS管P3的比值越大，即當(dāng)流過(guò)所述第二 PMOS管P2的偏置電流較大，流過(guò)所述第三PMOS管P3的偏置電流越小，所述靈敏放大器不工作時(shí)的耗能越小，并且所述靈敏放大器工作時(shí)建立目標(biāo)電壓的速度越快，靈敏放大器建立目標(biāo)電壓的速度越快，靈敏放大器不工作時(shí)的耗能越小。
[0063]在本實(shí)施例的優(yōu)選實(shí)施例中，所述閃存存儲(chǔ)裝置還包括第五WOS管N5，所述第五NMOS管N5的源極與所述靈敏放大器的放大電路222的第三端連接，所述第五NMOS管N5的漏極與所述存儲(chǔ)單元21連接，所述第五NMOS管的柵極與電源連接，所述第五NMOS管用于選通所述存儲(chǔ)單元。
[0064]本發(fā)明第二實(shí)施例提供的閃存存儲(chǔ)裝置，當(dāng)靈敏放大器工作時(shí)，所述偏置電路向所述放大電路輸出第一偏置電壓，當(dāng)靈敏放大器不工作時(shí)，所述偏置電路向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與第一偏置電壓之間，當(dāng)靈敏放大器不工作時(shí)，只需要增加極少的能耗，而在靈敏放大器工作時(shí)，能夠較快目標(biāo)電壓的建立速度，從而加快了靈敏放大器的讀取速度。
[0065]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種靈敏放大器，其特征在于，所述靈敏放大器包括偏置電路和放大電路， 所述偏置電路的一端與電源連接，所述偏置電路的另一端與所述放大電路的第一端連接，所述偏置電路用于當(dāng)所述靈敏放大器工作時(shí)，向所述放大電路輸出第一偏置電壓，當(dāng)所述靈敏放大器不工作時(shí)，向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間； 所述放大電路的第二端與電源連接，所述放大電路的第三端用于輸出穩(wěn)定的電壓。
2.根據(jù)權(quán)利要求1所述的靈敏放大器，其特征在于，所述偏置電路包括:第一輸入端、第二輸入端、反相器、第一 PMOS管、第二 PMOS管、第一 NMOS管、第三PMOS管、第二 NMOS管和第三NMOS管； 所述反相器的輸入端與所述第一輸入端連接，所述反相器的輸出端與所述第一 PMOS管的柵極連接；所述第一 PMOS管的源極與所述第二 PMOS管的漏極連接，所述第一 PMOS管的漏極與所述第二 NMOS管的源極連接，所述第二 PMOS管的柵極與所述第二輸入端連接，所述第二 PMOS管的源極與電源連接； 所述第一 NMOS管的柵極與所述反相器的輸出端連接，所述第一 NMOS管的源極與所述第三PMOS管的漏極連接，所述第一 NMOS管的漏極與所述第二 NMOS管的柵極連接，所述第三PMOS管的柵極與 所述第二輸入端連接，所述第三PMOS管的源極與電源連接； 所述第二 NMOS管的源極與所述第一 PMOS管的漏極連接，所述第二 NMOS管的柵極與所述第一 NMOS管的漏極連接,所述第二 NMOS管的漏極接地； 所述第三NMOS管的源極與所述偏置電路的另一端連接，所述偏置電路的另一端為所述第一 NMOS管的漏極和所述第二 NMOS管的柵極的中點(diǎn)，所述第三NMOS管的柵極與所述放大電路的第三端連接，所述第三NMOS管的漏極接地。
3.根據(jù)權(quán)利要求1所述的靈敏放大器，其特征在于，所述放大電路包括第三輸入端、第四PMOS管和第四NMOS管； 所述第四PMOS管的柵極與所述第三輸入端連接，所述第四PMOS管的源極與電源連接，所述第四PMOS管的漏極與所述第四NMOS管的源極連接； 所述第四NMOS管的柵極與所述偏置電路的另一端連接，所述第四NMOS管的漏極與所述第三NMOS管的柵極連接。
4.根據(jù)權(quán)利要求3所述的靈敏放大器，其特征在于，所述第三輸入端輸入恒定的低電平，使得所述第四PMOS管處于導(dǎo)通狀態(tài)。
5.根據(jù)權(quán)利要求1所述的靈敏放大器，其特征在于， 當(dāng)所述第一輸入端輸入高電平，所述第二輸入端輸入低電平時(shí)，所述第一 PMOS管和所述第二 PMOS管導(dǎo)通，所述第一 NMOS管截止，根據(jù)流過(guò)所述第二 PMOS管的電流向所述放大電路輸出第一偏置電壓； 當(dāng)所述第一輸入端輸入低電平，所述第二輸入端輸入低電平時(shí)，所述第一 PMOS管截止，所述第一 NMOS管和所述第三PMOS管導(dǎo)通，根據(jù)流過(guò)所述第三PMOS管的電流向所述放大電路輸出第二偏置電壓。
6.根據(jù)權(quán)利要求5所述的靈敏放大器，其特征在于，根據(jù)所述第二PMOS管與所述第三PMOS管的比值確定所述第二偏置電壓與所述第一偏置電壓的差值。
7.根據(jù)權(quán)利要求6所述的靈敏放大器，其特征在于，所述第二PMOS管與所述第三PMOS管的比值為: 第二PMOS管的數(shù)目M乘以第二PMOS管的寬長(zhǎng)比與第三PMOS管的數(shù)目N乘以第三PMOS管的寬長(zhǎng)比的比值，其中，M和N分別為大于I的整數(shù)。
8.—種閃存存儲(chǔ)裝置，其特征在于，所述閃存存儲(chǔ)裝置包括閃存存儲(chǔ)單元和靈敏放大器，所述存儲(chǔ)單元和所述靈敏放大器連接，其中，所述靈敏放大器包括如權(quán)利要求1-7中任一項(xiàng)所述的靈敏放大器。
9.根據(jù)權(quán)利要求8所述的閃存存儲(chǔ)裝置，其特征在于，所述閃存存儲(chǔ)裝置還包括第五NMOS管，所述第 五NMOS管的源極與所述靈敏放大器的放大電路的第三端連接，所述第五NMOS管的漏極與所述閃存存儲(chǔ)器連接，所述第五NMOS管的柵極與電源連接，所述第五NMOS管用于選通所述存儲(chǔ)單元。
【文檔編號(hào)】G11C16/06GK103956186SQ201410197238
【公開(kāi)日】2014年7月30日 申請(qǐng)日期:2014年5月12日 優(yōu)先權(quán)日:2014年5月12日
【發(fā)明者】陳曉璐 申請(qǐng)人:北京兆易創(chuàng)新科技股份有限公司