一種嵌入式prom測試系統(tǒng)及實(shí)現(xiàn)方法
【專利摘要】本發(fā)明涉及應(yīng)用于航天相機(jī)電子學(xué)中地面部分的一種嵌入式PROM測試系統(tǒng)及實(shí)現(xiàn)方法，包括上位機(jī)、測試FPGA、自定義接口以及存儲單元。測試時(shí)，上位機(jī)將軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼合并后傳送給測試FPGA；上位機(jī)將調(diào)試指令傳送給測試FPGA后，資源調(diào)用模塊從存儲單元中讀取PROM的測試數(shù)據(jù)，通過自定義接口模塊對被測PROM進(jìn)行配置和測試操作；測試結(jié)果返回給上位機(jī)，完成對PROM的功能測試。本發(fā)明大大縮短了PROM測試模塊的開發(fā)時(shí)間，同時(shí)具有更高的可靠性。由于本發(fā)明簡化了驗(yàn)證模塊編寫中的底層設(shè)計(jì)細(xì)節(jié)問題，使得不同項(xiàng)目不同型號的PROM只需要經(jīng)過合理的參數(shù)配置就可以通過嵌入式方法與系統(tǒng)連接并進(jìn)行測試，提高了設(shè)計(jì)的復(fù)用性和通用性。
【專利說明】—種嵌入式PROM測試系統(tǒng)及實(shí)現(xiàn)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于航天遙感器【技術(shù)領(lǐng)域】，涉及應(yīng)用于航天相機(jī)電子學(xué)中地面部分的一種嵌入式PROM測試系統(tǒng)及實(shí)現(xiàn)方法。

【背景技術(shù)】
[0002]隨著航天技術(shù)的進(jìn)步以及航天應(yīng)用的進(jìn)一步展開,航天實(shí)時(shí)傳輸型遙感相機(jī)電子學(xué)的任務(wù)日益復(fù)雜。在相機(jī)電子學(xué)中，因?yàn)樾枰鎯Υ罅繑?shù)據(jù)，PROM器件得到了廣泛使用。但是，目前對PROM等基礎(chǔ)器件與FPGA接口硬件的測試仍依賴于用VHDLWerilog等硬件語言編寫時(shí)序測試接口，這種開發(fā)方法較復(fù)雜，而且開發(fā)周期長，驗(yàn)證效率低。而且，在航天領(lǐng)域，對工程的高效性和易用性，器件的穩(wěn)定性和可靠性都做了更高的要求。隨著驗(yàn)證在整個(gè)系統(tǒng)開發(fā)中占用的人力資源與時(shí)間資源越來越大，其效率和可重用性卻非常低，因此，發(fā)展高效的硬件驗(yàn)證技術(shù)已經(jīng)成為提高搭建硬件平臺效率的關(guān)鍵之一。同時(shí)，面對日趨激烈的航天競爭，更需要大力發(fā)展可靠、易用、高效的測試技術(shù)。由于嵌入式開發(fā)技術(shù)使系統(tǒng)集成度更高，功能更強(qiáng)，具有更高的可靠性以及更低的系統(tǒng)功耗，因此，嵌入式系統(tǒng)設(shè)計(jì)是航天控制電子系統(tǒng)發(fā)展的一個(gè)重要方向。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是要解決【背景技術(shù)】中用FPGA進(jìn)行PROM的接口測試時(shí)可靠性差、開發(fā)周期長、可重用性差等問題，為了解決上述問題，本發(fā)明通過自定義接口完成了對PROM數(shù)據(jù)的讀取，通過軟核代碼、硬核代碼分開設(shè)計(jì)的方式簡化了驗(yàn)證模塊編寫中的底層設(shè)計(jì)細(xì)節(jié)問題，從而以嵌入式方式實(shí)現(xiàn)了 PROM的測試接口，得到一種高可靠性、高性能的接口測試方法。
[0004]本發(fā)明的上述目的是通過如下技術(shù)方案予以實(shí)現(xiàn)的:
[0005]一種嵌入式PROM測試系統(tǒng)，包括上位機(jī)、測試FPGA、自定義接口模塊以及存儲單元，其中:上位機(jī)內(nèi)包括軟核開發(fā)模塊、硬核開發(fā)模塊、代碼合并模塊和上位機(jī)控制模塊；測試FPGA包括自定義接口模塊、資源調(diào)用模塊、時(shí)鐘生成模塊、信號接口模塊和測試模塊；其中:
[0006]軟核開發(fā)模塊:編寫測試程序，生成被測PROM的測試數(shù)據(jù)，生成軟核代碼；
[0007]硬核開發(fā)模塊:按照測試FPGA內(nèi)的信號接口模塊、測試模塊、自定義接口模塊、資源調(diào)用模塊和時(shí)鐘生成模塊的功能生成硬核代碼；
[0008]代碼合并模塊:用于將軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼總合為一個(gè)可下載、調(diào)試的代碼文件，這個(gè)代碼文件通過USB接口傳給測試FPGA內(nèi)的信號接口模塊。這個(gè)代碼文件能夠被其它系統(tǒng)工程調(diào)用，提高了測試方法的通用性；
[0009]上位機(jī)控制模塊:通過RS232接口向測試FPGA發(fā)送配置和調(diào)試指令，接收配置和測試結(jié)果并顯示；
[0010]自定義接口模塊:接收資源調(diào)用模塊傳來的PROM的初始配置數(shù)據(jù)和測試數(shù)據(jù)，按照PROM接口時(shí)序要求控制接口時(shí)序，向PROM發(fā)送配置數(shù)據(jù)和測試數(shù)據(jù)；測試完成后，將返回的測試數(shù)據(jù)傳給測試模塊中的測試結(jié)果處理模塊；
[0011]自定義接口模塊包括5個(gè)通用1設(shè)備接口(GP1)，分別對應(yīng)PROM的控制信號CE (片選使能)、OE (輸出使能)、RESET (復(fù)位信號)、BUSY (狀態(tài)指示)、DATA (數(shù)據(jù)信號)和CF(脈沖配置)。通過自定義接口模塊進(jìn)行時(shí)序控制，包括:使能接口信號、設(shè)置接口初始及末尾電平、通過設(shè)置參數(shù)控制各接口信號時(shí)序；
[0012]自定義接口模塊按照PROM接口時(shí)序要求控制接口時(shí)序的過程為:控制OE信號保持低電平至少200ns，保證CE下降沿?fù)?jù)第一個(gè)CLK信號上升沿的保持時(shí)間至少30ns，CE的高電平時(shí)間至少250ns，OE的低電平時(shí)間至少250ns ；0E上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CE下降沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CF低電平保持時(shí)間至少300ns，CF上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns。
[0013]自定義接口模塊向PROM發(fā)送配置和測試數(shù)據(jù)的具體過程為:自定義接口模塊控制地址寄存器在CF信號的上升沿復(fù)位，當(dāng)被測PROM的BUSY引腳使能時(shí)，PROM進(jìn)入配置狀態(tài)，從配置存儲器的首地址讀出配置數(shù)據(jù)并寫入PR0M，之后依次將配置存儲器的地址加一，重復(fù)進(jìn)行寫入操作，直至將配置存儲器中的全部配置數(shù)據(jù)發(fā)送完畢；當(dāng)BUSY引腳為高時(shí)，表示該地址配置數(shù)據(jù)已被寫入被測FPGA，地址寄存器停止增加，當(dāng)前輸入數(shù)據(jù)保存在DATA引腳上；BUSY置低后的第一個(gè)時(shí)鐘上升沿，從DATA引腳輸入數(shù)據(jù)；依次進(jìn)行，直至數(shù)據(jù)傳輸完畢。
[0014]資源調(diào)用模塊:通過數(shù)據(jù)總線調(diào)用存儲單元內(nèi)的數(shù)據(jù)，并將數(shù)據(jù)傳給自定義接口模塊；
[0015]時(shí)鐘生成模塊:生成快頻率時(shí)鐘和慢頻率時(shí)鐘?？祛l率時(shí)鐘為主時(shí)鐘的二分頻或四分頻，慢頻率時(shí)鐘小于20MHz。慢頻率時(shí)鐘供自定義接口模塊和資源調(diào)用模塊使用，快頻率時(shí)鐘供信號接口模塊和測試模塊使用；
[0016]信號接口模塊，包括USB接口模塊和RS232接口模塊;USB接口模塊用于接受上位機(jī)的代碼合并模塊向FPGA發(fā)送的FPGA初始配置數(shù)據(jù)和合并后的代碼并傳給測試模塊；RS232接口模塊用于接收上位機(jī)控制模塊向測試FPGA發(fā)送的配置和調(diào)試指令并傳給測試模塊，將配置和測試結(jié)果反饋給上位機(jī)控制模塊；
[0017]測試模塊:包括命令解析模塊、測試控制模塊、中斷控制模塊、計(jì)時(shí)模塊、測試結(jié)果處理模塊；命令解析模塊用于接收并解析信號接口模塊中RS232接口模塊傳遞的配置及調(diào)試指令；測試控制模塊接收信號接口模塊傳來的數(shù)據(jù)和命令解析模塊解析的信號，根據(jù)命令將接收到的數(shù)據(jù)通過資源調(diào)用模塊存入存儲單元；接收到開始測試的命令后，控制資源調(diào)用模塊讀取存儲單元內(nèi)的測試數(shù)據(jù)并傳給自定義接口模塊；控制計(jì)時(shí)模塊對測試PROM的時(shí)間進(jìn)行測量；接收中斷測試命令并解析，通過中斷控制模塊完成相應(yīng)進(jìn)程的中斷操作；中斷控制模塊受測試控制模塊的控制，完成對測試PROM過程中各進(jìn)程的控制；計(jì)時(shí)模塊受測試控制模塊的控制，用于測量PROM存入及輸出數(shù)據(jù)的時(shí)間和速率；測試結(jié)果處理模塊用于接收自定義接口模塊返回的PROM測試數(shù)據(jù)并進(jìn)行結(jié)果分析，并將分析結(jié)果傳給信號接口模塊并最終通過RS232接口傳回上位機(jī)的上位機(jī)控制模塊；
[0018]存儲單元:用于存儲PROM的初始配置數(shù)據(jù)和測試數(shù)據(jù)，測試時(shí)，資源調(diào)用模塊通過數(shù)據(jù)總線調(diào)用存儲數(shù)據(jù)。
[0019]一種嵌入式PROM測試方法，其實(shí)現(xiàn)步驟如下:
[0020](I)上位機(jī)的軟核開發(fā)模塊生成被測PROM測試數(shù)據(jù)，編寫PROM的測試程序，生成軟核代碼；
[0021](2)上位機(jī)的硬核開發(fā)模塊按照測試FPGA內(nèi)的信號接口模塊、測試模塊、自定義接口模塊、資源調(diào)用模塊和時(shí)鐘生成模塊的功能生成硬核代碼；
[0022](3)上位機(jī)的代碼合并模塊合并軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼，將合并后的代碼通過USB接口傳送給測試FPGA的信號接口模塊；
[0023](4)上位機(jī)控制模塊生成被測PROM的測試控制程序；
[0024](5)信號接口模塊根據(jù)接收到的配置命令和初始配置數(shù)據(jù)對FPGA進(jìn)行初始配置；
[0025](6)上位機(jī)控制模塊將調(diào)試指令通過RS232接口模塊傳送信號接口模塊，再傳給測試模塊中的命令解析模塊，命令解析模塊將格式解析后的命令傳給測試控制模塊；
[0026](7)測試控制模塊將接收到的測試數(shù)據(jù)通過資源調(diào)用模塊存入存儲單元；
[0027](8)測試控制模塊接收到開始測試的命令后，控制資源調(diào)用模塊從存儲單元中讀取PROM初始配置數(shù)據(jù)和測試數(shù)據(jù)；
[0028](9)資源調(diào)用模塊將配置數(shù)據(jù)和測試數(shù)據(jù)傳給自定義接口模塊；
[0029](10)自定義接口模塊按照PROM接口時(shí)序要求，配置被測PROM ；
[0030](11)測試控制模塊控制計(jì)時(shí)模塊啟動(dòng)，同時(shí)自定義接口模塊向被測PROM發(fā)送測試數(shù)據(jù)，發(fā)送完畢后，接受返回的數(shù)據(jù)，全部數(shù)據(jù)返回后，計(jì)時(shí)模塊停止計(jì)時(shí)；
[0031](12)自定義接口模塊將測試返回?cái)?shù)據(jù)傳給測試模塊的測試結(jié)果處理模塊，測試結(jié)果處理模塊處理測試返回?cái)?shù)據(jù)得出測試結(jié)論；
[0032](13)計(jì)時(shí)模塊的計(jì)時(shí)結(jié)果和測試結(jié)果處理模塊的測試結(jié)果返回給測試控制模塊；再通過信號接口模塊的RS232接口模塊向上位機(jī)的上位機(jī)控制模塊發(fā)送并顯示，完成對PROM的功能測試。
[0033]本發(fā)明的積極效果:
[0034](I)本發(fā)明簡化了驗(yàn)證模塊編寫中的底層設(shè)計(jì)細(xì)節(jié)問題，使得驗(yàn)證者更專注于應(yīng)用層面的設(shè)計(jì)，極大地縮短了設(shè)計(jì)時(shí)間，提高了設(shè)計(jì)效率，更進(jìn)一步降低了測試系統(tǒng)二次開發(fā)的難度；
[0035](2)本發(fā)明中的自定義接口模塊采用通用1設(shè)備接口來控制接口信號，具有很好的穩(wěn)定性和可靠性；
[0036](3)本發(fā)明采用軟核與硬核獨(dú)立開發(fā)的方法，使得不同項(xiàng)目不同型號的PROM只需要經(jīng)過合理的參數(shù)配置就可以通過嵌入式方法與系統(tǒng)連接并進(jìn)行測試，不但提高了設(shè)計(jì)的復(fù)用性和可改進(jìn)性，而且提高了系統(tǒng)的易用性；
[0037]4、本發(fā)明充分利用了 FPGA的硬件資源，而且驗(yàn)證效率高；
[0038]5、本發(fā)明中采用自定義接口模塊以及軟硬結(jié)合的開發(fā)方式，大大降低了整個(gè)測試系統(tǒng)的設(shè)計(jì)風(fēng)險(xiǎn)。

【專利附圖】

【附圖說明】
[0039]圖1為本發(fā)明嵌入式PROM測試系統(tǒng)的系統(tǒng)結(jié)構(gòu)框圖；
[0040]圖2為本發(fā)明嵌入式PROM測試系統(tǒng)中軟核開發(fā)模塊和硬核開發(fā)模塊的設(shè)計(jì)流程圖；
[0041]圖3為本發(fā)明嵌入式PROM測試系統(tǒng)中PROM的連接結(jié)構(gòu)圖；
[0042]圖4為本發(fā)明嵌入式PROM測試系統(tǒng)中PROM的從模式接口時(shí)序；
[0043]圖5為本發(fā)明嵌入式PROM測試系統(tǒng)的控制程序流程圖；
[0044]圖6為本發(fā)明嵌入式PROM測試系統(tǒng)中位交換數(shù)據(jù)示意圖。

【具體實(shí)施方式】
[0045]如圖1所示，本發(fā)明嵌入式PROM測試系統(tǒng)包括上位機(jī)、測試FPGA、自定義接口以及存儲單元，其中:上位機(jī)內(nèi)包括軟核開發(fā)模塊、硬核開發(fā)模塊、代碼合并模塊和上位機(jī)控制模塊；測試FPGA包括自定義接口模塊、資源調(diào)用模塊、時(shí)鐘生成模塊、信號接口模塊和測試模塊。
[0046]本發(fā)明PROM測試系統(tǒng)中上位機(jī)的軟核開發(fā)模塊在軟件SDK中完成，軟核開發(fā)模塊生成被測PROM的測試數(shù)據(jù)，編寫PROM的測試程序，生成軟核代碼。處理器選用的是Xilinx的MicroBlaze。MicroBlaze結(jié)構(gòu)的一個(gè)突出優(yōu)點(diǎn)是其一個(gè)完整的嵌入式系統(tǒng)可以通過多個(gè)IP核相互連接構(gòu)成。這種構(gòu)建方式具有兼容性，設(shè)計(jì)的靈活性和重復(fù)利用性。這種方式可以很容易的將系統(tǒng)不需要的部分去掉，實(shí)現(xiàn)軟核處理器的最簡化，實(shí)現(xiàn)資源的最有效利用，從而達(dá)到更高的整體系統(tǒng)性能。
[0047]本發(fā)明中測試系統(tǒng)的硬件模塊設(shè)計(jì)在軟件XPS中完成，硬件模塊設(shè)計(jì)包括搭建硬件平臺，添加所需要的IP核并設(shè)置工程參數(shù)。上位機(jī)的硬核開發(fā)模塊按照測試FPGA內(nèi)的信號接口模塊、測試模塊、自定義接口模塊、資源調(diào)用模塊和時(shí)鐘生成模塊的功能生成硬核代碼。
[0048]上位機(jī)的代碼合并模塊合并軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼，這樣就將嵌入式系統(tǒng)作為FPGA設(shè)計(jì)中控制和調(diào)度的子系統(tǒng)來使用，這個(gè)代碼文件能夠被其它系統(tǒng)工程調(diào)用，這樣就可以經(jīng)過二次開發(fā)在測試系統(tǒng)上滿足航天相機(jī)焦面程序全部的功能要求。合并后的代碼通過USB接口傳送給測試FPGA的信號接口模塊。
[0049]上位機(jī)控制模塊通過RS232接口向測試FPGA發(fā)送配置指令，信號接口模塊根據(jù)接收到的配置命令和初始配置數(shù)據(jù)對FPGA進(jìn)行初始配置，同時(shí)將接收到的測試數(shù)據(jù)通過資源調(diào)用模塊存入存儲單元。
[0050]時(shí)鐘生成模塊生成快頻率時(shí)鐘和慢頻率時(shí)鐘。快頻率時(shí)鐘為主時(shí)鐘的二分頻或四分頻，慢頻率時(shí)鐘小于20MHz。慢頻率時(shí)鐘供自定義接口模塊和資源調(diào)用模塊使用，快頻率時(shí)鐘供信號接口模塊和測試模塊使用。
[0051]上位機(jī)控制模塊將調(diào)試指令通過RS232接口模塊傳送給信號接口模塊，再傳給測試模塊。測試模塊包括命令解析模塊、測試控制模塊、中斷控制模塊、計(jì)時(shí)模塊、測試結(jié)果處理模塊。命令解析模塊接收并解析信號接口模塊中RS232接口模塊傳遞的配置及調(diào)試指令；測試控制模塊控制計(jì)時(shí)模塊對測試PROM的時(shí)間進(jìn)行測量，測試過程中接收中斷測試命令并解析，通過中斷控制模塊完成相應(yīng)進(jìn)程的中斷操作。測試控制模塊接收到開始測試的命令后，控制資源調(diào)用模塊從存儲單元中讀取PROM初始配置數(shù)據(jù)和測試數(shù)據(jù)；然后，資源調(diào)用模塊將配置數(shù)據(jù)和測試數(shù)據(jù)傳給自定義接口模塊。
[0052]測試控制模塊控制計(jì)時(shí)模塊啟動(dòng)，同時(shí)自定義接口模塊向被測PROM發(fā)送測試數(shù)據(jù)。
[0053]自定義接口模塊接收資源調(diào)用模塊傳來的PROM的測試數(shù)據(jù)，按照PROM接口時(shí)序要求控制接口時(shí)序，向PROM發(fā)送測試數(shù)據(jù)。自定義接口模塊包括5個(gè)通用1設(shè)備接口(GP1)，分別對應(yīng)PROM的控制信號CE (片選使能)、OE (輸出使能)、RESET (復(fù)位信號)、BUSY (狀態(tài)指示)、DATA (數(shù)據(jù)信號)和CF (脈沖配置)。
[0054]PROM采用的是XiIinx的XCF32P芯片，其硬件連接結(jié)構(gòu)如圖3所示。自定義接口模塊向PROM發(fā)送配置和測試數(shù)據(jù)的具體過程為:自定義接口模塊控制地址寄存器在CF信號的上升沿復(fù)位，當(dāng)被測PROM的BUSY引腳使能時(shí)，PROM進(jìn)入配置狀態(tài)，從配置存儲器的首地址讀出配置數(shù)據(jù)并寫入PR0M，之后依次將配置存儲器的地址加一，重復(fù)進(jìn)行寫入操作，直至將配置存儲器中的全部配置數(shù)據(jù)發(fā)送完畢；當(dāng)BUSY引腳為高時(shí)，表示該地址配置數(shù)據(jù)已被寫入被測FPGA，地址寄存器停止增加，當(dāng)前輸入數(shù)據(jù)保存在DATA引腳上；BUSY置低后的第一個(gè)時(shí)鐘上升沿，從DATA引腳輸入數(shù)據(jù)；依次進(jìn)行，直至數(shù)據(jù)傳輸完畢。
[0055]本發(fā)明中，存儲數(shù)據(jù)的PROM采用從模式，其讀時(shí)序如圖4所示。從時(shí)序圖中可知，當(dāng)CE信號為低時(shí)，如果OE信號置高，將讀出第一個(gè)數(shù)據(jù)；此后，保持CE信號為低，OE信號為高，在時(shí)鐘信號CLK的每個(gè)上升沿，讀出一個(gè)新的數(shù)據(jù)。全部數(shù)據(jù)讀出后，再將CE置高，OE置低。在本發(fā)明中，將通過自定義接口模塊來控制輸出這一時(shí)序。
[0056]自定義接口模塊按照PROM接口時(shí)序要求控制接口時(shí)序的過程為:控制OE信號保持低電平至少200ns，保證CE下降沿?fù)?jù)第一個(gè)CLK信號上升沿的保持時(shí)間至少30ns，CE的高電平時(shí)間至少250ns，OE的低電平時(shí)間至少250ns ；0E上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CE下降沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CF低電平保持時(shí)間至少300ns，CF上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns。
[0057]通過在MicroBlaze內(nèi)嵌入式編程實(shí)現(xiàn)時(shí)序控制，流程如圖5所示。首先，對系統(tǒng)進(jìn)行初始化，初始化的主要任務(wù)是將CLK，CE，0E, CF，DATA信號與地址綁定，并設(shè)定信號數(shù)據(jù)方向。然后，通過給信號賦值的方式將信號置高或置低。第一步是使各信號滿足PROM初始時(shí)序要求。之后，將PROM的時(shí)鐘信號相繼置高置低，串行讀出數(shù)據(jù)。因?yàn)閿?shù)據(jù)的有效寬度為8位，因此通過8次循環(huán)讀出一個(gè)完整的數(shù)據(jù)。需要說明的是，PROM輸出的每個(gè)字節(jié)都經(jīng)過位交換，交換方式如圖6所示，例如讀出的一個(gè)十六進(jìn)制表示的8位有效數(shù)據(jù)為08，二進(jìn)制表示為0000 1000，按照圖6所示的方式進(jìn)行位交換后，二進(jìn)制表示變?yōu)?001 0000，對應(yīng)的十六進(jìn)制數(shù)為10。因此FPGA接收到的實(shí)際數(shù)據(jù)位10。因此在將數(shù)據(jù)讀出后需要再次進(jìn)行位交換以還原原始數(shù)據(jù)。重復(fù)這一過程，直到讀出所有的數(shù)據(jù)，最后按照PROM時(shí)序要求將各信號置為末態(tài)值。
[0058]全部測試數(shù)據(jù)接收完畢后，計(jì)時(shí)模塊停止計(jì)時(shí)。PROM測試數(shù)據(jù)通過自定義接口模塊發(fā)送給測試結(jié)果處理模塊，測試結(jié)果處理模塊進(jìn)行結(jié)果分析，計(jì)時(shí)模塊的計(jì)時(shí)結(jié)果和測試結(jié)果處理模塊的測試結(jié)果返回給測試控制模塊；將分析結(jié)果傳給信號接口模塊并最終通過RS232接口傳回上位機(jī)的上位機(jī)控制模塊，完成整個(gè)PROM的測試。
【權(quán)利要求】
1.一種嵌入式PROM測試系統(tǒng)，其特征在于包括上位機(jī)、測試FPGA、自定義接口模塊以及存儲單元，其中:上位機(jī)內(nèi)包括軟核開發(fā)模塊、硬核開發(fā)模塊、代碼合并模塊和上位機(jī)控制模塊；測試FPGA包括自定義接口模塊、資源調(diào)用模塊、時(shí)鐘生成模塊、信號接口模塊和測試模塊；其中: 軟核開發(fā)模塊:編寫測試程序，生成被測PROM的測試數(shù)據(jù)，生成軟核代碼； 硬核開發(fā)模塊:按照測試FPGA內(nèi)的信號接口模塊、測試模塊、自定義接口模塊、資源調(diào)用模塊和時(shí)鐘生成模塊的功能生成硬核代碼； 代碼合并模塊:用于將軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼總合為一個(gè)可下載、調(diào)試的代碼文件，這個(gè)代碼文件通過USB接口傳給測試FPGA內(nèi)的信號接口模塊。這個(gè)代碼文件能夠被其它系統(tǒng)工程調(diào)用，提高了測試方法的通用性； 上位機(jī)控制模塊:通過RS232接口向測試FPGA發(fā)送配置和調(diào)試指令，接收配置和測試結(jié)果并顯不; 自定義接口模塊:接收資源調(diào)用模塊傳來的PROM的初始配置數(shù)據(jù)和測試數(shù)據(jù)，按照PROM接口時(shí)序要求控制接口時(shí)序，向PROM發(fā)送配置數(shù)據(jù)和測試數(shù)據(jù)；測試完成后，將返回的測試數(shù)據(jù)傳給測試模塊中的測試結(jié)果處理模塊； 自定義接口模塊包括5個(gè)通用1設(shè)備接口(GP1)，分別對應(yīng)PROM的控制信號CE (片選使能)、OE (輸出使能)、RESET (復(fù)位信號)、BUSY (狀態(tài)指示)、DATA (數(shù)據(jù)信號)和CF (脈沖配置)。通過自定義接口模塊進(jìn)行時(shí)序控制，包括:使能接口信號、設(shè)置接口初始及末尾電平、通過設(shè)置參數(shù)控制各接口信號時(shí)序； 自定義接口模塊按照PROM接口時(shí)序要求控制接口時(shí)序的過程為:控制OE信號保持低電平至少200ns，保證CE下降沿?fù)?jù)第一個(gè)CLK信號上升沿的保持時(shí)間至少30ns，CE的高電平時(shí)間至少250ns，OE的低電平時(shí)間至少250ns ；0E上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CE下降沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns，CF低電平保持時(shí)間至少300ns，CF上升沿?fù)?jù)第一個(gè)數(shù)據(jù)到來不能超過25ns。 自定義接口模塊向PROM發(fā)送配置和測試數(shù)據(jù)的具體過程為:自定義接口模塊控制地址寄存器在CF信號的上升沿復(fù)位，當(dāng)被測PROM的BUSY引腳使能時(shí)，PROM進(jìn)入配置狀態(tài)，從配置存儲器的首地址讀出配置數(shù)據(jù)并寫入PR0M，之后依次將配置存儲器的地址加一，重復(fù)進(jìn)行寫入操作，直至將配置存儲器中的全部配置數(shù)據(jù)發(fā)送完畢；當(dāng)BUSY引腳為高時(shí)，表示該地址配置數(shù)據(jù)已被寫入被測FPGA，地址寄存器停止增加，當(dāng)前輸入數(shù)據(jù)保存在DATA引腳上；BUSY置低后的第一個(gè)時(shí)鐘上升沿，從DATA引腳輸入數(shù)據(jù)；依次進(jìn)行，直至數(shù)據(jù)傳輸完畢。 資源調(diào)用模塊:通過數(shù)據(jù)總線調(diào)用存儲單元內(nèi)的數(shù)據(jù)，并將數(shù)據(jù)傳給自定義接口模塊； 時(shí)鐘生成模塊:生成快頻率時(shí)鐘和慢頻率時(shí)鐘?？祛l率時(shí)鐘為主時(shí)鐘的二分頻或四分頻，慢頻率時(shí)鐘小于20MHz。慢頻率時(shí)鐘供自定義接口模塊和資源調(diào)用模塊使用，快頻率時(shí)鐘供信號接口模塊和測試模塊使用； 信號接口模塊，包括USB接口模塊和RS232接口模塊；USB接口模塊用于接受上位機(jī)的代碼合并模塊向FPGA發(fā)送的FPGA初始配置數(shù)據(jù)和合并后的代碼并傳給測試模塊；RS232接口模塊用于接收上位機(jī)控制模塊向測試FPGA發(fā)送的配置和調(diào)試指令并傳給測試模塊，將配置和測試結(jié)果反饋給上位機(jī)控制模塊； 測試模塊:包括命令解析模塊、測試控制模塊、中斷控制模塊、計(jì)時(shí)模塊、測試結(jié)果處理模塊；命令解析模塊用于接收并解析信號接口模塊中RS232接口模塊傳遞的配置及調(diào)試指令；測試控制模塊接收信號接口模塊傳來的數(shù)據(jù)和命令解析模塊解析的信號，根據(jù)命令將接收到的數(shù)據(jù)通過資源調(diào)用模塊存入存儲單元；接收到開始測試的命令后，控制資源調(diào)用模塊讀取存儲單元內(nèi)的測試數(shù)據(jù)并傳給自定義接口模塊；控制計(jì)時(shí)模塊對測試PROM的時(shí)間進(jìn)行測量；接收中斷測試命令并解析，通過中斷控制模塊完成相應(yīng)進(jìn)程的中斷操作；中斷控制模塊受測試控制模塊的控制，完成對測試PROM過程中各進(jìn)程的控制；計(jì)時(shí)模塊受測試控制模塊的控制，用于測量PROM存入及輸出數(shù)據(jù)的時(shí)間和速率；測試結(jié)果處理模塊用于接收自定義接口模塊返回的PROM測試數(shù)據(jù)并進(jìn)行結(jié)果分析，并將分析結(jié)果傳給信號接口模塊并最終通過RS232接口傳回上位機(jī)的上位機(jī)控制模塊； 存儲單元:用于存儲PROM的初始配置數(shù)據(jù)和測試數(shù)據(jù)，測試時(shí)，資源調(diào)用模塊通過數(shù)據(jù)總線調(diào)用存儲數(shù)據(jù)。
2.一種嵌入式PROM測試方法，其特征在于實(shí)現(xiàn)步驟如下: (1)上位機(jī)的軟核開發(fā)模塊生成被測PROM測試數(shù)據(jù)，編寫PROM的測試程序，生成軟核代碼； (2)上位機(jī)的硬核開發(fā)模塊按照測試FPGA內(nèi)的信號接口模塊、測試模塊、自定義接口模塊、資源調(diào)用模塊和時(shí)鐘生成模塊的功能生成硬核代碼； (3)上位機(jī)的代碼合并模塊合并軟核開發(fā)模塊生成的軟核代碼和硬核開發(fā)模塊生成的硬核代碼，將合并后的代碼通過USB接口傳送給測試FPGA的信號接口模塊； (4)上位機(jī)控制模塊生成被測PROM的測試控制程序； (5)信號接口模塊根據(jù)接收到的配置命令和初始配置數(shù)據(jù)對FPGA進(jìn)行初始配置； (6)上位機(jī)控制模塊將調(diào)試指令通過RS232接口模塊傳送信號接口模塊，再傳給測試模塊中的命令解析模塊，命令解析模塊將格式解析后的命令傳給測試控制模塊； (7)測試控制模塊將接收到的測試數(shù)據(jù)通過資源調(diào)用模塊存入存儲單元； (8)測試控制模塊接收到開始測試的命令后，控制資源調(diào)用模塊從存儲單元中讀取PROM初始配置數(shù)據(jù)和測試數(shù)據(jù)； (9)資源調(diào)用模塊將配置數(shù)據(jù)和測試數(shù)據(jù)傳給自定義接口模塊； (10)自定義接口模塊按照PROM接口時(shí)序要求，配置被測PROM； (11)測試控制模塊控制計(jì)時(shí)模塊啟動(dòng)，同時(shí)自定義接口模塊向被測PROM發(fā)送測試數(shù)據(jù)，發(fā)送完畢后，接受返回的數(shù)據(jù)，全部數(shù)據(jù)返回后，計(jì)時(shí)模塊停止計(jì)時(shí)； (12)自定義接口模塊將測試返回?cái)?shù)據(jù)傳給測試模塊的測試結(jié)果處理模塊，測試結(jié)果處理模塊處理測試返回?cái)?shù)據(jù)得出測試結(jié)論； (13)計(jì)時(shí)模塊的計(jì)時(shí)結(jié)果和測試結(jié)果處理模塊的測試結(jié)果返回給測試控制模塊；再通過信號接口模塊的RS232接口模塊向上位機(jī)的上位機(jī)控制模塊發(fā)送并顯示，完成對PROM的功能測試。
【文檔編號】G11C29/56GK104200846SQ201410353069
【公開日】2014年12月10日 申請日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】張京晶, 萬旻, 翟國芳, 馬飛, 包斌 申請人:北京空間機(jī)電研究所