存儲單元及存儲陣列的擦除方法
【專利摘要】一種存儲單元及存儲陣列的擦除方法。所述存儲單元包括P型阱區(qū)、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，所述存儲單元的擦除方法包括：施加第一偏置電壓至所述P型阱區(qū)；施加第二偏置電壓至所述漏極；施加第三偏置電壓至所述源極；施加-6V～-8V電壓至所述第一控制柵極；施加-6V～-8V電壓至所述第二控制柵極；施加8V～9V電壓至所述中間電極；所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等。本發(fā)明提供的存儲單元及存儲陣列的擦除方法，提高了存儲器的耐久性。
【專利說明】存儲單元及存儲陣列的擦除方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器【技術(shù)領(lǐng)域】，特別涉及一種存儲單元及存儲陣列的擦除方法。

【背景技術(shù)】
[0002]非易失性存儲器(NVM,Non-volatile Memory)是指掉電后存儲的數(shù)據(jù)不會消失的存儲器。通常，非易失性存儲器包括可擦除可寫入只讀存儲器(EPROM)、電可擦除可寫入只讀存儲器(EEPROM)以及閃存。目前存在兩種基本類型的非易失性存儲器存儲單元結(jié)構(gòu):堆疊柵極和分裂柵極結(jié)構(gòu)，其中分裂柵極存儲單元因?yàn)橛行У乇苊饬诉^擦除效應(yīng)以及具有更高的編程效率而得到了廣泛應(yīng)用。
[0003]圖1是現(xiàn)有的一種雙分離柵存儲單元的剖面結(jié)構(gòu)示意圖。所述存儲單元包括:P型阱區(qū)100，所述P型阱區(qū)100位于半導(dǎo)體襯底內(nèi)；位于所述P型阱區(qū)100上方的中間電極140 ;對稱分布于所述中間電極140兩側(cè)的第一存儲位和第二存儲位。其中，所述第一存儲位包括漏極111、第一浮柵121以及第一控制柵極131 ;第二存儲位包括源極112、第二浮柵122以及第二控制柵極132。所述漏極111和所述源極112為N型擴(kuò)散區(qū)，位于所述P型阱區(qū)100內(nèi)部；所述第一控制柵極131、所述第一浮柵121、所述第二控制柵極132以及所述第二浮柵122位于所述P型阱區(qū)100上方。
[0004]現(xiàn)有技術(shù)中，對所述存儲單元進(jìn)行擦除操作時施加的電壓如圖2所示。結(jié)合圖1和圖2，所述存儲單元的擦除方法包括:
[0005]施加OV電壓至所述P型阱區(qū)100 ；
[0006]施加OV電壓至所述漏極111 ;
[0007]施加OV電壓至所述源極112 ；
[0008]施加-6V?-8V電壓至所述第一控制柵極131 ；
[0009]施加-6V?-8V電壓至所述第二控制柵極132 ；
[0010]施加8V?9V電壓至所述中間電極140。
[0011]通過執(zhí)行上述擦除方法，施加至所述第一控制柵極131上的電壓耦合至所述第一浮柵121，施加至所述第二控制柵極132上的電壓耦合至所述第二浮柵122，浮柵與所述中間電極140之間形成強(qiáng)電場。在所述強(qiáng)電場的作用下，存儲于所述第一浮柵121和所述第二浮柵122中的電子通過隧穿氧化層從所述中間電極140流走，實(shí)現(xiàn)對所述存儲單元的擦除操作。
[0012]然而，采用上述擦除方法對所述存儲單元進(jìn)行多次擦除后，所述存儲單元的讀取電流越來越小，無法滿足對存儲器的耐久性要求。


【發(fā)明內(nèi)容】

[0013]本發(fā)明解決的是存儲器耐久性低的問題。
[0014]為解決上述問題，本發(fā)明提供一種存儲單元的擦除方法，所述存儲單元包括P型阱區(qū)、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，所述存儲單元的擦除方法包括:
[0015]施加第一偏置電壓至所述P型阱區(qū)；
[0016]施加第二偏置電壓至所述漏極；
[0017]施加第三偏置電壓至所述源極；
[0018]施加-6V?-8V電壓至所述第一控制柵極；
[0019]施加-6V?-8V電壓至所述第二控制柵極；
[0020]施加8V?9V電壓至所述中間電極；
[0021]所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等。
[0022]可選的，所述第一偏置電壓的電壓值為-1.5V?-3V。
[0023]可選的，所述P型阱區(qū)位于半導(dǎo)體襯底的深N阱隔離區(qū)內(nèi)。
[0024]可選的，所述半導(dǎo)體襯底為P型襯底。
[0025]基于上述存儲單元的擦除方法，本發(fā)明還提供一種存儲陣列的擦除方法，所述存儲陣列包括M條字線、M條第一控制柵線、M條第二控制柵線、N條位線、N條源線以及M行、N列呈陣列排布的存儲單元，M、N為正整數(shù)；所述存儲單元包括P型阱區(qū)、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，第m行存儲單元的中間電極均連接第m條字線，第m行存儲單元的第一控制柵極均連接第m條第一控制柵線，第m行存儲單元的第二控制柵極均連接第m條第二控制柵線，第η列存儲單元的漏極均連接第η條位線,第η列存儲單元的源極均連接第η條源線，l^m^M,l^n^N ;所述存儲陣列的擦除方法包括:
[0026]施加第一偏置電壓至待擦除存儲單元的P型阱區(qū)；
[0027]施加第二偏置電壓至與所述待擦除存儲單元連接的位線；
[0028]施加第三偏置電壓至與所述待擦除存儲單元連接的源線；
[0029]施加-6V?-8V電壓至與所述待擦除存儲單元連接的第一控制柵線；
[0030]施加-6V?-8V電壓至與所述待擦除存儲單元連接的第二控制柵線；
[0031]施加8V?9V電壓至與所述待擦除存儲單元連接的字線；
[0032]施加OV電壓至未與所述待擦除存儲單元連接的位線；
[0033]施加OV電壓至未與所述待擦除存儲單元連接的源線；
[0034]施加OV電壓至未與所述待擦除存儲單元連接的第一控制柵線；
[0035]施加OV電壓至未與所述待擦除存儲單元連接的第二控制柵線；
[0036]施加OV電壓至未與所述待擦除存儲單元連接的字線；
[0037]所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等。
[0038]可選的，所述第一偏置電壓的電壓值為-1.5V?-3V。
[0039]可選的，所述P型阱區(qū)位于半導(dǎo)體襯底的深N阱隔離區(qū)內(nèi)。
[0040]可選的，所述半導(dǎo)體襯底為P型襯底。
[0041]可選的，所述存儲陣列為EEPROM存儲陣列。
[0042]可選的，所述存儲陣列為閃存陣列。
[0043]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0044]本發(fā)明提供的存儲單元及存儲陣列的擦除方法，通過對存儲單元的P型阱區(qū)、漏極以及源極施加電壓值為負(fù)的偏置電壓，使施加在P型阱區(qū)的負(fù)電壓耦合至存儲單元的浮柵，增大浮柵與字線之間的電壓差，從而增大存儲單元進(jìn)行擦除操作后的讀取電流，提高存儲器的耐久性。

【專利附圖】

【附圖說明】
[0045]圖1是現(xiàn)有的一種雙分離柵存儲單元的剖面結(jié)構(gòu)示意圖；
[0046]圖2是現(xiàn)有技術(shù)中擦除圖1所示的存儲單元時施加的電壓示意圖；
[0047]圖3是圖1所示的存儲單元的讀取電流與擦除操作時的中間電極電壓的關(guān)系示意圖；
[0048]圖4是圖1所示的存儲單元的讀取電流與擦除操作時的控制柵極電壓的關(guān)系示意圖；
[0049]圖5是本發(fā)明實(shí)施例擦除存儲單元時施加的電壓示意圖；
[0050]圖6是本發(fā)明實(shí)施例的存儲單元的讀取電流與擦除操作時的漏極電壓和P阱電壓之和的關(guān)系不意圖；
[0051]圖7是本發(fā)明實(shí)施例的存儲陣列的版圖示意圖；
[0052]圖8是對本發(fā)明實(shí)施例的存儲陣列進(jìn)行擦除操作的版圖示意圖。

【具體實(shí)施方式】
[0053]耐久性是衡量存儲器可靠性的一個重要指標(biāo)，是指存儲器經(jīng)過多次擦除操作后其讀取電流大小仍然滿足要求。對于圖1所示的存儲單元，其進(jìn)行擦除操作后的讀取電流大小與施加的擦除電壓相關(guān)。為研究圖1所示的存儲單元的讀取電流與施加的擦除電壓之間的具體關(guān)系，發(fā)明人采用現(xiàn)有技術(shù)的擦除方法對圖1所示的存儲單元進(jìn)行了兩次驗(yàn)證。
[0054]第一次驗(yàn)證時，對所述存儲單元進(jìn)行多次擦除操作，進(jìn)行每次擦除操作時，施加至所述P型阱區(qū)100的電壓相同，施加至所述漏極111的電壓相同，施加至所述源極112的電壓相同，施加至所述第一控制柵極131的電壓相同，施加至所述第二控制柵極132的電壓相同，改變施加至所述中間電極140的電壓。以每次擦除操作時施加至所述P型阱區(qū)100、所述漏極111以及所述源極112的電壓均為0V、施加至所述第一控制柵極131和所述第二控制柵極132的電壓均為-8V為例，圖3是每次擦除操作后的讀取電流與擦除操作時施加至所述中間電極140的電壓(簡稱中間電極電壓)的關(guān)系示意圖。
[0055]參考圖3，橫坐標(biāo)為中間電極電壓，單位:V ;縱坐標(biāo)為讀取電流，單位:μ A ;圖例?表示第一存儲位的讀取電流及其對應(yīng)的中間電極電壓，圖例■表示第二存儲位的讀取電流及其對應(yīng)的中間電極電壓。從圖3可以獲知，在施加至所述P型阱區(qū)100、所述漏極111、所述源極112、所述第一控制柵極131以及所述第二控制柵極132的電壓固定時，施加至所述中間電極140的電壓越高，擦除操作后的讀取電流越大。
[0056]第二次驗(yàn)證時，對所述存儲單元進(jìn)行多次擦除操作，進(jìn)行每次擦除操作時，施加至所述P型阱區(qū)100的電壓相同，施加至所述漏極111的電壓相同，施加至所述源極112的電壓相同，施加至所述中間電極140的電壓相同，改變施加至所述第一控制柵極131的電壓和施加至所述第二控制柵極132的電壓。其中，每次擦除操作時施加至所述第一控制柵極131的電壓和施加至所述第二控制柵極132的電壓相等。以每次擦除操作時施加至所述P型阱區(qū)100、所述漏極111以及所述源極112的電壓均為0V、施加至所述中間電極140的電壓為9V為例，圖4是每次擦除操作后的讀取電流與擦除操作時施加至所述第一控制柵極131 (亦即所述第二控制柵極132)的電壓(簡稱控制柵極電壓)的關(guān)系示意圖。
[0057]參考圖4，橫坐標(biāo)為控制柵極電壓，單位:V ;縱坐標(biāo)為讀取電流，單位:μ A ;圖例?表示第一存儲位的讀取電流及其對應(yīng)的控制柵極電壓，圖例■表示第二存儲位的讀取電流及其對應(yīng)的控制柵極電極電壓。從圖4可以獲知，在施加至所述P型阱區(qū)100、所述漏極
111、所述源極112以及所述中間電極140的電壓固定時，施加至所述第一控制柵極131和所述第二控制柵極132的電壓絕對值越高，擦除操作后的讀取電流越大。
[0058]由上述兩次驗(yàn)證可知，增大施加至所述第一控制柵極131和所述第二控制柵極132的電壓絕對值，或者增大施加至所述中間電極140的電壓，可以增大所述存儲單元進(jìn)行擦除操作后的讀取電流。然而，擦除電壓過大，會將所述存儲單元擊穿。本發(fā)明提供一種存儲單元的擦除方法，通過對所述存儲單元的P型阱區(qū)、漏極以及源極施加具有負(fù)電壓值的偏置電壓，使施加至P型阱區(qū)上的負(fù)電壓耦合至所述存儲單元的浮柵，增大浮柵與中間電極之間的電壓差，從而增大讀取電流，提高所述存儲單元的耐久性。
[0059]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0060]本發(fā)明實(shí)施例提供一種存儲單元的擦除方法，所述存儲單元的結(jié)構(gòu)如圖1所示，包括:ρ型阱區(qū)100，所述P型阱區(qū)100位于半導(dǎo)體襯底內(nèi)，所述半導(dǎo)體襯底可以為P型襯底；位于所述P型阱區(qū)100上方的中間電極140 ;對稱分布于所述中間電極140兩側(cè)的第一存儲位和第二存儲位。其中，所述第一存儲位包括漏極111、第一浮柵121以及第一控制柵極131 ;第二存儲位包括源極112、第二浮柵122以及第二控制柵極132。所述漏極111和所述源極112為N型擴(kuò)散區(qū)，位于所述P型阱區(qū)100內(nèi)部；所述第一控制柵極131、所述第一浮柵121、所述第二控制柵極132以及所述第二浮柵122位于所述P型阱區(qū)100上方。需要說明的是，本發(fā)明實(shí)施例提供的存儲單元的擦除方法需要對所述P型阱區(qū)100施加負(fù)電壓，因此，所述P型阱區(qū)100位于所述半導(dǎo)體襯底的深N阱隔離區(qū)內(nèi)。本領(lǐng)域技術(shù)人員知曉如何在所述半導(dǎo)體襯底內(nèi)形成所述深N阱隔離區(qū)，在此不再贅述。
[0061]圖5是本發(fā)明實(shí)施例擦除存儲單元時施加的電壓示意圖，所述存儲單元的擦除方法包括:
[0062]施加第一偏置電壓至所述P型阱區(qū)100 ；
[0063]施加第二偏置電壓至所述漏極111 ;
[0064]施加第三偏置電壓至所述源極112 ；
[0065]施加-6V?-8V電壓至所述第一控制柵極131 ；
[0066]施加-6V?-8V電壓至所述第二控制柵極132 ；
[0067]施加8V?9V電壓至所述中間電極140。
[0068]所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等，其具體電壓值可根據(jù)實(shí)際需求進(jìn)行設(shè)定。在本實(shí)施例中，所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值均為-1.5V?-3V。
[0069]由于所述P型阱區(qū)100和所述第一浮柵121構(gòu)成平面電容結(jié)構(gòu)、所述P型阱區(qū)100和所述第二浮柵122構(gòu)成平面電容結(jié)構(gòu)，電壓耦合效率高。施加至所述P型阱區(qū)100上的負(fù)電壓耦合至所述第一浮柵121和所述第二浮柵122，所述第一浮柵121和所述中間電極140之間的壓差增大，所述第二浮柵122和所述中間電極140之間的壓差增大，因而進(jìn)行擦除操作后所述存儲單元的讀取電流增大，存儲器的耐久性提高。進(jìn)一步，通過施加所述第二偏置電壓至所述漏極111、施加所述第三偏置電壓至所述源極112，防止所述漏極111和所述源極112向所述中間電極140的方向擴(kuò)散而造成隔離所述P型阱區(qū)100和浮柵，保證所述P型阱區(qū)100上的負(fù)電壓能夠順利地耦合至所述第一浮柵111和所述第二浮柵112。
[0070]為更好地說明本發(fā)明技術(shù)方案的效果，發(fā)明人對本發(fā)明實(shí)施例的存儲單元的擦除方法進(jìn)行了驗(yàn)證。對所述存儲單元進(jìn)行多次擦除操作，進(jìn)行每次擦除操作時，施加至所述第一控制柵極131的電壓相同，施加至所述第二控制柵極132的電壓相同，施加至所述中間電極140的電壓相同，改變施加至所述P型阱區(qū)100的電壓、施加至所述漏極111的電壓和施加至所述源極112的電壓。其中，每次擦除操作時施加至所述P型阱區(qū)100的電壓、施加至所述漏極111的電壓和施加至所述源極112的電壓相等。以每次擦除操作時施加至所述第一控制柵極131和所述第二控制柵極132的電壓均為-8V、施加至所述中間電極140的電壓為9V為例，圖6是每次擦除操作后的讀取電流與擦除操作時施加至所述漏極111的電壓(簡稱漏極電壓)與施加至所述P型阱區(qū)100的電壓(簡稱P阱電壓)之和的關(guān)系示意圖。
[0071]參考圖6，橫坐標(biāo)為漏極電壓和P阱電壓之和，單位:V ;縱坐標(biāo)為讀取電流，單位:μ A ;圖例?表示第一存儲位的讀取電流及其對應(yīng)的漏極電壓和P阱電壓之和，圖例■表示第二存儲位的讀取電流及其對應(yīng)的漏極電壓和P阱電壓之和。從圖6可以獲知，通過施加負(fù)電壓值的偏置電壓至所述P型阱區(qū)100、所述漏極111以及所述源極112，所述存儲單元的讀取電流增大。
[0072]通常，圖1所示的存儲單元用于形成閃存陣列或者EEPROM存儲陣列?；谏鲜龃鎯卧牟脸椒?，本發(fā)明實(shí)施例還提供一種存儲陣列的擦除方法。所述存儲陣列包括M條字線、M條第一控制柵線、M條第二控制柵線、N條位線、N條源線以及M行、N列呈陣列排布的存儲單元，Μ、N為正整數(shù)。所述存儲單元包括P型阱區(qū)、漏極、源極、第一浮柵、第二浮柵、第一控制柵極、第二控制柵極以及中間電極。所述存儲單元的具體結(jié)構(gòu)可參考前述實(shí)施例的描述，在此不再贅述。
[0073]在所述存儲陣列中，第m行存儲單元的中間電極均連接第m條字線，第m行存儲單元的第一控制柵極均連接第m條第一控制柵線，第m行存儲單元的第二控制柵極均連接第m條第二控制柵線,第η列存儲單元的漏極均連接第η條位線,第η列存儲單元的源極均連接第η條源線，所述存儲陣列的擦除方法包括:
[0074]施加第一偏置電壓至待擦除存儲單元的P型阱區(qū)；
[0075]施加第二偏置電壓至與所述待擦除存儲單元連接的位線；
[0076]施加第三偏置電壓至與所述待擦除存儲單元連接的源線；
[0077]施加-6V?-8V電壓至與所述待擦除存儲單元連接的第一控制柵線；
[0078]施加-6V?-8V電壓至與所述待擦除存儲單元連接的第二控制柵線；
[0079]施加8V?9V電壓至與所述待擦除存儲單元連接的字線；
[0080]施加OV電壓至未與所述待擦除存儲單元連接的位線；
[0081]施加OV電壓至未與所述待擦除存儲單元連接的源線；
[0082]施加OV電壓至未與所述待擦除存儲單元連接的第一控制柵線；
[0083]施加OV電壓至未與所述待擦除存儲單元連接的第二控制柵線；
[0084]施加OV電壓至未與所述待擦除存儲單元連接的字線。
[0085]所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等，其具體電壓值可根據(jù)實(shí)際需求進(jìn)行設(shè)定。在本實(shí)施例中，所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值均為-1.5V?-3V。
[0086]本領(lǐng)域技術(shù)人員知曉，閃存是以扇區(qū)為單位進(jìn)行操作，EEPROM是以字節(jié)為單位進(jìn)行操作。以下以M = 4、N = 8且所述存儲陣列是EEPROM存儲陣列為例，進(jìn)一步說明本發(fā)明實(shí)施例的存儲陣列的擦除方法。圖7是本發(fā)明實(shí)施例的存儲陣列的版圖示意圖，所述存儲陣列包括4條字線、4條第一控制柵線、4條第二控制柵線、8條位線、8條源線以及4行、8列呈陣列排布的存儲單元。
[0087]所述4條字線包括:字線WL1、字線WL2、字線WL3以及字線WL4 ;所述4條第一控制柵線包括:第一控制柵線CG11、第一控制柵線CG12、第一控制柵線CG13以及第一控制柵線CG14 ;所述4條第二控制柵線包括:第二控制柵線CG21、第二控制柵線CG22、第二控制柵線CG23以及第二控制柵線CG24 ;所述8條位線包括:位線BLl、位線BL2、位線BL3以及位線BL4 ;所述8條源線包括:源線SL1、源線SL2、源線SL3以及源線SL4。
[0088]第I行存儲單元的中間電極均連接字線WLl，第I行存儲單元的第一控制柵極均連接第一控制柵線CG11，第I行存儲單元的第二控制柵極均連接第二控制柵線CG21 ;第2行存儲單元的中間電極均連接字線WL2，第2行存儲單元的第一控制柵極均連接第一控制柵線CG12，第2行存儲單元的第二控制柵極均連接第二控制柵線CG22 ;第3行存儲單元的中間電極均連接字線WL3，第3行存儲單元的第一控制柵極均連接第一控制柵線CG13，第3行存儲單元的第二控制柵極均連接第二控制柵線CG23 ;第4行存儲單元的中間電極均連接字線WL4，第4行存儲單元的第一控制柵極均連接第一控制柵線CG14，第4行存儲單元的第二控制柵極均連接第二控制柵線CG24。
[0089]第I列存儲單元的漏極均連接位線BL1，第I列存儲單元的源極均連接源線SLl ；第2列存儲單元的漏極均連接位線BL2，第2列存儲單元的源極均連接源線SL2 ;第3列存儲單元的漏極均連接位線BL3，第3列存儲單元的源極均連接源線SL3 ;第4列存儲單元的漏極均連接位線BL4，第4列存儲單元的源極均連接源線SL4 ;第5列存儲單元的漏極均連接位線BL5，第5列存儲單元的源極均連接源線SL5 ;第6列存儲單元的漏極均連接位線BL6，第6列存儲單元的源極均連接源線SL6 ;第7列存儲單元的漏極均連接位線BL7，第7列存儲單元的源極均連接源線SL7 ;第8列存儲單元的漏極均連接位線BL8，第8列存儲單元的源極均連接源線SL8。
[0090]圖7所示的存儲陣列中，每行存儲單元構(gòu)成一個字節(jié)。以第I行存儲單元為待擦除存儲單元為例，圖8是本發(fā)明實(shí)施例對所述存儲陣列進(jìn)行擦除操作的版圖示意圖，所述存儲陣列的擦除方法包括:
[0091 ] 施加-8V電壓至所述第一控制柵線CGlI ;
[0092]施加-8V電壓至所述第二控制柵線CG21 ；
[0093]施加9V電壓至所述字線WLl ；
[0094]施加-2V電壓至第I行存儲單元的P型阱區(qū)；
[0095]施加-2V電壓至所述位線BLl?位線BL8 ；
[0096]施加-2V電壓至所述源線SLl?源線SL8 ；
[0097]施加OV電壓至所述字線WL2?字線WL4 ；
[0098]施加OV電壓至所述第一控制柵線CG12?第一控制柵線CG14 ；
[0099]施加OV電壓至所述第二控制柵線CG22?第二控制柵線CG24。
[0100]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種存儲單元的擦除方法，所述存儲單元包括P型阱區(qū)、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，其特征在于，所述存儲單元的擦除方法包括: 施加第一偏置電壓至所述P型阱區(qū)； 施加第二偏置電壓至所述漏極； 施加第三偏置電壓至所述源極； 施加-6V?-8V電壓至所述第一控制柵極； 施加-6V?-8V電壓至所述第二控制柵極； 施加8V?9V電壓至所述中間電極； 所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等。
2.如權(quán)利要求1所述的存儲單元的擦除方法，其特征在于，所述第一偏置電壓的電壓值為-L 5V?-3V。
3.如權(quán)利要求1所述的存儲單元的擦除方法，其特征在于，所述P型阱區(qū)位于半導(dǎo)體襯底的深N阱隔離區(qū)內(nèi)。
4.如權(quán)利要求1所述的存儲單元的擦除方法，其特征在于，所述半導(dǎo)體襯底為P型襯
。
5.一種存儲陣列的擦除方法，所述存儲陣列包括M條字線、M條第一控制柵線、M條第二控制柵線、N條位線、N條源線以及M行、N列呈陣列排布的存儲單元，M、N為正整數(shù)；所述存儲單元包括P型阱區(qū)、漏極、源極、第一控制柵極、第二控制柵極以及中間電極，第m行存儲單元的中間電極均連接第m條字線，第m行存儲單元的第一控制柵極均連接第m條第一控制柵線，第m行存儲單元的第二控制柵極均連接第m條第二控制柵線，第η列存儲單元的漏極均連接第η條位線,第η列存儲單元的源極均連接第η條源線，l^n^N；所述存儲陣列的擦除方法包括: 施加第一偏置電壓至待擦除存儲單元的P型阱區(qū)； 施加第二偏置電壓至與所述待擦除存儲單元連接的位線； 施加第三偏置電壓至與所述待擦除存儲單元連接的源線； 施加-6V?-8V電壓至與所述待擦除存儲單元連接的第一控制柵線； 施加-6V?-8V電壓至與所述待擦除存儲單元連接的第二控制柵線； 施加8V?9V電壓至與所述待擦除存儲單元連接的字線； 施加OV電壓至未與所述待擦除存儲單元連接的位線； 施加OV電壓至未與所述待擦除存儲單元連接的源線； 施加OV電壓至未與所述待擦除存儲單元連接的第一控制柵線； 施加OV電壓至未與所述待擦除存儲單元連接的第二控制柵線； 施加OV電壓至未與所述待擦除存儲單元連接的字線； 所述第一偏置電壓的電壓值為負(fù)，且所述第一偏置電壓的電壓值、所述第二偏置電壓的電壓值以及所述第三偏置電壓的電壓值相等。
6.如權(quán)利要求5所述的存儲陣列的擦除方法，其特征在于，所述第一偏置電壓的電壓值為-L 5V?-3V。
7.如權(quán)利要求5所述的存儲陣列的擦除方法，其特征在于，所述P型阱區(qū)位于半導(dǎo)體襯底的深N阱隔離區(qū)內(nèi)。
8.如權(quán)利要求5所述的存儲陣列的擦除方法，其特征在于，所述半導(dǎo)體襯底為P型襯
。
9.如權(quán)利要求5所述的存儲陣列的擦除方法，其特征在于，所述存儲陣列為EEPROM存儲陣列。
10.如權(quán)利要求5所述的存儲陣列的擦除方法，其特征在于，所述存儲陣列為閃存陣列。
【文檔編號】G11C16/14GK104183274SQ201410425720
【公開日】2014年12月3日 申請日期:2014年8月26日 優(yōu)先權(quán)日:2014年8月26日
【發(fā)明者】胡劍, 楊光軍 申請人:上海華虹宏力半導(dǎo)體制造有限公司