數(shù)據(jù)擦除電路的制作方法
【專利摘要】一種數(shù)據(jù)擦除電路，包括：高壓產(chǎn)生單元，適于產(chǎn)生擦除信號；第一控制單元，適于將擦除信號調(diào)整為上升速率降低的第一導(dǎo)通控制信號；第二控制單元，適于根據(jù)第一導(dǎo)通控制信號，發(fā)出第二導(dǎo)通控制信號；第二導(dǎo)通控制信號在第一導(dǎo)通控制信號處于第一信號段時，與擦除信號相同，并且在第一導(dǎo)通控制信號處于第二信號段時降低；第一信號段的電壓值大于第二信號段的電壓值；抬升單元，適于根據(jù)第一導(dǎo)通控制信號，抬升數(shù)據(jù)擦除電路輸出端的輸出電壓；開關(guān)單元，適于根據(jù)第二導(dǎo)通控制信號，導(dǎo)通高壓產(chǎn)生單元和數(shù)據(jù)擦除電路的輸出端；基準(zhǔn)電流產(chǎn)生單元，適于提供偏置電流。通過所述數(shù)據(jù)擦除電路，可以在提高對存儲單元擦除效果的前提下，相對減小芯片面積。
【專利說明】數(shù)據(jù)擦除電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種數(shù)據(jù)擦除電路。

【背景技術(shù)】
[0002]非易失性存儲器是一種掉電后數(shù)據(jù)不丟失的存儲芯片，包括閃存、電可擦除只讀存儲器等。為了重復(fù)使用其存儲單元的存儲空間，需先擦除存儲單元原來的數(shù)據(jù)，然后再將新的數(shù)據(jù)寫入到存儲單元中。所述非易失性存儲器的存儲單元結(jié)構(gòu)一般采用由行方向的字線和列方向的字線組成的行列式矩陣。在執(zhí)行數(shù)據(jù)擦除操作時，可以通過在字線上施加數(shù)據(jù)擦除電壓，通?？梢允?0-15V，以擦除字線所對應(yīng)存儲單元上的數(shù)據(jù)。
[0003]在執(zhí)行擦除操作時，為了保護(hù)所述存儲單元的隧道氧化層不被擊穿，要求字線上的高壓在200us后到達(dá)12V左右。為此，需要設(shè)計(jì)一種爬坡信號產(chǎn)生電路，以將由電荷泵所輸出的高壓擦除信號轉(zhuǎn)換為上升速率較為緩慢的控制電壓信號。
[0004]在所述爬坡信號產(chǎn)生電路中，耦接字線的高壓導(dǎo)通管的開啟電壓會隨著擦除次數(shù)的增加而變高，從而導(dǎo)致輸出到字線的電壓最大值降低，影響擦除效果。在現(xiàn)有技術(shù)中，通常是通過提高高壓擦除信號的電壓的方法提高擦除效果，然而這會顯著增加產(chǎn)生擦除信號的高壓產(chǎn)生單元的面積，從而大幅增加整個電路所占的面積。


【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例解決的問題是如何在提高對存儲單元擦除效果的前提下，相對減小芯片面積。
[0006]為解決上述問題，本發(fā)明實(shí)施例提供一種數(shù)據(jù)擦除電路，包括:
[0007]高壓產(chǎn)生單元，適于產(chǎn)生擦除信號；
[0008]第一控制單元，適于將所述擦除信號調(diào)整為上升速率降低的第一導(dǎo)通控制信號；
[0009]第二控制單元，適于根據(jù)所述第一導(dǎo)通控制信號，發(fā)出第二導(dǎo)通控制信號；所述第二導(dǎo)通控制信號在所述第一導(dǎo)通控制信號處于第一信號段時，與所述擦除信號相同，并且在所述第一導(dǎo)通控制信號處于第二信號段時降低；所述第一信號段的電壓值大于所述第二信號段的電壓值；
[0010]抬升單元，適于根據(jù)所述第一導(dǎo)通控制信號，抬升所述數(shù)據(jù)擦除電路輸出端的輸出電壓；
[0011]開關(guān)單元，適于根據(jù)所述第二導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元和所述數(shù)據(jù)擦除電路的輸出端；
[0012]基準(zhǔn)電流產(chǎn)生單元，適于為所述第一控制單元和所述第二控制單元提供偏置電流。
[0013]可選的，所述抬升單元包括第一 NMOS晶體管；所述第一 NMOS晶體管的柵極形成所述抬升單元的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端，漏極耦接于所述高壓產(chǎn)生單元。
[0014]可選的，所述開關(guān)單元包括PMOS晶體管；所述第一 PMOS晶體管的柵極形成所述開關(guān)單元的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端，漏接耦接于所述高壓產(chǎn)生單元。
[0015]可選的，所述第一控制單元包括:
[0016]基準(zhǔn)電流輸入子單元，適于接收所述基準(zhǔn)電流產(chǎn)生單元產(chǎn)生的偏置電流；
[0017]電流鏡子單元，適于將所述偏置電流鏡像為小于所述偏置電流的小電流；
[0018]第一調(diào)整子單元，適于根據(jù)所述小電流，產(chǎn)生所述第一導(dǎo)通控制信號。
[0019]可選的，所述電流鏡子單元包括第二 PMOS晶體管和第三PMOS晶體管；所述第二PMOS晶體管的源極耦接于所述電荷泵，柵極耦接于所述第三PMOS晶體管的柵極以及所述第一 PMOS晶體管的漏極；所述第二PMOS晶體管的源極耦接于所述電荷泵，漏極耦接于所述調(diào)整子單元以及所述開關(guān)單元的控制端；
[0020]所述基準(zhǔn)電流輸入子單元包括第二 NMOS晶體管；所述第二 NMOS晶體管的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元，源極接地，漏接耦接所述第一 PMOS管的漏極；
[0021]所述第一調(diào)整子單元包括第一電容；所述電容的第一端耦接于所述第二 PMOS晶體管的漏極，第二端接地。
[0022]可選的，所述第二控制單元包括:
[0023]導(dǎo)通控制管，適于根據(jù)所述第一導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元與所述開關(guān)單元的控制端；
[0024]第二調(diào)整子單元，適于當(dāng)所述第一導(dǎo)通控制信號處于第二信號段時，拉低所述第二導(dǎo)通控制信號。
[0025]可選的，所述導(dǎo)通控制管包括:第四PMOS晶體管；所述第四PMOS晶體管的柵極耦接于所述第一導(dǎo)通控制信號，源極耦接于所述高壓產(chǎn)生單元，漏極耦接于所述開關(guān)單元的控制端；
[0026]所述第二調(diào)整子單元包括:第三NMOS晶體管和第二電容；所述第三NMOS晶體管的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元，源極接地，漏接耦接所述第四PMOS管的漏極；所述第二電容的第一端耦接于所述第四PMOS管的漏極，第二端接地。
[0027]可選的，所述高壓產(chǎn)生單元為電荷泵。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn):
[0029]將第二控制信號分為電壓值相對較低的第一信號段和電壓值相對較高的第二信號段。當(dāng)?shù)谝豢刂菩盘柼幱谒龅诙盘柖螘r，通過控制所述開關(guān)單元導(dǎo)通所述高壓產(chǎn)生單元和所述數(shù)據(jù)擦除電路的輸出端，提高了所述數(shù)據(jù)擦除電路輸出信號的電壓值，從而避免了由于抬升單元中控制管的導(dǎo)通閾值變高而造成的所述數(shù)據(jù)擦除電路的輸出信號減弱的問題。同時又由于不需要提高擦除信號的電壓值，因而不需要修改高壓產(chǎn)生單元，從而相對減小了芯片的面積。

【專利附圖】

【附圖說明】
[0030]圖1是本發(fā)明實(shí)施例的一種數(shù)據(jù)擦除電路的結(jié)構(gòu)示意圖；
[0031]圖2是所述擦除信號和所述第一導(dǎo)通控制信號的對比示意圖；
[0032]圖3是本發(fā)明實(shí)施例的一種數(shù)據(jù)擦除電路的結(jié)構(gòu)示意圖；
[0033]圖4是第二導(dǎo)通控制信號的示意圖。

【具體實(shí)施方式】
[0034]在用于將由電荷泵所輸出的高壓擦除信號轉(zhuǎn)換為上升速率較為緩慢的控制電壓信號的爬坡信號產(chǎn)生電路中，耦接字線的高壓導(dǎo)通管的開啟電壓會隨著擦除次數(shù)的增加而變高，從而導(dǎo)致輸出到字線的電壓最大值降低，影響擦除效果。在現(xiàn)有技術(shù)中，通常是通過提高高壓擦除信號的電壓的方法提高擦除效果，然而這會顯著增加產(chǎn)生擦除信號的高壓產(chǎn)生單元的面積，從而大幅增加整個電路所占的面積。
[0035]本發(fā)明實(shí)施例公開了一種數(shù)據(jù)擦除電路。如圖1所示，本發(fā)明實(shí)施例的數(shù)據(jù)擦除電路可包括:高壓產(chǎn)生單元101、第一控制單元102、第二控制單元103、抬升單元104、開關(guān)單元105以及基準(zhǔn)電流產(chǎn)生單元106。
[0036]其中，所述高壓產(chǎn)生單元101適于產(chǎn)生擦除信號。
[0037]在具體實(shí)施中，所述高壓產(chǎn)生單元101可以是電荷泵。所述電荷泵以受控方式釋放存儲的能量，為所述數(shù)據(jù)擦除電路提供所需的擦除信號。
[0038]第一控制單元102，適于將所述擦除信號調(diào)整為上升速率降低的第一導(dǎo)通控制信號。
[0039]在具體實(shí)施中，所述第一控制單元102可以是所述爬坡信號產(chǎn)生電路，用于調(diào)整所述擦除信號的上升速度，使所述數(shù)據(jù)擦除電路的輸出電壓的上升斜率減緩。如圖2所示為所述擦除信號和所述第一導(dǎo)通控制信號的對比示意圖。
[0040]在具體實(shí)施中，所述第一控制單元102可以包括基準(zhǔn)電流輸入子單元、第一調(diào)整子單元以及電流鏡子單元。所述基準(zhǔn)電流輸入子單元適于接收所述基準(zhǔn)電流產(chǎn)生單元106產(chǎn)生的偏置電流。所述電流鏡子單元，適于將所述偏置電流鏡像為小于所述偏置電流的小電流。所述第一調(diào)整子單元適于根據(jù)所述小電流，產(chǎn)生所述上升速率較為緩慢的第一導(dǎo)通控制信號。
[0041]所述第二控制單元103適于根據(jù)所述第一導(dǎo)通控制信號，發(fā)出第二導(dǎo)通控制信號；所述第二導(dǎo)通控制信號在所述第一導(dǎo)通控制信號處于第一信號段時，與所述擦除信號相同，并且在所述第一導(dǎo)通控制信號處于第二信號段時降低；所述第一信號段的電壓值大于所述第二信號段的電壓值。
[0042]在具體實(shí)施中，所述第二控制單元103可包括:導(dǎo)通控制管，適于根據(jù)所述第一導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元101與所述開關(guān)單元105的控制端；第二調(diào)整子單元，適于當(dāng)所述第一導(dǎo)通控制信號處于第二信號段時，拉低所述第二導(dǎo)通控制信號。
[0043]所述抬升單元104適于根據(jù)所述第一導(dǎo)通控制信號，抬升所述數(shù)據(jù)擦除電路輸出端的輸出電壓。
[0044]在具體實(shí)施中，當(dāng)所述第一導(dǎo)通控制信號處于電壓值相對較低的所述第一信號段時，所述數(shù)據(jù)擦除電路通過所述第一導(dǎo)通控制信號控制所述抬升單元104抬升所述數(shù)據(jù)擦除電路輸出端的輸出電壓。由于所述第一導(dǎo)通控制信號的上升斜率小于所述擦除信號的上述斜率，因此所述數(shù)據(jù)擦除電路輸出端的輸出電壓相對于所述擦除信號也呈緩慢上升，起到保護(hù)存儲單元的作用。
[0045]所述開關(guān)單元105適于根據(jù)所述第二導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元101和所述數(shù)據(jù)擦除電路的輸出端。
[0046]在具體實(shí)施中，當(dāng)所述第一導(dǎo)通控制信號處于電壓值相對較低的所述第二信號段時，所述第二控制單元103通過所述第二導(dǎo)通控制信號控制所述開關(guān)單元105開啟，從而導(dǎo)通所述高壓產(chǎn)生單元101為所述數(shù)據(jù)擦除單元的輸出端，進(jìn)而增大了所述數(shù)據(jù)擦除電路輸出端的輸出電壓，提高擦除效果。
[0047]所述數(shù)據(jù)擦除電路通過所述第一導(dǎo)通控制信號控制所述抬升單元104抬升所述數(shù)據(jù)擦除電路輸出端的輸出電壓。由于所述第一導(dǎo)通控制信號的上升斜率小于所述擦除信號的上述斜率，因此所述數(shù)據(jù)擦除電路輸出端的輸出電壓相對于所述擦除信號也呈緩慢上升。
[0048]所述基準(zhǔn)電流產(chǎn)生單元106適于為所述第一控制單元102和所述第二控制單元103提供偏置電流。
[0049]綜上可見，在本發(fā)明實(shí)施例中，將所述第二控制信號分為了電壓值相對較低的第一信號段和電壓值相對較高的第二信號段。當(dāng)?shù)谝豢刂菩盘柼幱谒龅诙盘柖螘r，通過控制所述開關(guān)單元105導(dǎo)通所述高壓產(chǎn)生單元101和所述數(shù)據(jù)擦除電路的輸出端，提高了所述數(shù)據(jù)擦除電路輸出信號的電壓值，從而避免了由于抬升單元104中控制管的導(dǎo)通閾值變高而造成的所述數(shù)據(jù)擦除電路的輸出信號減弱的問題。同時又由于不需要提高所述擦除信號的電壓值，因而不需要修改所述高壓產(chǎn)生單元101，從而相對減小了芯片的面積。
[0050]圖3示出了本發(fā)明實(shí)施例的另一種數(shù)據(jù)擦除電路。結(jié)合圖1和圖3所示，在所述數(shù)據(jù)擦除電路中:
[0051]所述抬升單元104可包括第一 NMOS晶體管Ml ;所述第一 NMOS晶體管Ml的柵極形成所述抬升單元104的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端Vout，漏極耦接于所述高壓產(chǎn)生單元101。
[0052]在具體實(shí)施中，所述第一 NMOS晶體管Ml可以是高壓MOS管。
[0053]所述開關(guān)單元105可包括第一 PMOS晶體管；所述第一 PMOS晶體管M2的柵極形成所述開關(guān)單元105的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端Vout，漏接耦接于所述高壓產(chǎn)生單元101。所述抬升單元104的第一 NMOS晶體管Ml和所述開關(guān)單元105為并聯(lián)設(shè)置。
[0054]在具體實(shí)施中，所述第一 PMOS晶體管M2可以是高壓MOS管。
[0055]在所述第一控制單元102中，所述電流鏡子單元可包括第二 PMOS晶體管M3和第三PMOS晶體管M4 ;所述第二 PMOS晶體管M3的源極耦接于所述電荷泵，柵極耦接于所述第三PMOS晶體管M4的柵極以及所述第一 PMOS晶體管M2的漏極；所述第二 PMOS晶體管M3的源極耦接于所述電荷泵，漏極耦接于所述調(diào)整子單元以及所述開關(guān)單元105的控制端。
[0056]在所述第一控制單元102中，所述第一調(diào)整子單元可包括第一電容Cl，所述電容的第一端耦接于所述第二 PMOS晶體管M3的漏極，第二端接地。
[0057]在具體實(shí)施中，所述第一電容Cl可以是高壓MOS電容。
[0058]在具體實(shí)施中，所述第一電容Cl的容量可以是0.5pf。
[0059]在所述第一控制單元102中，所述基準(zhǔn)電流輸入子單元可包括第二 NMOS晶體管M5 ;所述第二 NMOS晶體管M5的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元106，源極接地，漏接耦接所述第一 PMOS管的漏極。
[0060]當(dāng)所述高壓產(chǎn)生單元101輸出擦除信號時，所述第一控制單元102的電流鏡子單元將由所述基準(zhǔn)電流輸入子單元接收到的偏置電流，在另一支路上鏡像為小于所述偏置電流的小電流，例如，可以是以2:1的比例進(jìn)行鏡像。所述小電流向所述第一電容Cl進(jìn)行充電，從而產(chǎn)生相較于擦除信號上升速度減緩的第一導(dǎo)通控制信號。在實(shí)際應(yīng)用中，通過調(diào)節(jié)所述用于對所述第一電容Cl進(jìn)行充電的小電流以及所述第一電容Cl的大小，可以進(jìn)一步調(diào)整并控制所述第一導(dǎo)通控制信號的上升速度。
[0061]在所述第二控制單元103中，所述導(dǎo)通控制管可包括:第四PMOS晶體管M6 ;所述第四PMOS晶體管M6的柵極耦接于所述第一導(dǎo)通控制信號，源極耦接于所述高壓產(chǎn)生單元101，漏極耦接于所述開關(guān)單元105的控制端。
[0062]在所述第二控制單元103中，所述第二調(diào)整子單元可包括:第三NMOS晶體管M7和第二電容C2 ;所述第三NMOS晶體管M7的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元106，源極接地，漏接耦接所述第四PMOS管的漏極；所述第二電容C2的第一端耦接于所述第四PMOS管的漏極，第二端接地。
[0063]在具體實(shí)施中，所述第二電容C2可以是高壓MOS電容。
[0064]在具體實(shí)施中，所述第二電容C2的容量可以是0.2pf。
[0065]由于所述第一導(dǎo)通控制信號的上述速率小于所述擦除信號的上升速率，因此當(dāng)所述第一導(dǎo)通控制信號處于第一信號段時，所述導(dǎo)通控制管，即所述第四PMOS晶體管M6的柵極電壓小于源級電壓，且兩者的差值會大于所述第四PMOS晶體管M6的導(dǎo)通閾值，因此所述第四PMOS晶體管M6處于導(dǎo)通狀態(tài)。此時所述擦除電壓，使所述開關(guān)單元105的第一 PMOS晶體管M2的柵極端電壓等于所述擦除電壓，并且大于所述第一 PMOS晶體管M2的漏極端電壓，因此，所述第一 PMOS晶體管M2處于截止?fàn)顟B(tài)。此時只由所述第一控制單元102通過控制所述抬升單元104，緩慢抬升所述擦除電路的輸出電壓。
[0066]當(dāng)所述第一導(dǎo)通控制信號處于電壓值相對較高的第二信號段時，所述第四PMOS晶體管M6柵極端所接收到的第一導(dǎo)通控制信號的電壓，與其源級端所接受到的擦除信號的電壓之間的差值小于所述第四PMOS晶體管M6的導(dǎo)通閾值，因此此時所述第四PMOS晶體管M6處于截止?fàn)顟B(tài)。同時，由于此時所述第三NMOS晶體管M7處于導(dǎo)通狀態(tài)，因此會下拉所述第二導(dǎo)通控制信號。在具體實(shí)施中，還可以通過所述第二電容C2的放電調(diào)整所述第二導(dǎo)通控制信號的下降速度，如圖4的虛線部分所示。
[0067]由于此時第二導(dǎo)通控制信號的電壓值下降，且所述數(shù)據(jù)擦除電路的輸出端Vout端的電壓處于上升，因此當(dāng)所述第一 PMOS晶體管M2的源極電壓大于其柵極電壓，且兩者之間的差值大于所述第一 PMOS晶體管M2的導(dǎo)通閾值時，所述第一 PMOS晶體管M2處于導(dǎo)通。進(jìn)而使所述高壓產(chǎn)生單元101能夠直接輸出電壓信號到所述數(shù)據(jù)擦除電路的輸出端Vout，增大所述數(shù)據(jù)擦除電路輸出電壓的電壓值，起到提高擦除效果的作用。
[0068]本發(fā)明實(shí)施例中所采用的器件類型可以根據(jù)實(shí)際應(yīng)用的需要變化?？梢岳斫獾氖?，任何符合本發(fā)明實(shí)施例技術(shù)思想的實(shí)施方式均屬于本發(fā)明的保護(hù)范圍之下。
[0069]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種數(shù)據(jù)擦除電路，其特征在于，包括: 高壓產(chǎn)生單元，適于產(chǎn)生擦除信號； 第一控制單元，適于將所述擦除信號調(diào)整為上升速率降低的第一導(dǎo)通控制信號； 第二控制單元，適于根據(jù)所述第一導(dǎo)通控制信號，發(fā)出第二導(dǎo)通控制信號； 所述第二導(dǎo)通控制信號在所述第一導(dǎo)通控制信號處于第一信號段時，與所述擦除信號相同，并且在所述第一導(dǎo)通控制信號處于第二信號段時降低； 所述第一信號段的電壓值大于所述第二信號段的電壓值； 抬升單元，適于根據(jù)所述第一導(dǎo)通控制信號，抬升所述數(shù)據(jù)擦除電路輸出端的輸出電壓； 開關(guān)單元，適于根據(jù)所述第二導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元和所述數(shù)據(jù)擦除電路的輸出端； 基準(zhǔn)電流產(chǎn)生單元，適于為所述第一控制單元和所述第二控制單元提供偏置電流。
2.如權(quán)利要求1所述的數(shù)據(jù)擦除電路，其特征在于，所述抬升單元包括第一NMOS晶體管；所述第一 NMOS晶體管的柵極形成所述抬升單元的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端，漏極耦接于所述高壓產(chǎn)生單元。
3.如權(quán)利要求1所述的數(shù)據(jù)擦除電路，其特征在于，所述開關(guān)單元包括PMOS晶體管；所述第一 PMOS晶體管的柵極形成所述開關(guān)單元的控制端，源極耦接于所述數(shù)據(jù)擦除電路的輸出端，漏接耦接于所述高壓產(chǎn)生單元。
4.如權(quán)利要求1所述的數(shù)據(jù)擦除電路，其特征在于，所述第一控制單元包括:基準(zhǔn)電流輸入子單元，適于接收所述基準(zhǔn)電流產(chǎn)生單元產(chǎn)生的偏置電流；電流鏡子單元，適于將所述偏置電流鏡像為小于所述偏置電流的小電流；第一調(diào)整子單元，適于根據(jù)所述小電流，產(chǎn)生所述第一導(dǎo)通控制信號。
5.如權(quán)利要求4所述的數(shù)據(jù)擦除電路，其特征在于， 所述電流鏡子單元包括第二 PMOS晶體管和第三PMOS晶體管；所述第二 PMOS晶體管的源極耦接于所述電荷泵，柵極耦接于所述第三PMOS晶體管的柵極以及所述第一 PMOS晶體管的漏極；所述第二 PMOS晶體管的源極耦接于所述電荷泵，漏極耦接于所述調(diào)整子單元以及所述開關(guān)單元的控制端； 所述基準(zhǔn)電流輸入子單元包括第二 NMOS晶體管；所述第二 NMOS晶體管的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元，源極接地，漏接耦接所述第一 PMOS管的漏極； 所述第一調(diào)整子單元包括第一電容；所述電容的第一端耦接于所述第二 PMOS晶體管的漏極，第二端接地。
6.如權(quán)利要求1所述的數(shù)據(jù)擦除電路，其特征在于，所述第二控制單元包括:導(dǎo)通控制管，適于根據(jù)所述第一導(dǎo)通控制信號，導(dǎo)通所述高壓產(chǎn)生單元與所述開關(guān)單元的控制端； 第二調(diào)整子單元，適于當(dāng)所述第一導(dǎo)通控制信號處于第二信號段時，拉低所述第二導(dǎo)通控制信號。
7.如權(quán)利要求6所述的數(shù)據(jù)擦除電路，其特征在于， 所述導(dǎo)通控制管包括:第四PMOS晶體管；所述第四PMOS晶體管的柵極耦接于所述第一導(dǎo)通控制信號，源極耦接于所述高壓產(chǎn)生單元，漏極耦接于所述開關(guān)單元的控制端； 所述第二調(diào)整子單元包括:第三NMOS晶體管和第二電容；所述第三NMOS晶體管的柵極耦接于所述基準(zhǔn)電流產(chǎn)生單元，源極接地，漏接耦接所述第四PMOS管的漏極；所述第二電容的第一端耦接于所述第四PMOS管的漏極，第二端接地。
8.如權(quán)利要求1所述的數(shù)據(jù)擦除電路，其特征在于，所述高壓產(chǎn)生單元為電荷泵。
【文檔編號】G11C16/14GK104485132SQ201410857361
【公開日】2015年4月1日 申請日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】張勇, 肖軍 申請人:上海華虹宏力半導(dǎo)體制造有限公司