一種多路音頻合并數(shù)字錄音電路的制作方法
【專利摘要】本實(shí)用新型提供一種多路音頻合并數(shù)字錄音電路，該錄音電路包括音頻合并電路、音頻數(shù)字化電路、微處理器、存儲電路和若干個(gè)音頻輸入接口，所述若干個(gè)音頻輸入接口的輸出端通過音頻合并電路與音頻數(shù)字化電路的輸入端連接，所述音頻數(shù)字化電路的輸出端與微處理器的輸入端連接，所述微處理器的輸出端與存儲電路的輸入端連接。本實(shí)用新型設(shè)計(jì)合理、成本低廉，能夠有效進(jìn)行多路音頻錄音并存儲，減小了錄音電路面積，降低了多路錄音時(shí)的微處理器占用率，從而降低了成本。
【專利說明】一種多路音頻合并數(shù)字錄音電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及多路錄音應(yīng)用的PCM編碼電路【技術(shù)領(lǐng)域】，具體是一種多路音頻合并數(shù)字錄音電路。

【背景技術(shù)】
[0002]數(shù)字錄音已經(jīng)應(yīng)用在很多領(lǐng)域，傳統(tǒng)的多路數(shù)字錄音需要每一路單獨(dú)處理，單獨(dú)進(jìn)行PCM編碼存儲，這樣不僅會增加錄音電路的面積，而且存儲的錄音文件也很大，微處理器的占用也很大。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的在于提供一種多路音頻合并數(shù)字錄音電路，該錄音電路設(shè)計(jì)合理、成本低廉，能夠有效進(jìn)行多路音頻錄音并存儲，同時(shí)還能夠減小錄音電路面積，降低多路錄音時(shí)的微處理器占用率。
[0004]本實(shí)用新型的技術(shù)方案為:
[0005]一種多路音頻合并數(shù)字錄音電路，該錄音電路包括音頻合并電路、音頻數(shù)字化電路、微處理器、存儲電路和若干個(gè)音頻輸入接口，所述若干個(gè)音頻輸入接口的輸出端通過音頻合并電路與音頻數(shù)字化電路的輸入端連接，所述音頻數(shù)字化電路的輸出端與微處理器的輸入端連接，所述微處理器的輸出端與存儲電路的輸入端連接。
[0006]所述的多路音頻合并數(shù)字錄音電路，所述音頻合并電路包括加法電路、放大電路和若干個(gè)電壓跟隨電路，所述電壓跟隨電路與音頻輸入接口數(shù)量相等，每個(gè)電壓跟隨電路的同相輸入端連接一個(gè)音頻輸入接口，其輸出端連接加法電路的同相輸入端，所述加法電路的輸出端與放大電路的反相輸入端連接，所述放大電路的輸出端通過隔直電容與音頻數(shù)字化電路的輸入端連接。
[0007]所述的多路音頻合并數(shù)字錄音電路，所述音頻數(shù)字化電路包括PCM編碼電路、移位寄存器、晶振電路、計(jì)數(shù)器、JK觸發(fā)器和與非門電路，所述JK觸發(fā)器由第一 JK觸發(fā)器和第二 JK觸發(fā)器構(gòu)成；所述PCM編碼電路的音頻輸入端與音頻合并電路的輸出端連接，所述PCM編碼電路的輸出端與移位寄存器的輸入端連接，所述移位寄存器的輸出端與微處理器的輸入端連接；
[0008]所述晶振電路的輸出端連接計(jì)數(shù)器的振蕩時(shí)鐘信號輸入端，所述計(jì)數(shù)器的第一振蕩時(shí)鐘信號輸出端連接第二 JK觸發(fā)器的時(shí)鐘信號輸入端，所述計(jì)數(shù)器的第二振蕩時(shí)鐘信號輸出端分別連接PCM編碼電路的位時(shí)鐘信號輸入端和與非門電路的一個(gè)輸入端，所述計(jì)數(shù)器的第一 Q輸出端連接第二 JK觸發(fā)器的K輸入端，所述計(jì)數(shù)器的第二 Q輸出端連接第一JK觸發(fā)器的時(shí)鐘信號輸入端；
[0009]所述第一 JK觸發(fā)器的J輸入端連接到電源電壓，其K輸入端接地，其Q輸出端連接第二 JK觸發(fā)器的J輸入端，其清零輸入端連接第二 JK觸發(fā)器的Q非輸出端；所述第二 JK觸發(fā)器的清零輸入端連接到電源電壓，其Q輸出端分別連接微處理器的中斷信號輸入端、PCM編碼電路的幀同步信號輸入端和與非門電路的另一個(gè)輸入端，所述與非門電路的輸出端連接移位寄存器的時(shí)鐘信號輸入端。
[0010]所述的多路音頻合并數(shù)字錄音電路，所述PCM編碼電路由PCM編碼器及其外圍電路構(gòu)成，所述PCM編碼器選用單路語音PCM編解碼芯片。
[0011]所述的多路音頻合并數(shù)字錄音電路，所述移位寄存器選用帶鎖存輸出的8位移位寄存器芯片。
[0012]所述的多路音頻合并數(shù)字錄音電路，所述計(jì)數(shù)器選用帶振蕩器的14位異步二進(jìn)制計(jì)數(shù)器芯片。
[0013]所述的多路音頻合并數(shù)字錄音電路，所述JK觸發(fā)器選用帶清除端的雙JK觸發(fā)器
-H-* I I
心/T O
[0014]本實(shí)用新型設(shè)計(jì)合理、成本低廉，能夠有效進(jìn)行多路音頻錄音并存儲，減小了錄音電路面積，降低了多路錄音時(shí)的微處理器占用率，從而降低了成本。

【專利附圖】

【附圖說明】
[0015]圖1是本實(shí)用新型的結(jié)構(gòu)示意圖；
[0016]圖2是本實(shí)用新型的多路音頻輸入接口和音頻合并電路結(jié)構(gòu)圖；
[0017]圖3是本實(shí)用新型的音頻數(shù)字化電路結(jié)構(gòu)圖。
[0018]

【具體實(shí)施方式】
[0019]下面結(jié)合附圖進(jìn)一步說明本實(shí)用新型。
[0020]如圖1所示，一種多路音頻合并數(shù)字錄音電路，包括若干個(gè)音頻輸入接口 1、音頻合并電路2、音頻數(shù)字化電路3、微處理器4和存儲電路5，若干個(gè)音頻輸入接口 I的輸出端與音頻合并電路2的輸入端連接，音頻合并電路2的輸出端與音頻數(shù)字化電路3的輸入端連接，音頻數(shù)字化電路3的輸出端與微處理器4的輸入端連接，微處理器4的輸出端與存儲電路5的輸入端連接。多路音頻由音頻輸入接口 I輸入，輸入的音頻經(jīng)由音頻合并電路2合并成單路音頻，并輸出至音頻數(shù)字化電路3，音頻數(shù)字化電路3將經(jīng)過PCM編碼的音頻數(shù)據(jù)傳輸至微處理器4進(jìn)行處理，微處理器4將數(shù)字化后的音頻文件保存到存儲電路5中。
[0021]如圖2所示，音頻合并電路2包括若干個(gè)電壓跟隨電路21、加法電路22和放大電路23，電壓跟隨電路21與音頻輸入接口 I數(shù)量相等，每個(gè)電壓跟隨電路21的同相輸入端連接一個(gè)音頻輸入接口 I。以第一路為例，音頻輸入接口 I包括隔直電容Cl、分壓電阻Rl和R2，電壓跟隨電路21包括電壓跟隨器U1A，分壓電阻Rl的一端連接到電源電壓VCC，另一端與分壓電阻R2的一端連接，分壓電阻R2的另一端接地，隔直電容Cl的一端連接到輸入的第一路音頻信號，另一端連接到分壓電阻Rl與R2之間的節(jié)點(diǎn)；分壓電阻Rl與R2之間的節(jié)點(diǎn)連接到電壓跟隨器UlA的同相輸入端。
[0022]加法電路22由加法器U2及其外圍電路構(gòu)成，圖2中示出的四路音頻信號分別經(jīng)由電壓跟隨器U1A、U1B、U1C、UlD和電阻R3、R6、R9、R12匯合至加法器U2的同相輸入端，加法器U2的反相輸入端通過串接的電阻R15和R13連接到電源電壓VCC，通過串接的電阻R15和R14接地，通過電阻R16連接到其輸出端。放大電路23由放大器U3及其外圍電路構(gòu)成，放大器U3的同相輸入端通過電阻R17連接到電源電壓VCC，通過電阻R18接地；放大器U3的反相輸入端通過電阻R19連接加法器U2的輸出端，通過可調(diào)電阻RJl連接其輸出端；放大器U3的輸出端通過隔直電容C5連接音頻數(shù)字化電路3的輸入端。
[0023]如圖3所示，音頻數(shù)字化電路3包括PCM編碼電路31、移位寄存器32、晶振電路33、計(jì)數(shù)器34、JK觸發(fā)器35和與非門電路36，JK觸發(fā)器35由第一 JK觸發(fā)器351和第二JK觸發(fā)器352構(gòu)成。PCM編碼電路31由PCM編碼器U4及其外圍電路構(gòu)成，PCM編碼器U4選用單路語音PCM編解碼芯片。PCM編碼器U4的音頻輸入端通過電容C6連接音頻合并電路2的輸出端，PCM編碼器U4的輸出端與移位寄存器32的輸入端連接，移位寄存器32的輸出端與微處理器4的輸入端連接。移位寄存器32選用帶鎖存輸出的8位移位寄存器芯片，計(jì)數(shù)器34選用帶振蕩器的14位異步二進(jìn)制計(jì)數(shù)器芯片，JK觸發(fā)器35選用帶清除端的雙JK觸發(fā)器芯片。
[0024]晶振電路33的輸出端連接計(jì)數(shù)器34的振蕩時(shí)鐘信號輸入端，計(jì)數(shù)器34的第一振蕩時(shí)鐘信號輸出端連接第二 JK觸發(fā)器352的時(shí)鐘信號輸入端，計(jì)數(shù)器34的第二振蕩時(shí)鐘信號輸出端分別連接PCM編碼器U4的位時(shí)鐘信號輸入端和與非門電路36的一個(gè)輸入端，計(jì)數(shù)器34的Q4輸出端連接第二 JK觸發(fā)器352的K輸入端，計(jì)數(shù)器34的Q8輸出端連接第一 JK觸發(fā)器351的時(shí)鐘信號輸入端。
[0025]第一 JK觸發(fā)器351的J輸入端連接到電源電壓VCC，第一 JK觸發(fā)器351的K輸入端接地，第一 JK觸發(fā)器351的Q輸出端連接第二 JK觸發(fā)器352的J輸入端，第一 JK觸發(fā)器351的清零輸入端連接第二 JK觸發(fā)器352的Q非輸出端。第二 JK觸發(fā)器352的清零輸入端連接到電源電壓VCC，第二 JK觸發(fā)器352的Q輸出端分別連接微處理器4的中斷信號輸入端、PCM編碼器U4的巾貞同步信號輸入端和與非門電路36的另一個(gè)輸入端,與非門電路36的輸出端連接移位寄存器32的時(shí)鐘信號輸入端。
[0026]經(jīng)過音頻合并電路2合并后的音頻再經(jīng)過電容C6輸入至PCM編碼器U4，經(jīng)過編碼的串行PCM信號再經(jīng)過移位寄存器32變成8位寬的并行數(shù)據(jù)輸出至微處理器4，晶振電路33與計(jì)數(shù)器34和JK觸發(fā)器35構(gòu)成分頻電路，分頻得到PCM采樣需要的2.048MHz和8KHz信號，其中，2.048MHz是發(fā)送和接收的位時(shí)鐘，8KHz是發(fā)送和接收的幀同步信號，同時(shí)，8KHz經(jīng)過電阻R25和R26的分壓輸出至微處理器4，作為中斷信號使用，2.048MHz和8KHz的與非信號作為移位寄存器32的時(shí)鐘信號。
[0027]以上所述實(shí)施方式僅僅是對本實(shí)用新型的優(yōu)選實(shí)施方式進(jìn)行描述，并非對本實(shí)用新型的范圍進(jìn)行限定，在不脫離本實(shí)用新型設(shè)計(jì)精神的前提下，本領(lǐng)域普通技術(shù)人員對本實(shí)用新型的技術(shù)方案作出的各種變形和改進(jìn)，均應(yīng)落入本實(shí)用新型的權(quán)利要求書確定的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種多路音頻合并數(shù)字錄音電路，其特征在于:該錄音電路包括音頻合并電路、音頻數(shù)字化電路、微處理器、存儲電路和若干個(gè)音頻輸入接口，所述若干個(gè)音頻輸入接口的輸出端通過音頻合并電路與音頻數(shù)字化電路的輸入端連接，所述音頻數(shù)字化電路的輸出端與微處理器的輸入端連接，所述微處理器的輸出端與存儲電路的輸入端連接。
2.根據(jù)權(quán)利要求1所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述音頻合并電路包括加法電路、放大電路和若干個(gè)電壓跟隨電路，所述電壓跟隨電路與音頻輸入接口數(shù)量相等，每個(gè)電壓跟隨電路的同相輸入端連接一個(gè)音頻輸入接口，其輸出端連接加法電路的同相輸入端，所述加法電路的輸出端與放大電路的反相輸入端連接，所述放大電路的輸出端通過隔直電容與音頻數(shù)字化電路的輸入端連接。
3.根據(jù)權(quán)利要求1所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述音頻數(shù)字化電路包括PCM編碼電路、移位寄存器、晶振電路、計(jì)數(shù)器、JK觸發(fā)器和與非門電路，所述JK觸發(fā)器由第一 JK觸發(fā)器和第二 JK觸發(fā)器構(gòu)成；所述PCM編碼電路的音頻輸入端與音頻合并電路的輸出端連接，所述PCM編碼電路的輸出端與移位寄存器的輸入端連接，所述移位寄存器的輸出端與微處理器的輸入端連接； 所述晶振電路的輸出端連接計(jì)數(shù)器的振蕩時(shí)鐘信號輸入端，所述計(jì)數(shù)器的第一振蕩時(shí)鐘信號輸出端連接第二 JK觸發(fā)器的時(shí)鐘信號輸入端，所述計(jì)數(shù)器的第二振蕩時(shí)鐘信號輸出端分別連接PCM編碼電路的位時(shí)鐘信號輸入端和與非門電路的一個(gè)輸入端，所述計(jì)數(shù)器的第一 Q輸出端連接第二 JK觸發(fā)器的K輸入端，所述計(jì)數(shù)器的第二 Q輸出端連接第一 JK觸發(fā)器的時(shí)鐘信號輸入端； 所述第一 JK觸發(fā)器的J輸入端連接到電源電壓，其K輸入端接地，其Q輸出端連接第二 JK觸發(fā)器的J輸入端，其清零輸入端連接第二 JK觸發(fā)器的Q非輸出端；所述第二 JK觸發(fā)器的清零輸入端連接到電源電壓，其Q輸出端分別連接微處理器的中斷信號輸入端、PCM編碼電路的幀同步信號輸入端和與非門電路的另一個(gè)輸入端，所述與非門電路的輸出端連接移位寄存器的時(shí)鐘信號輸入端。
4.根據(jù)權(quán)利要求3所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述PCM編碼電路由PCM編碼器及其外圍電路構(gòu)成，所述PCM編碼器選用單路語音PCM編解碼芯片。
5.根據(jù)權(quán)利要求3所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述移位寄存器選用帶鎖存輸出的8位移位寄存器芯片。
6.根據(jù)權(quán)利要求3所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述計(jì)數(shù)器選用帶振蕩器的14位異步二進(jìn)制計(jì)數(shù)器芯片。
7.根據(jù)權(quán)利要求3所述的多路音頻合并數(shù)字錄音電路，其特征在于:所述JK觸發(fā)器選用帶清除端的雙JK觸發(fā)器芯片。
【文檔編號】G11C7/16GK204155611SQ201420592453
【公開日】2015年2月11日 申請日期:2014年10月14日 優(yōu)先權(quán)日:2014年10月14日
【發(fā)明者】魏臻, 黃守強(qiáng), 倪璞, 陸陽, 湯俊, 徐偉, 王洪軍, 邱竹中 申請人:合肥工大高科信息科技股份有限公司