本發(fā)明涉及靜態(tài)隨機(jī)存取存儲(chǔ)器(static random access memory，SRAM)單元，更特別地，涉及一種用于操作存儲(chǔ)單元的寫輔助電路。

背景技術(shù)：

越來(lái)越多的電子設(shè)備要求存儲(chǔ)裝置(memory device)和存儲(chǔ)單元(memory cell)能夠以高速度操作。存儲(chǔ)裝置完成或執(zhí)行不同的操作(如讀操作、寫操作以及擦除操作)來(lái)存儲(chǔ)數(shù)據(jù)，檢索(retrieve)存儲(chǔ)數(shù)據(jù)(stored data)以及維持或管理存儲(chǔ)數(shù)據(jù)等。在存儲(chǔ)裝置(包括多個(gè)存儲(chǔ)單元)內(nèi)執(zhí)行這些操作的每個(gè)操作均需要一定量的執(zhí)行時(shí)間或“周期”(cycle time)。然而，寫操作周期(即執(zhí)行一個(gè)寫操作需要的時(shí)間段)最直接影響或決定存儲(chǔ)裝置可以操作的最大速度。

通常，存儲(chǔ)單元由一個(gè)電壓源偏壓以及包括至少兩個(gè)拉柵(pull-gate，PG)晶體管和至少兩個(gè)上拉(pull-up，PU)晶體管。當(dāng)數(shù)據(jù)寫入存儲(chǔ)單元時(shí)，其中一個(gè)PG晶體管接通以下拉(pull down)對(duì)應(yīng)PU晶體管的高電壓節(jié)點(diǎn)(由電壓源供給)。換句話說(shuō)，與電壓源連接的該高電壓節(jié)點(diǎn)將崩潰(collapse)。然而，若另一PU晶體管的高電壓節(jié)點(diǎn)同時(shí)崩潰，則會(huì)發(fā)生寫失敗。此外，由于寫失敗和從存儲(chǔ)單元讀數(shù)據(jù)，這會(huì)需要更長(zhǎng)的周期。因此，為了降低存儲(chǔ)裝置的周期時(shí)間，需要一種用于寫數(shù)據(jù)到存儲(chǔ)單元的寫輔助電路，使該存儲(chǔ)單元具有高操作速度。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明的目的之一在于提供一種寫輔助電路和存儲(chǔ)單元，以解決上述問(wèn)題。

在一實(shí)施例中，本發(fā)明提供一種寫輔助電路，能夠使用位線和位線條將數(shù)據(jù)寫入存儲(chǔ)單元中。該寫輔助電路包括：箝位電路、第一耦合電路和第二耦合電路。箝位電路耦接至第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，以使第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓 不低于數(shù)據(jù)保持電壓。第二節(jié)點(diǎn)不同于第一節(jié)點(diǎn)。第一節(jié)點(diǎn)和第二節(jié)點(diǎn)分別由第一電壓源和不同于所述第一電壓源的第二電壓源提供電壓，以及，第一電壓源在第一節(jié)點(diǎn)處和第二電壓源在第二節(jié)點(diǎn)處分別為存儲(chǔ)單元供電。第一耦合電路連接在第一節(jié)點(diǎn)和位線之間。第二耦合電路連接在第二節(jié)點(diǎn)和位線條之間。當(dāng)數(shù)據(jù)寫入存儲(chǔ)單元時(shí)，根據(jù)該數(shù)據(jù)，第一耦合電路和第二耦合電路之一者用于下拉第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之一者的電壓，而第一耦合電路和第二耦合電路之另一者用于將第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之另一者的電壓保持在電源供給電壓電平。

在另一實(shí)施例中，本發(fā)明提供一種寫輔助電路，能夠使用位線和位線條將數(shù)據(jù)寫入存儲(chǔ)單元。該寫輔助電路包括：箝位電路、第一感測(cè)放大器和第二感測(cè)放大器。箝位電路耦接至第一節(jié)點(diǎn)和第二節(jié)點(diǎn)，以使第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓不低于數(shù)據(jù)保持電壓。第二節(jié)點(diǎn)不同于第一節(jié)點(diǎn)，第一節(jié)點(diǎn)和第二節(jié)點(diǎn)分別由第一電壓源和不同于第一電壓源的第二電壓源提供電壓，以及，第一電壓源在第一節(jié)點(diǎn)處和第二電壓源在第二節(jié)點(diǎn)處為存儲(chǔ)單元供電。第二感測(cè)放大器不同于第一感測(cè)放大器。第一感測(cè)放大器和第二感測(cè)放大器用于檢測(cè)位線或位線條的電壓，且對(duì)該電壓進(jìn)行放大，以及，根據(jù)該數(shù)據(jù)，第一感測(cè)放大器和第二感測(cè)放大器之一者用于下拉第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之一者的電壓，而第一感測(cè)放大器和第二感測(cè)放大器之另一者用于第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之另一者的電壓保持在電源供給電壓電平。

在另一實(shí)施例中，本發(fā)明提供一種存儲(chǔ)裝置，該存儲(chǔ)裝置包括存儲(chǔ)單元，能夠使用位線和位線條寫入數(shù)據(jù)至所述存儲(chǔ)單元。該存儲(chǔ)單元包括：第一PMOS晶體管、第二PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管和第四NMOS晶體管。第一PMOS晶體管具有耦接至第一節(jié)點(diǎn)的漏極，耦接至左節(jié)點(diǎn)的源極，以及耦接至右節(jié)點(diǎn)的柵極，其中，所述第一節(jié)點(diǎn)由第一電壓源提供電壓。第二PMOS晶體管具有耦接至第二節(jié)點(diǎn)的漏極，耦接至所述右節(jié)點(diǎn)的源極，以及耦接至所述左節(jié)點(diǎn)的柵極，其中，所述第二節(jié)點(diǎn)由不同于所述第一電壓源的第二電壓源提供電壓。第一NMOS晶體管具有耦接至所述右節(jié)點(diǎn)的柵極，耦接至所述左節(jié)點(diǎn)的漏極，以及耦接至地端的源極。第二NMOS晶體管，具有耦接至所述左節(jié)點(diǎn)的柵極，耦接至所述右節(jié)點(diǎn)的漏極，以及耦接至所述地端的源極。第三NMOS晶體管耦接在所述左節(jié)點(diǎn)和所述位線之 間，且具有耦接至字線的柵極。第四NMOS晶體管耦接在所述右節(jié)點(diǎn)和所述位線條之間，且具有耦接至所述字線的柵極。其中，所述第二電壓源和所述第一電壓源預(yù)充電至電源供給電壓電平，根據(jù)所述數(shù)據(jù)，下拉所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之一者的電壓，而所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之另一者的電壓保持在所述電源供給電壓電平。

采用本發(fā)明，存儲(chǔ)單元能夠以高速度進(jìn)行操作。

附圖說(shuō)明

通過(guò)閱讀后續(xù)的詳細(xì)描述和實(shí)施例可以更全面地理解本發(fā)明，該實(shí)施例參照附圖給出，其中：

圖1是根據(jù)本發(fā)明提供的一種存儲(chǔ)單元的電路圖；

圖2是根據(jù)本發(fā)明提供的一種存儲(chǔ)裝置200的示意圖；

圖3A和圖3B分別示出了根據(jù)本發(fā)明提供的一種存儲(chǔ)裝置的部分示意圖；

圖4A和圖4B分別示出了根據(jù)本發(fā)明提供的一種存儲(chǔ)裝置的部分示意圖。

除非另有指示，各附圖的不同附圖中對(duì)應(yīng)的數(shù)字和符號(hào)通常涉及相應(yīng)的部分。所繪制的附圖清楚地說(shuō)明了實(shí)施例的相關(guān)部分且并不一定是按比例繪制。

具體實(shí)施方式

以下描述為本發(fā)明實(shí)施的較佳實(shí)施例。以下實(shí)施例僅用來(lái)例舉闡釋本發(fā)明的技術(shù)特征，并非用來(lái)限制本發(fā)明的范疇。在通篇說(shuō)明書及以下權(quán)利要求書當(dāng)中使用了某些詞匯來(lái)指稱特定的元件。所屬領(lǐng)域技術(shù)人員應(yīng)可理解，制造商可能會(huì)用不同的名詞來(lái)稱呼同樣的元件。本說(shuō)明書及權(quán)利要求書并不以名稱的差異來(lái)作為區(qū)別元件的方式，而是以元件在功能上的差異來(lái)作為區(qū)別的基準(zhǔn)。本發(fā)明中使用的術(shù)語(yǔ)“元件”、“系統(tǒng)”和“裝置”可以是與計(jì)算機(jī)相關(guān)的實(shí)體，其中，該計(jì)算機(jī)可以是硬件、軟件、或硬件和軟件的結(jié)合。在以下描述和權(quán)利要求書當(dāng)中所提及的術(shù)語(yǔ)“包含”和“包括”為開放式用語(yǔ)，故應(yīng)解釋成“包含，但不限定于…”的意思。此外，術(shù)語(yǔ)“耦接”意指間接或直接的電氣連接。因此，若文中描述一個(gè)裝置耦接至另一裝置，則代表該裝置可直接電氣連接于該另一裝置，或者透過(guò)其它裝置或連接手段間接地電氣連接至該另一裝置。

本發(fā)明提供一種用于寫數(shù)據(jù)到存儲(chǔ)單元的寫輔助電路(write assist circuit)。存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元，該多個(gè)存儲(chǔ)單元耦合在位線(bit line，BL)和位線條(bit line bar，BLB)之間。至少一個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)位。該多個(gè)存儲(chǔ)單元可以是SRAM單元、只讀存儲(chǔ)(read only memory，ROM)單元或任何其它存儲(chǔ)單元。為方便描述，以下實(shí)施例中的存儲(chǔ)單元以SRAM單元為例，但應(yīng)當(dāng)說(shuō)明的是，存儲(chǔ)單元并不限于SRAM單元。

參照?qǐng)D1，示出了一種根據(jù)本發(fā)明提供的一種存儲(chǔ)單元(如SRAM單元)100的電路圖。為方便描述，本實(shí)施例中的存儲(chǔ)單元以SRAM單元為例，但應(yīng)當(dāng)說(shuō)明的是，本發(fā)明對(duì)存儲(chǔ)單元的具體類型并不做任何限制。SRAM單元100包括兩個(gè)PMOS(P-type metal oxide semiconductor)晶體管101和102以及多個(gè)NMOS(N-type metal oxide semiconductor)晶體管103～106。SRAM單元100的核心電路包括PMOS晶體管101、102(PU晶體管)和NMOS晶體管105、106(PG晶體管)，以及，該核心電路存儲(chǔ)數(shù)據(jù)位。PMOS晶體管101(第一PMOS晶體管)耦接在節(jié)點(diǎn)N1(第一節(jié)點(diǎn))和節(jié)點(diǎn)NA(左節(jié)點(diǎn))之間，以及PMOS晶體管102耦接在節(jié)點(diǎn)N2(第二節(jié)點(diǎn))和節(jié)點(diǎn)NB(右節(jié)點(diǎn))之間，其中，第一電壓源VDD1給節(jié)點(diǎn)N1供電(supply)，第二電壓源VDD2給節(jié)點(diǎn)N2供電。在一實(shí)施例中，PMOS晶體管101和102分別具有分別連接至節(jié)點(diǎn)N1和N2的漏極，分別耦接至節(jié)點(diǎn)NA和節(jié)點(diǎn)NB的源極，以及分別耦接至節(jié)點(diǎn)NB和節(jié)點(diǎn)NA的柵極。

應(yīng)當(dāng)注意的是，第二電壓源VDD2和第一電壓源VDD1是不相同的，以及它們預(yù)先充電至電源供給電壓電平(power supply voltage level)。特別地，第一電壓源VDD1和第二電壓源VDD2是分離的且彼此獨(dú)立，但它們可以充電至相同的電壓電平。因此，根據(jù)寫入的數(shù)據(jù)，下拉節(jié)點(diǎn)N1和節(jié)點(diǎn)N2之一者的電壓而節(jié)點(diǎn)N1和節(jié)點(diǎn)N2之另一者的電壓保持在該電源供給電壓電平。進(jìn)一步地，在一實(shí)施例中，NMOS晶體管103(第一NMOS晶體管)和NMOS晶體管104(第二NMOS晶體管)分別具有分別耦接至節(jié)點(diǎn)NB和節(jié)點(diǎn)NA的柵極，分別耦接至節(jié)點(diǎn)NA和節(jié)點(diǎn)NB的漏極，以及分別耦接至地端GND的源極。此外，NMOS晶體管105(第三NMOS晶體管)耦接在節(jié)點(diǎn)NA和位線BL之間，且具有耦接至字線(word line，WL)WL的柵極。NMOS晶體管106(第四NMOS 晶體管)耦接在節(jié)點(diǎn)NB和位線條BLB之間，且具有耦接至字線WL的柵極。

當(dāng)寫入或存儲(chǔ)數(shù)據(jù)位0至SRAM單元100時(shí)，位線BL可以具有邏輯低電壓(logic low voltage)，以及，位線條BLB可以具有邏輯高電壓(logic high voltage)。那么，可以啟用(enable)字線WL以接通NMOS晶體管105和106，該NMOS晶體管105和106分別耦接位線BL和位線條BLB至節(jié)點(diǎn)NA和NB。因而節(jié)點(diǎn)NA的電壓降低至位線BL的邏輯低電壓，以及，節(jié)點(diǎn)NB的電壓提高至位線條BLB的邏輯高電壓。然而，由于節(jié)點(diǎn)NA的電壓降低至位線BL的邏輯低電壓，因此，最初由電壓源VDD1偏壓的節(jié)點(diǎn)N1的電壓將被下拉(pull down)。不過(guò)，由電壓源VDD2偏壓的節(jié)點(diǎn)N2的電壓仍然被保持在電源供給電壓電平。

另一方面，當(dāng)寫入或存儲(chǔ)數(shù)據(jù)位1至SRAM單元100時(shí)，位線BL可以具有邏輯高電壓，以及，位線條BLB可以具有邏輯低電壓。那么，可以啟用字線WL以接通NMOS晶體管105和106，該NMOS晶體管105和106分別耦接位線BL和位線條BLB至節(jié)點(diǎn)NA和NB。因此，提高節(jié)點(diǎn)NA的電壓至位線BL的邏輯高電壓，以及，降低節(jié)點(diǎn)NB的電壓至位線條BLB的邏輯低電壓。由于降低節(jié)點(diǎn)NB的電壓至位線條BLB的邏輯低電壓，因此，最初由電壓源VDD2偏壓的節(jié)點(diǎn)N2的電壓被下拉。然而，由電壓源VDD1偏壓的節(jié)點(diǎn)N1的電壓仍保持在電源供給電壓電平。同樣地，通過(guò)利用圖2所示的SRAM單元100，利用圖2所示的寫輔助電路來(lái)耦接第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓，從而根據(jù)寫入的數(shù)據(jù)，第一耦合電路和第二耦合電路之一者用于下拉節(jié)點(diǎn)N1和節(jié)點(diǎn)N2之一者的電壓，而第一耦合電路和第二耦合電路之另一者用于將節(jié)點(diǎn)N1和節(jié)點(diǎn)N2之另一者的電壓保持在電源供給電壓電平。因此，節(jié)點(diǎn)N1和節(jié)點(diǎn)N2中只有一個(gè)節(jié)點(diǎn)的電壓被下拉而節(jié)點(diǎn)N1和N2中的另一節(jié)點(diǎn)的電壓被保持在電源供給電壓電平。同樣地，基于圖3A與圖3B所示的存儲(chǔ)裝置200或基于圖4A與圖4B所示的存儲(chǔ)裝置200，利用寫輔助電路來(lái)放大第一節(jié)點(diǎn)N1或第二節(jié)點(diǎn)N2的電壓，從而根據(jù)寫入的數(shù)據(jù)，第一感測(cè)放大器和第二感測(cè)放大器之一者用于下拉節(jié)點(diǎn)N1和節(jié)點(diǎn)N2中的一個(gè)節(jié)點(diǎn)的電壓，而第一感測(cè)放大器和第二感測(cè)放大器之另一者用于將節(jié)點(diǎn)N1和N2中的另一節(jié)點(diǎn)的電壓保持在電源供給電壓電平。因此，由兩個(gè)獨(dú)立的電壓源VDD1和VDD2供給的SRAM100可以克服寫失敗問(wèn)題。 此外，由于節(jié)點(diǎn)N1或N2的一個(gè)電壓保持在電源供給電壓電平，因此可以快速讀出存儲(chǔ)在SRAM單元100中的數(shù)據(jù)以改善操作存儲(chǔ)裝置的周期時(shí)間。

圖2是根據(jù)本發(fā)明實(shí)施例提供的一種存儲(chǔ)裝置200的示意圖。如圖2所示，存儲(chǔ)裝置200包括：至少一個(gè)SRAM單元100、字線WL和寫輔助電路。寫輔助電路包括箝位電路(clamping circuit)220、第一耦合電路(coupling circuit)230、第二耦合電路240和預(yù)充電電路(pre-charge circuit)260。在一實(shí)施例中，箝位電路220耦接至節(jié)點(diǎn)N1和節(jié)點(diǎn)N2以使節(jié)點(diǎn)N1和N2的電壓不低于數(shù)據(jù)保持(data-retention)電壓。特別地，當(dāng)數(shù)據(jù)位將寫入所選擇的SRAM單元(由其相應(yīng)的字線和位線使能)時(shí)，與該所選擇的SRAM單元鄰近(next)的未選擇的SRAM單元也會(huì)受到影響以及會(huì)丟失存儲(chǔ)數(shù)據(jù)。因此，使用箝位電路220的安排，可以穩(wěn)定可靠地存儲(chǔ)已寫入SRAM單元100的數(shù)據(jù)。

在一實(shí)施例中，如圖2所示，箝位電路220包括PMOS晶體管222(第一箝位PMOS晶體管)和PMOS晶體管224(第二箝位PMOS晶體管)。PMOS晶體管222具有耦接至節(jié)點(diǎn)N1的源極，與該源極連接的柵極，耦接至箝位偏壓節(jié)點(diǎn)(clamping bias node)NCL的漏極，以及與該漏極連接的基板(bulk)。此外，PMOS晶體管224具有耦接至節(jié)點(diǎn)N2的源極，與該源極連接的柵極，耦接至箝位偏壓節(jié)點(diǎn)NCL的漏極，以及與該漏極連接的基板。箝位偏壓節(jié)點(diǎn)NCL可以由電壓源提供(supply)偏壓，例如，第一電壓源VDD1、第二電壓源VDD2或另一電壓源。在一實(shí)施例中，PMOS晶體管222的柵極和源極直接連接至節(jié)點(diǎn)N1，以及，PMOS晶體管224的柵極和源極直接連接至節(jié)點(diǎn)N2。

進(jìn)一步地，第一耦合電路230設(shè)置在節(jié)點(diǎn)N1和位線BL之間，以及，第二耦合電路240設(shè)置在節(jié)點(diǎn)N2和字線條BLB之間。特別地，如圖2所示，第一耦合電路230直接連接在節(jié)點(diǎn)N1和位線BL之間，以及，第二耦合電路240直接連接在節(jié)點(diǎn)N2和位線條BLB之間。當(dāng)寫入數(shù)據(jù)至存儲(chǔ)單元時(shí)，根據(jù)該數(shù)據(jù)，第一耦合電路230和第二耦合電路240之一者用于耦接和下拉節(jié)點(diǎn)N1和N2之一者的電壓，而第一耦合電路230和第二耦合電路240之另一者用于將節(jié)點(diǎn)N1和N2之另一者的電壓保持在電源供給電壓電平。例如，當(dāng)寫入數(shù)據(jù)位0至SRAM單元100時(shí)，位線BL將具有邏輯低電壓。然后，第一耦合電路230耦接位線BL的邏輯低電壓至節(jié)點(diǎn)N1。因此，節(jié)點(diǎn)N1的電壓將被下拉，以及，節(jié)點(diǎn)N2 的電壓保持不變(如保持在電源供給電壓電平)。當(dāng)寫入數(shù)據(jù)位1至SRAM單元100時(shí)，位線條BLB將具有邏輯低電壓。然后，第二耦合電路240耦接位線條BLB的邏輯低電壓至節(jié)點(diǎn)N2。因此，節(jié)點(diǎn)N2的電壓將下拉，以及，節(jié)點(diǎn)N1的電壓保持不變(如保持在電源供給電壓電平)。在一實(shí)施例中，第一耦合電路230和第二耦合電路240為電容(capacitor)。特別地，第一耦合電路230和第二耦合電路240是存儲(chǔ)裝置200內(nèi)的寄生電容(parasitic capacitor)。

此外，寫輔助電路還包括預(yù)充電電路260，該預(yù)充電電路260用于將第一電壓源VDD1和第二電壓源VDD2預(yù)充電至電源供給電壓電平。如圖2所示，預(yù)充電電路260包括PMOS晶體管262(第一充電PMOS晶體管)和PMOS晶體管264(第二充電PMOS晶體管)。PMOS晶體管262具有耦接至節(jié)點(diǎn)N1的源極，耦接至選擇偏壓節(jié)點(diǎn)(selection bias node)NS的柵極，耦接至充電偏壓節(jié)點(diǎn)(charge bias node)NCB的漏極以及與該漏極連接的基板。PMOS晶體管264具有耦接至節(jié)點(diǎn)N2的源極，耦接至選擇偏壓節(jié)點(diǎn)NS的柵極，耦接至充電偏壓節(jié)點(diǎn)NCB的漏極以及與該漏極連接的基板。在一實(shí)施例中，PMOS晶體管262的源極直接連接至節(jié)點(diǎn)N1，以及，PMOS晶體管264的源極直接連接至節(jié)點(diǎn)N2。充電偏壓節(jié)點(diǎn)NCB可以由電壓源提供電壓，例如，第一電壓源VDD1、第二電壓源VDD2或另一電壓源。

圖3A和圖3B示出了根據(jù)本發(fā)明提供的一種存儲(chǔ)裝置200的部分示意圖，值得說(shuō)明的是，圖3A和圖3B共同構(gòu)成存儲(chǔ)裝置200。如圖3A和圖3B所示，存儲(chǔ)裝置200包括至少一個(gè)SRAM單元100、字線WL和寫輔助電路。寫輔助電路包括箝位電路220、第一耦合電路230、第二耦合電路240、選擇電路(selection circuit)250、預(yù)充電電路260、第一感測(cè)放大器(sense amplifier)270、第二感測(cè)放大器280和門控NMOS晶體管(gated NMOS transistor)290。在一實(shí)施例中，第一感測(cè)放大器270和第二感測(cè)放大器280用于檢測(cè)位線BL或位線條BLB的電壓并對(duì)該電壓進(jìn)行放大，以及，根據(jù)寫入的數(shù)據(jù)下拉節(jié)點(diǎn)N1和N2之一者的電壓而將該節(jié)點(diǎn)N1和N2之另一者的電壓保持在電源供給電壓電平，該電源供給電壓電平由預(yù)充電電路260提供。

例如，當(dāng)寫入數(shù)據(jù)位0至SRAM單元100時(shí)，位線BL可以具有邏輯低電壓，以及，位線條BLB可以具有邏輯高電壓。然后，第一感測(cè)放大器270和第 二感測(cè)放大器280檢測(cè)邏輯低電壓和/或邏輯高電壓，并對(duì)上述電壓進(jìn)行放大，以及，下拉節(jié)點(diǎn)N1的電壓而將節(jié)點(diǎn)N2的電壓保持在電源供給電壓電平。此外，當(dāng)寫入數(shù)據(jù)位1至SRAM單元100時(shí)，位線BL可以具有邏輯高電壓，以及，位線條BLB可以具有邏輯低電壓。然后，第一感測(cè)放大器270和第二感測(cè)放大器280檢測(cè)邏輯低電壓和/或邏輯高電壓，并對(duì)上述電壓進(jìn)行放大，以及，下拉節(jié)點(diǎn)N2的電壓而將節(jié)點(diǎn)N1的電壓保持在電源供給電壓電平。由于根據(jù)寫入的數(shù)據(jù)，節(jié)點(diǎn)N1和節(jié)點(diǎn)N2中只有一個(gè)節(jié)點(diǎn)的電壓將被下拉，而仍保持節(jié)點(diǎn)N1和N2中的另一節(jié)點(diǎn)的電壓在電源供給電壓電平，因此，寫輔助電路可以克服寫失敗問(wèn)題以及改善SRAM單元100的操作速度。

在一實(shí)施例中，第一感測(cè)放大器270包括PMOS晶體管272(第一放大PMOS晶體管)和PMOS晶體管274(第二放大PMOS晶體管)。PMOS晶體管272具有耦接至節(jié)點(diǎn)N1的源極，耦接至位線條BLB的柵極，耦接至箝位偏壓節(jié)點(diǎn)NCL的漏極以及耦接至該箝位偏壓節(jié)點(diǎn)NCL的基板。此外，PMOS晶體管274具有耦接至節(jié)點(diǎn)N2的源極，耦接至位線BL的柵極，耦接至箝位偏壓節(jié)點(diǎn)NCL的漏極以及耦接至該箝位偏壓節(jié)點(diǎn)NCL的基板。特別地，PMOS晶體管272的源極直接連接至節(jié)點(diǎn)N1，PMOS晶體管272的柵極直接連接至位線條BLB，PMOS晶體管274的源極直接連接至節(jié)點(diǎn)N2，以及，PMOS晶體管274的柵極直接連接至位線BL。在另一實(shí)施例中，第二感測(cè)放大器280包括NMOS晶體管282(第一放大NMOS晶體管)和NMOS晶體管284(第二放大NMOS晶體管)。NMOS晶體管282具有耦接至節(jié)點(diǎn)N1的漏極，耦接至位線條BLB的柵極，耦接至第三節(jié)點(diǎn)N3的源極。進(jìn)一步地，NMOS晶體管284具有耦接至節(jié)點(diǎn)N2的漏極，耦接至位線BL的柵極以及耦接至第三節(jié)點(diǎn)N3的源極。在一實(shí)施例中，NMOS晶體管282的漏極直接連接至節(jié)點(diǎn)N1，NMOS晶體管282的柵極直接連接至位線條BLB，NMOS晶體管284的漏極直接連接至節(jié)點(diǎn)N2，NMOS晶體管282的柵極直接連接至位線BL。

特別地，第一感測(cè)放大器270和第二感測(cè)放大器280為互耦(cross-couple)裝置。第一感測(cè)放大器270用于下拉和箝位(clamp)節(jié)點(diǎn)N1和N2之一者的電壓，如將其中一個(gè)節(jié)點(diǎn)的電壓下拉至某一電壓電平，該電壓電平大約等于電源供給電壓電平減去(minus)PMOS晶體管272或274的閾值電壓(threshold voltage)后所獲得的電壓電平值。第二感測(cè)放大器280用于下拉和箝位節(jié)點(diǎn)N1和N2之另一者的電壓，如將該另一者的電壓下拉至一電壓電平，該電壓電平大約等于兩個(gè)NMOS晶體管282和284的閾值電壓。相應(yīng)地，第一感測(cè)放大器270和第二感測(cè)放大器280可以箝位節(jié)點(diǎn)N1或N2的電壓至一電平，該電平位于NMOS晶體管282和284的閾值電壓與電源供給電壓電平減去兩個(gè)PMOS晶體管272和274的閾值電壓后所獲得的電平之間。

此外，寫輔助電路還包括預(yù)充電電路260，該預(yù)充電電路260用于將第一電壓源VDD1和第二電壓源VDD2預(yù)充電至電源供給電壓電平。如圖3A與圖3B所示，預(yù)充電電路260包括PMOS晶體管262和PMOS晶體管264。PMOS晶體管262具有耦接至節(jié)點(diǎn)N1的源極，耦接至第四節(jié)點(diǎn)N4的柵極，耦接至充電偏壓節(jié)點(diǎn)NCB的漏極以及與該漏極連接的基板。PMOS晶體管264具有耦接至節(jié)點(diǎn)N2的源極，耦接至節(jié)點(diǎn)N4的柵極，耦接于充電偏壓節(jié)點(diǎn)NCB的漏極以及與該漏極連接的基板。例如，充電偏壓節(jié)點(diǎn)NCB可以由電壓源供給，例如，第一電壓源VDD1、第二電壓源VDD2或另一電壓源。

在一實(shí)施例中，門控NMOS晶體管290具有耦接至節(jié)點(diǎn)N3的柵極和漏極，以及，耦接至不同于節(jié)點(diǎn)N3的節(jié)點(diǎn)N5(第五節(jié)點(diǎn))的源極。門控NMOS晶體管290可以用于箝位節(jié)點(diǎn)N1或節(jié)點(diǎn)N2的電壓。進(jìn)一步地，選擇電路250耦接至門控NMOS晶體管290，以使能第一感測(cè)放大器270和第二感測(cè)放大器280。如圖3A與圖3B所示，選擇電路250包括NMOS晶體管，該NMOS晶體管具有耦接至選擇偏壓節(jié)點(diǎn)NS的柵極，耦接至節(jié)點(diǎn)N5的漏極以及耦接至地端GND的源極。應(yīng)當(dāng)注意的是，選擇偏壓節(jié)點(diǎn)NS可以觸發(fā)選擇電路250來(lái)使能第一感測(cè)放大器270和第二感測(cè)放大器280，該第一感測(cè)放大器270和第二感測(cè)放大器280位于所觸發(fā)的選擇電路250的相同列。換句話說(shuō)，不是位于所觸發(fā)的選擇電路250的相同列的另一個(gè)第一感測(cè)放大器270和第二感測(cè)電路280將沒(méi)被使能。因此，存儲(chǔ)裝置200可以更有效地操作以及節(jié)省更多電源。

箝位電路220、第一耦合電路230和第二耦合電路240已經(jīng)在圖2中進(jìn)行了說(shuō)明，此處不再重述。然而，應(yīng)當(dāng)注意的是，第一感測(cè)放大器270和第二感測(cè)放大器280以及第一耦合電路230和第二耦合電路240均用于輔助SRAM單元200的寫操作。當(dāng)?shù)谝获詈想娐?30和第二耦合電路240的耦合效應(yīng)(coupling effect)不強(qiáng)或不明顯時(shí)，第一感測(cè)放大器270和第二感測(cè)放大器280在存儲(chǔ)裝置200中起重要作用。進(jìn)一步地，在一實(shí)施例中，存儲(chǔ)裝置200包括第一感測(cè)放大器270但不包括第二感測(cè)放大器280，以及，將節(jié)點(diǎn)N1或N2的電壓下拉至電壓電平，該電壓電平大約等于電源供給電壓電平減去兩個(gè)PMOS晶體管272和274的閾值電壓后所獲得的電平。在另一實(shí)施例中，存儲(chǔ)裝置200包括第二感測(cè)放大器280但不包括第一感測(cè)放大器270，以及，將節(jié)點(diǎn)N1或N2的電壓下拉至電壓電平，該電壓電平大約等于兩個(gè)NMOS晶體管282和284的閾值電壓。

圖4A和圖4B示出了根據(jù)本發(fā)明提供的一種存儲(chǔ)裝置200的部分示意圖，值得說(shuō)明的是，圖4A和圖4B共同構(gòu)成該存儲(chǔ)裝置200。與圖3A與圖3B所示的電路圖相比，圖4A和圖4B所示的存儲(chǔ)裝置200還包括NMOS晶體管292A(第一自動(dòng)箝位(auto-clamp)NMOS晶體管)和NMOS晶體管292B(第二自動(dòng)箝位NMOS晶體管)，但不包括門控NMOS晶體管290。NMOS晶體管292A具有耦接至節(jié)點(diǎn)N1的柵極，耦接至節(jié)點(diǎn)N3的漏極以及耦接至不同于節(jié)點(diǎn)N3的節(jié)點(diǎn)N6(第六節(jié)點(diǎn))的源極。NMOS晶體管292B具有耦接至節(jié)點(diǎn)N2的柵極，耦接至節(jié)點(diǎn)N6的漏極以及耦接至不同于節(jié)點(diǎn)N6的節(jié)點(diǎn)N7(第七節(jié)點(diǎn))的源極。NMOS晶體管292A和292B串聯(lián)連接。由于NMOS晶體管292A和292B的柵極連接至電壓源VDD1和VDD2，因此，它們可以用于自動(dòng)箝位節(jié)點(diǎn)N1或節(jié)點(diǎn)N2的電壓。進(jìn)一步地，NMOS晶體管292A和292B的箝位速度快于門控NMOS晶體管290的箝位速度。此外，箝位電路220、第一耦合電路230、第二耦合電路240、選擇電路250、預(yù)充電電路260、第一感測(cè)放大器270和第二感測(cè)放大器280已經(jīng)在圖3中進(jìn)行了說(shuō)明，此處不再重述。

盡管已經(jīng)對(duì)本發(fā)明實(shí)施例及其優(yōu)點(diǎn)進(jìn)行了詳細(xì)說(shuō)明，但應(yīng)當(dāng)理解的是，在不脫離本發(fā)明的精神以及權(quán)利要求書所定義的范圍內(nèi)，可以對(duì)本發(fā)明進(jìn)行各種改變、替換和變更。所描述的實(shí)施例在所有方面僅用于說(shuō)明的目的而并非用于限制本發(fā)明。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。本領(lǐng)域技術(shù)人員皆在不脫離本發(fā)明之精神以及范圍內(nèi)做些許更動(dòng)與潤(rùn)飾。