本發(fā)明涉及非易失性存儲器的操作穩(wěn)定性電路，特別是在外部電源電壓較低等極限條件下提高操作穩(wěn)定性電路。

背景技術：

隨著電子技術的發(fā)展，非易失性存儲器已經(jīng)在不同的領域中廣泛使用；隨著非易失性存儲器的存儲陣列的規(guī)模越來越大，操作速度越來越快，對非易失性存儲器的操作穩(wěn)定性也提出了更高的要求；電源的穩(wěn)定性對于提高非易失性存儲器的穩(wěn)定性有著重要影響。

如圖1示，為傳統(tǒng)的非易失性存儲器的電源管理結構圖；其中，vcc為非易失性存儲器外部輸入電源，經(jīng)過一個電壓調(diào)整電路（ldo）11將電壓不穩(wěn)定的外部電源vcc轉換為一個電壓較穩(wěn)定且具有較大驅動能力的內(nèi)部電源vdd，再將內(nèi)部電源vdd分配給非易失性存儲器內(nèi)部模塊1、模塊2等。

常見的電壓調(diào)整電路（ldo）結構圖，如圖2所示，電壓調(diào)整電路可以轉換出一個電壓較穩(wěn)定且具有較大驅動能力的內(nèi)部電源vdd，供其他模塊使用，但非易失性存儲器內(nèi)部的實際負載電流隨著非易失性存儲器的不同工作狀態(tài)的切換，會產(chǎn)生較為劇烈的變化，電壓調(diào)整電路可以在一定程度上承受這種劇烈的負載電流的變化，保持輸出的內(nèi)部電源vdd穩(wěn)定，但在外部電源vcc較低等極限情況下，由放大器22、功率管21和分壓電阻23組成的電壓調(diào)整電路的環(huán)路工作不穩(wěn)定，無法保證輸出電源vdd的電壓穩(wěn)定；由于負載電流i_load的存在，功率管21的壓降會隨著負載電流i_load的變化而變化，導致輸出電源vdd也會隨著變化。

如圖3所示，為常見的電壓調(diào)整電路的輸出電壓隨負載電流變化示意圖；在負載電流i_load32變化切換的過程中，內(nèi)部電源vdd電壓31在經(jīng)過一定時間可以恢復穩(wěn)定值，但是不同的負載電流i_load32對應的內(nèi)部電源vdd的穩(wěn)定電壓值會有一定的差別。

內(nèi)部電源vdd隨著負載電流變化切換而出現(xiàn)的電壓穩(wěn)定值變化對于非易失性存儲器內(nèi)一些對電源電壓較為敏感的電路模塊會有較大的影響，這樣非易失性存儲器的操作穩(wěn)定性就會受到影響；例如存儲陣列譯碼選通電路，如圖4所示，在不同的負載電流情況下，電壓調(diào)整電路41產(chǎn)生不同的電源電壓vdd，譯碼電路44生成的選通控制信號的高電平電壓也就不同，就會導致選通電路42的導通電阻會不同，這樣存儲單元43的讀取操作通路的環(huán)境就發(fā)生改變，讀取的數(shù)據(jù)就有可能發(fā)生變化，即不穩(wěn)定的電源電壓會影響非易失性存儲器的讀取等操作的穩(wěn)定性；為了解決在外部電源vcc電壓較低等極限情況下，電壓調(diào)整電路負載電流變化影響輸出電源vdd的問題，傳統(tǒng)的方法是加大功率管的尺寸，使其壓降盡可能的小，但是又會帶來芯片面積的增大。

技術實現(xiàn)要素：

為了克服現(xiàn)有的非易失性存儲器的電源不穩(wěn)定性帶來的部分操作的不穩(wěn)定性問題，本發(fā)明提出了一種雙電源管理電路，從而可以較好的改善操作的穩(wěn)定性，提高非易失性存儲器的性能。

本發(fā)明為解決其技術問題所采用的方案是，一種非易失性存儲器雙電源管理電路，所述非易失性存儲器雙電源管理電路，采用容性負載電路和非容性負載電路，其中，容性負載電路單獨供電，其電源與非容性負載電路相隔離開。

優(yōu)選地，所述非易失性存儲器雙電源管理電路，容性負載電路的外部電源為經(jīng)過升壓處理操作的電源。

優(yōu)選地，所述非易失性存儲器雙電源管理電路，非容性負載電路為其他靜態(tài)功耗較大的電路提供電源。

本發(fā)明的有益效果是，對于非易失性存儲器中對電源穩(wěn)定性敏感度較高的電路模塊單獨供電，用較小的代價，極大的提高了非易失性存儲器的操作穩(wěn)定性。

附圖說明

下面結合附圖和實施例對本發(fā)明進一步說明。

圖1是傳統(tǒng)的非易失性存儲器的電源管理框圖。

圖2是常見的電壓調(diào)整電路原理示意圖。

圖3是常見的電壓調(diào)整電路的輸出電壓隨負載電流變化示意圖。

圖4是傳統(tǒng)的非易失性存儲器陣列譯碼選通電路示意圖。

圖5是本發(fā)明的非易失性存儲器雙電源管理電路示意圖。

圖6是本發(fā)明具體實施的一種非易失性存儲器雙電源管理電路實現(xiàn)形式結構圖。

圖7是本發(fā)明具體實施的另一種非易失性存儲器雙電源管理電路實現(xiàn)形式結構圖。

具體實施方式

如圖5所示，為本發(fā)明的非易失性存儲器雙電源管理電路示意圖；非易失性存儲器外部輸入電源vcc同時提供給兩個電壓調(diào)整電路（ldo），ldo1（51）和ldo2（52）；ldo1（51）為驅動能力較強的電壓調(diào)整電路，為負載電流較大的非容性負載電路模塊53提供電源；ldo2（52）為驅動能力較弱的電壓調(diào)整電路，專門為負載電流較小的容性負載且對電源電壓穩(wěn)定性要求高的容性負載電路模塊54提供電源；由于ldo2（52）的負載為容性負載、無靜態(tài)負載電流，功率管的壓降很小且穩(wěn)定，即便在外部電源vcc電壓較低等極限情況下，ldo2（52）輸出的穩(wěn)定電壓值保持恒定，不隨非易失性存儲器的負載電流的變化而變化，這樣就將對內(nèi)部電源vdd影響較大的大負載電路模塊與對內(nèi)部電源vdd穩(wěn)定性要求較高的小負載電路模塊分開供電，互不干擾，對于提高非易失性存儲器中敏感電路的電源穩(wěn)定性有重要作用，從而提高整個非易失性存儲器的操作穩(wěn)定性。

如圖6所示，為本發(fā)明具體實施雙電源管理電路的一種具體實施方案框架圖；外部電源vcc直接提供給內(nèi)部的兩個電壓調(diào)整電路，其中l(wèi)do2（62）為x/y譯碼選通電路模塊等容性負載、無靜態(tài)負載電流的模塊（63、64、68）提供電源vdd2，ldo1（61）為其他電路模塊讀/寫/擦電路&i/o電路65、高壓產(chǎn)生電路66、邏輯電路67等提供電源vdd；在非易失性存儲器工作時，即便是在外部電源vcc電壓較低等極限情況下，負載電流劇烈變化也不會影響ldo2（62）的輸出vdd2的電壓穩(wěn)定值，有效地提高非易失性存儲器的操作穩(wěn)定性，而且電壓調(diào)整電路ldo2（62）的負載較小不需要較多的芯片面積。

如圖7所示，為本發(fā)明具體實施雙電源管理電路的另一種具體實施方案框架圖；外部電源vcc不直接提供給電壓調(diào)整電路ldo2（72），而是經(jīng)過一個額外的升壓模塊79調(diào)整，將vcc升壓在提供給ldo2（72），保證在外部電源vcc電壓較低等極限情況下ldo2（72）的環(huán)路工作穩(wěn)定，進一步提高了其輸出電壓vdd2的電壓值穩(wěn)定性。

通過上述實施實例完整的說明了提高非易失性存儲器操作穩(wěn)定性的雙電源管理方案的實現(xiàn)方法；以上所述僅為本發(fā)明的較佳實施實例而已，僅為使本領域技術人員易于了解本發(fā)明的內(nèi)容，并非用來限定本發(fā)明的權利范圍；如前所述，對于本領域技術人員，當可在本發(fā)明精神內(nèi)各種等效變化；故凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、同等替換、改進等，均應包含在本發(fā)明的權利保護范圍之內(nèi)。

技術特征：

技術總結
本發(fā)明涉及一種非易失性存儲器雙電源管理電路；所述非易失性存儲器雙電源管理電路，采用容性負載電路和非容性負載電路，其中，容性負載電路單獨供電，其電源與非容性負載電路相隔離開，其中，容性負載電路的外部電源為經(jīng)過升壓處理操作的電源，非容性負載電路為其他靜態(tài)功耗較大的電路提供電源；容性負載電路和非容性負載電路的電源隔離開來，互不干擾，即便是在外部電源電壓較低等極限情況下，也能保證對電源電壓穩(wěn)定性要求較高且是容性負載電路這一路電源的穩(wěn)定性，從而提高非易失性存儲器的操作穩(wěn)定性。

技術研發(fā)人員：馬繼榮;唐明;武曉偉;于海霞
受保護的技術使用者：北京同方微電子有限公司
技術研發(fā)日：2015.12.31
技術公布日：2017.07.07