本公開一般涉及一種交叉開關(guān)陣列電路，更具體地，涉及一種用于低電壓操作的具有包括至少一個(gè)nmos晶體管和一個(gè)pmos晶體管的2t1r?rram單元的交叉開關(guān)陣列電路。

背景技術(shù)：

1、傳統(tǒng)上，交叉開關(guān)陣列電路可以包括在二維(2d)平面內(nèi)相互交叉的水平金屬線行和垂直金屬線列(或其他電級(jí))，交叉開關(guān)器件形成在交叉點(diǎn)處。所述交叉開關(guān)陣列可用于非易失性固態(tài)存儲(chǔ)器、信號(hào)處理、控制系統(tǒng)、高速圖像處理、神經(jīng)網(wǎng)絡(luò)、機(jī)器學(xué)習(xí)和其他應(yīng)用。

2、電阻式隨機(jī)存取存儲(chǔ)器(rram)是一種兩端無源器件，其能夠在足夠的電刺激下改變電阻，這引起了人們對(duì)于高性能非易失性存儲(chǔ)器應(yīng)用的極大關(guān)注。所述rram的電阻可以在兩種狀態(tài)之間進(jìn)行電切換：高電阻狀態(tài)(hrs)和低電阻狀態(tài)(lrs)。從hrs到lrs的切換事件被稱為“設(shè)置”或“打開”切換過程。相反，從lrs到hrs的切換事件被稱為“重置”或“關(guān)閉”切換過程。

3、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(mosfet，mos-fet或者mos?fet)，也被稱為金屬氧化物硅晶體管、mos晶體管或簡(jiǎn)稱mos，是一種通過硅的受控氧化物制造的場(chǎng)效應(yīng)晶體管(fet)。如果mosfet是n溝道m(xù)osfet(也被稱為nmos?fet)，則mosfet的源極和漏極是n+區(qū)，mosfet的主體是p區(qū)。如果mosfet是p溝道m(xù)osfet(也被稱為nmos?fet)，則所述mosfet的源極和漏極是p+區(qū)和所述mosfet的主體是n區(qū)。所述源極之所以這樣命名是因?yàn)槠涫橇鹘?jīng)溝道的電荷載流子(n溝道為電子，p溝道為空穴)的來源。同樣，漏極是電荷載流子離開溝道的地方。

技術(shù)實(shí)現(xiàn)思路

1、本公開公開了與用于低電壓操作的包括了包含至少一個(gè)nmos晶體管和一個(gè)pmos晶體管的2t1r?rram器件的交叉開關(guān)陣列電路相關(guān)的技術(shù)。

2、一種示例裝置包括：字線；位線；第一nmos晶體管；第二pmos晶體管；和rram器件。所述第一nmos晶體管和所述第二pmos晶體管作為一對(duì)并聯(lián)連接，其中該對(duì)晶體管與所述rram器件串聯(lián)連接。

3、在一些實(shí)施方案中，所述rram器件連接在所述第一nmos晶體管的第一源極端子和所述位線之間，以及所述第二pmos晶體管的第二源極端子和所述位線之間；所述第一nmos晶體管的第一漏極端子連接至所述字線；所述第二pmos晶體管的第二漏極端子連接至所述字線；以及所述第一nmos晶體管的第一柵極端子連接至第一選擇器電壓源。

4、在一些實(shí)施方案中，所述裝置進(jìn)一步包括：反相器，通過所述反相器將所述第二pmos的第二柵極端子連接至第一柵極端子。

5、在一些實(shí)施方案中，所述rram器件連接在所述第一nmos晶體管和所述位線之間以及所述第二pmos晶體管和所述位線之間。

6、在一些實(shí)施方案中，所述反相器包括nmos反相器、pmos反相器或者其組合。

7、在一些實(shí)施方案中，所述rram器件連接在所述第一nmos晶體管的第一源極端子和所述位線之間，以及所述第二pmos晶體管的第二源極端子和所述位線之間。

8、在一些實(shí)施方案中，所述第一nmos晶體管的第一漏極端子連接至所述字線；其中所述第二pmos晶體管的第二漏極端子連接至所述字線；以及所述第一nmos晶體管的第一柵極端子連接至第一選擇器電壓源。

9、在一些實(shí)施方案中，所述裝置包括：兩個(gè)或以上的包括所述第一nmos晶體管的nmos晶體管。

10、在一些實(shí)施例中，所述裝置包括：兩個(gè)或以上的包括所述第二pmos晶體管的pmos晶體管。

11、在一些實(shí)施例中，所述裝置包括：兩個(gè)或以上的nmos晶體管和兩個(gè)或以上pmos晶體管。

12、一種裝置包括：字線；位線；第一晶體管；第二晶體管；和rram器件，其中所述第一晶體管和所述第二晶體管與所述rram器件串聯(lián)連接。所述rram器件連接在所述第一晶體管的第一漏極端子和所述字線之間，以及所述第二晶體管的第二漏極端子和所述字線之間。所述第一晶體管的第一源極端子連接所述位線；所述第二晶體管的第二源極端子連接至所述位線；和所述第一晶體管的第一柵極端子連接至第一選擇器電壓源。

13、在一些實(shí)施方案中，所述裝置包括反相器，通過所述反相器將所述第二pmos的第二柵極端子連接至所述第一柵極端子。

14、在一些實(shí)施方案中，所述第一晶體管是nmos晶體管和所述第二晶體管是pmos晶體管。

15、在一些實(shí)施方案中，所述裝置包括：兩個(gè)或以上的包括所述第一nmos的nmos晶體管。

16、在一些實(shí)施方案中，所述裝置包括：兩個(gè)或以上的包括所述第二pmos的pmos晶體管。

17、在一些實(shí)施方案中，所述裝置包括：兩個(gè)或以上的nmos晶體管和兩個(gè)或以上的pmos晶體管。

技術(shù)特征：

1.一種裝置，包括：

2.根據(jù)權(quán)利要求1所述的裝置，其中所述rram器件連接在所述第一nmos晶體管和所述位線之間，以及所述第二pmos晶體管和所述位線之間。

3.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括：

4.根據(jù)權(quán)利要求3所述的裝置，其中所述反相器包括nmos反相器、pmos反相器、cmos反相器或其組合。

5.根據(jù)權(quán)利要求2所述的裝置，其中所述rram器件連接在所述第一nmos晶體管的第一源極端子和所述位線之間，以及所述第二pmos晶體管的第二源極端子和所述位線之間。

6.根據(jù)權(quán)利要求2所述的裝置，其中所述第一nmos晶體管的第一漏極端子連接至所述字線；所述第二pmos晶體管的第二漏極端子連接至所述字線；以及所述第一nmos晶體管的第一柵極端子連接至第一選擇器電壓源。

7.根據(jù)權(quán)利要求1所述的裝置，包括：包括所述第一nmos晶體管的兩個(gè)或以上nmos晶體管。

8.根據(jù)權(quán)利要求1所述的裝置，包括：包括所述第二pmos晶體管的兩個(gè)或以上pmos晶體管。

9.根據(jù)權(quán)利要求1所述的裝置，包括：兩個(gè)或以上的nmos晶體管和兩個(gè)或以上的pmos晶體管。

10.一種裝置，包括：

11.根據(jù)權(quán)利要求10所述的裝置，還包括：

12.根據(jù)權(quán)利要求10所述的裝置，其中所述第一晶體管為nmos晶體管，以及所述第二晶體管為pmos晶體管。

13.根據(jù)權(quán)利要求12所述的裝置，包括：包括所述第一晶體管的兩個(gè)或以上nmos晶體管。

14.根據(jù)權(quán)利要求12所述的裝置，包括：包括所述第二晶體管的兩個(gè)或以上pmos晶體管。

15.根據(jù)權(quán)利要求12所述的裝置，包括：兩個(gè)或以上nmos晶體管和兩個(gè)或以上pmos晶體管。

技術(shù)總結(jié)
一種涉及用于低電壓操作的帶有包括至少一個(gè)NMOS晶體管和至少一個(gè)PMOS晶體管的2T1R?RRAM單元的交叉開關(guān)陣列電路的技術(shù)被公開。一種示例裝置包括字線；位線；第一NMOS晶體管；第二PMOS晶體管和RRAM器件。所述第一NMOS晶體管和所述第二PMOS晶體管作為一對(duì)并聯(lián)連接，其中該對(duì)晶體管與所述RRAM器件串聯(lián)連接。所述裝置可以進(jìn)一步包括反相器，所述第二PMOS晶體管的第二柵極端子通過所述反相器連接至第一柵極端子。

技術(shù)研發(fā)人員：尹文博,葛寧
受保護(hù)的技術(shù)使用者：特憶智能科技
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/5