本發(fā)明應(yīng)用于阻抗確定的，特別是一種存儲器的阻抗檢測方法、裝置以及存儲介質(zhì)。

背景技術(shù)：

1、目前ate機臺(半導(dǎo)體自動測試設(shè)備)測量同步動態(tài)隨機存取內(nèi)存odt阻抗普遍的方法是采用使用jedec手冊上描述的測量方法：在odt兩端外加一個輸出電壓，通過測量輸出電流，計算實際存儲器的odt阻抗。

2、但在slt平臺(系統(tǒng)級測試)上，目前并沒有一種普遍的阻抗測量方案。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供了存儲器的阻抗檢測方法、裝置以及存儲介質(zhì)，以解決slt平臺上沒有普遍方法來測量存儲器的odt阻抗的問題。

2、為解決上述技術(shù)問題，本發(fā)明提供了一種存儲器的阻抗檢測方法，包括：連接測試裝置的主控鏈路與存儲器的存儲鏈路，形成測試網(wǎng)絡(luò)；獲取到所述測試網(wǎng)絡(luò)的電壓參數(shù)以及所述主控鏈路的odt阻值；利用所述電壓參數(shù)以及所述主控鏈路的odt阻值確定所述存儲器的odt阻抗。

3、其中，所述電壓參數(shù)包括所述測試網(wǎng)絡(luò)的供電電壓以及所述存儲器邏輯為1的電平；所述利用所述電壓參數(shù)以及所述主控鏈路的odt阻值確定所述存儲器的odt阻抗的步驟包括：利用所述測試網(wǎng)絡(luò)的供電電壓、存儲器邏輯為1的電平以及所述主控鏈路的odt阻值，基于第一對應(yīng)關(guān)系確定所述存儲器的odt阻抗。

4、其中，所述獲取到所述測試網(wǎng)絡(luò)的電壓參數(shù)以及所述主控鏈路的odt阻值的步驟包括：獲取到預(yù)設(shè)的供電電壓以及主控鏈路的odt阻值；以及利用所述存儲器的最大參考電壓基于第二對應(yīng)關(guān)系確定所述存儲器邏輯為1的電平。

5、其中，所述利用所述存儲器的最大參考電壓基于第二對應(yīng)關(guān)系確定所述存儲器邏輯為1的電平的步驟包括：獲取參考電壓，以所述參考電壓為基準進行多次上移，直至上移后的參考電壓對應(yīng)的數(shù)據(jù)均為0，將所述上移后的參考電壓確定為所述最大參考電壓；利用所述第二對應(yīng)關(guān)系，將所述最大參考電壓與第一常數(shù)的乘積加上第二常數(shù)，得到所述存儲器邏輯為1的電平。

6、其中，所述利用所述測試網(wǎng)絡(luò)的供電電壓、存儲器邏輯為1的電平以及所述主控鏈路的odt阻值，基于第一對應(yīng)關(guān)系確定所述存儲器的odt阻抗的步驟包括：將所述測試網(wǎng)絡(luò)的供電電壓與所述存儲器邏輯為1的電平作差，得到第一差值，并將所述第一差值與所述主控鏈路的odt阻值相乘，得到第一乘積；將數(shù)值1與預(yù)設(shè)常數(shù)作差，得到第二差值，并將所述第二差值與所述存儲器邏輯為1的電平相乘，得到第二乘積；利用第一對應(yīng)關(guān)系將所述第一乘積與所述第二乘積的商與所述預(yù)設(shè)常數(shù)相乘，得到所述存儲器的odt阻抗；其中，所述第一對應(yīng)關(guān)系包括：

7、

8、其中，rsocodt為所述存儲器的odt阻抗，rapodt為所述主控鏈路的odt阻值，vddq為所述測試網(wǎng)絡(luò)的供電電壓，voh為所述存儲器邏輯為1的電平，x為所述預(yù)設(shè)常數(shù)。

9、其中，所述連接測試裝置的主控鏈路與存儲器的存儲鏈路，形成測試網(wǎng)絡(luò)的步驟之前包括：獲取到第三對應(yīng)關(guān)系；以及獲取到第四對應(yīng)關(guān)系；基于第三對應(yīng)關(guān)系以及第四對應(yīng)關(guān)系得到所述第一對應(yīng)關(guān)系；其中，所述第三對應(yīng)關(guān)系包括：

10、

11、所述第四對應(yīng)關(guān)系包括：

12、

13、其中，vohset為所述存儲器的存儲鏈路在zq校準時設(shè)置的校正目標輸出高電平，rpu為所述存儲鏈路的上拉電阻單元網(wǎng)絡(luò)的阻值。

14、其中，獲取到第三對應(yīng)關(guān)系的步驟包括：在測試裝置的主控鏈路與存儲器的存儲鏈路斷開時，測量存儲器的存儲鏈路在zq校準時設(shè)置的校正目標輸出高電平；以及測量存儲鏈路的上拉電阻單元網(wǎng)絡(luò)的阻值；確定校正目標輸出高電平與存儲鏈路的上拉電阻單元網(wǎng)絡(luò)的阻值之間的線性關(guān)系；將校正目標輸出高電平變化到預(yù)設(shè)常數(shù)倍數(shù)的供電電壓，并利用線性關(guān)系，得到第三對應(yīng)關(guān)系。

15、其中，獲取到第四對應(yīng)關(guān)系的步驟包括：在測試裝置的主控鏈路與存儲器的存儲鏈路連接時，通過測量存儲器邏輯為1的電平利用分壓原理，計算得到第四對應(yīng)關(guān)系。

16、為解決上述技術(shù)問題，本發(fā)明還提供了一種存儲器的阻抗檢測裝置，存儲器的阻抗檢測裝置包括：處理器和存儲器，存儲器中存儲有程序數(shù)據(jù)，處理器用于執(zhí)行如上述任一項的存儲器的阻抗檢測方法。

17、為解決上述技術(shù)問題，本發(fā)明還提供了一種計算機可讀存儲介質(zhì)，計算機可讀存儲介質(zhì)存儲有程序數(shù)據(jù)，程序數(shù)據(jù)能夠被執(zhí)行以實現(xiàn)如上述任一項的存儲器的阻抗檢測方法。

18、為解決上述技術(shù)問題，本發(fā)明的存儲器的阻抗檢測方法通過連接測試裝置的主控鏈路與存儲器的存儲鏈路，形成測試網(wǎng)絡(luò)；獲取并利用測試網(wǎng)絡(luò)的電壓參數(shù)以及主控鏈路的odt阻值確定存儲器的odt阻抗，能夠基于測試網(wǎng)絡(luò)的電路參數(shù)來獲知存儲器的odt阻抗，實現(xiàn)slt平臺對存儲器的odt阻抗的測量，進而實現(xiàn)slt平臺上對存儲器的odt阻抗的普遍性測量方法。

技術(shù)特征：

1.一種存儲器的阻抗檢測方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的存儲器的阻抗檢測方法，其特征在于，所述電壓參數(shù)包括所述測試網(wǎng)絡(luò)的供電電壓以及所述存儲器邏輯為1的電平；

3.根據(jù)權(quán)利要求2所述的存儲器的阻抗檢測方法，其特征在于，所述獲取到所述測試網(wǎng)絡(luò)的電壓參數(shù)以及所述主控鏈路的odt阻值的步驟包括：

4.根據(jù)權(quán)利要求3所述的存儲器的阻抗檢測方法，其特征在于，所述利用所述存儲器的最大參考電壓基于第二對應(yīng)關(guān)系確定所述存儲器邏輯為1的電平的步驟包括：

5.根據(jù)權(quán)利要求2所述的存儲器的阻抗檢測方法，其特征在于，所述利用所述測試網(wǎng)絡(luò)的供電電壓、存儲器邏輯為1的電平以及所述主控鏈路的odt阻值，基于第一對應(yīng)關(guān)系確定所述存儲器的odt阻抗的步驟包括：

6.根據(jù)權(quán)利要求5所述的存儲器的阻抗檢測方法，其特征在于，所述連接測試裝置的主控鏈路與存儲器的存儲鏈路，形成測試網(wǎng)絡(luò)的步驟之前包括：

7.根據(jù)權(quán)利要求6所述的存儲器的阻抗檢測方法，其特征在于，所述獲取到第三對應(yīng)關(guān)系的步驟包括：

8.根據(jù)權(quán)利要求6所述的存儲器的阻抗檢測方法，其特征在于，所述獲取到第四對應(yīng)關(guān)系的步驟包括：

9.一種存儲器的阻抗檢測裝置，其特征在于，所述存儲器的阻抗檢測裝置包括：處理器和存儲器，所述存儲器中存儲有程序數(shù)據(jù)，所述處理器用于執(zhí)行如權(quán)利要求1-8任一項所述的存儲器的阻抗檢測方法。

10.一種計算機可讀存儲介質(zhì)，其特征在于，所述計算機可讀存儲介質(zhì)存儲有程序數(shù)據(jù)，所述程序數(shù)據(jù)能夠被執(zhí)行以實現(xiàn)如權(quán)利要求1-8任一項所述的存儲器的阻抗檢測方法。

技術(shù)總結(jié)
本發(fā)明公開了一種存儲器的阻抗檢測方法、裝置以及存儲介質(zhì)，其中，存儲器的阻抗檢測方法包括：連接測試裝置的主控鏈路與存儲器的存儲鏈路，形成測試網(wǎng)絡(luò)；獲取到測試網(wǎng)絡(luò)的電壓參數(shù)以及主控鏈路的ODT阻值；利用電壓參數(shù)以及主控鏈路的ODT阻值確定存儲器的ODT阻抗。通過上述方法，本發(fā)明實現(xiàn)SLT平臺上對存儲器的ODT阻抗的普遍性測量方法。

技術(shù)研發(fā)人員：趙炎,馬慶容,韓小兵,戴清海
受保護的技術(shù)使用者：中山市江波龍電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10