本公開涉及一種用以切換接合焊盤的偏置電壓的電路以及其電子裝置。

背景技術(shù)：

1、考慮到汽車及電子裝置對(duì)高密度或非(nor)閃存的強(qiáng)烈需求，存儲(chǔ)器供應(yīng)商已嘗試通過在單個(gè)封裝中放入兩個(gè)或更多個(gè)存儲(chǔ)管芯(memory?die)來提升或非閃存裝置的密度，從而提高或非閃存裝置的存儲(chǔ)密度(memory?density)。

2、圖1示出具有多個(gè)堆疊管芯101到104的存儲(chǔ)器裝置單封裝100。在管芯101到104之中，在通過管芯間接合焊盤(inter-die?bonding?pad)連接在一起以實(shí)施全局控制功能的全局控制信號(hào)線(global?control?signaling?line)上可能存在全局控制信號(hào)(例如，gs1、gs2)。如圖1所示，全局控制信號(hào)gs1分別通過焊盤p1、p2、p3、p4連接到管芯101到104。對(duì)于存儲(chǔ)器裝置，全局控制信號(hào)可為例如全局忙信號(hào)(global?busy?signal)、全局暫停信號(hào)(global?suspension?signal)等。管芯間接合焊盤可為弱上拉輸入/輸出(input/output，i/o)焊盤，所述弱上拉i/o焊盤連接到電路以促進(jìn)偏置電壓的快速切換，從而在與接合焊盤相關(guān)聯(lián)的電連接上實(shí)施控制信號(hào)。

3、然而，連接到接合焊盤以切換所述接合焊盤的偏置電壓的電路可能有兩個(gè)問題。首先，每一接合焊盤可能通過將會(huì)消耗電流的上拉電阻器來連接到電源(例如，vcc)電壓。為了緩解此種問題，必須讓電阻的值變大。然而，電阻的增大不能是無限制的，這是因?yàn)樯侠娮鑼?huì)導(dǎo)致焊盤的電阻-電容(resistance-capacitance，rc)時(shí)間常數(shù)(rc?timeconstant)增大。第二，每一接合焊盤具有特定大小的電容，從而導(dǎo)致更長的充電時(shí)間。如果存在連接在一起的若干個(gè)接合焊盤，則上述兩個(gè)問題可能會(huì)變得更糟。由于增大的rc時(shí)間常數(shù)，每一附加的焊盤將會(huì)導(dǎo)致電容成比例地增大，從而導(dǎo)致焊盤的充電時(shí)間增加。此外，每一額外的焊盤都將導(dǎo)致電流消耗，隨著焊盤的數(shù)目的增加使電流消耗可能越來越大。

4、在圖1所示實(shí)例中，值過大的上拉電阻器(exceedingly?large?value?pull-upresistor)可能無法夠快地將焊盤的電壓上拉以實(shí)現(xiàn)高性能，但當(dāng)焊盤被拉低時(shí)，其將會(huì)消耗較少的電流。另一方面，電阻器的值較小可能會(huì)使焊盤的偏置電壓的上升時(shí)間延遲加速，但其將會(huì)消耗更多的電流。假定每一接合焊盤的電流限值為1ua，則可使用基本方程i＝c*dv/dt來估算4個(gè)焊盤的典型上升時(shí)間。4個(gè)焊盤各自具有1ua電流，將所述焊盤的12pf電容上拉到vcc電平的一半，4個(gè)焊盤的上升時(shí)間為大約2700ns。由于此數(shù)值并不接近于滿足可能要求上升時(shí)間小于100ns的高性能要求，因此為了滿足為100ns的上升時(shí)間目標(biāo)，總上拉電流將需要大于108ua，而108ua是相當(dāng)大的。

5、接合焊盤的偏置電壓上拉較慢的另一個(gè)潛在問題是，每一接合焊盤的輸入信號(hào)可能更容易受到來自其他附近信號(hào)或來自電源的耦合噪聲(coupling?noise)的影響，而此種耦合噪聲可能會(huì)無意中觸發(fā)輸入接收器(input?receiver)。

6、為了減輕上述困難，將需要以低電流及高速且抗噪聲干擾的方式來設(shè)計(jì)用以切換接合焊盤的偏置電壓的電路。

技術(shù)實(shí)現(xiàn)思路

1、為了解決上述挑戰(zhàn)，本公開涉及一種用以切換接合焊盤的偏置電壓的電路以及一種具有所述電路的電子裝置。

2、本公開涉及一種電路，包括：第一接合焊盤，具有偏置電壓；電壓上拉電路，電連接到第一接合焊盤，用以將第一接合焊盤的偏置電壓設(shè)定為高電壓；電壓下拉電路，電連接到第一接合焊盤及電壓上拉電路，且響應(yīng)于電壓下拉電路接收到使所述電壓下拉電路激活的第一控制信號(hào)而將第一接合焊盤的偏置電壓從高電壓切換到低電壓；上升時(shí)間延遲控制電路，電連接到第一接合焊盤及電壓下拉電路，用以控制第一接合焊盤的偏置電壓的上升時(shí)間，其中第一接合焊盤的偏置電壓響應(yīng)于電壓下拉電路接收到使所述電壓下拉電路停用的第一控制信號(hào)而開始上升；以及驅(qū)動(dòng)電路，電連接到第一接合焊盤及上升時(shí)間延遲控制電路，且響應(yīng)于第一接合焊盤的偏置電壓開始上升而驅(qū)動(dòng)第二控制信號(hào)，以使驅(qū)動(dòng)電路激活。

3、本公開涉及一種電子裝置，包括：多個(gè)管芯，通過多個(gè)內(nèi)連接合焊盤(interconnecting?bonding?pad)連接在一起，所述多個(gè)內(nèi)連接合焊盤包括具有偏置電壓的第一接合焊盤；電壓上拉電路，電連接到第一接合焊盤，用以將第一接合焊盤的偏置電壓設(shè)定為高電壓；電壓下拉電路，電連接到第一接合焊盤及電壓上拉電路，且響應(yīng)于電壓下拉電路接收到使所述電壓下拉電路激活的第一控制信號(hào)而將第一接合焊盤的偏置電壓從高電壓切換到低電壓；上升時(shí)間延遲控制電路，電連接到第一接合焊盤及電壓下拉電路，用以控制第一接合焊盤的偏置電壓的上升時(shí)間，其中第一接合焊盤的偏置電壓響應(yīng)于電壓下拉電路接收到使所述電壓下拉電路停用的第一控制信號(hào)而開始上升；以及驅(qū)動(dòng)電路，電連接到第一接合焊盤及上升時(shí)間延遲控制電路，且響應(yīng)于第一接合焊盤的偏置電壓開始上升而驅(qū)動(dòng)第二控制信號(hào)，以使驅(qū)動(dòng)電路激活。

技術(shù)特征：

1.一種電路，包括：

2.根據(jù)權(quán)利要求1所述的電路，其中所述電壓上拉電路包括第一晶體管，所述第一晶體管具有第一端子、第二端子及第三端子，所述第一端子連接到所述高電壓，所述第二端子用以接收第三控制信號(hào)，所述第三端子連接到所述電壓下拉電路，其中響應(yīng)于所述第一接合焊盤的所述偏置電壓已從所述高電壓切換到所述低電壓，所述第一晶體管在所述第一端子與所述第三端子之間沒有電流。

3.根據(jù)權(quán)利要求2所述的電路，其中所述第一晶體管的所述第二端子是用以接收所述第三控制信號(hào)的柵極端子，所述第三控制信號(hào)是復(fù)位信號(hào)并且在復(fù)位周期期間導(dǎo)通所述第一晶體管以將所述第一接合焊盤的所述偏置電壓上拉到所述高電壓，且在所述復(fù)位周期之后關(guān)斷所述第一晶體管以進(jìn)入正常操作。

4.根據(jù)權(quán)利要求3所述的電路，其中所述電壓下拉電路包括第二晶體管，所述第二晶體管具有第一端子、第二端子及第三端子，所述第一端子連接到所述電壓上拉電路，所述第二端子用以接收所述第一控制信號(hào)，所述第三端子連接到所述低電壓，其中響應(yīng)于所述第一控制信號(hào)使所述電壓下拉電路停用，除非所述第一接合焊盤的所述偏置電壓被來自另一個(gè)管芯的另一個(gè)接合焊盤下拉，否則所述第一接合焊盤的所述偏置電壓保持處于所述高電壓。

5.根據(jù)權(quán)利要求4所述的電路，其中所述驅(qū)動(dòng)電路包括驅(qū)動(dòng)反相器，所述驅(qū)動(dòng)反相器具有第一端子及第二端子，所述第一端子連接到所述電壓上拉電路、所述第一接合焊盤及所述電壓下拉電路，所述第二端子用以驅(qū)動(dòng)所述第二控制信號(hào)，其中響應(yīng)于所述第一接合焊盤的所述偏置電壓下降到低于所述驅(qū)動(dòng)電路的閾值電壓，所述驅(qū)動(dòng)反相器的所述第二端子輸出用于所述第二控制信號(hào)的高電壓。

6.根據(jù)權(quán)利要求5所述的電路，其中所述驅(qū)動(dòng)電路還包括第三晶體管，所述第三晶體管具有第一端子、第二端子及第三端子，所述第一端子連接到所述高電壓，所述第二端子連接到所述驅(qū)動(dòng)反相器的所述第二端子，所述第三端子連接到所述驅(qū)動(dòng)反相器的所述第一端子，其中響應(yīng)于在所述復(fù)位周期期間導(dǎo)通所述第一晶體管以將所述第一接合焊盤的所述偏置電壓上拉到所述高電壓的所述復(fù)位信號(hào)，由所述驅(qū)動(dòng)反相器導(dǎo)通所述第三晶體管以將所述第一接合焊盤的所述偏置電壓也上拉到所述高電壓，而在所述復(fù)位周期之后，在所述正常操作期間關(guān)斷所述第三晶體管，從而使得所述第一接合焊盤的所述偏置電壓能夠向所述低電壓下降。

7.根據(jù)權(quán)利要求5所述的電路，其中所述驅(qū)動(dòng)反相器是施米特觸發(fā)器反相器。

8.根據(jù)權(quán)利要求1所述的電路，其中所述第一控制信號(hào)是控制單個(gè)管芯的信號(hào)。

9.根據(jù)權(quán)利要求1所述的電路，其中所述第二控制信號(hào)是能夠同時(shí)控制多個(gè)管芯的信號(hào)。

10.根據(jù)權(quán)利要求1所述的電路，其中所述上升時(shí)間延遲控制電路包括第四晶體管，所述第四晶體管具有第一端子、第二端子及第三端子，所述第一端子連接到所述高電壓，所述第二端子用以接收脈沖信號(hào)，所述第三端子連接到所述第一接合焊盤及所述驅(qū)動(dòng)電路，其中所述第四晶體管基于所述脈沖信號(hào)來控制所述第一接合焊盤的所述偏置電壓的所述上升時(shí)間。

11.根據(jù)權(quán)利要求10所述的電路，其中所述上升時(shí)間延遲控制電路用以產(chǎn)生所述脈沖信號(hào)，且還包括第一反相器、延遲設(shè)定電路、第二反相器及與非門，其中所述第一反相器連接到所述延遲設(shè)定電路的輸入及所述與非門的第一輸入，所述延遲設(shè)定電路的輸出連接到所述第二反相器的輸入，所述第二反相器的輸出連接到所述與非門的第二輸入，且所述與非門實(shí)行與非運(yùn)算以產(chǎn)生所述脈沖信號(hào)。

12.根據(jù)權(quán)利要求11所述的電路，其中所述第一反相器輸出第一信號(hào)，且所述第二反相器輸出第二信號(hào)，所述第二信號(hào)相對(duì)于所述第一信號(hào)延遲一時(shí)間延遲周期。

13.根據(jù)權(quán)利要求12所述的電路，其中所述延遲設(shè)定電路包括反相器鏈，所述反相器鏈與所述第二反相器進(jìn)行組合來設(shè)定所述時(shí)間延遲周期。

14.根據(jù)權(quán)利要求12所述的電路，其中響應(yīng)于所述第一控制信號(hào)使所述電壓下拉電路激活，將所述第一信號(hào)設(shè)定為低且將所述第二信號(hào)設(shè)定為高，以使得所述與非門輸出高信號(hào)。

15.根據(jù)權(quán)利要求12所述的電路，其中響應(yīng)于所述第一控制信號(hào)在第一時(shí)間點(diǎn)使所述電壓下拉電路停用，所述第一接合焊盤的所述偏置電壓根據(jù)與所述脈沖信號(hào)的占空比成比例的速率上升。

16.根據(jù)權(quán)利要求12所述的電路，其中在第一時(shí)間點(diǎn)將所述第一控制信號(hào)拉低以使所述電壓下拉電路停用之后，在第二時(shí)間點(diǎn)由所述驅(qū)動(dòng)電路將所述第二控制信號(hào)驅(qū)動(dòng)為低，且所述時(shí)間延遲周期是所述第一時(shí)間點(diǎn)與所述第二時(shí)間點(diǎn)之間的差。

17.根據(jù)權(quán)利要求1所述的電路，還包括第二接合焊盤，其中所述第一接合焊盤及所述第二接合焊盤中的每一者電連接到不同的管芯。

18.根據(jù)權(quán)利要求2所述的電路，其中所述第一接合焊盤僅連接到單個(gè)管芯。

19.根據(jù)權(quán)利要求18所述的電路，其中所述電壓上拉電路還包括：

20.一種電子裝置，包括：

技術(shù)總結(jié)
本公開涉及一種用于切換接合焊盤的偏置電壓的電路及其電子裝置，所述電路包括：第一接合焊盤，具有偏置電壓；電壓上拉電路，將第一接合焊盤的偏置電壓設(shè)定為高電壓；電壓下拉電路，響應(yīng)于電壓下拉電路接收到使所述電壓下拉電路激活的第一控制信號(hào)而將第一接合焊盤的偏置電壓從高電壓切換到低電壓；上升時(shí)間延遲控制電路，控制第一接合焊盤的偏置電壓的上升時(shí)間，其中第一接合焊盤的偏置電壓響應(yīng)于第一控制信號(hào)使電壓下拉電路停用而開始上升；以及驅(qū)動(dòng)電路，驅(qū)動(dòng)第二控制信號(hào)以使所述驅(qū)動(dòng)電路激活。

技術(shù)研發(fā)人員：約翰·H·布伊
受保護(hù)的技術(shù)使用者：華邦電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10