本公開(kāi)涉及存儲(chǔ)器裝置及操作存儲(chǔ)器裝置的方法。

背景技術(shù)：

1、隨著移動(dòng)系統(tǒng)和各種應(yīng)用的發(fā)展，對(duì)具有高集成度的nand型閃存裝置和用于控制閃存的儲(chǔ)存裝置的需求已經(jīng)不斷增加。閃存裝置具有能夠存儲(chǔ)大量數(shù)據(jù)信息的能力，但缺點(diǎn)在于數(shù)據(jù)讀取和寫入時(shí)間比ram的數(shù)據(jù)讀取和寫入時(shí)間稍長(zhǎng)。包括這種閃存裝置的系統(tǒng)的性能受到閃存裝置的讀取操作時(shí)間的限制?？梢酝ㄟ^(guò)支持高速緩存讀取操作來(lái)解決閃存裝置對(duì)系統(tǒng)性能的限制。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本公開(kāi)的實(shí)施方式，一種存儲(chǔ)器裝置可以包括：存儲(chǔ)器單元陣列，其包括分別連接到多條字線的多個(gè)存儲(chǔ)器單元；外圍電路，其包括：電壓生成電路，其生成向存儲(chǔ)器單元陣列施加的電壓；以及頁(yè)緩沖器，其通過(guò)位線連接到存儲(chǔ)器單元并鎖存從存儲(chǔ)器單元感測(cè)到的數(shù)據(jù)；以及控制邏輯，其被配置為響應(yīng)于從外部裝置接收到的高速緩存讀取命令而感測(cè)存儲(chǔ)器單元中所存儲(chǔ)的數(shù)據(jù)，并且被配置為控制外圍電路以向外部裝置輸出頁(yè)緩沖器中所鎖存的數(shù)據(jù)，并且控制邏輯可以基于與從外部裝置接收到的第一高速緩存讀取命令相對(duì)應(yīng)的第一地址和與第二高速緩存讀取命令相對(duì)應(yīng)的第二地址的比較結(jié)果，控制外圍電路以生成要向字線施加的操作電壓。

2、根據(jù)本公開(kāi)的實(shí)施方式，一種操作存儲(chǔ)器裝置的方法可以包括：響應(yīng)于第一高速緩存讀取命令而向連接到多個(gè)存儲(chǔ)器單元的多條字線當(dāng)中的與第一地址相對(duì)應(yīng)的第一字線施加第一讀取電壓；通過(guò)位線感測(cè)與第一地址相對(duì)應(yīng)的位置處所存儲(chǔ)的第一讀取數(shù)據(jù)，以將第一讀取數(shù)據(jù)存儲(chǔ)在通過(guò)位線連接到存儲(chǔ)器單元的感測(cè)鎖存器中；接收第二高速緩存讀取命令和第二地址；通過(guò)位線，將感測(cè)鎖存器中所存儲(chǔ)的第一讀取數(shù)據(jù)移動(dòng)到與感測(cè)鎖存器連接的高速緩存鎖存器；向第一字線和與第二地址相對(duì)應(yīng)的第二字線施加基于第一地址和第二地址的比較結(jié)果而確定的操作電壓；以及感測(cè)與第二地址相對(duì)應(yīng)的位置處所存儲(chǔ)的第二讀取數(shù)據(jù)，以將第二讀取數(shù)據(jù)存儲(chǔ)在感測(cè)鎖存器中，并且輸出高速緩存鎖存器中所存儲(chǔ)的第一讀取數(shù)據(jù)。

技術(shù)特征：

1.一種存儲(chǔ)器裝置，該存儲(chǔ)器裝置包括：

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，所述控制邏輯控制所述外圍電路，以從所述外圍電路接收指示施加到所述字線的電壓的字線狀態(tài)信息，并且基于所述字線狀態(tài)信息生成所述操作電壓。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器裝置，其中，所述操作電壓包括以下各項(xiàng)中的至少一種：通過(guò)電壓、與所述第一高速緩存讀取命令相對(duì)應(yīng)的第一讀取電壓、與所述第二高速緩存讀取命令相對(duì)應(yīng)的第二讀取電壓、用于使被選字線和未選字線的電壓同步的均衡電壓、以及用于使所述被選字線和所述未選字線進(jìn)行放電的放電電壓。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器裝置，其中，所述控制邏輯基于與完成所述第二高速緩存讀取命令的接收的時(shí)間點(diǎn)相對(duì)應(yīng)的所述字線狀態(tài)信息，來(lái)生成所述均衡電壓和所述放電電壓。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器裝置，其中，當(dāng)所述字線狀態(tài)信息指示所述均衡電壓和所述放電電壓沒(méi)有施加到與所述第一地址相對(duì)應(yīng)的第一字線時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗鐾ㄟ^(guò)電壓或所述第二讀取電壓。

6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和字線地址與所述第二地址的塊地址和字線地址相同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗龅诙x取電壓并且施加到所述未選字線的操作電壓保持為所述通過(guò)電壓。

7.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和所述第二地址的塊地址相同并且所述第一地址的字線地址和所述第二地址的字線地址不同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗鐾ㄟ^(guò)電壓，并且施加到與所述第二地址相對(duì)應(yīng)的第二字線的操作電壓從所述通過(guò)電壓改變?yōu)樗龅诙x取電壓。

8.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和所述第二地址的塊地址不同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗鼍怆妷汉退龇烹婋妷寒?dāng)中的一個(gè)或更多個(gè)操作電壓。

9.根據(jù)權(quán)利要求4所述的存儲(chǔ)器裝置，其中，當(dāng)所述字線狀態(tài)信息指示所述均衡電壓施加到與所述第一地址相對(duì)應(yīng)的第一字線并且所述放電電壓沒(méi)有施加到所述第一字線時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗鐾ㄟ^(guò)電壓或所述第二讀取電壓。

10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和字線地址與所述第二地址的塊地址和字線地址相同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗龅诙x取電壓，并且施加到未選字線的操作電壓從所述均衡電壓改變?yōu)樗鐾ㄟ^(guò)電壓。

11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和所述第二地址的塊地址相同并且所述第一地址的字線地址和所述第二地址的字線地址不同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗鐾ㄟ^(guò)電壓，并且施加到與所述第二地址相對(duì)應(yīng)的第二字線的操作電壓從所述均衡電壓改變?yōu)樗龅诙x取電壓。

12.根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其中，當(dāng)所述第一地址的塊地址和所述第二地址的塊地址不同時(shí)，所述控制邏輯控制所述外圍電路，使得施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗龇烹婋妷骸?/p>

13.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其中，每個(gè)所述頁(yè)緩沖器包括鎖存通過(guò)所述位線感測(cè)到的讀取數(shù)據(jù)的感測(cè)鎖存器和高速緩存所述感測(cè)鎖存器中所鎖存的數(shù)據(jù)的高速緩存鎖存器。

14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中，所述控制邏輯響應(yīng)于所述第二高速緩存讀取命令而控制所述外圍電路，使得將存儲(chǔ)在與所述第二地址相對(duì)應(yīng)的位置處的第二讀取數(shù)據(jù)存儲(chǔ)在所述感測(cè)鎖存器中，并且輸出與所述第一高速緩存讀取命令相對(duì)應(yīng)的并且存儲(chǔ)在所述高速緩存鎖存器中的第一讀取數(shù)據(jù)。

15.一種操作存儲(chǔ)器裝置的方法，該方法包括以下步驟：

16.根據(jù)權(quán)利要求15所述的方法，其中，施加到所述第一字線的操作電壓包括以下各項(xiàng)中的至少一種：通過(guò)電壓、所述第一讀取電壓、與所述第二高速緩存讀取命令相對(duì)應(yīng)的第二讀取電壓、用于使被選字線和未選字線的電壓同步的均衡電壓、以及用于使所述被選字線和所述未選字線進(jìn)行放電的放電電壓。

17.根據(jù)權(quán)利要求16所述的方法，其中，當(dāng)在完成所述第二高速緩存讀取命令的接收的時(shí)間點(diǎn)，所述均衡電壓和所述放電電壓未被施加到所述第一字線時(shí)，將施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗鐾ㄟ^(guò)電壓或所述第二讀取電壓。

18.根據(jù)權(quán)利要求17所述的方法，其中，當(dāng)所述第一地址的塊地址和字線地址和所述第二地址的塊地址和字線地址相同時(shí)，將施加到所述第一字線的操作電壓從所述第一讀取電壓改變?yōu)樗龅诙x取電壓，并且

19.根據(jù)權(quán)利要求16所述的方法，其中，當(dāng)在完成所述第二高速緩存讀取命令的接收的時(shí)間點(diǎn)，所述均衡電壓施加到所述第一字線并且沒(méi)有施加所述放電電壓時(shí)，將施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗鐾ㄟ^(guò)電壓或所述第二讀取電壓。

20.根據(jù)權(quán)利要求19所述的方法，其中，當(dāng)所述第一地址的塊地址和字線地址和所述第二地址的塊地址和字線地址相同時(shí)，將施加到所述第一字線的操作電壓從所述均衡電壓改變?yōu)樗龅诙x取電壓，并且

技術(shù)總結(jié)
本申請(qǐng)涉及存儲(chǔ)器裝置及操作存儲(chǔ)器裝置的方法。根據(jù)本公開(kāi)的實(shí)施方式，一種存儲(chǔ)器裝置包括：存儲(chǔ)器單元陣列，其包括分別連接到多條字線的多個(gè)存儲(chǔ)器單元；外圍電路，其包括電壓生成電路和連接到存儲(chǔ)器單元并鎖存從存儲(chǔ)器單元感測(cè)到的數(shù)據(jù)的頁(yè)緩沖器；以及控制邏輯，其被配置為響應(yīng)于從外部裝置接收到的高速緩存讀取命令而感測(cè)存儲(chǔ)器單元中所存儲(chǔ)的數(shù)據(jù)，并且被配置為控制外圍電路以向外部裝置輸出頁(yè)緩沖器中所鎖存的數(shù)據(jù)，并且控制邏輯基于與從外部裝置接收到的第一高速緩存讀取命令相對(duì)應(yīng)的第一地址和與第二高速緩存讀取命令相對(duì)應(yīng)的第二地址的比較結(jié)果，控制外圍電路以生成要向字線施加的操作電壓。

技術(shù)研發(fā)人員：金昞寧
受保護(hù)的技術(shù)使用者：愛(ài)思開(kāi)海力士有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19