本發(fā)明涉及半導(dǎo)體，尤其涉及一種靜態(tài)隨機(jī)存取存儲器單元及其版圖結(jié)構(gòu)。

背景技術(shù)：

1、低功耗嵌入式存儲器需求的不斷增長，推動了新型靜態(tài)隨機(jī)存取存儲器技術(shù)的發(fā)展。在亞閾值電壓下工作可以實現(xiàn)大幅度的功耗降低，然而在這些低電壓下運行會降低存儲器的穩(wěn)定性，因為snm(靜態(tài)噪聲容限)耗盡，對工藝變化和器件不匹配的敏感性更高。

2、現(xiàn)有一種標(biāo)準(zhǔn)的6t靜態(tài)隨機(jī)存取存儲器單元，同時在6t靜態(tài)隨機(jī)存取存儲器單元的一邊節(jié)點加上兩個nmos管構(gòu)成8t靜態(tài)隨機(jī)存取存儲器單元，可單獨進(jìn)行信號的讀寫。圖1為一種8t靜態(tài)隨機(jī)存取存儲器單元及其半選擇破壞的示意圖。請參考圖1，圖1中示意了8t靜態(tài)隨機(jī)存取存儲器單元的電路，以及在讀取“0”和“1”時rwl、wwl、mb、mt和rbl的波形，在8t靜態(tài)隨機(jī)存取存儲器單元中同時執(zhí)行讀寫操作時，容易發(fā)生信號讀干擾，mb的波形存在信號讀干擾(δv)，從而影響靜態(tài)隨機(jī)存取存儲器單元讀取信號的穩(wěn)定性。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提供一種靜態(tài)隨機(jī)存取存儲器單元及其版圖結(jié)構(gòu)，防止執(zhí)行讀取操作時信號的翻轉(zhuǎn)，保證讀取操作的穩(wěn)定性，且降低存儲器單元的功耗。

2、為了達(dá)到上述目的，本發(fā)明提供了一種靜態(tài)隨機(jī)存取存儲器單元，包括：

3、反相器，包括第一上拉晶體管和第一下拉晶體管；

4、第二上拉晶體管，與所述反相器交叉連接；

5、第一傳輸晶體管，連接至所述反相器的輸出和所述第二上拉晶體管的輸入；

6、第二傳輸晶體管，連接至所述第二上拉晶體管的輸出和所述反相器的輸入；

7、讀取下拉晶體管，連接至所述反相器的輸入和所述第二上拉晶體管的輸出；

8、讀取傳輸晶體管，與所述讀取下拉晶體管串聯(lián)。

9、可選的，所述第二傳輸晶體管的閾值電壓低于所述第一傳輸晶體管、所述第一上拉晶體管、所述第一下拉晶體管和所述第二上拉晶體管的閾值電壓。

10、可選的，所述第一上拉晶體管和所述第二上拉晶體管的閾值電壓高于所述第一下拉晶體管和所述第一傳輸晶體管的閾值電壓。

11、可選的，所述第一上拉晶體管和所述第二上拉晶體管為pmos管，所述第一下拉晶體管、所述第一傳輸晶體管、所述第二傳輸晶體管、所述讀取下拉晶體管和所述讀取傳輸晶體管為nmos管。

12、可選的，所述第二傳輸晶體管的漏極連接至位線，在待機(jī)和執(zhí)行讀取操作時，所述第二傳輸晶體管的漏極保持低電平。

13、可選的，所述第二上拉晶體管的漏極為存儲數(shù)據(jù)節(jié)點，在執(zhí)行讀取操作時，所述存儲數(shù)據(jù)節(jié)點保持為“0”。

14、本發(fā)明還提供了一種靜態(tài)隨機(jī)存取存儲器單元版圖結(jié)構(gòu)，包括：

15、反相器圖形，包括第一上拉晶體管圖形和第一下拉晶體管圖形，沿x方向所述第一上拉晶體管圖形位于所述第一下拉晶體管圖形的一側(cè)；

16、第二上拉晶體管圖形，沿x方向所述第二上拉晶體管圖形位于所述第一上拉晶體管圖形遠(yuǎn)離所述第一下拉晶體管圖形的一側(cè)；

17、第一傳輸晶體管圖形，沿y方向所述第一傳輸晶體管圖形與所述第一下拉晶體管圖形連接；

18、第二傳輸晶體管圖形，沿x方向所述第二傳輸晶體管圖形位于所述第二上拉晶體管圖形遠(yuǎn)離所述第一上拉晶體管圖形的一側(cè)，且沿y方向所述第二傳輸晶體管圖形的長度等于所述第一傳輸晶體管圖形和所述第一下拉晶體管圖形的總長度；

19、讀取下拉晶體管圖形，沿x方向所述讀取下拉晶體管圖形位于所述第一下拉晶體管圖形遠(yuǎn)離所述第一上拉晶體管圖形的一側(cè)；

20、讀取傳輸晶體管圖形，沿y方向所述讀取傳輸晶體管圖形與所述讀取下拉晶體管連接。

21、可選的，沿x方向所述第二傳輸晶體管圖形中的兩條多晶硅圖形分別與所述第二上拉晶體管圖形中的多晶硅圖形和所述第一上拉晶體管圖形中的多晶硅圖形延伸連接，且所述第二傳輸晶體管圖形中的兩條多晶硅圖形連接。

22、可選的，還包括多晶硅切斷圖形，所述多晶硅切斷圖形位于所述多晶硅圖形上，以切斷所述第二傳輸晶體管圖形與所述第二上拉晶體管圖形之間的多晶硅圖形以及所述第二傳輸晶體管圖形與所述第一上拉晶體管圖形之間的多晶硅圖形。

23、可選的，還包括金屬線圖形，所述金屬線圖形位于所述第二傳輸晶體管圖形上，且所述金屬線圖形連接所述第二傳輸晶體管圖形中的漏極圖形。

24、在本發(fā)明提供的靜態(tài)隨機(jī)存取存儲器單元及其版圖結(jié)構(gòu)中，包括：反相器、第二上拉晶體管、第一傳輸晶體管、第二傳輸晶體管、讀取下拉晶體管和讀取傳輸晶體管，其中，反相器包括第一上拉晶體管和第一下拉晶體管；第二上拉晶體管與反相器交叉連接，第一傳輸晶體管連接至反相器的輸出和第二上拉晶體管的輸入，第二傳輸晶體管連接至第二上拉晶體管的輸出和反相器的輸入；讀取下拉晶體管連接至反相器的輸入和第二上拉晶體管的輸出，讀取傳輸晶體管與讀取下拉晶體管串聯(lián)。本發(fā)明中通過減少一個下拉晶體管，防止執(zhí)行讀取操作時信號的翻轉(zhuǎn)，通過單端讀和差分寫方案進(jìn)行操作，并可作為具有單端寫的雙端口單元進(jìn)行操作，保證讀取操作的穩(wěn)定性；存儲器單元的非對稱特性提供了低泄漏狀態(tài)，降低存儲器單元的功耗。

技術(shù)特征：

1.一種靜態(tài)隨機(jī)存取存儲器單元，其特征在于，包括：

2.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，所述第二傳輸晶體管的閾值電壓低于所述第一傳輸晶體管、所述第一上拉晶體管、所述第一下拉晶體管和所述第二上拉晶體管的閾值電壓。

3.如權(quán)利要求2所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，所述第一上拉晶體管和所述第二上拉晶體管的閾值電壓高于所述第一下拉晶體管和所述第一傳輸晶體管的閾值電壓。

4.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，所述第一上拉晶體管和所述第二上拉晶體管為pmos管，所述第一下拉晶體管、所述第一傳輸晶體管、所述第二傳輸晶體管、所述讀取下拉晶體管和所述讀取傳輸晶體管為nmos管。

5.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，所述第二傳輸晶體管的漏極連接至位線，在待機(jī)和執(zhí)行讀取操作時，所述第二傳輸晶體管的漏極保持低電平。

6.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，所述第二上拉晶體管的漏極為存儲數(shù)據(jù)節(jié)點，在執(zhí)行讀取操作時，所述存儲數(shù)據(jù)節(jié)點保持為“0”。

7.一種靜態(tài)隨機(jī)存取存儲器單元版圖結(jié)構(gòu)，其特征在于，包括：

8.如權(quán)利要求7所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，沿x方向所述第二傳輸晶體管圖形中的兩條多晶硅圖形分別與所述第二上拉晶體管圖形中的多晶硅圖形和所述第一上拉晶體管圖形中的多晶硅圖形延伸連接，且所述第二傳輸晶體管圖形中的兩條多晶硅圖形連接。

9.如權(quán)利要求8所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，還包括多晶硅切斷圖形，所述多晶硅切斷圖形位于所述多晶硅圖形上，以切斷所述第二傳輸晶體管圖形與所述第二上拉晶體管圖形之間的多晶硅圖形以及所述第二傳輸晶體管圖形與所述第一上拉晶體管圖形之間的多晶硅圖形。

10.如權(quán)利要求7所述的靜態(tài)隨機(jī)存取存儲器單元，其特征在于，還包括金屬線圖形，所述金屬線圖形位于所述第二傳輸晶體管圖形上，且所述金屬線圖形連接所述第二傳輸晶體管圖形中的漏極圖形。

技術(shù)總結(jié)
本發(fā)明提供了一種靜態(tài)隨機(jī)存取存儲器單元及其版圖結(jié)構(gòu)，包括：反相器、第二上拉晶體管、第一傳輸晶體管、第二傳輸晶體管、讀取下拉晶體管和讀取傳輸晶體管，其中，反相器包括第一上拉晶體管和第一下拉晶體管；第二上拉晶體管與反相器交叉連接，第一傳輸晶體管連接至反相器的輸出和第二上拉晶體管的輸入，第二傳輸晶體管連接至第二上拉晶體管的輸出和反相器的輸入；讀取下拉晶體管連接至反相器的輸入和第二上拉晶體管的輸出，讀取傳輸晶體管與讀取下拉晶體管串聯(lián)。本發(fā)明能夠防止執(zhí)行讀取操作時信號的翻轉(zhuǎn)，保證讀取操作的穩(wěn)定性，且降低存儲器單元的功耗。

技術(shù)研發(fā)人員：吳棟誠,范茂成
受保護(hù)的技術(shù)使用者：上海華力微電子有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/9