專利名稱:控制存儲(chǔ)器單元的臨界電壓分布的脈沖寬度收斂法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種于操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元期間，利用一脈沖寬度來(lái)控制臨界電壓(Vt)分布的方法，且特別是有關(guān)于一種每一個(gè)存儲(chǔ)單元儲(chǔ)存層具有二位元的非揮發(fā)性多階存儲(chǔ)單元。
背景技術(shù)：
非揮發(fā)性多階存儲(chǔ)器單元是指在未提供電源給存儲(chǔ)器的情形下仍然能儲(chǔ)存信息的半導(dǎo)體存儲(chǔ)器型態(tài)。一些非揮發(fā)性存儲(chǔ)器單元例子包括罩幕式只讀存儲(chǔ)器(Mask Read-Only Memory，Mask ROM)，可程序只讀存儲(chǔ)器(Programmable Read-Only Memory，PROM)，可抹除只讀存儲(chǔ)器(Electrically ErasableProgrammable read-Only Memory，EEPROM)。通常非揮發(fā)性存儲(chǔ)器單元資料可以被程序化，讀取和(或)抹除，且程序化資料于被抹除前可被長(zhǎng)時(shí)間儲(chǔ)存。
氮化硅只讀存儲(chǔ)器(Nitride read only memory，NBit)為使用電荷陷入作為資料儲(chǔ)存的型態(tài)。一個(gè)NBit單元的結(jié)構(gòu)有如一個(gè)金氧半場(chǎng)效晶體管(metal-oxide-silicon field effect transistor，MOSFET)，但是其中的oxide層由ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)層所取代(SONOS)。在ONO上介電層的氮化硅材質(zhì)具有在單元被“程序化”時(shí)”捕捉”電荷(電子)的特性。電荷局部化是電荷不須經(jīng)氮化硅層作橫向移動(dòng)而能儲(chǔ)存電荷的氮化硅材質(zhì)的能力，因此該些電荷獨(dú)立于其它電荷。此NBit單元可與傳統(tǒng)的“浮置柵極”形成對(duì)照，其中浮動(dòng)?xùn)艠O具導(dǎo)電性。然而，電荷于整個(gè)浮置柵極上可自由并橫向地分布，且電荷經(jīng)由通道氧化層被傳遞。在NBit單元中對(duì)電荷陷入層的程序化(換言之，注入電荷)能由各種熱載子注入法如通道熱電子注入(channel hot electron injection，CHE)，源極端注入(source side injection，SSI)或通道初始二次電子(channel initiated secondary electron，CHISEL)來(lái)實(shí)現(xiàn)。此兩種方式都是將電子注入到氮化硅層。局部化的電荷陷入技術(shù)允許每一個(gè)單元有兩個(gè)分離的電荷位元，因此結(jié)果為每個(gè)單元便擁有雙倍的存儲(chǔ)密度。
NBit單元的典型的抹除是由頻帶間熱電洞穿隧(band-to-band hot hole tunneling，BTBHHT)來(lái)實(shí)現(xiàn)。
讀取操作是由順向亦或是逆向來(lái)實(shí)現(xiàn)。讀取NBit單元并不會(huì)影響到單元中資料。NBit單元能經(jīng)由已知的施加電應(yīng)技術(shù)而被重復(fù)地程序化，讀取以及抹除。
一PHINES存儲(chǔ)單元是另一種電荷陷入儲(chǔ)存非揮發(fā)性存儲(chǔ)器的操作型態(tài)，結(jié)構(gòu)同樣為一具有ONO介電層的N通道MOSFET(SONOS)。一PHINES存儲(chǔ)單元亦可利用儲(chǔ)存的兩個(gè)物理位元來(lái)增加存儲(chǔ)器密度。
就PHINES存儲(chǔ)單元而言，例如Fowler-Nordheim(FN)穿隧與頻帶間熱電洞穿隧(BTBHHT)的技術(shù)典型地分別被用于抹除與程序化操作。使用FN穿隧來(lái)抹除一PHINES存儲(chǔ)單元，可于保持效率同時(shí)，顯現(xiàn)自我收斂行為而不造成過(guò)度抹除的問(wèn)題。程序化是經(jīng)由使用BTBHHT技術(shù)降低局部臨界電壓(Vt)來(lái)完成。PHINES存儲(chǔ)單元的程序化與抹除操作為低功率操作，其對(duì)于經(jīng)常是復(fù)雜設(shè)計(jì)的大量?jī)?chǔ)存應(yīng)用相當(dāng)理想。
非揮發(fā)性存儲(chǔ)器單元的臨界電壓(Vt)正比于保留于電荷儲(chǔ)存層中的電荷數(shù)量。當(dāng)電荷改變，臨界電壓便更動(dòng)到不同的準(zhǔn)位。臨界電壓定義了對(duì)應(yīng)于編程狀態(tài)的多階存儲(chǔ)器單元的編程準(zhǔn)位。編程狀態(tài)代表儲(chǔ)存于存儲(chǔ)器單元中的二進(jìn)制數(shù)據(jù)。
一非揮發(fā)性多階存儲(chǔ)器單元可由確定在單元內(nèi)的多重的與有明顯的臨界電壓范圍來(lái)實(shí)現(xiàn)。每一個(gè)明顯的臨界電壓范圍相對(duì)應(yīng)于一組資料位元的預(yù)定值。介于被程序化于存儲(chǔ)器單元內(nèi)的資料與單元的臨界電壓準(zhǔn)位的特定關(guān)系取決于對(duì)單元所采用的程序操作方案。為達(dá)成對(duì)多階存儲(chǔ)器單元的適當(dāng)資料儲(chǔ)存，臨界電壓的多重范圍應(yīng)彼此由足夠的裕度分開(kāi)以使存儲(chǔ)器單元的準(zhǔn)位可于一清楚的方法中被程序化或抹除。臨界電壓從每一準(zhǔn)位的分隔在單元中定義出相對(duì)于編程準(zhǔn)位與編程狀態(tài)的分布情形。由控制這些臨界電壓的分布，臨界電壓裕度較不易于侵入到編程準(zhǔn)位，因此消除了臨界電壓影響到其余的造成的任何問(wèn)題。
當(dāng)電子聚積于電荷儲(chǔ)存層時(shí)，此層變的帶負(fù)電且存儲(chǔ)器單元的臨界電壓上升到一較高準(zhǔn)位。臨界電壓的分布越緊密，越容易無(wú)誤地讀取存儲(chǔ)器單元?？刂七@些臨界電壓的分布的需要對(duì)于多階存儲(chǔ)器單元來(lái)說(shuō)更加重要，因?yàn)樽x取過(guò)程需要區(qū)分出不同的臨界電壓分布而不致于產(chǎn)生錯(cuò)誤。為了控制這些臨界電壓的分布，一脈沖寬度方法被用來(lái)程序化存儲(chǔ)器單元。
控制臨界電壓分布的先前技術(shù)方法與本發(fā)明相較需要更復(fù)雜的技術(shù)。美國(guó)專利公告第6219276(Parker)號(hào)與6320786(Chang et al.)號(hào)揭露了一種需要使用多重編程電壓來(lái)達(dá)到多重臨界電壓分布的方法，其增加設(shè)計(jì)復(fù)雜度，其中的編程電壓并非定值。此外，Parker教示了一種利用一些脈沖來(lái)控制臨界電壓分布的方法。特別的是，用來(lái)控制臨界電壓分布的脈沖數(shù)量越多，臨界電壓分布的越窄。反之，本發(fā)明利用脈沖寬度而不是脈沖數(shù)量來(lái)控制臨界電壓分布。
此外，美國(guó)專利公告第6,396,741(Bloomet al.)號(hào)揭露了一種利用使漏極電壓成梯級(jí)來(lái)程序化非揮發(fā)性存儲(chǔ)器單元的方法。此方法增加設(shè)計(jì)上的復(fù)雜度以控制編程電壓因?yàn)樵诔绦蚧僮髦须妷翰⒎鞘枪潭ㄖ怠?br> 美國(guó)專利公告第6,172,909(Haddad etal.)號(hào)揭露了一種于一存儲(chǔ)器單元中使臨界電壓分布曲線更緊密的方法。Haddad指示出一種軟件程序步驟方法，其中此軟件程序步驟方法在一抹除操作后被使用以避免過(guò)度抹除問(wèn)題，因此控制臨界電壓分布。此外，Haddad并未由變更施加于每一個(gè)存儲(chǔ)器單元的編程脈沖寬度以控制每一個(gè)存儲(chǔ)器單元的臨界電壓分布。反之，本發(fā)明利用變更施加于每一個(gè)存儲(chǔ)器單元的編程脈沖的脈沖寬度的編程方法來(lái)對(duì)不同臨界電壓準(zhǔn)位做臨界電壓分布的控制。
以上所提及的先前技術(shù)，依賴較不具效率且更昂貴的更加復(fù)雜的設(shè)計(jì)來(lái)實(shí)現(xiàn)，與整個(gè)MLC操作及非揮發(fā)性存儲(chǔ)器單元的效率造成沖突，不論是使用NBit或PHINES單元。而且，先前技術(shù)手段未考慮相關(guān)于存儲(chǔ)器單元的過(guò)度程序化和過(guò)度抹除問(wèn)題，其中此問(wèn)題對(duì)于存儲(chǔ)器單元的電荷保留與組件的生命周期具有不利的效應(yīng)。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種控制存儲(chǔ)器單元的臨界電壓分布的脈沖寬度收斂法，以脈沖寬度收斂法去控制臨界電壓分布提供了一個(gè)更有效率的技術(shù)，以及較不復(fù)雜的途徑來(lái)執(zhí)行非揮發(fā)性多階存儲(chǔ)單元程序化及抹除操作。脈沖寬度法用來(lái)改善非揮發(fā)性多階存儲(chǔ)單元整體的程序化及抹除操作。更進(jìn)一步地說(shuō)，脈沖寬度法由控制臨界電壓分布的裕度而避免了有關(guān)于過(guò)度程序化及過(guò)度抹除的問(wèn)題，因此增加了存儲(chǔ)單元生命周期中的資料信賴度。
本發(fā)明一種操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，該存儲(chǔ)器單元具有至少一第一、第二、第三及第四編程準(zhǔn)位，每一編程準(zhǔn)位對(duì)應(yīng)于一相異的二進(jìn)制狀態(tài)且具有一臨界電壓分布，其特征在于，該方法包含(a)維持每一存儲(chǔ)器單元于一固定操作電壓；以及(b)變更施加于每一存儲(chǔ)器單元的一程序化脈沖的一脈沖寬度以控制每一存儲(chǔ)器單元的該臨界電壓分布。
其中該多階存儲(chǔ)器單元為二位元存儲(chǔ)器單元且四個(gè)編程準(zhǔn)位對(duì)應(yīng)于二進(jìn)制狀態(tài)00，01，10以及11。
其中第一、第二、第三及第四編程準(zhǔn)位分別約為5.0V，4.0V，3.0V以及2.0V。
其中該非揮發(fā)性多階存儲(chǔ)器單元為NBit單元。
其中該脈沖寬度為5毫微秒到50毫微秒之間。
其中該非揮發(fā)性多階存儲(chǔ)器單元為PHINES單元。
其中該脈沖寬度為1毫微秒到10毫微秒之間。
其中該操作方法藉由使用二端程序化一端讀取程序化來(lái)實(shí)現(xiàn)。
其中該讀取使用一選自通道熱電子及頻帶間熱電洞穿隧機(jī)制所組成的技術(shù)。
其中該操作的其中之一為一程序化操作。
其中該操作的其中之一為一抹除操作。
其中該脈沖寬度用于程序化多階存儲(chǔ)器單元中間的狀態(tài)。
其中一較長(zhǎng)的脈沖寬度形成一較大的臨界電壓分布而一較短的脈沖寬度形成一較小的臨界電壓分布。
本發(fā)明教示了一種利用脈沖寬度于存儲(chǔ)器單元操作期間控制多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的臨界電壓分布的方法。特別的是，多個(gè)非揮發(fā)性多階存儲(chǔ)器單元具有一每單元可儲(chǔ)存兩個(gè)電荷位元的儲(chǔ)存層。非揮發(fā)性存儲(chǔ)器單元的電荷儲(chǔ)存層儲(chǔ)存定義多階存儲(chǔ)單元(Multi-Level Cell，MLC)資料的二位元電荷，其被加載于緩沖器中以確認(rèn)編程狀態(tài)以及編程準(zhǔn)位的脈沖寬度。兩個(gè)二位元非揮發(fā)性存儲(chǔ)器單元的較佳實(shí)施例為氮化只讀存儲(chǔ)器(NBit)及熱電洞注入氮化電子儲(chǔ)存器而程序化的(programming by hot hole injectionnitride electron storage，PHINES)存儲(chǔ)單元?？蓛?chǔ)存兩個(gè)別位元電荷的非揮發(fā)性存儲(chǔ)器單元具有一典型結(jié)構(gòu)包含一半導(dǎo)體基底，一源極區(qū)，一漏極區(qū)，一柵極，一第一氧化層，一電荷儲(chǔ)存層以及一第二氧化層。本發(fā)明提供了一固定的第一操作(偏)電壓于漏極以及一固定的第二操作(偏)電壓于柵極。固定的操作電壓為依據(jù)本發(fā)明的方法以進(jìn)行程序化及抹除操作。此方法更進(jìn)一步包含加載多階存儲(chǔ)單元(MLC)數(shù)據(jù)至一緩沖器，確認(rèn)MLC資料的編程狀態(tài)以及選擇脈沖寬度以完成單元操作，其中此操作為程序化或抹除。本發(fā)明的脈沖寬度是用于控制多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的臨界電壓分布，因此允許將操作收斂至一定義準(zhǔn)位。
本發(fā)明使用一固定操作(偏)電壓，相對(duì)于以上所提及的先前技術(shù)其中施加于柵極與漏極(并且，于先前技術(shù)中是指“編程電壓”，“程序化電壓”)的操作(偏)電壓為變動(dòng)。
脈沖寬度也用于控制對(duì)于多階存儲(chǔ)單元(MLC)的不同臨界電壓下的程序化速度。因此，本發(fā)明由于操作期間的操作電壓皆為定值，因此不需以復(fù)雜電路來(lái)控制程序化以及清除操作電壓，因此以一簡(jiǎn)單的電路設(shè)計(jì)即可完成以改善本發(fā)明的整體效率。
脈沖寬度也用于控制本發(fā)明的另一方面即用于控制臨界電壓分布，其中一較小的脈沖寬度(例如，短持續(xù)期間)用于程序化多階存儲(chǔ)單元(MLC)的“中間狀態(tài)”。多階存儲(chǔ)單元(MLC)的中間狀態(tài)為介于最低狀態(tài)與最高狀態(tài)間的狀態(tài)。舉例而言，一個(gè)二位元存儲(chǔ)器的中間狀態(tài)為01與10。
因此，較緊密的臨界電壓分布可達(dá)成多階存儲(chǔ)單元(MLC)的每一個(gè)操作。此外，控制電壓分布可改善過(guò)度程序化與過(guò)度抹除操作的相關(guān)問(wèn)題，因此不需對(duì)存儲(chǔ)單元施加額外的壓力便可使本方法更有效率。
此外，本方法利用固定的操作電壓來(lái)對(duì)多個(gè)多階存儲(chǔ)單元作程序化及抹除，允許以整體的較簡(jiǎn)易設(shè)計(jì)完成，反之，美國(guó)專利公告第6219276號(hào)及6320786號(hào)所用的操作電壓并非固定，因此需要一較復(fù)雜且較低效率設(shè)計(jì)以完成。此外，美國(guó)專利公告第6,396,741號(hào)揭露了一種使用梯級(jí)化漏極電壓來(lái)控制非揮發(fā)性存儲(chǔ)器單元臨界電壓分布。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下，其中圖1表示一個(gè)處于低臨界電壓的二位元非揮發(fā)性NBit存儲(chǔ)器單元的抹除狀態(tài)。
圖2表示一個(gè)二位元非揮發(fā)性NBit存儲(chǔ)器單元的第一位元程序化操作。
圖3表示一個(gè)二位元非揮發(fā)性NBit存儲(chǔ)器單元的第二位元程序化操作。
圖4表示一個(gè)NBit編程準(zhǔn)位臨界電壓分布及其相對(duì)應(yīng)編程狀態(tài)。
圖5表示利用本發(fā)明發(fā)法以實(shí)現(xiàn)對(duì)NBit的二端程序化一端讀取(TPOR)操作的流程圖。
圖6表示依據(jù)本發(fā)明較佳實(shí)施例對(duì)二位元NBit非揮發(fā)性存儲(chǔ)單元的理論臨界電壓分布。
圖7表示依據(jù)本發(fā)明較佳實(shí)施例對(duì)二位元NBit非揮發(fā)性存儲(chǔ)單元的實(shí)驗(yàn)臨界電壓分布。
圖8顯示處于高臨界電壓下的二位元PHINES非揮發(fā)性存儲(chǔ)單元的抹除狀態(tài)。
圖9表示二位元非揮發(fā)性PHINES存儲(chǔ)單元的第一位元程序化操作。
圖10表示二位元非揮發(fā)性PHINES存儲(chǔ)單元的第二位元程序化操作。
圖11表示一個(gè)PHINES編程準(zhǔn)位臨界電壓分布及其相對(duì)應(yīng)編程狀態(tài)。
圖12示范了利用本發(fā)明以實(shí)現(xiàn)對(duì)PHINES的二端程序化一端讀取(TPOR)操作的流程圖。
圖13表示依據(jù)本發(fā)明較佳實(shí)施例對(duì)二位元PHINES非揮發(fā)性存儲(chǔ)單元的理論臨界電壓分布。
圖14表示依據(jù)本發(fā)明較佳實(shí)施例對(duì)二位元PHINES非揮發(fā)性存儲(chǔ)單元的實(shí)驗(yàn)臨界電壓分布。
具體實(shí)施方式一脈沖寬度收斂方法被用于操作多個(gè)多階儲(chǔ)存存儲(chǔ)器單元期間以控制臨界電壓分布。特別的是，本發(fā)明的方法有關(guān)于多個(gè)NBit單元與PHINES單元，但其它多階存儲(chǔ)器單元也可用于本發(fā)明方法。而且，本發(fā)明相關(guān)于多個(gè)非揮發(fā)性的多階儲(chǔ)存存儲(chǔ)器單元的操作，其中此操作包括了程序化與抹除，且這些單元于儲(chǔ)存電荷層中可儲(chǔ)存多重的獨(dú)立電荷位元(換言之，資料位元)。
本發(fā)明由在不變更操作電壓下變更脈沖寬度以于操作多個(gè)非揮發(fā)性的存儲(chǔ)器單元期間控制臨界電壓分布。對(duì)非揮發(fā)性的多階儲(chǔ)存存儲(chǔ)器單元的操作不是一種程序化操作就是一種抹除操作，其中程序化乃是一種將資料寫(xiě)入存儲(chǔ)器單元的技術(shù)且抹除乃是一種將資料從存儲(chǔ)器單元清除的技術(shù)。存儲(chǔ)器單元的漏極與柵極是分別由固定的第一與第二操作電壓來(lái)偏壓。非揮發(fā)性的多階存儲(chǔ)器單元的儲(chǔ)存電荷層中儲(chǔ)存兩位元以定義MLC資料，其可被加載至一緩沖器來(lái)決定編碼狀態(tài)與脈沖寬度。此緩沖器被用來(lái)于程序化資料進(jìn)存儲(chǔ)器單元前儲(chǔ)存資料。舉例來(lái)說(shuō)，存儲(chǔ)器資料，例如1010101011111111被用于儲(chǔ)存在存儲(chǔ)器單元。依據(jù)本發(fā)明的較佳實(shí)施例，存儲(chǔ)器資料先被加載至緩沖器且的后此發(fā)訪開(kāi)始程序化資料進(jìn)存儲(chǔ)器單元。
一多階存儲(chǔ)器單元可被程序化為含有多于一個(gè)的電壓準(zhǔn)位。舉例來(lái)說(shuō)，一個(gè)二階的存儲(chǔ)器具有一第一、第二、第三及第四狀態(tài)，相對(duì)應(yīng)于四個(gè)不同的編程準(zhǔn)位。每一個(gè)編程狀態(tài)的電壓準(zhǔn)位對(duì)應(yīng)于以二進(jìn)制形式例如00，01，10 and 11所表示的資料的位元，其中每一個(gè)位元數(shù)字代表于一非揮發(fā)性的存儲(chǔ)器單元中的電荷儲(chǔ)存層中各別且獨(dú)立的電荷儲(chǔ)存位置。舉例來(lái)說(shuō)，一非揮發(fā)性的二階存儲(chǔ)器單元可被程序化為分別對(duì)應(yīng)于二進(jìn)制狀態(tài)00，01，10，11的約為5.0V，4.0V，3.0V，2.0V的編程準(zhǔn)位。
具有多于二階的多階存儲(chǔ)器單元也在本發(fā)明范疇之內(nèi)。這樣的存儲(chǔ)器單元具有多于四種狀態(tài)(換言之，編程準(zhǔn)位)。舉例來(lái)說(shuō)，三階存儲(chǔ)器單元具有從000到111的八個(gè)狀態(tài)。
此方法進(jìn)一步包含，在存儲(chǔ)器單元的漏極與柵極先后施加一脈沖寬度以先程序化左位元繼而右位元相應(yīng)地先程序化右位元繼而左位元。
此脈沖寬度于操作非揮發(fā)性的多階存儲(chǔ)器單元期間控制臨界電壓分布。在本發(fā)明的一較佳實(shí)施例中，此脈沖寬度對(duì)一NBit單元而言約為5毫微秒(例如，“非程序化”)到50毫微秒之間且對(duì)一PHINES單元而言約為1毫微秒(例如，“非程序化”)到10毫微秒之間。其中對(duì)于最低臨界電壓狀態(tài)而言，此方法不程序化(例如，“非程序化”)存儲(chǔ)器單元。此外，定義一程序化存儲(chǔ)器單元的程序化脈沖的小脈沖寬度，其中該程序化脈沖的最小脈沖寬度近似于一軟件程序技術(shù)。以一PHINES單元的操作而言，其抹除狀態(tài)被定義在00，其為一高臨界電壓狀態(tài)因此程序化并非必須，然而一約為1ns的脈沖寬度可被用于程序化操作。脈沖寬度收斂法增加了對(duì)于多個(gè)非揮發(fā)性的多階存儲(chǔ)器單元的操作效率，從而使整體操作速度提升。而且，脈沖寬度于一特定的編程時(shí)間控制臨界電壓分布，其中一較長(zhǎng)的脈沖寬度發(fā)展出一較大的臨界電壓分布以及一較短的脈沖寬度發(fā)展出一較小的臨界電壓分布。
當(dāng)有存儲(chǔ)器單元，其編程準(zhǔn)位具有不是太大就是太小的臨界電壓分布時(shí)，對(duì)下一個(gè)較高準(zhǔn)位或下一個(gè)較低編程準(zhǔn)位它們可以被解釋為錯(cuò)誤表示資料。為了防止此種可能因讀取操作多階存儲(chǔ)器單元所引起的錯(cuò)誤表示，本發(fā)明于其程序化/抹除操作期間利用脈沖寬度來(lái)控制臨界電壓分布，因此提供一較佳的電荷裕度。此電荷裕度乃為介于臨界電壓分布間的電壓微分且依據(jù)本發(fā)明的方法維持在一最小值。
本發(fā)明的一較佳實(shí)施例是關(guān)于多個(gè)NBit非揮發(fā)性的多階存儲(chǔ)器單元的操作。圖1顯示一NBit單元的狀態(tài)，其中NBit單元的抹除狀態(tài)是處于一低臨界電壓。此NBit單元包括一半導(dǎo)體P型基底。此基底具有一第一側(cè)邊，第二側(cè)邊及一上表面。此基底的一部分具有一源極區(qū)及一漏極區(qū)，兩者皆為n型，其中漏極區(qū)鄰接于第一側(cè)邊，源極區(qū)鄰接于第二側(cè)邊且兩區(qū)皆位于此基底的上表面下方。此基底在上表面下方的一部分還包括一介于源極區(qū)與漏極區(qū)間的通道。此NBit單元包括一第一氧化層及一電荷儲(chǔ)存層及第二氧化層，其中該電荷儲(chǔ)存層具有第一端以儲(chǔ)存第一電荷位元以及第二端以儲(chǔ)存第二電荷位元。此電荷儲(chǔ)存層的電荷位元定義出多階存儲(chǔ)單元(MLC)資料，其被加載于緩沖器中以確認(rèn)編程狀態(tài)且設(shè)定脈沖寬度以完成操作。緩沖器確認(rèn)是基于每一個(gè)存儲(chǔ)器狀態(tài)有一對(duì)應(yīng)的脈沖寬度。對(duì)一較低臨界電壓準(zhǔn)位的Nbit而言，一較小的脈沖寬度定義為程序化操作，其程序化算法由存儲(chǔ)器組件控制。
圖2與圖3表示一NBit存儲(chǔ)單元的程序化操作，其中NBit由使用通道熱電子(CHE)來(lái)完成一個(gè)二端程序經(jīng)一端讀取而被程序化。
特別地是，圖2示范了對(duì)NBit存儲(chǔ)單元的第一端程序化操作，其中第一電荷位元被儲(chǔ)存于電荷儲(chǔ)存層的第二端。程序化操作由將電荷位元經(jīng)由傳導(dǎo)路徑自基底的第一側(cè)傳導(dǎo)到儲(chǔ)存電荷層的第二端以儲(chǔ)存電荷位元。
類似地，圖3示范了對(duì)NBit存儲(chǔ)單元的第二端程序化操作，其中第二電荷位元被儲(chǔ)存于電荷儲(chǔ)存層的第一端，由將電荷位元經(jīng)由傳導(dǎo)路徑自基底的第二側(cè)傳導(dǎo)到儲(chǔ)存電荷層的第一端?；椎牡谝慌c第二側(cè)邊為源極區(qū)與漏極區(qū)且來(lái)自這些區(qū)域的電荷被傳導(dǎo)且儲(chǔ)存于NBit非揮發(fā)性多階存儲(chǔ)單元的電荷儲(chǔ)存層的任一端。
圖4與圖5進(jìn)一步示范了利用TPOR與CHE的NBit存儲(chǔ)單元操作，其中多階存儲(chǔ)單元(MLC)資料被加載至緩沖器并被確認(rèn)以決定出編程狀態(tài)與編程準(zhǔn)位。編程狀態(tài)選擇要使用的脈沖寬度，其中編程準(zhǔn)位為臨界電壓。
圖4示范了被定義為編程狀態(tài)的編程準(zhǔn)位之間的關(guān)連。編程準(zhǔn)位自一低臨界電壓到一高臨界電壓以用來(lái)程序化NBit單元。而且，于單元操作期間臨界電壓分布的收斂受到本發(fā)明方法控制。
圖5示范了示范了本發(fā)明利用通道熱電子(CHE)技術(shù)以實(shí)現(xiàn)對(duì)NBit多階存儲(chǔ)單元的二端程序化及一端讀取TPOR技術(shù)的流程圖。編程電壓于一固定的電壓準(zhǔn)位被偏壓以促進(jìn)程序化操作。本發(fā)明對(duì)NBit的典型操作電壓被定義成柵極約為10VDC而漏極約為5.5VDC。接著，MLC資料被加載于緩沖器且被確認(rèn)以決定編程狀態(tài)及對(duì)于編程準(zhǔn)位的脈沖寬度以完成操作。編程準(zhǔn)位與脈沖寬度容許對(duì)NBit非揮發(fā)性多階存儲(chǔ)單元于同一程序化時(shí)間對(duì)于不同的臨界電壓分布的控制。特別的是，脈沖寬度被調(diào)整成在同一程序化時(shí)間控制臨界電壓分布的收斂。因此，由于脈沖寬度是唯一會(huì)改變的參數(shù)，控制臨界電壓可允許一較先前技術(shù)更簡(jiǎn)易的設(shè)計(jì)。
圖6與圖7分別示范了NBit多階存儲(chǔ)單元的理論與實(shí)驗(yàn)的臨界電壓分布。圖6示范了一脈沖寬度收斂法以控制臨界電壓分布，且顯示了對(duì)于一NBit非揮發(fā)性多階存儲(chǔ)單元經(jīng)過(guò)一相同程序化時(shí)間脈沖寬度對(duì)臨界電壓分布所造成的效應(yīng)。
圖7示范了對(duì)于NBit非揮發(fā)性多階存儲(chǔ)單元利用一TPOR-CHE程序化操作所實(shí)驗(yàn)得出的臨界電壓分布。此方法需要于操作期間保持固定的操作電壓(例如，Vg＝10V且Vd＝5.5V)。圖7的曲線顯示出不同的脈沖寬度(例如，25毫微秒(黑點(diǎn))及50毫微秒(白點(diǎn)))及其對(duì)臨界電壓分布所造成的效應(yīng)。此外，其它的脈沖寬度于相同的程序化操作下將造成不同的臨界電壓分布(未繪示)。
本發(fā)明的一第二較佳實(shí)施例是關(guān)于多個(gè)PHINES非揮發(fā)性多階存儲(chǔ)單元的操作。圖8顯示一PHINES非揮發(fā)性多階存儲(chǔ)單元的抹除狀態(tài)，其中PHINES存儲(chǔ)單元的抹除狀態(tài)是位于一高臨界電壓。PHINES存儲(chǔ)單元包括一半導(dǎo)體P型基底，具有一第一側(cè)邊，一第二側(cè)邊及一上表面。此基底的一部分具有一源極區(qū)及一漏極區(qū)，兩者皆為n+型，其中漏極區(qū)鄰接于第一側(cè)邊，源極區(qū)鄰接于第二側(cè)邊且兩區(qū)皆位于此基底的上表面下方。此基底在上表面下方的一部分還包括一介于源極區(qū)與漏極區(qū)間的通道。此PHINES單元包括一第一氧化層及一電荷儲(chǔ)存層及第二氧化層。該電荷儲(chǔ)存層具有第一端以儲(chǔ)存第一電荷位元以及第二端以儲(chǔ)存第二電荷位元。此電荷儲(chǔ)存層的電荷位元定義出多階存儲(chǔ)單元(MLC)資料，其被加載于緩沖器中以確認(rèn)編程狀態(tài)且設(shè)定脈沖寬度。
圖9與圖10表示一PHINES存儲(chǔ)單元的程序化操作，其中PHINES存儲(chǔ)單元由使用頻帶間熱電洞穿隧機(jī)制(BTBHHT)來(lái)完成一個(gè)二端程序經(jīng)一端讀取(TPOR)而被程序化。
特別的是，圖9示范了對(duì)一PHINES多階存儲(chǔ)單元的第一端程序操作，其中一電荷位元(電洞)在儲(chǔ)存電荷層的第二端被程序化(例如儲(chǔ)存)。此程序操作由將電洞通過(guò)傳導(dǎo)路徑自基底的第一端傳導(dǎo)到電荷儲(chǔ)存層的第二端以儲(chǔ)存電荷。
類似的，圖10示范了對(duì)一PHINES多階存儲(chǔ)單元的第二端程序操作，其中電荷位元由將電洞通過(guò)傳導(dǎo)路徑自基底的第二端傳導(dǎo)到電荷儲(chǔ)存層的第一端而被儲(chǔ)存在電荷儲(chǔ)存層的第一端。基底的第一端及第二端為漏極區(qū)及源極區(qū)且出自這些區(qū)域的電荷被傳導(dǎo)到并儲(chǔ)存PHINES非揮發(fā)性多階存儲(chǔ)單元的電荷儲(chǔ)存層的任一端。
圖11與圖12表示一PHINES存儲(chǔ)單元利用TPOR及BTBHHT的程序化操作，其中多階存儲(chǔ)單元(MLC)數(shù)據(jù)其中PHINES存儲(chǔ)單元由使用頻帶間熱電洞穿隧機(jī)制(BTBHHT)來(lái)完成一個(gè)二端程序經(jīng)一端讀取(TPOR)而被程序化，其被加載于緩沖器中以確認(rèn)編程狀態(tài)與編程準(zhǔn)位。編程準(zhǔn)位選取被使用的脈沖寬度，其中編程準(zhǔn)位為臨界電壓分布(Vt)。
圖11示范了被定義為編程狀態(tài)的編程準(zhǔn)位之間的關(guān)連。編程準(zhǔn)位自一高臨界電壓到一低臨界電壓以用來(lái)程序化PHINE單元。而且，于單元操作期間臨界電壓分布的收斂受到本發(fā)明方法控制。
圖12示范了利用本發(fā)明頻帶間熱電洞穿隧(BTBHHT)程序化技術(shù)以實(shí)現(xiàn)對(duì)PHINES多階存儲(chǔ)單元的二端程序化及一端讀取TPOR技術(shù)的流程圖。編程電壓于一固定的電壓準(zhǔn)位被偏壓以促進(jìn)程序化操作。本發(fā)明對(duì)PHINES的典型操作電壓被定義成柵極約為-10VDC而漏極約為5.5VDC。接著，MLC資料被加載于緩沖器且被確認(rèn)以決定編程狀態(tài)及對(duì)于編程準(zhǔn)位的脈沖寬度以完成操作。編程準(zhǔn)位與脈沖寬度容許對(duì)PHINES非揮發(fā)性多階存儲(chǔ)單元于同一程序化時(shí)間對(duì)于不同的臨界電壓分布的控制。特別的是，脈沖寬度被調(diào)整成在同一程序化時(shí)間控制臨界電壓分布的收斂。因此，由于脈沖寬度是唯一會(huì)改變的參數(shù)，控制臨界電壓可允許一較先前技術(shù)更簡(jiǎn)易的設(shè)計(jì)。
圖13與圖14分別示范了PHINES存儲(chǔ)單元的理論與實(shí)驗(yàn)的臨界電壓分布。圖13示范了一脈沖寬度收斂法以控制臨界電壓分布，且顯示了對(duì)于一PHINES非揮發(fā)性多階存儲(chǔ)單元經(jīng)過(guò)一相同程序化時(shí)間脈沖寬度對(duì)臨界電壓分布所造成的效應(yīng)。
圖14示范了對(duì)于PHINES非揮發(fā)性多階存儲(chǔ)單元利用一TPOR-BTBHHT程序化操作所實(shí)驗(yàn)得出的臨界電壓分布。此方法需要于操作期間保持固定的操作電壓(例如，Vg＝-10V且Vd＝5.5V)。圖中曲線顯示出不同的脈沖寬度及其對(duì)臨界電壓分布所造成的效應(yīng)。此外，其它的脈沖寬度于相同的程序化操作下將造成不同的臨界電壓分布(未繪示)。
相較于先前技術(shù)方法，以脈沖寬度收斂法去控制臨界電壓分布提供了一個(gè)更有效率的技術(shù)，以及較不復(fù)雜的途徑來(lái)執(zhí)行非揮發(fā)性多階存儲(chǔ)單元程序化及抹除操作。脈沖寬度法用來(lái)改善非揮發(fā)性多階存儲(chǔ)單元整體的程序化及抹除操作。更進(jìn)一步地說(shuō)，脈沖寬度法由控制臨界電壓分布的裕度而避免了有關(guān)于過(guò)度程序化及過(guò)度抹除的問(wèn)題，因此增加了存儲(chǔ)單元生命周期中的資料信賴度。
任何熟習(xí)此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，該存儲(chǔ)器單元具有至少一第一、第二、第三及第四編程準(zhǔn)位，每一編程準(zhǔn)位對(duì)應(yīng)于一相異的二進(jìn)制狀態(tài)且具有一臨界電壓分布，其特征在于，該方法包含(a)維持每一存儲(chǔ)器單元于一固定操作電壓；以及(b)變更施加于每一存儲(chǔ)器單元的一程序化脈沖的一脈沖寬度以控制每一存儲(chǔ)器單元的該臨界電壓分布。
2.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該多階存儲(chǔ)器單元為二位元存儲(chǔ)器單元且四個(gè)編程準(zhǔn)位對(duì)應(yīng)于二進(jìn)制狀態(tài)00，01，10以及11。
3.如權(quán)利要求
2項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中第一、第二、第三及第四編程準(zhǔn)位分別約為5.0V，4.0V，3.0V以及2.0V。
4.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該非揮發(fā)性多階存儲(chǔ)器單元為NBit單元。
5.如權(quán)利要求
4項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該脈沖寬度為5毫微秒到50毫微秒之間。
6.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該非揮發(fā)性多階存儲(chǔ)器單元為PHINES單元。
7.如權(quán)利要求
6項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該脈沖寬度為1毫微秒到10毫微秒之間。
8.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該操作方法藉由使用二端程序化一端讀取程序化來(lái)實(shí)現(xiàn)。
9.如權(quán)利要求
8項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該讀取使用一選自通道熱電子及頻帶間熱電洞穿隧機(jī)制所組成的技術(shù)。
10.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該操作的其中之一為一程序化操作。
11.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該操作的其中之一為一抹除操作。
12.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中該脈沖寬度用于程序化多階存儲(chǔ)器單元中間的狀態(tài)。
13.如權(quán)利要求
1項(xiàng)所述的操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法，其特征在于，其中一較長(zhǎng)的脈沖寬度形成一較大的臨界電壓分布而一較短的脈沖寬度形成一較小的臨界電壓分布。
專利摘要
一種操作多個(gè)非揮發(fā)性多階存儲(chǔ)器單元的方法。此存儲(chǔ)器單元具有至少第一、第二、第三及第四編程準(zhǔn)位。每一編程準(zhǔn)位對(duì)應(yīng)于一相異的二進(jìn)制狀態(tài)且具有一臨界電壓分布。維持每一存儲(chǔ)器單元的操作電壓固定且變更施加于每一存儲(chǔ)器單元的程序化脈沖的脈沖寬度以控制每一存儲(chǔ)器單元的臨界電壓分布。
文檔編號(hào)G11C16/34GK1992083SQ200610145659
公開(kāi)日2007年7月4日 申請(qǐng)日期2006年11月23日
發(fā)明者吳昭誼 申請(qǐng)人:旺宏電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan