專利名稱:半導(dǎo)體浮柵存儲(chǔ)單元的制作方法
在制造由存儲(chǔ)(寄存)單元構(gòu)成的存儲(chǔ)(寄存)矩陣時(shí)，其中存儲(chǔ)單元包括可進(jìn)行電方式再編程序的絕緣柵場(chǎng)效應(yīng)存儲(chǔ)晶體管，由于原則上，只有當(dāng)存儲(chǔ)矩陣的全部存儲(chǔ)單元都是完善的，該存儲(chǔ)矩陣才能使用，所以這就在制造過程中產(chǎn)生一個(gè)涉及成品率的嚴(yán)重問題。例如，根據(jù)國(guó)際專利申請(qǐng)WO83/02847，已經(jīng)有人嘗試通過提供冗余列來解決這個(gè)問題，根據(jù)在一列中檢測(cè)出的一個(gè)或多個(gè)缺陷單元，通過采用一個(gè)可編程序的冗余譯碼器，將冗余列換接以代替缺陷列。從歐洲專利0098079中也可了解到，對(duì)這種存儲(chǔ)矩陣配備上可進(jìn)行電編程序的冗余譯碼器，即可根據(jù)其程序，通過選擇，用完善的存儲(chǔ)單元替換有缺陷的存儲(chǔ)單元。
然而，解決上述問題的這些措施必須包括一個(gè)附加的外圍電路的投資，而且還需要對(duì)存儲(chǔ)矩陣進(jìn)行測(cè)試，并且需要對(duì)電路結(jié)構(gòu)進(jìn)行編碼以便用一個(gè)無缺陷冗余單元實(shí)現(xiàn)對(duì)缺陷單元進(jìn)行替換。
為了達(dá)到克服這些缺點(diǎn)的目的，實(shí)現(xiàn)本發(fā)明所依據(jù)的思想是提供一種具有“內(nèi)部”冗余的存儲(chǔ)單元，這就是說，存儲(chǔ)單元要能夠在圍繞存儲(chǔ)介質(zhì)的絕緣層中發(fā)生缺陷時(shí)維持其存儲(chǔ)特性，特別是對(duì)于半導(dǎo)體墊底和浮柵之間的注入極氧化物的缺陷，無須要求外圍冗余譯碼器的投資和重編地址來實(shí)現(xiàn)，由完善的冗余單元來替換有缺陷的存儲(chǔ)單元。這樣的一種存儲(chǔ)單元不但能提高可運(yùn)行的存儲(chǔ)矩陣的成品率，還能夠改善使用壽命，這是因?yàn)樵谶\(yùn)算過程中發(fā)生局部缺陷時(shí)仍可維持單元的存儲(chǔ)能力。
本發(fā)明所涉及的半導(dǎo)體存儲(chǔ)單元包括一個(gè)可借助于電荷注入極進(jìn)行再充電的電浮柵，該電浮柵在存儲(chǔ)晶體管的整個(gè)溝道區(qū)域內(nèi)延伸，存儲(chǔ)晶體管的源-漏區(qū)與選擇晶體管的源-漏區(qū)串聯(lián)連接，選擇晶體管位于存儲(chǔ)矩陣的第一位線和第二位線之間，權(quán)項(xiàng)1的前序部分對(duì)此進(jìn)行了敘述。
上述類型的存儲(chǔ)單元為已知技術(shù)，例如，一九八二年二月十日出版的技術(shù)雜志“電子學(xué)”的121頁和122頁，以及技術(shù)雜志”IBM技術(shù)發(fā)布公報(bào)”23/2(一九八○年七月)的661頁到663頁中都給予介紹。
本發(fā)明的目的是對(duì)于采用上述存儲(chǔ)單元的集成存儲(chǔ)矩陣，即改善其成品率又改善其使用壽命。
根據(jù)本發(fā)明，這一目的由權(quán)項(xiàng)1中特征部分所提出的結(jié)構(gòu)來實(shí)現(xiàn)。
因此，由本發(fā)明提出的半導(dǎo)體浮柵存儲(chǔ)單元與常規(guī)存儲(chǔ)單元的區(qū)別首先在于提供了一種多個(gè)由上述類型存儲(chǔ)晶體管的源-漏區(qū)串聯(lián)排列，而不是一個(gè)單獨(dú)的存儲(chǔ)晶體管，多個(gè)存儲(chǔ)晶體管的程序柵與程序線連接。每對(duì)源-漏區(qū)之間的存儲(chǔ)晶體管溝道區(qū)按以下方式，例如，通過掩膜離子注入的方式摻入與該區(qū)相同導(dǎo)電類型的雜質(zhì)離子，這將使存儲(chǔ)晶體管成為耗盡型。按照這種方式實(shí)現(xiàn)了在注入極氧化物擊穿使得一個(gè)存儲(chǔ)晶體管失效的情況下，該存儲(chǔ)晶體管將不再能夠編入程序，但保持導(dǎo)通，這樣相應(yīng)的存儲(chǔ)單元作為一個(gè)整體將保持其可編程序的特性不發(fā)生變化。
根據(jù)本發(fā)明，在一個(gè)存儲(chǔ)單元的適用實(shí)施方案中，存儲(chǔ)單元的注入極只可通過一個(gè)注入極選擇晶體管的源-漏區(qū)進(jìn)行選擇。除其它優(yōu)點(diǎn)外，這樣做的一個(gè)優(yōu)點(diǎn)是在讀數(shù)周期內(nèi)，存在存儲(chǔ)單元浮柵上的負(fù)載的干擾被排除了，這是因?yàn)樽⑷霕O和第一位線之間不存在任何連接。注入極選擇晶體管的柵極最好按同樣的方式連接到半導(dǎo)體浮柵存儲(chǔ)單元的字碼線上。
本發(fā)明及其優(yōu)點(diǎn)將在以下參考附圖中圖1到6給予說明，其中
圖1是常規(guī)類型的半導(dǎo)體浮柵存儲(chǔ)單元的電路圖，圖2為圖1所示電路的布線方式，圖3是另一常規(guī)類型的半導(dǎo)體浮柵存儲(chǔ)單元的電路圖，圖4表示了圖3所示的半導(dǎo)體浮柵存儲(chǔ)單元的布線方式，圖5表示作為存儲(chǔ)矩陣的一部分的兩個(gè)按照本發(fā)明的半導(dǎo)體浮柵存儲(chǔ)單元。
圖6表示了圖5所示的部分存儲(chǔ)矩陣的布線方式。
圖1所示為一個(gè)常規(guī)類型的半導(dǎo)體存儲(chǔ)單元的電路圖，該存儲(chǔ)單元在位于第一位線X和第二位線Y之間的源-漏串聯(lián)排列中包含著存儲(chǔ)晶體管Ts1和選擇晶體管Ta。選擇晶體管Ta的柵電極Ga與字碼線Z連接，通過字碼線Z可對(duì)存儲(chǔ)矩陣中某一行的選擇晶體管進(jìn)行選擇，這樣，與位線X和Y的適當(dāng)電壓接通后，可對(duì)某一單個(gè)的存儲(chǔ)單元進(jìn)行讀出，寫入也可另外進(jìn)行清除。存儲(chǔ)晶體管Ts1包括電性浮置存儲(chǔ)柵FG1，該浮柵可經(jīng)注入極I1充電或放電。圖1中的示意影線為位于浮柵FG1和注入電極之間的柵極氧化物，其厚度范圍約在50到150A°之間，因此它可以被電子穿過。將必要的電位施加到程序線P之上以后，浮柵FG1可由程序電極Pg用電容方式進(jìn)行選擇，以實(shí)現(xiàn)寫入或清除。
圖2表示了圖1所示的常規(guī)存儲(chǔ)單元的硅柵設(shè)計(jì)，其特點(diǎn)為利用了多晶硅的兩個(gè)導(dǎo)電層。在這一多晶硅上蝕刻出由Polg-1表示的字碼線Z和同樣由Polg-1表示電極Fg。然而，實(shí)際的制造過程是從建立覆有局部氧化物的局部區(qū)域開始，該區(qū)域在第一掩膜的SDG區(qū)域之外，然后在區(qū)域內(nèi)首先暴露出半導(dǎo)體表面。在此之后，將暴露的襯底表面氧化產(chǎn)生柵極氧化物。然后利用包含氧化物穿透區(qū)的第二掩膜M2，將圖2中所示的陰影部分暴露出來，并使注入極I1的穿透氧化物制成必要的厚度。下一步是以浮柵Fg的字碼線Z為限制，實(shí)現(xiàn)上述Polg-1的工藝。在此之后，將沒有覆蓋多晶硅的區(qū)域內(nèi)的柵極氧化物去掉，這樣在隨后的注入和/或擴(kuò)散工藝中，將分別產(chǎn)生摻雜的源區(qū)或漏區(qū)。在經(jīng)過氧化的多晶硅和覆有局部氧化物基底材料之上，再沉積第二多晶硅層，通過使用由Polg-Ⅱ表示的掩膜，在該層上蝕刻出程序線P。如圖2中所示，該程序線P覆蓋了浮柵Fg1，這就形成了必需的電容偶合。圖2同樣示出按照SDG掩膜的形狀，與上述區(qū)域一同擴(kuò)散形成了第一位線X，該位線在點(diǎn)C與選擇晶體管Ta的區(qū)域接觸，因此接觸的形式是鋁導(dǎo)線A1。事實(shí)上相對(duì)于存儲(chǔ)矩陣的全部字碼線Z和程序線P，第二位線Y沿橫向擴(kuò)展，這在圖2中很明顯。到此為止所描述的制造工藝可按相同的方式應(yīng)用到圖4和圖6所示的布線方式中。
圖3表示了另一常規(guī)型半導(dǎo)體存儲(chǔ)單元的電路圖，從前述的先有技術(shù)參考資料一九八二年二月十日的“電子學(xué)”中可以知道，該存儲(chǔ)單元包括一個(gè)電浮柵Fg1。特別是在該存儲(chǔ)單元中，注入極I1的穿透氧化物與第一位線X之間電性分離，讀數(shù)時(shí)該位線被施加大約2伏的電壓。因?yàn)樵谕粫r(shí)間，第二位線Y以及字碼線Z上均為零電位，在一個(gè)讀數(shù)周期內(nèi)未被選擇的存儲(chǔ)單元的穿透氧化物上沒有負(fù)載。
在一個(gè)根據(jù)已知的硅-柵技術(shù)設(shè)計(jì)的存儲(chǔ)矩陣中，如圖3所示的存儲(chǔ)單元，其布線是按圖4進(jìn)行的。在這個(gè)實(shí)例中，存儲(chǔ)單元對(duì)稱地排列，用對(duì)稱線SP來表示。
由圖3和圖4所示的半導(dǎo)體存儲(chǔ)單元出發(fā)，參考圖5和圖6對(duì)根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)單元的較好的實(shí)施例給予說明。在這兩張圖中顯示了作為存儲(chǔ)矩陣一部分的兩個(gè)根據(jù)本發(fā)明的存儲(chǔ)單元，圖5是等效電路圖，圖6是該電路的布線方式。
從圖6中可以看出，這構(gòu)成一種特別節(jié)省空間的布線方式，因?yàn)樽⑷霕OI1，I2和I3僅占具兩個(gè)相互平行伸展的條形區(qū)域的一部分，該區(qū)域是對(duì)SDG掩膜后產(chǎn)生出暴露的半導(dǎo)體表面進(jìn)行摻雜而制成。這些平行伸展到第一位線X的區(qū)域在其縱向邊由占具了SDG掩膜之外區(qū)域的局部氧化物層所限定。圖5和圖6所示的實(shí)施例中涉及一個(gè)具有兩個(gè)冗余存儲(chǔ)晶體管的三位存儲(chǔ)單元。每一存儲(chǔ)晶體管Ts1，Ts2和Ts3以及分別位于其一側(cè)的注入極I1，I2和I3均有一個(gè)全體公用的特殊浮柵。當(dāng)然，除兩個(gè)冗余存儲(chǔ)晶體管外，任何其它數(shù)目，例如僅用一個(gè)或者多于兩個(gè)具有附屬注入極的冗余存儲(chǔ)晶體管也可被采用，但要對(duì)空間要求和可靠性同時(shí)給予考慮。然而，冗余存儲(chǔ)晶體管對(duì)空間的這一額外要求仍是不重要的，因?yàn)椴辉傩枰扔屑夹g(shù)中所必需的附加控制線和控制邏輯電路包括冗余譯碼器。
根據(jù)本發(fā)明所述的半導(dǎo)體存儲(chǔ)單元的工作原理在于，當(dāng)存儲(chǔ)單元的一個(gè)局部單元由于注入極擊穿而產(chǎn)生缺陷時(shí)，各個(gè)局部單元的浮柵Fg1Fg2或Fg3仍為導(dǎo)通，這是因?yàn)楦鶕?jù)本發(fā)明，存儲(chǔ)晶體管Ts1，Ts2，Ts3均為耗盡型。為了達(dá)到這一目的，通過掩膜后離子注入法使其柵極區(qū)的摻雜物與源-漏區(qū)為相同導(dǎo)電類型。因此，只要至少一個(gè)串聯(lián)排列的局部單元沒有缺陷就是以使根據(jù)本發(fā)明的存儲(chǔ)單元具有正常功能，因而就可以編程序。這使有功能存儲(chǔ)器成品率的顯著提高。
權(quán)利要求
1.半導(dǎo)體存儲(chǔ)單元包括一個(gè)電浮柵Fg1，該浮柵借助于一個(gè)電荷注入極(I1)可重新充電，并在存儲(chǔ)晶體管(Ts1)的整個(gè)溝道區(qū)內(nèi)延伸，該存儲(chǔ)晶體管的源-漏區(qū)在存儲(chǔ)矩陣的一個(gè)第一位線(X)和一個(gè)第二位線(Y)之間與一個(gè)選擇晶體管(Ta)的源-漏區(qū)串聯(lián)連接，該浮柵(Fg1)與一個(gè)程序柵(Pg)為電容性偶合，該程序柵連接在存儲(chǔ)矩陣的程序線(P)上，并且選擇晶體管(Ta)的柵電極(Ga)與存儲(chǔ)矩陣的字碼線(Z)相連接，其特征在于在第一位線(X)和第二位線(Y)之間，與存儲(chǔ)晶體管(Ts1)的源-漏區(qū)按串聯(lián)方式至少排列了另一個(gè)存儲(chǔ)晶體管(Ts2…Tsn)的源-漏區(qū)，該晶體管具有其自己的浮柵(Fg2…Fgn)，該浮柵可由其自己的注入極(I2…In)重新充電，存儲(chǔ)晶體管(Ts1…Tsn)為耗盡型，并且存儲(chǔ)晶體管(Ts1…Tsn)的程序柵相互連接并構(gòu)成共同程序線(P)的一部分。
2.如權(quán)項(xiàng)1所要求的半導(dǎo)體存儲(chǔ)單元，其特征為該存儲(chǔ)單元的注入極(I1，I2……In)可由一個(gè)注入極選擇晶體管(Tai)的源-漏區(qū)進(jìn)行選擇。
3.如權(quán)項(xiàng)2所要求的半導(dǎo)體存儲(chǔ)單元，其特征為該注入極選擇晶體管(Tai)的柵電極與一個(gè)字碼線(Z)相連接。
4.如權(quán)項(xiàng)3所要求的半導(dǎo)體存儲(chǔ)單元，其特征為該注入極(I1，I2……Ia)為串聯(lián)排列，并與串聯(lián)排列的存儲(chǔ)晶體管(Ts1……Tsn)之間由一窄條局部氧化物分隔開。
專利摘要
本發(fā)明提出一種半導(dǎo)體存儲(chǔ)單元包括源—漏串聯(lián)連接的幾個(gè)存儲(chǔ)晶體管，每一晶體管包括電浮柵(Fg文檔編號(hào)G11C11/34GK85101422SQ85101422
公開日1987年1月17日 申請(qǐng)日期1985年4月1日
發(fā)明者弗里茨·宮脫·阿丹姆 申請(qǐng)人:聯(lián)邦德國(guó)Itt工業(yè)有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan