專利名稱：閃電存儲器及微計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及可對由電擦除及編程的信息重新編程的非易失閃電存儲器(flash memory)并涉及含有該閃電存儲器的微計(jì)算機(jī)。本發(fā)明尤其是涉及了適用于向閃電存儲器供給擦除和編程電壓的方法之技術(shù)。
日本專利公開No.161469/1989陳述了把作為可編程非易失存儲器的EPROM(可擦除可編程只續(xù)存儲器)或EEPROM(電可擦除可編程只讀存儲器)裝在單個半導(dǎo)體芯片上的微計(jì)算機(jī)。用于這類微計(jì)算機(jī)的單片非易失存儲器可保存程序和數(shù)據(jù)。
EPROM是通過紫外線對存儲信息進(jìn)行擦除，因而除非它從被安裝的系統(tǒng)中移除是不能夠被編程的。EEPROM可以加電方式擦除或?qū)憯?shù)據(jù)，因而在它被安裝于系統(tǒng)上時可改變其存儲的信息，但是由于形成EEPROM的存儲單元除了諸如NMOS(金屬滲氮氧化物半導(dǎo)體)之外還需要選擇晶體管，于是EEPROM大約是EPROM的2.5至5倍大小而占用了相對較大的芯片區(qū)域。
日本專利公開No.289997/1970透露了全部信息擦除型EEP-ROM，該存儲器與本專利說明中所提到的閃電存儲器可被認(rèn)為是相同的。該閃電存儲器可通過由擦除和編程改變其存儲的信息，并用一個晶體管形成存儲單元，并象EPROM那樣具有在一次操作中電擦除全部存儲單元或存儲元塊的功能。于是在系統(tǒng)安裝/或器件安裝的狀態(tài)閃電存儲器可改變其存儲的信息，并通過其塊擦除功則可縮短重編程時間并對減少芯片占用區(qū)域也有供獻(xiàn)。
向閃電存儲器提供擦除和編程電熱的傳統(tǒng)方法中有兩種方法。其一是除了通常的供電電壓端子以外還有一個用于高于第一電壓的供電第二電壓端子。另一方面是在芯片中提供一個增壓電路以便從常規(guī)的例如為5V的供電電壓Vcc產(chǎn)生一個例如12V的擦除的編程電壓Vpp。
例如，日本專利公開No.1281000/1987透露了一種方法，其中除了常規(guī)供電電壓端子以外還裝有另外的供電電壓端子以供給擦除和編程電壓。另外，日本專利公開No.73497/1991透露了一種方法，該方法在芯片中裝設(shè)有加壓電路以便產(chǎn)生擦除與編程電壓Vpp。
與研究了可以上兩種供電方法之后，本發(fā)明人發(fā)現(xiàn)以下問題。
(1)上述兩種供電方法都需要兩個供電裝置(電池)。因而在小體積優(yōu)選的電子設(shè)備中，例如在手持相機(jī)中，設(shè)備的一體積由于裝設(shè)兩具供電裝置而變大。為了對付這種情況，可設(shè)想諸如相機(jī)之類的設(shè)備裝有一個供電裝置，并具當(dāng)需要重寫數(shù)據(jù)時，使用一個外部PROM寫入器重新對該閃電存儲器編程。但用這種方法數(shù)據(jù)的實(shí)時重新寫入是不可能的，使得提高設(shè)備性能是困難的并使得數(shù)據(jù)的重新編程是麻煩的。這也就限制了該方法的一使用范圍。
(2)利用上述內(nèi)部增壓方法在對閃電存儲器擦除的編程過程中由于在一次操作中被控擦除或被編程的位數(shù)的增加，如在存儲器單元塊擦除或大數(shù)量的位同時編程過程中，就需要大量電流，這又需要該增壓電路具有提供大電流的能力。這就需要增加增壓電路所作用的區(qū)域。但是在裝有內(nèi)置式閃電存儲器的微計(jì)算機(jī)中，芯片的尺寸是不允許有足夠大的區(qū)域用于增壓電路的。即內(nèi)部增壓電路必須具有小于所需的供電能力。其結(jié)果是大數(shù)量位的存儲器單元塊擦除與同時編程是難于進(jìn)行的并需要較長的時間。
而且，在內(nèi)部增壓方法中，當(dāng)一個電池用作電源時，供電電壓的降低會造成擦除或編程的失效。
本發(fā)明的一個目的是提供一種帶有易于操作的閃電存儲器的微計(jì)算機(jī)。
較詳細(xì)來說，本發(fā)明的第一目的是提供可使得數(shù)據(jù)在應(yīng)用中重新編程的閃電存儲器，或帶有這類閃電存儲器的微計(jì)算機(jī)。
本發(fā)明的第二個目的是提供使得易于進(jìn)行塊擦除和大數(shù)量位用時編程并可減少編程和擦除所需時間的一種閃電存儲器，或帶有這類閃電存儲器的微計(jì)算機(jī)。
本發(fā)明的進(jìn)一步的目的是提供可根據(jù)所使用的系統(tǒng)或設(shè)備適當(dāng)選擇編程和擦除方法的閃電存儲器，或提供帶有這樣的閃電存儲器的微計(jì)算機(jī)。
本發(fā)明的另一目的是使得該發(fā)明可用于任何類型的閃電存儲器，并在由負(fù)電壓擦除的閃電存儲器的情況下把產(chǎn)生編程與擦除電壓的電路所占有的區(qū)域減少到最小。
本發(fā)明的這些及其他目的及新穎之處由以下說明之陳述并結(jié)合附圖可明白。
本說明書中所透露的本發(fā)明的要點(diǎn)簡述如下。
把中央處理單元和存儲有要由該中央處理單元處理的信息的非易失閃電存儲裝在單一半導(dǎo)體芯片上，而其中所存儲的信息可通過電擦除和編程而被重新編程的微計(jì)算機(jī)，它裝有常規(guī)的供電電壓端子和編程與擦除供電電壓端子。該微計(jì)算機(jī)帶有供電電平探測器和內(nèi)部增壓器，從而可根據(jù)供給的電壓電平確定對閃電存儲器重新編程的模式，并在增壓與外部高電壓之間進(jìn)行切換以進(jìn)行數(shù)據(jù)的擦除和編程。
通過上述裝置，可以內(nèi)部增壓或外部高電壓向該閃電存儲器或是從其中對數(shù)據(jù)擦除和編程。這不僅使得可實(shí)時對數(shù)據(jù)重新編程并強(qiáng)化了設(shè)備功能，而且還避免了必須在手持設(shè)備中必須備置不同電壓的電池，從而減少了設(shè)備的尺寸。而且由于對于所用系統(tǒng)編程可被優(yōu)化，本發(fā)明提供了改進(jìn)的通用性并減少了編程和擦除所用的時間。
而且如果閃電存儲器中的數(shù)據(jù)編程和擦除是通過隧道現(xiàn)象優(yōu)越性進(jìn)行，則一比特的編程僅需要幾nA(納安培)到幾十nA，減少了增壓電路的負(fù)擔(dān)，于是如果裝有供電電路則其占有的區(qū)域可被減小。


圖1是帶有閃電存儲器的微計(jì)算機(jī)的一個實(shí)施例的框圖;
圖2是帶有一個閃電存儲器和一個掩模型ROM的實(shí)施例的框圖;
圖3是表示供電電路的配置一例的框圖;
圖4是表示供電電路配置又一例的框圖;
圖5表示供電電路又一例配置的框圖;
圖6表示供電電路配置另一例的框圖;
圖7是表示供電電路一例細(xì)節(jié)的電路原理;
圖8是表示產(chǎn)生供給供電電路控制信號的一例電路和配置的邏輯電路;
圖9是解釋閃電存儲器原理的簡化剖視圖;
圖10是表示門電壓對閃電存儲器存儲元件的漏極電流特性的圖示;
圖11是說明應(yīng)用圖9的存儲器晶體管的存儲器單元陣列的簡圖;
圖12是說明對于存儲器擦除和編程操作的電壓條件的圖表;
圖13是閃電存儲器的電路框圖，該存儲器由數(shù)據(jù)線分成具有不同容量的存儲器模塊;
圖14是說明包含在閃電存儲器中的X-地址譯碼器細(xì)節(jié)的示圖;
圖15是說明包含在閃電存儲器中的編程電路細(xì)節(jié)的示圖;
圖16是表示適用于負(fù)壓編程閃電存儲器的供電電路另一例的框圖;
圖17是表示另一例供電電路配置的框圖;
圖18是表示另一例供電電路配置的框圖;
圖19是說明一例負(fù)壓產(chǎn)生器的電原理圖;
圖20是說明負(fù)壓編程閃電存儲器原理的簡化剖示圖;
圖21是說明負(fù)壓編程閃電存儲器的存儲器陣列配置與在編程時該閃意存儲器狀態(tài)的電原理圖;
圖22是說明在存儲器陣列擦除時負(fù)壓編程閃電存儲器狀態(tài)的電原理圖;
圖23是說明負(fù)壓編程閃電存儲器在利用隧道現(xiàn)象進(jìn)行存儲陣列擦除時的狀態(tài)的電原理圖;
圖24是說明負(fù)壓編程閃電存儲的存儲陣列配置及編程時閃電存儲器陣列狀態(tài)的電原理圖，該存儲器是利用隧道現(xiàn)象進(jìn)行編程和擦除的;
圖25是說明圖1微計(jì)算機(jī)配置一例的總體框圖;
圖26是用于圖25的微計(jì)算機(jī)中的閃電存儲器總體框圖;
圖27是控制寄存器配置一例;
圖28是說明閃電存儲器中存儲讀操作一例的時序圖;
圖29是說明閃電存儲器中存儲寫操作一例的時序圖;
圖30是說明閃電存儲器中在頁編程方式下存儲器編程操作一例的時序圖;
圖31是說明數(shù)據(jù)鎖存電路配置一例細(xì)節(jié)的框圖;
圖32是說明編程控制過程一例細(xì)節(jié)的流程圖;
圖33是說明在頁編程方式下編程控制過程一例細(xì)節(jié)的流程圖;
圖34是說明擦除控制過程的流程的一例細(xì)節(jié);
圖35是說明另一例存儲器模塊劃分的電原理圖;
圖36是說明利用一般的PROM寫頭對閃電存儲器重瓣編程的框圖;
圖37是帶有全部由閃電存儲器構(gòu)成的存儲器的微計(jì)算機(jī)的存儲器映射一例;
圖38是具有閃電存儲器與掩模型ROM的微計(jì)算機(jī)存儲器映射一側(cè);
圖39是說明閃電存儲器實(shí)時重編的仿真方法的原理示圖;
圖40是說明部分閃電存儲器塊進(jìn)行重編程的方法的原理示圖;
圖41是說明本發(fā)明的閃電存儲器可適用的諸如無繩電話等移動式無線通信設(shè)備一例的框圖;
圖42是說明應(yīng)用本發(fā)明的閃電存儲器作為存儲元件的汽車系統(tǒng)主要部件的簡圖;
圖43是說明應(yīng)用本發(fā)明的閃電存儲器的IC卡主要部件的簡圖;
圖44是說明帶有供電電路的閃電存儲器的電原理圖。
(實(shí)施例1)圖1表示了帶有全閃電存儲器的微計(jì)算機(jī)一個實(shí)施例的框圖。
圖中所示微計(jì)算機(jī)MCU包括中央處理器CPU;非易失閃電存儲器FMRY，其所存儲由中央處理器CPU待處理的信息可通過電擦除與編程重編程;諸如定時器TMR，串行通信接口SCI，隨機(jī)存取存儲器RAM以及其他輸入/輸出電路I/O等外圍電路;根據(jù)提供給半導(dǎo)體芯片CHP上的方式信號輸入端PMODE的操作方式信號MD而決定操作方式的方式控制電路CONT;連接這些電路模塊的總線ABUS，CBUS，DBUS;以及向這些電路供給電壓的電源電路EPS。構(gòu)成微計(jì)算機(jī)MCU的這些分電路在單一的諸如硅芯片的半導(dǎo)體芯片CHP上通過已知的半導(dǎo)體集成電路制造技術(shù)形成。
閃電存儲器FMRY可使它所存儲的信息通過電擦除與編程過程被重新編程，并象EPROM那樣可用一個晶體管形成其存儲單元。而且，閃電存儲器FMRY具有在一次操作中電擦除全部存儲單元或一個存儲單元模塊的功能。
用于閃電存儲器FMRY的電擦除的編程的編程/擦除電壓VPPW/e是從供電電路EPS供給的。供電電路和EPS是從半導(dǎo)體芯片CHP以外被提供編程/擦除電壓VPP，操作電壓Vcc以及電路參考電勢Vss的。操作電壓Vcc是一個具有特定的相對于電路參考電勢Vss的電勢差的正極性電壓。編程/擦除電壓Vpp是具有比上述特定電壓為大的相對于電路參考電勢Vss的電勢差的正極性電壓。在供電是路EPS中，電壓選擇切換是通過下述的控制被操作來選擇Vpp或Vcc的增壓電壓的，該電壓然后加到閃光存儲器FM-RY作為編程/擦除電壓VPPW/e。在收到操作電壓Vcc及參考電壓Vss時，中央處理單元CPU，定時器TMR，串行通信接口SCI，隨機(jī)訪問存儲器RAM，輸入/輸出電路I/O與方式控制電路CONT開始運(yùn)行。
閃電存儲器FMRY由多個存儲模塊構(gòu)成，每個模塊可在一次中被擦除。圖1中標(biāo)記符號LMB代表一個具有較大存儲容量的大的存儲模塊，并且SMB代表具有相對較小存儲容量的小存儲模塊。小存儲模塊SMB的存儲量設(shè)定為小于隨機(jī)存取存儲器RAM的存儲量。于是隨機(jī)存儲器RAM可接收來自小存儲模塊SMB的數(shù)據(jù)傳輸并暫存這些信號，于是可用作重寫區(qū)域或數(shù)據(jù)緩沖區(qū)。閃電存儲器FMRY以所需要的數(shù)據(jù)和程度被編程。該閃電存儲器FMRY的細(xì)節(jié)將在以下說明。
閃電存儲器FMRY可根據(jù)來自安裝在系統(tǒng)上的與微計(jì)算器MCU一起的中央處理單元的控制使得其存儲的信息被重新編程。該存儲器也可使得它所存儲的信息根據(jù)來自諸如普通的PROM寫頭等半導(dǎo)體芯片CHP之外的外部器件的控制而被重新編程。圖中，指定為MD的表示方式信號;第一操作方式信號允許該閃電存儲器FMRY通過中央處理單元CPU被重新編程，第二操作方式信號允許該閃電存儲器FMRY通過外部器件被重新編程，而第三操作方式信號選擇地確定是否利用由內(nèi)部增壓電路和所產(chǎn)生的電壓。這些操作方式信號被饋送半導(dǎo)體芯片CHP上的方式信號輸入焊點(diǎn)Pmode。
當(dāng)希望能夠從外部確定是Vpp還是增壓Vcc應(yīng)用于閃電存儲器FMRY的編程和擦除時(這在稍后說明)，或者當(dāng)希望能夠從外部確定被編程或被擦除的存儲模塊的大小時，方式信號輸入焊點(diǎn)Pmode可被用來輸入相關(guān)的方式信號。
(實(shí)施例2)圖2表示帶有閃電存儲器和掩模型ROM的微計(jì)算機(jī)的一個實(shí)施例的框圖。
圖中所示的微計(jì)算機(jī)MCU中，圖1的閃電存儲器FMRY的一部分由掩模型只讀存儲器ROM代替。該掩模型只讀存儲器ROM存儲3不需被重新編程的數(shù)據(jù)和程序。圖2的閃電存儲器FMRY具有多個小的存儲模塊SMB，每個模塊可在一次操作中被擦除。其他方面的配置類似于圖1的實(shí)施例。
圖3表示供電電路EPS的一個實(shí)施例。
本實(shí)施例中，半導(dǎo)體芯片具有用于接收代表常規(guī)操作電壓的供電電壓Vcc的供電焊點(diǎn)PVC，用于接收編程/擦除電壓Vpp的供電焊點(diǎn)Pvp，以及用于接收電路參考電勢Vss的供電焊點(diǎn)Vss，所有這些電壓都饋送給供電電路EPS。該供電電路EPS具有電平探測電路和VCDF與VPD，它們核查供電電壓Vcc與Vpp是否高于特定的電平，EPS電路還有一增壓電路CPM，該電路把供電供電焊點(diǎn)PVC的電壓升高以產(chǎn)生一編程/擦除電壓。供電電路EPS也裝有電壓選擇切換開關(guān)SWC，該開關(guān)選擇或是由升壓電路CPM所產(chǎn)生的已升高的電壓或是饋送給供電焊點(diǎn)Pvp的供電電壓Vpp，并將其饋送給內(nèi)部閃電存儲的FMRY作為編程/擦除電壓Vppw/e。
本實(shí)施例中，裝有一控制寄存器CREG，該寄存器的位由分別來自電平探測電路VCD與VPD的探測信號所設(shè)定?？刂萍拇嫫鰿REG包括用于編程/擦除電壓Vppw/e的電壓選擇開關(guān)SWC的控制位(簡稱高選擇控制位)。該選擇控制位的設(shè)定使得當(dāng)中央處理單元CPU核實(shí)了控制寄存器CREG中的電平探測位并且電平探測電路VPD確定供電電壓高于特定電平時則引起電壓選擇開關(guān)SWC向閃電存儲IMRY提供供電電壓Vpp作為編程/擦除電壓Vppw/e。當(dāng)電平探測電路VPD判定供電電壓Vpp不高于特定電平時，則選擇控制位的設(shè)定引起電壓選擇開關(guān)SWC將被升壓電路CPW升高了的電壓饋送給閃電存儲器FMRY。
當(dāng)中央處理器CPU核實(shí)控制寄存器CREG中的電平探測位并發(fā)現(xiàn)不論是作為常規(guī)操作電壓的電源電壓Vcc還是編程/擦除供電電壓Vpp都不高于特定電平時，則既使對于閃電存儲器FMRY的編程方式已定，中央處理器CPU也不會執(zhí)行編程操作。這就防止了可能含有的如下的問題例如當(dāng)具有內(nèi)裝的閃電存儲器的微計(jì)算機(jī)系統(tǒng)中，電池電壓降低到的程度使得內(nèi)部增壓電路CPM不能再提供足夠的電流并在這種情況下正好執(zhí)行寫周期，則會引起寫不成功而毀壞數(shù)據(jù)。例如當(dāng)供電電壓Vpp為12V。供電電壓Vcc為5V，電路參考電壓Vss為OV，則供電電壓Vpp必須大于10V以便被電平探測電路VPD判定為高于特定的電平，并且電源電壓Vcc必須高于4V以便被電平探測電路VCD判定為是高于特定電平的。
在以上實(shí)施例中，當(dāng)編程通過向閃電存儲器FMRY饋送外部電壓Vpp而進(jìn)行時，則編程是在一個頁(字節(jié))單元中進(jìn)行而擦除一次是在兩個或更多模塊中進(jìn)行;并且當(dāng)編程是通過向閃電存儲器FM-RY饋送內(nèi)部增壓而進(jìn)行，則一次編程是進(jìn)行一個字節(jié)，并且一次擦除是一個模塊。當(dāng)通過內(nèi)部增壓電路進(jìn)行閃電存儲器的編程和擦除時，這減小了增壓電路CPM的負(fù)擔(dān)，這又可使得編程和擦除通過具有小電流容量的增壓電路來進(jìn)行，于是把增壓電路和所占區(qū)域減到最小。編程和擦除大小的選擇是根據(jù)控制寄存器CREG中的選擇控制位來進(jìn)行的。
而且，當(dāng)外部編程/擦除供電電壓Vpp高于特定電平時，可通過中央處理器CPU根據(jù)一個程序重寫控制寄存器CREG中的選擇控制位而控制以內(nèi)部增壓電壓來對閃電存儲器FMRY編程和擦除。
圖4、5、6表示用于供電電路EPS的控制方法的另外的實(shí)施例。這些圖中供電電路EPS的配置與圖3相同，即由用于Vcc的電平探測電路VCD，用于Vpp的電平探測電路和VPD，增壓電路CPM以及電壓選擇切換開關(guān)SWC組成。
就圖4、5、6來說，圖4的實(shí)施例裝有專用控制電路CNT，它代替中央處理單元CPU進(jìn)行供電電路EPS的狀態(tài)核實(shí)與控制。在圖5的實(shí)施例中，專用控制電路CNT根據(jù)由外部提供的方式信號MD判定那一電壓即是由增壓電路CPM所產(chǎn)生的升高了的電壓還是提供給供電焊點(diǎn)Pvp的供電電壓Vpp應(yīng)該被選擇并供給閃電存儲器FMRY作為編程/擦除電壓Vppw/e，并且根據(jù)這一判定的結(jié)果形成用于電壓選擇開關(guān)SWC的控制信號。該專用控制電路CNT可裝設(shè)在圖1和2所示的控制電路CONT之中。
如果方式信號MD規(guī)定了編程和擦除按照供電電壓Vcc的增壓電壓進(jìn)行，則供電電壓Vcc的增壓電壓作為編程/擦除電壓Vppw/e提供給內(nèi)部閃電存儲器FMRY，既使當(dāng)供給供電焊點(diǎn)Pvp的供電電壓Vpp高于規(guī)定的電平也是如此。這種判定的結(jié)果反映在控制寄存器CREG。
圖6的實(shí)施例具有圖5的專用控制電路CNT的功能，但這里是由中央處理單元CPU執(zhí)行的。
雖然上述實(shí)施例都裝有用于Vcc的電平探測電路VCD和用于Vpp的電平探測電路VPD，但是在一個不使用電池的系統(tǒng)里可以省去用于Vcc的電平探測電路VCD并只裝有用于供電電路EPS中的Vpp的電平探測電路VPD，因?yàn)楣╇婋妷篤cc一般是穩(wěn)定的。
圖7表示了供電電路EPS的詳細(xì)電路配置的一例。圖7中，標(biāo)有與圖3到圖6中的標(biāo)號相同的電路表示了同一電路。
用于Vpp的電平探測電路VPD包含在連接到供電焊點(diǎn)Pvp的供電線與接地點(diǎn)之間由兩個P-通道MOS晶體管Q1，Q2與一個N-通道MOS晶體管Q3串連;以及一個MAND(與非)門G1攜帶取由電壓分壓電路產(chǎn)生的在結(jié)點(diǎn)n1處的電勢作為輸入，以及一個反相器G2。
MOS晶體管Q1是二極管連接(diode-connected)，這樣說意思是柵和漏極端子是短路的。MOS晶體管Q2與Q3具有加有供電電壓Vcc的門端子，并且MOS晶體管Q3總是保持導(dǎo)通的。NAND門G1的另一輸入端加有由反相器G3反相的備用信號，該信號是由半導(dǎo)體芯片CHP之外供給的以控制操作狀態(tài)。
在本實(shí)施例的用于Vpp的電平探測電路VPD中，當(dāng)供電焊點(diǎn)Pvp的電壓Vpp低時，則MOS晶體管Q1，Q2的阻抗成為高的而使結(jié)點(diǎn)n1接近地線電勢(OV)。因而結(jié)點(diǎn)n1的電勢低于(NAND門G1的邏輯閾值(約2.5V)，保持探測信號φPP在低電平。
由于所提供的低電平備用信號STBY，當(dāng)供電焊點(diǎn)Pvp的電壓Vpp逐漸升高時，MOS晶體管Q1，Q2的阻抗逐漸變小。如果MOS晶體管Q1、Q2的閾值取為Vth，當(dāng)編程/擦除電壓Vpp超過(Vcc+2Vth)時，一穿透電流開始流經(jīng)MOS晶體管Q1-Q3中，從而增加了結(jié)點(diǎn)n1的電勢。當(dāng)電壓進(jìn)而增壓10-11V時，結(jié)點(diǎn)n1的電勢超過NAND門G1的邏輯閾值，改變探測信號PP到更高電平，這指示提供給供電焊點(diǎn)Pvp的編程/擦除電壓高于特定電平。
應(yīng)用NAND門G1并由備用信號STBY控制的原因是為了當(dāng)結(jié)點(diǎn)n1的電勢接近NAND門G1的邏輯閾值時防止穿透電流流線NAND門G1。
用于Vcc電平探測電路VCD包括連接到供電焊點(diǎn)PVC的供電線路由一個P-通道MOS晶體管Q4與兩個N-通道MOS晶體管Q5、Q6串連所組成的分壓電路，以及一個NOR(或非)門G4，該門降低了由分壓電路產(chǎn)生結(jié)點(diǎn)n2的電勢。MOS晶體管Q5、Q6是二極管連接(diode-connected)并有相當(dāng)大的尺寸。MOS晶體管Q4門端加有接地電勢，從而總是被保持導(dǎo)通狀態(tài)。NOR門G4的另一輸入端加有備用信號STBY。
由于本實(shí)施例的用于Vcc的電平探測電路VCD由相對大尺寸的連接的MOS晶體管Q5、Q6組成，于是如果電壓Vcc高于2Vth，則結(jié)點(diǎn)n2的電勢逐漸增加直到達(dá)到大約2Vth飽和。NOR門G4的閾電壓是Vcc一相關(guān)的并與Vcc成正比地增加。
因而，由于加有低電平的備用信號STBY，當(dāng)供電電壓Vcc變高而使得NOR門G4閾電壓超過節(jié)點(diǎn)n2的電勢(2Vth)時，探測信號φcc升高，這表明供電電壓Vcc是高于特定電平的。
以上探測信號φpp與φcc的狀態(tài)反映在控制寄存器CREG上并根據(jù)這些探測信號，電壓選擇開關(guān)SWC的控制信號與增壓電路CPM的操作控制信號φc被形成。
增壓電路CPM在連接到供電焊點(diǎn)Pvc的供電線路(Vcc線)與輸出結(jié)點(diǎn)n3之間，由以下構(gòu)成二極管連接串MOS晶體管Q11-Q1n;被連接于每一MOS晶體管的連接結(jié)點(diǎn)的(n-1)個電容器C1，C2，…Cn-1;連接在輸出結(jié)點(diǎn)n3與接地點(diǎn)之間的鉗位二極管Dc;以及振蕩電路OSC。在該增壓電路CPM中，振蕩電路OSC產(chǎn)生一互補(bǔ)時鐘φ，/φ，這互補(bǔ)時鐘通過電容器交互地將每一其他的MOS晶體管Q11-Q1h接通和關(guān)斷，從而推動充電向輸出端一邊的電容器而增加Vcc電壓。振蕩電路OSC例如由環(huán)形振子構(gòu)成該振蕩器啟動和停止由操作控制信號φc進(jìn)行。
電壓選擇開關(guān)SWC包括連接在供電焊點(diǎn)Pvc與結(jié)點(diǎn)n3之間的MOS晶體管Q21;電平移位電路和LS1，該電路對操作控制信號φc作電平移動并將其提供給MOS晶體管Q21的門;串連在結(jié)點(diǎn)n3與電路輸出結(jié)點(diǎn)n4之間的兩個P-通道MOS晶體管Q22，Q23;對開關(guān)控制信號φp作電平移位并將其提供給MOS晶體管Q22，Q23的電平移位電路和LS2，LS3;串連在供電焊點(diǎn)Pvp與輸出結(jié)點(diǎn)n4之間的兩個P-通道MOS晶體管Q4，Q25;以及對開關(guān)控制信號φp進(jìn)行電平移位并將其供給MOS晶體管Q25的門的電平移位電路和LS4。
MOS晶體管Q22，Q23具有分別與結(jié)點(diǎn)n3邊與n4邊連接的阱，且MOS晶體管Q24，Q25分別具有與結(jié)點(diǎn)n4邊與Vpp線邊連接的阱。兩個MOS晶體管被串連以便對阱電勢進(jìn)行微分的原因是在于，既使因MOS晶體管Q22，Q23導(dǎo)通，Vpp降低到增壓電壓之下，電流也不會流過電平移位電路LS4，并且既使當(dāng)Vpp由于MOS晶體管Q24，Q25導(dǎo)通而變得高于加壓電壓，電流也不會流入電平移位電路LS1，LS2。溉在每個結(jié)點(diǎn)之間只有一個MOS晶體管時并且當(dāng)電勢關(guān)系相反時，例如，電流將通過阱流入電平移位電路。
電平移位電路LS1-LS4每一個由一個觸發(fā)電路，該電路使用加壓電壓或外部編程/擦除電壓Vpp作為其供電電壓，以及一個反向器構(gòu)成，該反向器使得由觸發(fā)電路的輸出整形。LS1鎖存操作控制信號c并對其電平移位，又LS2-LS4鎖存開關(guān)控制信號p并將其電平移位。電平移位電路LS3兼作為用于MOS晶體管Q23的門控制電壓產(chǎn)生電路與作為用于MOS晶體管Q24的門控制電壓產(chǎn)生電路。
在電平位移電路LS1-LS4之中，LS1與LS2應(yīng)用了結(jié)點(diǎn)n3處的電勢(Vcc或其增壓電壓作為其供電電源電壓，LS3應(yīng)用輸出電壓Vppw/e并且LS4應(yīng)用外部編程/擦除電壓Vpp。這樣，不論供電電壓電平如何都能可靠地通斷MOS晶體管Q21-Q24。
圖8示出根據(jù)探測信號φpp與φcc形成控制信號φc，φp的電路一例。圖中，φpc是表示提供給控制寄存器的電壓轉(zhuǎn)換標(biāo)志的信號。該標(biāo)志由中央處理單元CPU參照探測信號φpp與φcc(φpp，φcc與MD，當(dāng)存在方式信號MD)來設(shè)定。
當(dāng)操作控制信號φc示時，振蕩電路OSC被激活，且MOS晶體管Q21關(guān)斷。當(dāng)φc低時，振蕩電路OSC停振，且MOS晶體管Q21導(dǎo)通。當(dāng)φc低而MOS晶體管導(dǎo)通而供給結(jié)點(diǎn)n3電壓Vcc的原因在于防止結(jié)點(diǎn)n3成為浮動，而這可能會由于振蕩電路OSC停止而引發(fā)。
當(dāng)電壓開關(guān)控制信號φp高時，MOS晶體管Q24與Q25導(dǎo)通且Q22與Q23關(guān)斷而將Vpp作為編程/擦除電壓Vppw/e而輸出。當(dāng)開關(guān)控制信號φp低時，MOS晶體管Q22，Q23導(dǎo)通而Q24與Q25判斷，將增壓電壓作為編程/擦除電壓Vppw/e輸出?？刂菩盘枽誧與φp是不能同時保持為高電平。
表1示出供電電壓Vpp，Vcc(探測信號φpp，φcc)，控制信號φpc，控制信號φc，φp與編程/擦除電壓Vppw/e之間的關(guān)系。
表1Vpp( pp) H H L LVcc( cc) H L H L pc H/L H L - p H/L H L L c H/L L H L讀/寫可行或不可行 可行 可行 可行 不可行Vppw/e Vpp/增壓Vcc Vpp 增壓Vcc -其次，參見圖9與圖10，將對編程與擦除閃電存儲器的工作原理加以說明。
存儲單元簡圖示于圖9，它由兩層結(jié)構(gòu)的絕緣柵場效應(yīng)晶體管構(gòu)成。
圖中標(biāo)號1是P-型硅基片，14是在硅基片1中形成的P-型半導(dǎo)體區(qū)域;13是N-型半導(dǎo)體區(qū)域;15是低濃度N-型半導(dǎo)體區(qū)域，標(biāo)號8是P-型硅基片1上帶有被置入的氧化物薄膜7(約10nm厚)作為隧道絕緣膜所形成的浮柵;且11是帶有置入的氧化物膜9在浮柵8上形成的控制柵。源極由13與15形成，漏極由13，14形成。存儲在這個存儲單元中的信息作為閾電壓的變化保持在該晶體管中。
以下除非特別注明，存儲信息的存儲單元(以下是指一存儲晶體管)中的晶體管都是N-溝道型的。
編程信息進(jìn)入存儲單元的操作是通過向控制柵11有漏極13施加諸如12V的高電壓以便向浮柵8從漏極側(cè)通過雪崩注射而注入電子(熱電子)來實(shí)現(xiàn)的。如圖10所示，作為這種編程的結(jié)果，從控制柵11所見到的存儲昌體管的閾電壓成為高于不進(jìn)行編程時存儲晶體管被擦除狀態(tài)下的閾電壓。
另一方面，擦除操作是通過向源極施加高電壓，從浮柵8向源極通過隧道效應(yīng)拉出電子而完成的。如圖10所示，以控制柵11所見的存儲晶體管的閾電壓由于擦除操作的結(jié)果而降低。
圖10中存儲晶體管的閾電壓在被編程或被擦態(tài)設(shè)置為正電平。即編程態(tài)下的閾電壓相對于從字線到控制柵11給定的字線選擇電平保持高電平，而在擦除態(tài)的閾電壓維持為低電平。由于這兩個閾電壓和字線選擇電平設(shè)定為這樣一種關(guān)系，存儲單元可以不用選擇晶體管而通過單一晶體管形成。
在電擦除被存信息時，集聚在浮柵8中的電子被拉到源極。這樣，在進(jìn)行相對較長時間的擦除操作時就會拉出比編程操作過程中被注入浮柵的電子更多的電子。因而，如果電擦除操作持續(xù)了較長時間而進(jìn)行了這種過擦除，則存儲晶體管的閾電壓就變?yōu)樨?fù)的，從而引起一種不利的情況，其中字線選擇電平被解釋為處于與選擇電平相同的電平，雖然事實(shí)上它是處于非選擇電平。編程也可象在擦除操作中的情形那樣通過應(yīng)用隧道電流而進(jìn)行。
在讀操作情形下，對存儲單元進(jìn)行弱編程，即向漏極13與控制柵11施加的電壓限制在相對的低數(shù)值的防止不希望有的載流子向浮柵8的注入。例如，約為1V的低電壓加到漏極13，且另一約為5V的低電壓加到控制柵11。通過這樣加電壓，則流經(jīng)存儲昌體管的通過電流的大小被探測到以判定存儲單元中所持的信息是“0”還是“1”。
圖11表示應(yīng)用存儲晶體管的存儲單元陣列的基本配置。圖中，四個存儲晶體管(存儲單元)MC1-MC4分別示出，在X和Y方向上矩陣排列的存儲單元中，排在同一行中的存儲晶體管MC1，MC2(MC3，MC4)的控制柵(存儲單元選擇柵)被連接到相應(yīng)的字線WL1(WL2)，以及排在同一列中的存儲昌體管MC1，MC3(MC2，MC4)漏極區(qū)(存儲單元輸入/輸出結(jié)點(diǎn))被連接到對應(yīng)的數(shù)據(jù)線DL1，DL2。存儲晶體管MC1，MC3(MC2，MC4)的源極區(qū)被連接到源極線SL1(SL2)。
圖12表示對于存儲單元上的擦除與編程操作的電壓條件的一例。圖中存儲元件代表存儲單元，而柵代表作為存儲單元選擇柵的控制柵。圖中負(fù)電壓方法的擦除操作涉及加比如-10V的負(fù)電壓到控制柵以形成足夠強(qiáng)的電場以便擦除信息。從圖中所示電壓條件明顯可見，因?yàn)檎妷翰脸椒▋H需要加高電壓到被選定的存儲元件的源極，故不同時對至少是其源極共同被連接的所有存儲單元進(jìn)行擦除。
因而在圖11的配置中，如果源極線SL1，SL2是連接在一起的，則四個存儲單元MC1-MC4可在一次操作中擦除。這種情形下通過改變連接到同一源極線的存儲位的個數(shù)，就可任意設(shè)定存儲模塊的大小。在源極線分割方法中，一個方法是使用數(shù)據(jù)線作為單位(公用源極線在數(shù)據(jù)線方向上延伸)，又一方法是用字線作為單位(公用源極線在字線方向上的延伸)。
在負(fù)壓型擦除操作中，從圖12可知，其控制柵共同連接的那些存儲單元可在一次操作中被擦除。
圖13示例說明了具有不同存儲容量可同時擦除的存儲模塊的閃電存儲器的電路框圖。
圖中所示的閃電存儲器FMRY有8比特?cái)?shù)據(jù)輸入/輸出端子D0-D7，每個端子帶有一個存儲矩陣(memory mat)ARY0-ARY7。每一存儲矩陣ARY0-ARY7有一帶有相對的大存儲容量的存儲模塊LMB和另一帶有相對的小存儲存儲容量的存儲模塊SMB。圖中該存儲矩陣ARY0代表性地被詳細(xì)表示出來。其他存儲矩陣ARY1-ARY7具有類似的配置。
每一存儲矩陣ARY0-ARY7已將存儲單元MC作矩陣式分布，這些存儲單元是由雙層?xùn)沤Y(jié)構(gòu)的絕緣柵場效應(yīng)晶體管形成的。圖中所指定的WL0-WLn為所有存儲矩陣ARY0-ARY7所共用的字線。
排布在同一行中的存儲單元的控制柵連接到相應(yīng)的字線上。存儲矩陣ARY0-ARY7的每一個之中，排布在同一列中的存儲單元MC的漏區(qū)域連接到相應(yīng)的數(shù)據(jù)線DLD線DL7上。構(gòu)成存儲模塊SMB的存儲單元的源區(qū)域共同連接到源極線SL1，而構(gòu)成存儲模塊LMB的存儲單元的源區(qū)域共同連接到源極線SL2。
源極線SL1，SL2被施加來自電壓輸出電路VOUT1，VOUT2的高電壓Vppw/e，該電壓用于擦除。這高電壓Vppw/e從早先提到的供電電路EPS供給。即，電壓Vppw/e或是編程/擦除電壓Vpp，或是由電壓選擇開關(guān)SWC所選擇的增壓電壓Vcc。
電壓輸出電路VOUT1，VOUT2的輸出操作由擦除模塊標(biāo)定寄存器中的比特值B1，B2來選定，該數(shù)據(jù)由中央處理器CPU設(shè)定或清除。例如，當(dāng)擦除模塊標(biāo)定寄存器比特B1設(shè)定為“1”時，則每次只能把存儲矩陣中每一個矩陣的存儲模塊SMB擦除。當(dāng)擦除模塊標(biāo)定寄存器的比物B2設(shè)定為“1”時，則在一次操作中存儲矩陣ARY0-ARY7的每一個中只有存儲模塊LMB可擦除。當(dāng)兩個比物B1、B2都設(shè)定為“1”時，則整個閃電存儲器可在一次操作中擦除。
字線WL0-WLn的選擇是由對行地址信號AX進(jìn)行譯碼的行地址譯碼器XADEC進(jìn)行的，譯信號取自行地址緩沖器XABUFF以及行地址鎖存器XALAT。根據(jù)行地址譯碼器XADEC的選擇信號輸出，字驅(qū)動器WDRV驅(qū)動字線。
在數(shù)據(jù)讀操作中，字驅(qū)動器WDRV運(yùn)行在電壓Vcc(比如為5V)和接地電壓(比如為OV)，該兩電壓都由電壓選擇電路VSEL提供，并驅(qū)動被選擇的字線達(dá)Vcc電壓的選擇電平且保持非選擇字線為諸如接地電勢的非選擇電平。
在數(shù)據(jù)寫或編程操作中，字驅(qū)動器WDRV運(yùn)行在由電壓選擇電路VSEL提供的電壓Vppw/e(比如12V)和接地電勢(OV)上，并驅(qū)動被選擇的字線達(dá)(12V)高壓電平以便編程。在數(shù)據(jù)擦除操作中，字驅(qū)動器WDRV的輸出設(shè)定為低電壓電平OV。電壓Vppw/e由供電電路EPS提供。
存儲矩陣ARY0-ARY7的每一個之中，數(shù)據(jù)線DL0-DL7是通過列選擇開關(guān)YS0-YS7連接到公共數(shù)據(jù)線CD的。列選擇開關(guān)YS0-YS7的開關(guān)控制是通過對列地址信號AY譯碼的列地址譯碼器YADEC進(jìn)行的，該信號通過一個列地址緩沖器YABUFF及一個列地址鎖存器YALAT取得的。
列地址譯碼器YADEC的輸出選擇信號平常提供給所有的存儲矩陣ARY0-ARY7。這樣，當(dāng)列地址譯碼器YADEC的輸出選擇信號之一設(shè)定為選擇電平時，在每一存儲矩陣ARY0-ARY7中，一條數(shù)據(jù)線就連接到共用數(shù)據(jù)線CD上。
從存儲單元MC到共用數(shù)據(jù)線CD的數(shù)據(jù)的讀出是通過選擇開關(guān)RS提供給讀出，放大器SAMP，在該放大器在中讀出的數(shù)據(jù)被放大并通過數(shù)據(jù)輸出鎖存器DOLAT從數(shù)據(jù)輸出緩沖器DOBUFF輸出。選擇開關(guān)RS設(shè)定與讀操作同步的選擇電平上。
從外部提供的寫入和編程數(shù)據(jù)通過一數(shù)據(jù)輸入緩沖器DIBUFF被保留在一個數(shù)據(jù)輸入鎖存器DILAT中。當(dāng)保留在該數(shù)據(jù)輸入鎖存器DILAT的數(shù)據(jù)為“0”時，則一個編程電路和WRIT通過一個選擇開關(guān)WS把編程高電壓提供給共用數(shù)據(jù)線CD。
通過由列地址信號AY所選定的數(shù)據(jù)線，編程高電壓被送到其控制柵加有由列地址信號AX所施加的高電壓的存儲單元的漏極上。這就把數(shù)據(jù)寫入到所選定的存儲單元中。選擇開關(guān)WS設(shè)定為與寫操作(編程操作)同步的選擇電平上。編程與擦除定時信號和電壓選擇/控制信號由編程/擦除控制電路WEONT產(chǎn)生。
圖14表示X地址譯碼器與字驅(qū)動器201的一例。圖中示例地表示出對應(yīng)于一條字線的配置。X地址信號由預(yù)譯碼器2010譯碼，其輸出進(jìn)而由譯碼單元2011譯碼。根據(jù)譯碼單元2011的輸出，驅(qū)動單元2012選擇并驅(qū)動一條字線。預(yù)譯碼器2010與譯碼單元由供電電壓Vcc(例如5V)操作。驅(qū)動單元2012是一由高電壓驅(qū)動的系統(tǒng)，該系統(tǒng)由諸如Vppw/e電壓這樣的高電壓驅(qū)動。2013所示是一耐高電壓的N-溝道MOS晶體管，用于隔離5V系統(tǒng)與高電壓系統(tǒng)。
在編程過程中，電壓Vppw/e提供給驅(qū)動單元2012，該單元將字線設(shè)定為選擇電平Vppw/e或設(shè)定為OV的非選擇電平。在讀操作中，供電電壓Vcc提供給驅(qū)動單元2012，該單元將字線或設(shè)定為選擇電平Vcc或設(shè)定為OV非選擇電平。Vppw/e與Vcc之間的切換由類似于供電電路EPS中的電壓選擇開關(guān)SWC的電路進(jìn)行。
圖15表示編程電路和WRIT的一例。圖中示例地表示出對應(yīng)于一條數(shù)據(jù)線的配置。這一編程電路和WRIT由限流MOS晶體管Qr與編程MOS晶體管QW組成，QW根據(jù)保留在數(shù)據(jù)輸入鎖定器DI-LAT中的編程數(shù)據(jù)被接通和關(guān)斷。當(dāng)Qr與Qw接通時，編程/擦除高電壓Vppw/e通過選擇開關(guān)WS提供給共用數(shù)據(jù)線CD。
用于擦除操作的源電路雖未示出，但具有與圖14的字線驅(qū)動單元相同的配置。因此，高電壓Vppw/e也加到擦除源電路中。在擦除操作中，電壓Vppm/e提供給根據(jù)擦除模塊標(biāo)定寄存器的比特B1，B2所確定的源極線上。在其他情況下(當(dāng)不給出標(biāo)定或在編程和讀操作中)，該電壓設(shè)定為OV。
以下，參見圖16到19，將對本發(fā)明用于一種閃電存儲器時的供電電路EPS的一個實(shí)施例作出說明，其中編程是利用高電壓而擦除是通過負(fù)電壓進(jìn)行的。
在該閃電存儲器中，進(jìn)行編程操作是應(yīng)用高電壓，而擦除操作是用負(fù)電壓，于是除了12V的編程電壓以外還需要一個比如-10V的擦除電壓。圖16的供電電路EPS具有產(chǎn)生編程電壓的高電壓生成電路CPM1與產(chǎn)生負(fù)的擦除電壓的負(fù)電壓生成電路CPM2。高電壓生成電路CPM1與負(fù)壓生成電路CPM2均由具有圖7中所示那種增壓電路CPM相同的電路配置的充電泵(cherge pump)組成。其中，負(fù)壓生成電路CPM2如圖19所示具有相對于高電壓生成電路CPM1為反相的MOS晶體管Q11-Q1n的源和漏極，并還具有反向指向的鉗位二極管DC。
降了用于Vpp的電平探測電路VCD和用于Vcc的電平探測電路CPD以外，本實(shí)施例的供電電路EPS還具有電壓選擇電路和SWC1，該電路和選擇地將外部提供的編程電壓Vpp或由高電壓生成電路CPM1生成的高電壓象圖3到圖6的供電電路EPS情形那樣作為內(nèi)部編程電壓Vppw提供給閃電存儲器。而且，本實(shí)施例的供電電路EPS裝有電壓選擇電路SWC2，該電路和確定負(fù)壓生成電路CPM2根據(jù)外部提供編程電壓Vpp或常規(guī)操作供電電壓Vcc是否應(yīng)生成一個負(fù)電壓。當(dāng)負(fù)壓生成電路CPM2由編程電壓Vpp操作時，負(fù)壓生成電路CPM的電流供給容量可作得大于該電路由供電電壓Vcc操作時的容量。因而，可在較大的模塊上進(jìn)行擦除操作。
用于電壓選擇電路SWC1與SWC2的切換控制信號可使用普通的信號φp。切換控制信號φp可以象前面圖3到圖6的實(shí)施例中那樣由中央處理單元CPU形成。也可以提供專用于形成這種控制信號的控制電路形成。
編程與擦除電壓之間的切換可由各種方法達(dá)到。其中包括一個方法是象圖17所示那樣僅用供電電壓Vcc來操作高電壓生成電路CPM1與負(fù)電壓生成電路CPM2;還有一個方法是在所有情況下都提供來自升壓電路的內(nèi)部編程電壓Vppw與擦除電壓Vppe并且象圖18所示那樣增壓電路切換操作電壓。
供電電路EPS的配置可根據(jù)閃電存儲器的編程和擦除方法決定。除了上述應(yīng)用高電壓和負(fù)電壓的配置以外，當(dāng)閃電存儲器應(yīng)用兩種高電壓對供電電路EPS可以有兩種增壓電路，其中這兩種電壓被選擇地由電壓選擇電路SWC1與SWC如圖16到18那樣提供。
以下，參見圖20到22說明應(yīng)用負(fù)壓的編程和擦除的工作原理。
圖20中示例性表示出的存儲單元由與圖9的存儲單元類似的兩層?xùn)沤Y(jié)構(gòu)的絕緣柵場效率晶體管組成。為了便于理解，圖20示出相鄰排在列方向上其源極線共同連接的兩個存儲單元(對應(yīng)于圖21中的MC1與MC3)。
圖中與圖9相同的部標(biāo)以相同的數(shù)碼。即1表示P-型硅基片;14是在硅基片1中形成的P-型半導(dǎo)體區(qū)域;15是低濃度N-型半導(dǎo)體區(qū)域;13a是N-型半導(dǎo)體區(qū)域，作為在P-型半導(dǎo)體區(qū)域14中形成的漏區(qū)域;13b是作為在N-型半導(dǎo)體區(qū)域15中形成的源區(qū)域的N-型半導(dǎo)體區(qū)域。標(biāo)號8表示帶有氧化物薄膜7(約為10nm厚)作為置入的隧道絕緣膜在P-型硅基片1上形成的浮柵。標(biāo)號11是在浮柵8上形成的控制柵，帶有置入其間的氧化膜9。
如圖21所示，對存儲單元MC1編程是通過向控制柵11施加(例如12V的)高電壓并向漏極加Vcc(5V)，并且將源極接地電勢使得電流從漏極流向源極從而通過雪崩注入向浮柵8注入電子(熱電子)。通過所進(jìn)行的編程操作，該存儲晶體管從控制柵11來看具有閾電壓保持高于存儲晶體管在擦除狀態(tài)下的閾壓，在擦除狀態(tài)下沒有進(jìn)行編程操作。
未被選擇的存儲單元MC2的漏極(其字線是與第一存儲單元共用的)通過數(shù)據(jù)線DL2被供給接地電勢以阻塞編程。對于其數(shù)據(jù)線與第一存儲單元MC1共用未被選擇的存儲單元MC3，則施以接地電勢通過字線WL2到控制柵11以便阻塞編程。這些操作與僅使用正電壓進(jìn)行編程操作的前一實(shí)施例的編程操作是類似的。
對于如圖22所示的擦除操作，當(dāng)要對存儲單元MC1進(jìn)行擦除時，例如-10V的負(fù)電壓加到控制柵11上，Vcc(5V)正電壓加到源極，并且漏極接地電勢，以便通過隧道效應(yīng)從浮柵8拉出電子送到源極一邊。這種情形下，從圖21亦可看出，由于與第一存儲單元MC1在字線方向上相鄰排布的存儲單元MC2其源極與存儲單元MC1的源極是連在一起的，故它具有與存儲單元MC1相同的電勢。
于是本實(shí)施例中，具有共同連接的字線與源極的一行中的存儲單元在一次操作中可被擦除。即，在僅應(yīng)用正電壓進(jìn)行編程和擦除的上一實(shí)施例中，其源極共同相連的存儲單元在一次操作中可被擦除，這一實(shí)施例可通過字線同時擦除存儲單元。在擦除操作中通過選擇多個字線，可擦除模塊中的存儲單元。只要供電電路EPS可選擇并提供外部編程/擦除電壓Vpp和Vcc增壓電壓之一給閃電存儲器，則當(dāng)應(yīng)用升壓電壓時，擦除操作可按字線進(jìn)行，而當(dāng)應(yīng)用外部電壓Vpp時則可按模塊進(jìn)行。
在按字線擦除操作的情況下，在未被選擇的字線上的存儲單元MC3，MC4，MC5，MC6，…在其控制柵11上通過字線WL2，WL3，WL4，…被施加了接地電勢，以便防止被編程。從其控制柵11來看，這一擦除操作減少了被選存儲晶體管的閾電壓。
以下參照圖23到24，對在編程中象擦除操作中那樣也應(yīng)用了隧道電流的在閃電存儲器上所進(jìn)行的編程和擦除操作進(jìn)行說明。構(gòu)成這些存儲單元的供電電路配置與存儲晶體管結(jié)構(gòu)與前一實(shí)施例相同。本實(shí)施例中，編程和擦除并不意味著象上一實(shí)施例那樣向浮動?xùn)抛麟娮幼⑷牒蛷钠涑槿‰娮?。?-比特存儲單元注入和從其抽取電子的行為稱為一個編程操作;而向多個存件單元的浮柵注入和從其抽取電子的行為稱為一個擦除操作。于是當(dāng)我們觀察電子向存儲單元的浮柵注入或從其抽取的現(xiàn)象時，要注意本實(shí)施例中的編程與擦除與前一實(shí)施例的那些操作是反相的。
如圖23所示，就存儲單元上的編程操作來說，存儲單元MC1被編程是通過向其控制柵11加-10V的負(fù)電壓并向其漏極加Vcc(5V)，并把公共源極接地電勢以便通過隧道效應(yīng)從浮柵8吸取電子到漏極。這一編程操作從控制柵11來看把存儲晶體管的閾電壓減小到低于存儲晶體管在不進(jìn)行編程操作的擦除狀態(tài)下的閾電平。
帶有共同字線的未被選擇的存儲單元MC2通過數(shù)據(jù)線DL2在其漏極加以接地電勢以防止編程。與第一個存儲單元MC1具有共同數(shù)據(jù)線的未被選擇的存儲單元MC3在其控制柵11加以接地電勢以防止編程。這些操作與在進(jìn)行編程和擦除操作中僅用正電壓的前面的實(shí)施例的編程操作是相同的。
如圖24中所示，對于擦除操作，例如要被擦除的是存儲單元MC1，則比如15V的正電壓要加到其控制柵11上，且源極和漏極被接地電勢以便通過隧道效應(yīng)從基片側(cè)向浮柵8注入電子。這種情況下，如果與第一存儲單元MC1鄰接排布在字線方向上的存儲單元MC2的源極與存儲單元MC1共同連接，則第二存儲單元MC2也具有與存儲單元MC1相同的電勢。
因而，本實(shí)施例中，在一次操作中可擦除一字線的存儲單元。在按字線擦除的操作中，在未選擇的字線上的存儲單元MC3，MC4，MC5，MC6，…被防止了編程，這是通過向其控制柵11經(jīng)過字線WL2，WL3，WL4施加了接地電勢而造成的。多字線的選擇可允許按模塊對存儲單元擦除。這種擦除操作從控制柵11來看把存儲晶體管的閾電壓提高到約5V的高于該存儲晶體管在編程態(tài)下的電平。
如果隧道現(xiàn)象用于編程和擦除兩種操作，那么1比特的編程共需幾nA到幾十nA的電流，因而減輕了增壓電路的負(fù)擔(dān)并與前一實(shí)施例的閃電存儲器相比減少了占據(jù)的面積，前一實(shí)施例中通過雪崩現(xiàn)象的電子注入在一比特編程中需要幾百μA的電流。
本實(shí)施例中也可這樣構(gòu)造供電電路EPS使得可選擇外部編程/擦除電壓Vpp和增壓電壓Vcc之一并供給閃電存儲器，以便在應(yīng)用增壓電壓時按字線執(zhí)行擦除操作，并在應(yīng)用外部電壓Vpp時按模塊擦除。
圖25表示了與圖1微計(jì)算機(jī)對應(yīng)的一個微計(jì)算機(jī)的詳細(xì)框圖。圖中所示的微計(jì)算機(jī)MCU作為與圖1相同功能模塊包括有一個中央處理單元CPU，閃電存儲器FMRY，串行通信接口SCI，控制電路CONT，隨機(jī)訪問存儲器RAM以及供電電路EPS。與圖1的計(jì)時器對應(yīng)的是一個16位集成定時脈沖單元IPU和一個監(jiān)視定時器WDTMR。
對應(yīng)于圖1的輸入/輸出電路I/O的是端口OPRT1-PORT12。本實(shí)施例中的其他功能塊包括時間振蕩器CPG，中斷控制器IRCONT。模-數(shù)轉(zhuǎn)換器ADC，和等待狀態(tài)控制器WSCONT。
中央處理單元CPU，閃電存儲器FMRY，隨機(jī)存取存儲器RAM，以及16位集成定時脈沖單元IPU連接到地址總線ABUS，低位數(shù)據(jù)總線LDBUS(例如8位總線)和高位數(shù)據(jù)總線HDBUS(例如8位總線)。串行通信接口SCI，監(jiān)視定時器WDTMR，中斷控制器IRCONT，模數(shù)轉(zhuǎn)換器ADC，等待狀態(tài)控制器WSCONT，和端口PORT1-PORT12連接到地址總線ABUS和高位數(shù)據(jù)總線HDBUS。
圖25中，Vppw/e代表用于對閃電存儲器FMRY編程的高電壓。供電電路EPS或是選擇外部編程/擦除電壓Vpp或是選擇來自增壓電路的增壓電壓并把它作為Vppw/e提供給閃電存儲器FMRY。
標(biāo)號EXTAL與XTAL是供給來自示出的裝在微計(jì)算機(jī)芯片上的振子的時鐘振蕩器CPG的信號。是時鐘振蕩器CPG輸出的同步時鐘信號。
標(biāo)號MD0-D2是提供給控制電路CONT的方式信號以設(shè)定重寫閃電存儲器FMRY的操作方式。符號RES＊。表示復(fù)位信號，STBY＊表示備用信號，這兩個信號都提供給中央處理單元CPU和其他電路模塊。
標(biāo)號NMI是提供給中斷控制器ICONT的不可屏蔽中斷信號。未示出的其他中斷信號通過端口PORT8，PORT9提供給中斷控制器ICONT。
標(biāo)號AS＊是指示輸出列外部電路的地址信號有效性的地址選通信號。標(biāo)號RD＊是通知外部電路正在執(zhí)行讀周期的讀信號。標(biāo)號HWR＊是通知外部電路高8位寫周期正在執(zhí)行的高位字節(jié)寫信號。LWR＊是低位寫信號，該信號通知外部電路，低8位寫周期正在執(zhí)行。這些信號是對于微計(jì)算機(jī)MCU的外電路訪問控制信號。
除了閃電存儲器FMRY直接由外部PROM寫程序被編程這種第二操作方式以外，端口PORI1，PORT2分配給由微計(jì)算機(jī)MCU在訪問外部電路之中所使用的數(shù)據(jù)BD0-BD15輸入/輸出。對于地址信號BA0-BA19的輸出，則指定端口PORT3-PORT5。
當(dāng)微計(jì)算機(jī)MCU設(shè)定為第二操作模式時，端口PORT-PORT5與PORT8分配給控制閃電存儲器FMRY編程的PROM寫程序的連接。即，對于用編程和驗(yàn)證的數(shù)據(jù)ED0-ED7的輸入/輸出，分配以端口PORT2，對于地址信號EA0-EA16的輸入和對于訪問控制信號CE＊(芯片能行信號)。OE＊(輸出能行信號)以WE＊(寫能行信號)，分配以端口PORT3-PORT5與PORT8。
芯片能行信號是用于閃光存儲器FMRY的來自于PROM寫程序的操作選擇信號;輸出能行信號OE＊是用于閃光存儲器FMRY的輸出操作指定信號。寫能行信號WE＊是用于閃電存儲器FMRY編程操作指定信號。
在地址信號EA0-EA16中，一位EA9是指定信號NMI的輸入端用于輸入。這樣指定的這些端口的外部端子和其他諸如高電壓Vpp施加端子這些外部端子通過轉(zhuǎn)換套接字(Conversion Socket)連接到通用PROM寫程序上。外部端子的分配可按以下方式?jīng)Q定使得微計(jì)算機(jī)MCU得以方便地通過轉(zhuǎn)換套接字被連接到PROM寫程序上。指定用于在第二種操作方式下連接PROM寫程序PRW的外部端子賦與了在微計(jì)算機(jī)MCU其他操作方式下的另外的功能。
用于外部編程/擦除電壓Vpp的供給端子可共同諸如復(fù)位信號RES＊的輸入端子等其他端子。這就避免了需要提供專用端子而減少了端子數(shù)目。
圖26表示了裝于圖25的微計(jì)算機(jī)MCU中的閃電存儲器總體框圖。
圖中，標(biāo)號ARY是一個存儲陣列，其中在圖9中說明的由雙層?xùn)沤Y(jié)構(gòu)的絕緣柵場效應(yīng)晶體管形成的存儲單元排列成矩陣。這一存儲陣列ARY象圖13所示的配置那樣具有連接到相應(yīng)的字線的存儲單元的控制柵，連接到相應(yīng)的數(shù)據(jù)線的漏極區(qū)域以及在每一存儲模塊中連接到公用源線的源極區(qū)域。
圖26中，標(biāo)號ALAT是用于地址信號PAB0-PAB15的鎖存電路。在第一種操作模式下中央處理單地CPU對閃光存儲器FMRY重新編程，地址信號PAB0-PAB15對應(yīng)于中央處理單元CPU的輸出地址信號。在第二操作方式下PROM寫程序?qū)﹂W電存儲器FMRY重新編程，地址信號PAB0-PAB15對應(yīng)于PROM寫程序的輸出地址信號EA0-EA15。
標(biāo)號XADEC是行地址譯碼器，它將由地址鎖存ALAT取得的行地址信號譯碼。標(biāo)號WDRV定字驅(qū)動器，它按照從行地址譯碼器XADEC輸出的選擇信號驅(qū)動一條字線。在數(shù)據(jù)讀操作中，字驅(qū)動器WDRV以比如5V的電壓驅(qū)動一條字線，且在數(shù)據(jù)編程操作中以比如12V的高電壓驅(qū)動該字線。在數(shù)據(jù)擦除操作中，字驅(qū)動器WDRV的所有輸出被設(shè)定為比如OV的低壓電平。
列地址譯碼器YADEC對通過地址鎖存器YALAT取得的列地址信號進(jìn)行譯碼。列選擇電路YSEL按照來自列地址譯碼器YADEC的輸出選擇信號選擇一條數(shù)據(jù)線。標(biāo)號SAMP為一讀出放大器，它放大來自由列選擇電路YSEL所選擇的數(shù)據(jù)線的讀信號。標(biāo)號DOLAT是數(shù)據(jù)輸出鎖存器，它保存讀出放大器的輸出。數(shù)據(jù)輸出緩沖器DOBUFF把保存在數(shù)據(jù)輸出鎖存器DOLAT中的數(shù)據(jù)輸出到外部電路上。
圖26中，標(biāo)號PDB0-PDB7代表數(shù)據(jù)的低位8比特(1字節(jié))，而PDB8-PDB15代表數(shù)據(jù)的高位8比特(1字節(jié))。這種情況下的輸出數(shù)據(jù)最大為兩字節(jié)。標(biāo)號DIBUFF是數(shù)據(jù)輸入緩沖器，它接收由外部提供的編程數(shù)據(jù)。
從數(shù)據(jù)輸入緩沖器DIBUFF取得的數(shù)據(jù)保存在數(shù)據(jù)輸入鎖存電路DILAT之中。當(dāng)保存在數(shù)據(jù)輸入鎖存電路DILAT中的數(shù)據(jù)為“0”時，編程電路WRIT向由列選擇電路YSEL所選擇的數(shù)據(jù)線供給編程高電壓。
編程高電壓根據(jù)行地址信號提供給存儲單元的漏極，該存計(jì)單元的控制柵加以高電壓，從而對所選擇的存儲單元編程。標(biāo)號FRASEC為擦除電路，它把擦除高電壓提供給規(guī)定的存儲模塊的源極線以便在一次操作中擦除整個存儲模塊。
控制電路FCONT執(zhí)行在閃電存儲器FMRY上的數(shù)據(jù)讀操作的定時控制以及用于編程和擦除的各種定時及電壓的選擇/控制。該控制電路FCONT具有控制寄存器CREG。
圖27表示控制寄存器CREG的一例。
控制寄存器CREG由一個8位編程/擦除控制寄存器PEREG和8位擦除模塊標(biāo)定寄存器MBREG1與MBREG2組成。
在該編程/擦除控制寄存器PEREG中，由標(biāo)號Vpp表示的是高電壓施加標(biāo)志。當(dāng)探測到加到供電焊點(diǎn)Pvp用于對閃電存儲器進(jìn)行編程和擦除的編程/擦除高電壓Vpp變得高于規(guī)定的電平時，該標(biāo)志被設(shè)定為“1”。Vcc位是操作電壓施加標(biāo)志，當(dāng)探測到加到供電焊點(diǎn)Pvp用于常規(guī)操作的電源電壓變得高于規(guī)定電平時，該標(biāo)志設(shè)定為“1”。所規(guī)定的電平是指這樣的最小電壓，使得在這樣的電壓下Vcc可被增壓到生成編程/擦除電壓Vppw/e。
Vpp/Vcc位被用來規(guī)定以下那個電壓應(yīng)被用作編程/擦除電壓Vppw/e，從外部提供的用于編程和擦除閃光存儲器FMRY的高電壓Vpp還是Vcc-增壓電壓。根據(jù)Vpp/Vcc位的內(nèi)容，形成圖8中的控制信號φPC。
進(jìn)而，圖7中，E位是標(biāo)明擦除操作的，而EV位是標(biāo)明擦除驗(yàn)證操作的。P位標(biāo)明編程操作，PV位標(biāo)明編程中的驗(yàn)證操作，以及PB位標(biāo)明被編程或擦降的閃電存儲器的大小。這一PB位用外部電壓Vpp作為編程/擦除電壓Vppw/e并被設(shè)定為“1”以便執(zhí)行一次操作對一頁的編程和一次操作中對兩個或更多的模塊的擦除。當(dāng)PB位設(shè)定為“0”時，每次對一字節(jié)編程，每次對一模塊擦除。既使當(dāng)Vpp位設(shè)定為“1”時PB位也可設(shè)定為“0”。這允許每次對一字節(jié)編程和每次對執(zhí)行對一模塊的擦除，既使是用于編程和擦除的電壓是外部提供的Vpp。
擦除模塊標(biāo)定寄存器MBREG1與MBREG2標(biāo)定了在七個分開的大模塊中的八個分開的小模塊中那些個存儲模塊要被擦除。它們的第0位到第7位是存儲模塊標(biāo)定位。位“1”代表相應(yīng)的模塊被選擇，而位“0”表示相應(yīng)的模塊未被選擇。例如，當(dāng)擦除模塊標(biāo)定寄存器MBREG2的第七位為“1”時，這表示小存儲模塊SMB7被規(guī)定要進(jìn)行擦除。
控制寄存器CREG可被從外部讀和寫。控制電路FCONT參照控制寄存器CREG中的設(shè)定內(nèi)容并根據(jù)該設(shè)定執(zhí)行擦除/編程控制?？赏ㄟ^改變控制寄存器CREG的內(nèi)容而控制擦除/編程操作。
回到圖26，向控制電路FCONT提供了控制信號FLM，LMS-FLN，MS-MISN，M2RDN，M2WRN，MRDN，MWEN，IOWORDN與RST，并向其提供高位1-字節(jié)數(shù)據(jù)PDB8-PDB15和地址信號PAB0-PAB15的規(guī)定位。
控制信號FLM是規(guī)定閃電存儲器FMRY的操作方式的信號。當(dāng)這信號為“0”時，控制信號FLM規(guī)定了第一操作方式，又當(dāng)它為“1”時它規(guī)定了第二操作方式。這一信號FLM是基于方式信號MD0-MD2形成的。
控制信號MS-FLN是用于閃電存儲器FMRY的選擇信號?！?”代表選擇而“1”代表不選擇。在第一操作模式下，中央處理器輸出控制信號MS-FLN，這信號在第二操作模式下對應(yīng)于從PRON寫程序PRW提供的芯片能行信號。
控制信號MS-MISN是用于控制寄存器CREG的選擇信號。選擇編程/擦除控制寄存器PEREG還是選擇擦除模塊標(biāo)定寄存器MBREG1和MBREG2是參照地址信號PAB0-PAB15標(biāo)定的位而確定的。在第一操作模式下，中央處理單元CPU輸出其控制信號MS-MISN。第二操作模式下，從PROM寫程序PRW輸出的最重要的地址位EA16被當(dāng)作控制信號MS-MISN。
標(biāo)號M2RDN是存儲讀出選能信號，M2WRN是存儲寫入選通信號，MRDN是對于控制寄存器CREG的讀出信號，MWRN是對于控制寄存器CREG的寫入信號。在第一操作方式下，中央處理單元CPU產(chǎn)生這些控制信號。在第二操作模式下，由PROM寫程序PRW所提供的寫能行信號WE＊被取作控制信號M2WRN，MWRN，以及來自PROM寫程序PRW的輸出能行信號OE＊當(dāng)作信號M2RDN，MRDN。存儲寫入選通信號M2WRN當(dāng)作用于將待寫入存儲單元的數(shù)據(jù)寫入數(shù)據(jù)輸入鎖存電路DILAT的選通信號。向存儲單元實(shí)際的寫入是通過在控制寄存器CREG中設(shè)定P位而啟動的。
標(biāo)號IOWORDN是對于閃電存儲器FMRY的8位讀出訪問與16位讀出訪問之間的切換信號。在第二操作模式下，控制信號IOWORDN固定在標(biāo)明8位讀出訪問的邏輯值上。
標(biāo)號RST是復(fù)位閃電存儲器FMRY的信號。當(dāng)閃電存儲器FMRY被這RST信號復(fù)位或編程/擦除控制寄存器PEREG中的VPP標(biāo)志被顯為“0”時，在編程/擦除控制寄存器PEREG中的方式設(shè)定位EV，PV，E，P被清零。
圖28表示閃電存儲器FMRY上的存儲讀操作的時序圖。
圖中信號CK1M，CK2M是非重疊兩相時鐘信號并認(rèn)作為操作參照時鐘信號。標(biāo)號ECYC是一周期時間，它與RAM訪問時間幾乎相同。控制寄存器CREG的讀操作也以類似的時序執(zhí)行。
圖29表示閃電存儲器FMRY的存儲寫操作的時序圖一例。在由圖中所示寫選通信M2WRN所規(guī)定的存儲寫操作中，實(shí)際的向上述存儲單元中的寫操作并未執(zhí)行，但輸入的地址信號PAB0-PAB15保持在地址鎖存電路ALAT中，且輸入數(shù)據(jù)PB8-PB15保持在數(shù)據(jù)輸入鎖存器DILAT中，而完成了寫周期?？刂萍拇嫫鰿REG上的寫操作也在類似的時序上進(jìn)行，但這種情況下實(shí)際的數(shù)據(jù)向控制寄存器CREG的寫入被執(zhí)行了。
圖30表示對于Vpp方式的操作時序的一例，其中編程表一次操作中應(yīng)用外部電壓Vpp對一頁進(jìn)行。
輸入地址信號PAB0-PAB15響應(yīng)寫入選通信號M2WRN由地址鎖存電路ALAT鎖存。地址信號的兩個低位被忽略。數(shù)據(jù)輸入鎖存電路，如圖31所示，具有鎖存電路DILAT10-DILAT4，每一為四字長。數(shù)據(jù)由地址的兩個低位所選定的鎖存電路而被鎖存。當(dāng)四字長數(shù)據(jù)送入鎖存電路DILAT1-DILAT4時，控制寄存器CREG中的P位置“1”而執(zhí)行數(shù)據(jù)向存儲單元的寫入。以下詳述控制過程的一例，其中中央處理單元CPU或PROM寫程序通過控制電路FCONT執(zhí)行閃光存儲器的編程和擦除。向閃光存儲器的信息編程基本上是在擦除狀態(tài)下在存儲單元上執(zhí)行。
閃電存儲器的預(yù)編程由裝在系統(tǒng)上的微計(jì)算機(jī)執(zhí)行的第一方式中，要由中央處理單元CPU執(zhí)行的預(yù)編程控制程序包括一個擦除程序和一個編程(或?qū)懭?程序。該預(yù)編程控制程序可根據(jù)第一操作模式的規(guī)定而執(zhí)行，首先執(zhí)行擦除處理程序，然后自動執(zhí)行編程處理程序。另外也可以分別對于擦除程序和編程程序規(guī)定第一操作方式。由PROM寫程序所進(jìn)行的預(yù)編程控制以第一操作方式中相同的操作過程執(zhí)行。
現(xiàn)在，將詳述編程控制過程與擦除控制過程。
圖32示出編程控制過程一個詳細(xì)的例子。圖中所示過程是在Vcc增壓方式下按照圖29的時序作1字節(jié)數(shù)據(jù)的編程過程，并且該過程對于由中央處理單元CPU以第一操作方式的控制和PROM寫程序以第二操作方式的控制是共同的。在以下的陳述中，讓我們把中央處理單元CPU作為主控制器。
在按字節(jié)數(shù)據(jù)編程的第一步，中央處理單元CPU在其內(nèi)裝計(jì)數(shù)器n中置1(步S1)。然后，根據(jù)圖29所示的存儲器編程操作，中央處理單元CPU把待寫入的數(shù)據(jù)置入圖29的數(shù)據(jù)輸入鎖存電路DILAT之中，并把要寫入數(shù)據(jù)的地址置入地址鎖存電路ALAT之中(步S2)。
然后中央處理單元CPU向控制寄存器CREG發(fā)出寫周期并設(shè)定編程位P(步S3)。根據(jù)第二步的數(shù)據(jù)和地址的設(shè)定，控制電路FCONT把高電壓加到由該地址所規(guī)定的存儲單元的控制柵與漏極，從而寫入數(shù)據(jù)。中央處理單元CPU等待大約10μ秒的時間以便完成在閃電存儲器中的寫處理(步S4)然后對編程位P清零(步S5)。
然后為了驗(yàn)證已編程的狀態(tài)，中央處理單元CPU發(fā)出寫周期到控制寄存器CREG并設(shè)定編程驗(yàn)證位PV(步S6)?？刂齐娐稦CONT對此響應(yīng)把高電壓加到由地址選定的字線上，該地址是在步S2設(shè)定的，這樣就從數(shù)據(jù)已寫入的存儲單元中讀出了數(shù)據(jù)。
驗(yàn)證電壓設(shè)定為7V左右，高于5V的電源電壓是為了保證對于編程電平的足夠余量。中央處理單元CPU驗(yàn)證讀出的數(shù)據(jù)與用于編程的數(shù)據(jù)之間的一致性(步S7)。中央處理單元CPU在通過驗(yàn)證操作確認(rèn)了一致性時就將編程驗(yàn)證位PV清零，從而完成了一字節(jié)數(shù)據(jù)的編程。
另一方面，當(dāng)中央處理單元CPU通過步S7的驗(yàn)證操作識別出不一致性時，則它將編程驗(yàn)證位PV在第S9步清零，然后驗(yàn)證計(jì)數(shù)器n的數(shù)值是否已達(dá)到編程檢索的高位極限數(shù)N(步S10)。如果發(fā)現(xiàn)編程檢索的高位極限數(shù)N已達(dá)到，則中央處理器判定該編程已失敗并結(jié)束該處理。當(dāng)編程檢索的高位極限數(shù)N未達(dá)到時，中央處理器將計(jì)數(shù)器n的數(shù)值加1(步S11)并從步S3重復(fù)處理過程。
圖33示出了逐頁執(zhí)行的編程控制過程詳細(xì)一例。圖中所示的過程對于在第一操作方式下由中央處理單元CPU的控制和第二操作方式下由PROM寫操作程序的控制是同樣的。在以下，中央處理單元CPU作為主控制器。
在按頁進(jìn)行數(shù)據(jù)編程第一步，中央處理器CPU校驗(yàn)控制寄存器CREG中的Vpp位與Vpp/Vcc位看是否均為“1”(步S41)。如果Vpp位與Vpp/Vcc位均為“1”，則中央處理器CPU在PB位置“1”，且在內(nèi)裝的計(jì)數(shù)器n中置“1”(步S42，S43)。
然后，中央處理單元CPU把待寫的數(shù)據(jù)(四字節(jié))及其地址提供給閃電存儲器FMRY(步S44)。這時，在存儲器一側(cè)所提供的數(shù)據(jù)和地址是被鎖存的。然后，中央處理單元CPU向控制寄存器CREG發(fā)出寫周期并把控制寄存器CREG的P位置“1”以便設(shè)定操作方式為編程方式(步S45)。經(jīng)10微秒之后，它將P位清“0”(步S46，S47)。然后中央處理單元將PV位設(shè)定為“1”把操作方式改變?yōu)榫幊舔?yàn)證方式，然后等待5微秒時間(步S48，S49)。
然后，為了校驗(yàn)已編程的狀態(tài)，中央處理單元CPU讀出已寫入閃電存儲器FMRY的四字節(jié)數(shù)據(jù)并比較它與編程數(shù)據(jù)是否一致(步S50)。如果這些數(shù)據(jù)一致，則中央處理單元將PV位清“0”而結(jié)束編程處理(步S51)。另一方面當(dāng)數(shù)據(jù)不一致時，中央處理單元CPU在步S52將PV位清“0”并校驗(yàn)內(nèi)裝計(jì)數(shù)器n以判字規(guī)定的編程檢索的高位極限數(shù)N(如20次)是否已超過(步S53)。如果n沒有達(dá)到N，則中央處理單元CPU在返回步S45而重復(fù)以上過程之前將n加上“1”(步S54)。然后，當(dāng)內(nèi)裝計(jì)數(shù)器n達(dá)到高位極限數(shù)N時，中央處理單元CPU判定該編程過程已然失敗而結(jié)束該處理。
圖34示出擦除控制過程的詳細(xì)一例。圖中所示過程對于第一操作方式下由中央處理單元CPU的控制以及在第二操作方式下由PROM寫程序的控制是共同的。以下，中央處理單元CPU作為主控制器。
在執(zhí)行擦除操作時，中央處理單元CPU在內(nèi)裝計(jì)數(shù)器n中設(shè)定“1”(步S21)。然后，中央處理單元CPU在待擦除區(qū)域的存儲單元上進(jìn)行預(yù)寫操作(步S222)。即，它把數(shù)據(jù)“0”寫入在已指定的地址處待擦除的存儲單元。這一預(yù)寫控制過程可應(yīng)用參照圖32所述的編程控制過程。該預(yù)寫操作是為了使得所有位在擦除以前其浮柵中的電荷量一致，從而使得擦除狀態(tài)在各位中是一致的。
然后，中央處理器CPU向控制寄存器CREG發(fā)出寫周期并指定在一次操作中要被擦除的存儲模塊(步S23)。而它在擦除模塊指定寄存器MBREG1與MBREG2中指定要被擦除的存儲模塊的數(shù)目。在指定了被擦除的存儲模塊數(shù)之后，中央處理單元CPU向控制寄存器CREG發(fā)出寫循環(huán)并設(shè)定一擦降位E(步S24)。
然后，控制電路FCONT向在步S23指定的存儲模塊的源極線施加一高電壓而在一次操作中擦除該存儲模塊。中央處理器等待10msec(毫秒)。此時間總是在閃電存儲器側(cè)用于模塊擦除的處理時間(步S25)。10毫秒的持續(xù)時間是這樣設(shè)定的，使得它短于一次操作中要完成的擦除操作所需時間。然后，擦除位E被清零(步S26)。
為了驗(yàn)證擦除狀態(tài)，中央處理單元CPU內(nèi)部設(shè)定被擦除的存儲模塊的起始地址作為被校驗(yàn)的地址(步S27)，然后進(jìn)行校驗(yàn)地址上的偽寫入(步S28)。即它向被校驗(yàn)的地址發(fā)出存儲寫周期。結(jié)果，被校驗(yàn)的存儲器地址保存在地址鎖存電路ALAT中。
然后，中央處理單元CPU向控制寄存器CREG發(fā)出寫周期并設(shè)定擦除校驗(yàn)位EV(步S29)。結(jié)果，控制電路FCONT向由在步S28設(shè)定的地址所選定的字線施加一擦除校驗(yàn)電壓，以便從被擦除的存儲單元讀出數(shù)據(jù)。
擦除校驗(yàn)電壓設(shè)定為大約3.5V。低于5V的電源電壓Vcc，以便保證對于擦除電平有足夠的余度。中央處理單元CPU校驗(yàn)這樣讀出的數(shù)據(jù)是否與擦除狀態(tài)的數(shù)據(jù)一致(步S30)。
在驗(yàn)證了一致性后，中央處理單元CPU將擦除校驗(yàn)位EV清零(步S31)并然后驗(yàn)證這次所應(yīng)用的校驗(yàn)地址是否被擦除存儲模塊的最后地址(步S32)。如果是最后地址，則中央處理單元CPU結(jié)束這一系列的擦除操作。當(dāng)發(fā)現(xiàn)當(dāng)前地址不是最后地址時，中央處理單元CPU將校驗(yàn)地址加“1”(步S33)然后重復(fù)從步S29的處理。
當(dāng)中央處理單元CPU通過在步S30的校驗(yàn)操作探測到不一致性時，它將擦除校驗(yàn)位EV在步S34清零并驗(yàn)證計(jì)數(shù)器n的值是否達(dá)到步進(jìn)擦除操作的上限數(shù)值N(步S35)。如果該驗(yàn)證已發(fā)現(xiàn)步進(jìn)擦除操作的上限數(shù)N已達(dá)到，則中央處理單元CPU制定該處理已失敗，從而結(jié)束該處理。
當(dāng)步進(jìn)擦除操作上限數(shù)N未達(dá)到時，中央處理單元CPU將計(jì)數(shù)器數(shù)值加“1”(步S36)并重復(fù)從步S24的處理。實(shí)際中，為防止存儲單元閾電壓變?yōu)樨?fù)的這種過擦除，該校驗(yàn)在每次擦除操作都被進(jìn)行，這樣步進(jìn)地執(zhí)行擦除操作，每次進(jìn)行的持續(xù)時間為10毫秒。圖35表示了閃電存儲器的存儲矩陣配置方式，其中的存儲單元按字線被分組成多個模塊，并且在一次操作中可被擦除的存儲模塊的存儲容量是不相同的。
圖13中所示實(shí)施例中存儲模塊是由數(shù)據(jù)線定義的，而圖35的實(shí)施例中的模塊是由字線定義的。在圖35的存儲矩陣ARY0-ARY7中，帶有較大存儲量的存儲模塊LMB和帶有較小存儲量的存儲模塊SMB是分別表示出的。
每一存儲矩陣ARY0-ARY7中矩陣式地排布著由雙層?xùn)沤Y(jié)構(gòu)的絕緣柵場效應(yīng)晶體管形成的存儲單元MC。
圖中，WL0-WLn是所有存儲矩陣ARY0-ARY7共用的字線。排在同一行上的存儲單元的控制柵連接到相應(yīng)的字線上。在每一存儲矩陣ARY0-ARY7中，排在同一列上的存儲單元MC的漏極區(qū)域連接到相應(yīng)的DL0-DLm一條數(shù)據(jù)線上。
構(gòu)成小存儲模塊的存儲單元MC的源極區(qū)域共同連接到在字線方向上延伸的一條源極線SLWi上，而構(gòu)成大存儲模塊的存儲單元MC的源極區(qū)域共同連接到在字線方向上延伸的源極線SLW1上。
如同在圖13的實(shí)施例中那樣，在擦除操作在數(shù)個模塊中進(jìn)行的模塊擦除過程中，要被擦除的存儲模塊是由擦除模塊標(biāo)志之一寄存器標(biāo)定的，且擦除高電壓Vpp被加到所標(biāo)定的存儲模塊的源極線上。稍后將詳述對于擦除和編程的電壓條件。圖35中，由YSEL標(biāo)出的是Y選擇電路，CD是公用數(shù)據(jù)線，WRIT是編程電路，DILAT是數(shù)據(jù)輸入鎖存器SAMP是讀出放大器，DOLAT是數(shù)據(jù)輸出鎖存器，DIBUFF是數(shù)據(jù)輸入緩沖器，DOBUFF是數(shù)據(jù)輸出緩沖器。
存儲矩陣ARY0-ARY7與輸出數(shù)據(jù)之間的關(guān)系與圖13中所示的關(guān)系相同。而輸入/輸出數(shù)據(jù)的一位對應(yīng)于一個存儲矩陣。例如數(shù)據(jù)DO由存儲矩陣ARYO攜帶。一個I/O由一個存儲矩陣形成這樣的配置的采用允許公用數(shù)據(jù)線CD分配給每一存儲矩陣，從而不需要長距離地延伸公用數(shù)據(jù)線CD經(jīng)過所有的存儲矩陣。從而能夠把公用數(shù)據(jù)線CD的寄生電容減到最小，有益于增加訪問速度和減小操作所需的電壓。
如圖35所示，如果諸如LMB，SMB存付模塊由字線定義，則其并行輸入/輸出位數(shù)等于一字節(jié)的整個存儲陣列ARY中最小的存儲模塊的存儲容量等于一條字線的容量。不論并行輸入/輸出位數(shù)為何都是如此。
另一方面，如圖13所示，當(dāng)存儲模塊由數(shù)據(jù)線定義時，在整個存儲陣列中最小的存儲模塊具有對應(yīng)于并行輸入/輸出位數(shù)的八條數(shù)據(jù)線的存儲量(一條數(shù)據(jù)線對于每一存儲矩陣)。于是，如果在數(shù)據(jù)線方向的存儲位數(shù)是八分之一字線方向中的存儲位數(shù)，則最小存儲模塊的存儲量不論存儲模塊是由數(shù)據(jù)線還是由字線所定義都是相同的。
但實(shí)際中，考慮到半導(dǎo)體集成電路制造中的生產(chǎn)效率或存儲單元的尋址效率，數(shù)據(jù)線方向中的存儲位數(shù)通常是字線方向中的存儲位數(shù)的一半。而且，由于裝在微計(jì)算中的閃電存儲器是連接到內(nèi)部數(shù)據(jù)總線的，所以并行的輸入/輸出位數(shù)設(shè)定為等于字節(jié)或字。
因而，以字線定義存儲模塊就能夠顯著地減少最小存儲模塊的存儲容量。被減小的存儲模塊最小的尺寸改進(jìn)了存儲器的可用性，因?yàn)闇p小了的尺寸所獲得的面積可用于數(shù)據(jù)的存儲并且避免了那些對不需要編程的信息被模塊擦除而后又要再進(jìn)行編程這樣的煩瑣的操作。圖36示出當(dāng)閃電存儲順FMRY由通用PROM寫程序重新編程時的框圖。
圖中，MD0，MD1，與MD2表示為方式信號MODE的例子。方式信號MD1-MD3提供給控制電路CONT?？刂齐娐稢ONT中的譯碼器把方式信號MD1-MD3譯碼而判定。是標(biāo)定不需要閃電存儲器RMRY的編程的操作方式還是標(biāo)定第一或第二操作方式。
當(dāng)發(fā)現(xiàn)需標(biāo)定的第二操作方式時，控制電路CONT標(biāo)定一個I/O端口作為與通用PROM寫程序PRW的接口以便使得被裝入的閃電存儲器FMRY可被外部通用PROM寫程序PRW直接訪問。而，由控制電路CONT所規(guī)定的事性包括用來向閃電存儲器進(jìn)出傳輸數(shù)據(jù)的I/O端口PORTdata，將地址信號提供給閃電存儲器FMRY的I/O端口OPRTaddr，以及把各種控制信號提供給閃電存儲器FMRY的I/O端口PORTcont。
而且，按照通用DROM寫程序PRW不與預(yù)編程控制直接相關(guān)的內(nèi)部功能模塊的操作，諸如中央處理單元CPU，隨機(jī)訪問存儲器RAM以及掩模型只讀存儲器MASKROM，實(shí)際上是被限制的。例如，如圖36所示，諸如中央處理單元CPU等的內(nèi)裝功能模塊與閃電存儲器FMRY之間的連接通過位于數(shù)據(jù)總線DBUS及地址總線DBUS上的切換器件SWITCH被斷開。
切換器件SWITCH可被理解為三態(tài)型輸出電路，該電路安裝在從內(nèi)部功能模塊如中央處理器CPU輸出數(shù)據(jù)到數(shù)據(jù)總線DBUS的電路上，而且還安裝在輸出地址到地址總線ABUS的線路上。這些三態(tài)輸出電路響應(yīng)第二操作方式被控制為高輸出阻抗?fàn)顟B(tài)。
在圖36的例子中，按通用PROM寫程序PRM不與重新編程控制直接相關(guān)的內(nèi)部功能模塊，諸如中央處理單元CPU，隨機(jī)存取存儲器RAM和掩模型只讀存儲器MASKROM，被一個備用信號STBY＊(符號＊表示附有＊的信號是低活動率信號)設(shè)定為低功耗方式。
如果在低功耗方式下三態(tài)輸出電路被控制為高輸出阻抗?fàn)顟B(tài)，則按通用PROM寫程序PRW與重新編程控制不直接關(guān)聯(lián)的內(nèi)部功能模塊，諸如CPU，RAM與ROM，可響應(yīng)標(biāo)定第二操作方式的方式信號MD0-MD2而被設(shè)置為低功耗方式以便限制這些功能模塊的實(shí)際操作。
一旦設(shè)定了第二操作方式，微計(jì)算機(jī)MCU的I/O端口PORTdata，PORTaddr，PORTcont就通過轉(zhuǎn)換套接字SOCKET被連接到通用PROM寫程序PRW上。該轉(zhuǎn)換套接字SOCKET一方面具有用于I/O端口PORTdata，PORTaddr，PORTcont的端子安排，另一方面具有用于標(biāo)準(zhǔn)存儲器的端子安排，這些安排帶有內(nèi)部相連接的相同功能端子。在圖36的微計(jì)算機(jī)中，由中央處理單元CPU執(zhí)行的重新編程控制程序是由通用PROM寫程序PRW事先寫入到閃光存儲器FMRY的。
在圖2的微計(jì)算機(jī)MCU中，可將由中央處理單元CPU待執(zhí)行的重新編程控制程序存儲在掩模型只讀存儲器MASKROM中。當(dāng)方式信號MD0-MD2標(biāo)定了第一操作方式并且控制電路CONT識別出這信號，則中央處理單元CPU按照已然寫入在閃電存儲器FMRY中的編程控制程序或者保留在掩模型只讀存儲器MAS-ROM中的重新編程控制程序，將數(shù)據(jù)寫入閃電存儲器FMRY。
圖37示出帶有整個由閃電存儲器構(gòu)成的存儲器的微計(jì)算機(jī)(見圖1)的存儲器映射。圖中，重新編程控制程序以及轉(zhuǎn)移控制程序事先被寫入閃電存儲器的規(guī)定區(qū)域。當(dāng)標(biāo)定第一操作方式時，中央處理單元CPU執(zhí)行轉(zhuǎn)移控制程序?qū)⒅匦戮幊炭刂瞥绦蜣D(zhuǎn)移到隨機(jī)存取存儲器RAM。轉(zhuǎn)移之后，中央處理單元CPU的處理轉(zhuǎn)而執(zhí)行保存在隨機(jī)存取存儲器RAM中的重新編程控制程序，從而反復(fù)執(zhí)行對閃電存儲器FMRY的擦除與編程操作(包括驗(yàn)證操作)。
圖38示出具有閃電存儲器又具有掩模型ROM的微計(jì)算機(jī)(見圖2)存儲器映射。這種情況下，不再需要圖37中所述的轉(zhuǎn)移控制程序。中央處理單元CPU在第一操作模式標(biāo)定之后就順序執(zhí)行保留在掩模型只讀存儲器MASKROM中重新編程控制程序，于是反復(fù)對閃電存儲器FMRY進(jìn)行擦除和編程。由通用PROM寫程序的編程是以Vpp方式執(zhí)行的并被用于在將微計(jì)算機(jī)MCU安裝到板子上或系統(tǒng)上之前寫入初始數(shù)據(jù)或初始程序。這允許把相當(dāng)大量的信息有效地寫入。
由CPU控制的編程在Vcc增壓方式下執(zhí)行并在下列情況下使用。裝有微計(jì)算機(jī)MCU的系統(tǒng)(或已裝備了的系統(tǒng))在運(yùn)行之中而進(jìn)行數(shù)據(jù)調(diào)整，或?qū)τ诎惭b到了系統(tǒng)(即機(jī)械狀態(tài))的微計(jì)算機(jī)MCU在程序故障或系統(tǒng)版本更新過程中必須改變數(shù)據(jù)或程序。這可使得不必將MCU微計(jì)算機(jī)移出系統(tǒng)就可將閃電存儲器FMRY重新編程。圖39示出對閃電存儲器進(jìn)行實(shí)時重新編程的方法的一個例子。閃電存儲器FMRY，即使在存儲模塊的存儲容量上減少為要擦除的一個單元，即也不能縮短擦除操作所需的時間，這是由于其存儲配置的緣故。擦除操作要耗用幾十毫秒到幾秒鐘的時間。因而當(dāng)運(yùn)行裝有微計(jì)算機(jī)MCU的系統(tǒng)時，通過對保留在閃電存儲器FMRY中的控制數(shù)據(jù)進(jìn)行實(shí)時重新編程而進(jìn)行數(shù)據(jù)的調(diào)整則是困難的。為了應(yīng)付這種情況，應(yīng)用內(nèi)部RAM作為存儲器模塊的重新編程的工作區(qū)或數(shù)據(jù)緩沖區(qū)。
以下對此詳述，首先，保留有待調(diào)整數(shù)據(jù)的標(biāo)定了的小存儲模塊SMB的數(shù)據(jù)被轉(zhuǎn)移到隨機(jī)存取存儲器中特定地址。其次，該隨機(jī)存取存儲器RAM的特定地址區(qū)域在該標(biāo)定的小存儲模塊SMB的地址上重疊。這樣的地址分配的變化可如下來實(shí)現(xiàn)使得隨機(jī)存取存儲器RAM的譯碼邏輯響應(yīng)標(biāo)定的控制位或標(biāo)志的設(shè)定而被改變。控制數(shù)據(jù)的調(diào)整是通過應(yīng)用被重疊在標(biāo)定的小存儲模塊SMB的地址上的隨機(jī)存取存儲器來執(zhí)行的。
在調(diào)整完成之后，在隨機(jī)存取存儲器RAM與小存儲模塊SMB之間重疊的地址被復(fù)位而存儲隨機(jī)存取存儲器RAM的定位地址到其原始狀態(tài)。最后，應(yīng)用保存在隨機(jī)存取存儲器RAM中的調(diào)整過的數(shù)據(jù)對閃電存儲器中的小存儲模塊SMB進(jìn)行重新編程。結(jié)果是，在運(yùn)行裝有MCU微計(jì)算機(jī)的系統(tǒng)時，在小存儲模塊SMD中可獲得曾用于對保留在閃電存儲器中的控制數(shù)據(jù)實(shí)時重新編程的相同的數(shù)據(jù)。圖40表示提高閃電存儲器中的部分存儲模塊重編程的效率的方法一例。如在糾正程序中的錯誤或修改該程序的版本時，對駐存在閃電存儲器FMRY中的一標(biāo)定的存儲模塊SMB中的部分信息重編程，涉及將在存儲模塊SMB中的信息傳送給內(nèi)置RAM，存儲模塊SMB的存儲能力小于RAM，修改部分被傳送的信息并用被修改的信息重新編程存儲模塊。
由此，如果該存儲模塊SMB的一個由模塊擦除操作擦除。因?yàn)榇鎯δKSMB中的信息是存儲在RAM中，因而不需要從外部傳送，那些不需要被重編程并且在重編程之前是駐存在閃電存儲器FMRY之中的那些信息。于是，只有要被重新編程的數(shù)據(jù)需要從外部被傳送到RAM，在此RAM中該數(shù)據(jù)可被重新編程，從而省卻了信息的煩瑣的轉(zhuǎn)移，否則這種轉(zhuǎn)移對于存儲模塊的部分的重新編程原本是必需的。圖41表示如無繩電話這樣的移動式的無線電通信設(shè)備的一實(shí)施例的框圖，對于該通信設(shè)備，本發(fā)明的閃光存儲器被有效地被采用。
在本例中的移動式無線通信設(shè)備100組成如下基帶單元101;微計(jì)算機(jī)102;高頻無線單元103;鍵板104;和供電單元105，如電池。該基帶單元101包括由數(shù)字化信號處理器DSP，模-數(shù)轉(zhuǎn)換器ADC和數(shù)-模轉(zhuǎn)換器DAC組成的編碼譯碼器CODEC和一個調(diào)制解調(diào)器MODEM。微計(jì)算機(jī)102有一個控制單元CPU和一個存儲器裝置MRY，控制單元CPU由鍵臺104供給撥號和不同的方式。在圖41中，標(biāo)為ANT的是一天線，SP是一揚(yáng)聲器，并且MIC是一個麥克風(fēng)。
在無繩電話中，由天線ANT接收到無線電信號進(jìn)入到基帶單元101，在糾錯和被譯碼成幀之前，該信號在此處要受到整形和模-數(shù)轉(zhuǎn)換。進(jìn)而，該信號由編碼譯碼器CODEC要受到字-模轉(zhuǎn)換和聲音擴(kuò)展并然后被送到產(chǎn)生聲音的揚(yáng)聲器SP。
進(jìn)入麥克風(fēng)MIC的聲音饋給上述基帶單元101的編碼譯碼器CODEC，在糾錯和匯編成幀之前，它在此處要受到模-數(shù)轉(zhuǎn)換和聲音壓縮。然后它被整形并由數(shù)字式轉(zhuǎn)換成模擬信號，該信號然后從無線ANT被發(fā)送。
在本實(shí)施例中，裝在微計(jì)算機(jī)102中的存儲器裝置MRY使用了本發(fā)明的閃電存儲器。例如，這個存儲器裝置為存儲了用于速撥號的電話號碼和諸如備忘錄的其它信息。作為備忘錄信息的一種形式，聲音信息會被存儲。例如，一個人會將留言存在存儲器中，使得當(dāng)他或她外出不在時，打電話者能聽到留言，或人們通過電話線交談的內(nèi)容會實(shí)時地被存儲下來。當(dāng)電話在不用時，可以同樣方式使用移動式無線電話的存儲器作為磁帶錄音機(jī)。進(jìn)而，可提供給電話這樣一種功能，即傳輸被記錄電話存儲器中的內(nèi)容給一位意向受話人。
象無繩電話這樣的移動式無線通信設(shè)備需要有較小的尺寸和重量。妨礙減小尺寸和重量的因素之一是電源裝置(電池)。如象本實(shí)施例情形這樣通過在無繩電話的控制單元中應(yīng)用本發(fā)明的閃電存儲器，由于存儲數(shù)據(jù)無須電流消耗，就可進(jìn)行非易失的存儲。于是可減小電池的容量?；蛉绻姵厝萘勘３植蛔?，應(yīng)用閃電存儲器可延長電池一次充電的使用壽命。
結(jié)果是，無繩式移動電話系統(tǒng)可在尺寸，重量和功耗上減小，并可以高速讀寫大量的信息，從而改進(jìn)了整個系統(tǒng)的處理能力。而且，本發(fā)明的應(yīng)用提高了耐沖擊力，這本是移動式無線電話的一個弱點(diǎn)，從而改進(jìn)了可靠性。圖42示出應(yīng)用了本發(fā)明的閃電存儲器或帶有內(nèi)置的閃電存儲器的微計(jì)算機(jī)作為控制裝置的汽車系統(tǒng)的略圖。
輸入/輸出控制器I/OCONT控制著空調(diào)器，傳感器和將發(fā)動機(jī)功率傳送給輪胎的傳動裝置TRM，以及同儀表和顯示面板的接口。發(fā)動機(jī)由發(fā)動機(jī)控制器來控制。輸入/輸出控制器I/OCONT根據(jù)來自裝有微計(jì)算機(jī)MPU的信號處理單元的要求而控制閃電存儲器寫入和讀出信息。傳動裝置TRM的輸出信號被送往高度控制器和懸掛控制器以便控制車子的底盤。
使用本發(fā)明的閃電存儲器或裝有這種閃電存儲器的微計(jì)算機(jī)，由于諸如編程數(shù)據(jù)和表示吸入空氣量與發(fā)動機(jī)轉(zhuǎn)數(shù)之間的關(guān)系的列表數(shù)據(jù)等調(diào)整數(shù)據(jù)可應(yīng)用通用PROM寫程序和外部電源(Vpp)在該閃電存儲器或微計(jì)算機(jī)作為存儲裝置或控制器裝入系統(tǒng)之前就寫入該閃電存儲器之中，故寫入可在短時間內(nèi)完成而改進(jìn)了效率。
閃電存儲器或微計(jì)算機(jī)一旦作為存儲裝置或控制器裝入系統(tǒng)，則向該閃電存儲器的寫入可使用來自電池電壓(Vcc)經(jīng)升壓或降壓的電壓進(jìn)行，于是行駛的距離和調(diào)整數(shù)據(jù)可實(shí)時更新。而且，雖然本實(shí)施例使用電壓不穩(wěn)的電池作為電源裝置，但由于本發(fā)明的閃電存儲器或裝有這種存儲器的微計(jì)算機(jī)具有內(nèi)部升壓電路而使編程可穩(wěn)定地進(jìn)行。
由于本實(shí)施例應(yīng)用了帶有本發(fā)明的內(nèi)裝閃電存儲器的微計(jì)算機(jī)作為控制器，于是該微計(jì)算機(jī)的耐沖擊性以及因而系統(tǒng)的可靠性得到改進(jìn)。而且由于利用本發(fā)明可提供大容量的存儲器，因而具有較少部件的控制系統(tǒng)可具有復(fù)雜的處理能力。圖43示出應(yīng)用于本發(fā)明的內(nèi)電存儲器的IC卡的略圖。裝設(shè)在塑料底襯上的是閃電存儲器FMRY，作為微計(jì)算機(jī)的控制裝置之CONT，輸入/輸出電路I/O和本發(fā)明的供電電路EPS。供電電路EPS包括有升壓電路，并且具有用以接收編程/擦除電壓Vpp的供電端子和用以接收常規(guī)的操作電壓Vcc的供電端子，使得Vpp或Vcc一增壓電壓能作為編程/擦除電壓Vppw/e供給閃電存儲器。
本發(fā)明的閃電存儲器和微計(jì)算機(jī)的內(nèi)部連線被連接到塑料底襯上的導(dǎo)線。輸入/輸出電路I/O，閃電存儲器FMRY和控制裝置CONT是電連接到塑料底襯上的導(dǎo)線，使得IC卡能夠通過輸入/輸出電路I/O，從外部系統(tǒng)傳入或傳出信號。因此，IC卡可用作一種系統(tǒng)的信息存儲器。
如果IC卡，象常規(guī)的軟磁盤那樣，在檔次低于工作站的小型的和便攜式計(jì)算機(jī)系統(tǒng)中，作為可替換的輔助的存儲媒體使用，那就不需要轉(zhuǎn)動磁盤這就有利于減少整個系統(tǒng)的尺寸和重量，厚度及功耗。因?yàn)榭梢愿咚俚刈x和寫大量的信息，進(jìn)一步改進(jìn)了整個的處理能力。
對本發(fā)明已通過實(shí)施例作了描述。但應(yīng)注意本發(fā)明并不局限于以上諸實(shí)施例，并在不違反本發(fā)明精神情況下可作出各種改變。
雖然以上的陳述是涉及本發(fā)明用于帶有內(nèi)裝閃電存儲器的微計(jì)算機(jī)這種情形(這是本發(fā)明最初應(yīng)用的一個領(lǐng)域)，但本發(fā)明可廣泛用于一次操作至少對一個存儲模塊擦除或編程的閃電存儲器。例如，上述實(shí)施例中電源電路EPS可象圖44所示那樣裝于閃電存儲器FMRY之中。
本發(fā)明突出的效果和優(yōu)點(diǎn)可簡要?dú)w納如下。
可實(shí)時對數(shù)據(jù)重新編程從而提高了設(shè)備的功能。在手持式設(shè)備中，本發(fā)明使得無須在設(shè)備中裝設(shè)不同電壓的電池，從而減小了設(shè)備的尺寸。因?yàn)榭蛇M(jìn)行最適合于所用系統(tǒng)的編程，故本發(fā)明可提高閃電存儲器的多功能通用性并減少編程和擦除操作所需的時間。
如果閃電存儲器的編程和擦除由應(yīng)用隧道現(xiàn)象而進(jìn)行，則1-位的編程只需幾納安(nA)到幾十納安的電流，于是減輕了升壓電路的負(fù)擔(dān)，從而如裝有供電電路，則其面積可以減小。
權(quán)利要求
1.微計(jì)算機(jī)，包括一個第一供電端子，用于接收電路參考電壓；一個第二供電端子，用于接收具有關(guān)于電路參考電壓的第一電勢差的第一電壓；一個第三供電端子，用于接收具有關(guān)于電路參考電壓的第二電勢差的第二電壓，該第二電勢差大于第一電勢差；一個中央處理器，它接收該電路參考電壓和第一電壓并且響應(yīng)這些電壓而操作；一個閃電存儲器，具有多個存儲單元，其中存儲單元的第一個包括在一個半導(dǎo)體襯底中的一個源區(qū)和一個漏區(qū)，在該源區(qū)和漏區(qū)之上的由置入的第一氧化膜形成的浮柵，以及在浮柵之上的由置入的第一氧化膜形成的控制柵；以及一個供電電路，它包括一個第一電平探測電路，以判定供給第二供電端子的第一電壓是否高于一特定電平；一個第二電平探測電路，以判定供給第三供電端子的第二電壓是否高于一特定電平；一個增壓電路，給第二供電端子供電的第一電壓增壓；以及一個電壓選擇電路，以選擇或是給第三供電端子供電的第二電壓，或是選擇通過增壓電路從第一電壓增壓的電壓，并將已選擇的電壓提供給閃電存儲器。
2.根據(jù)權(quán)利要求1的微計(jì)算機(jī)，其中該供電電路包括一個電壓生成電路，它生成第四電壓，用于閃電存儲器上的擦除操作。
3.根據(jù)權(quán)利要求2的微計(jì)算機(jī)，還包括一個控制電路，它產(chǎn)生一控制信號以控制電壓選擇電路使得當(dāng)?shù)诙娖教綔y電路判定供給第三供電端子的第二電壓高于特定電平時，對閃電存儲器提供第二電壓。
4.根據(jù)權(quán)利要求3的微計(jì)算機(jī)，還包括一個控制寄存器，該寄存器包括一個表示來自第一電平探測電路和第二電平探測電路的探測信號狀態(tài)的位，以及一個標(biāo)定位，標(biāo)定供給第三供電端子的第二電壓，或是標(biāo)定電壓選擇電路應(yīng)選擇電路的增壓電壓，并供給該閃電存儲器。
5.一個閃電存儲器，包括一個第一供電端子，用于接收電路參考電壓;一個第二供電端子，用于接收具有關(guān)于電路參考電壓的第一電勢差的第一電壓;一個第三供電端子，用于接收具有關(guān)于電路參考電壓的第二電勢差的第二電壓，該第二電勢差大于第一電勢差;一組多個存儲單元，其中該存儲單元的每一個包括在一個半導(dǎo)體襯底中的一個源區(qū)和一個漏區(qū)，在該源區(qū)和漏區(qū)之上的由置入的第一氧化膜形成的浮柵，以及在該浮柵之上的由置入的第一氧化膜形成的控制柵;以及一個供電電路，其包括一個第一電平探測電路，以判定供給第二供電端子的第一電壓是否高于特定電平;一個第二電平探測電路，判定供給第三供電端子的第二電壓是否高于特定電平;一個增壓電路，給第二供電端子供電的第一電壓增壓;以及一個電壓選擇電路，以選擇或是給第三供電端子供電的第二電壓，或是通過增壓電路從第一電壓增加的電壓，并將已選擇的電壓提供給閃電存儲器。
6.根據(jù)權(quán)利要求5的閃電存儲器，其中該供電電路包括一個電壓產(chǎn)生電路，其產(chǎn)生第四電壓，用于該閃電存儲器上的擦除操作。
7.根據(jù)權(quán)利要求6的閃電存儲器，還包括一個控制電路，產(chǎn)生一控制信號以控制電壓選擇電路，采用以下方式當(dāng)?shù)诙娖教綔y電路判定供給第三供電端子的第二電壓高于特定電平時，對閃電存儲器提供第二電壓。
全文摘要
裝在單一半導(dǎo)體芯片上的微計(jì)算機(jī)包含一個中央處理單元一個非易失閃電存儲器，該存儲器允許由該中央處理單元通過電擦除和編程操作對待處理的信息進(jìn)行重新編程。該微計(jì)算機(jī)裝有常規(guī)電源電壓端子和編程電源電壓端子并帶有供電電壓電平探測器件和內(nèi)部電壓增壓電路，以便根據(jù)所供給的電壓的電平?jīng)Q定用于該閃電存儲器的重新編程方式并在執(zhí)行對數(shù)據(jù)的擦除和編程中在增壓電壓與外部高電壓之間進(jìn)行選擇。
文檔編號G11C16/16GK1100823SQ9410830
公開日1995年3月29日 申請日期1994年7月13日 優(yōu)先權(quán)日1993年7月13日
發(fā)明者黑田謙一, 松原清 申請人:株式會社日立制作所