專利名稱：減小非易失性存儲單元中的應(yīng)力的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及減小非易失性半導(dǎo)體存儲器中應(yīng)力的方法。
非易失性存儲器件(諸如電可編程序與紫外線可擦只讀存儲器(EPROMs)以及電可擦與可編程序只讀存儲器(EEPROMs))包括存儲單元的芯陣列，而每個存儲單元包括一可變閥值晶體管。改變導(dǎo)通電壓閥值可對這些晶體管進(jìn)行編程。


圖1示出一種按照現(xiàn)有技術(shù)包括存儲單元11的存儲器陣列10的一部分，每個存儲單元本身又包括一對晶體管，第一個晶體管是一個選擇晶體管11a，而第二個晶體管是一個可變閥值晶體管11b。按照現(xiàn)有技術(shù)的一種方案，選擇晶體管11a是N溝道增強(qiáng)型晶體管，而可變閥值晶體管11b是N溝道先天型(native)晶體管?，F(xiàn)在，在現(xiàn)有技術(shù)中還有其他類型的存儲元件11，它們包括了大量的晶體管。
示于圖1的存儲單元11通過如圖所示的位線12、讀出線13、字線19而互連。特別地，把N溝道增強(qiáng)型選擇晶體管11a的漏極連至靠近的位線12。把選擇晶體管11a的柵極以及可變閥值晶體管11b將分別與靠近的字線19和讀出線13相連。
圖2示出現(xiàn)有技術(shù)的非易失性存儲器20的結(jié)構(gòu)，圖中包括了從圖1的存儲單元陣列中選出的一部分。在圖2中，存儲單元11仍然包括一對晶體管，它們分別是選擇晶體管11a和可變閥值晶體管11b。如同前面那樣，由于選擇晶體管和可變閥值晶體管(11a和11b)是N溝道的，把選擇晶體管11a的漏極連至位線12，而把選擇晶體管和可變閥值晶體管(11a和11b)的柵極分別連至字線19和讀出線13。字線19由字線譯碼器22驅(qū)動，該譯碼器22受控制信號PWRUP(加電)控制，已編好程序識別該信號。
此外，在圖2的現(xiàn)有技術(shù)中還示出讀選擇晶體管24，它被連至讀選擇線26。當(dāng)讀操作有效時，接通讀選擇晶體管24，把位線12在電氣上連至數(shù)據(jù)總線27，該總線又連至一讀出放大器(sense ampli-fier)29。位線又通過一程序選擇晶體管32連至位鎖存器30，該程序選擇晶體管的柵極由程序選擇線34來控制。按照現(xiàn)有技術(shù)的一種典型結(jié)構(gòu)，讀選擇晶體管是一N溝道增強(qiáng)型晶體管，而程序選擇晶體管32是一N溝道增強(qiáng)型晶體管。
按照現(xiàn)有技術(shù)，把圖2的字線19連至字線鎖存器32，該鎖存器由字線電壓源44供給一字線偏壓VWL。字線鎖存器42包括字線鎖存晶體管46和48。把字線鎖存晶體管46和48的源極連至字線電壓源44的正電壓端。把字線鎖存晶體管46和48各自的柵極連至另一個晶體管的漏極。換句話說，把字線鎖存晶體管46的柵極連至字線鎖存晶體管48的漏極，而把字線鎖存晶體管48的柵極連至字線鎖存晶體管46的漏極。字線鎖存器42還包括一個N溝道增強(qiáng)型的字線鎖存晶體管50，把該晶體管的柵極連至字線19以及字線鎖存晶體管46的漏極。把字線鎖存晶體管50的漏極連至字線鎖存晶體管46的柵極和字線鎖存晶體管48的漏極。
把現(xiàn)有技術(shù)圖2中的讀出線13進(jìn)一步連至第一和第二參照通路晶體管35和40各自的源極，這兩個晶體管都是N溝道增強(qiáng)型器件。把第一和第二參照通路晶體管35和40的各自的漏極連至第一和第二參考電壓源(36和38)的各自的正端。把第一和第二參照通路晶體管35和40的柵極分別連至字線19以及字線鎖存器42的輸出端。
按照現(xiàn)有技術(shù)，當(dāng)對圖2的電路進(jìn)行讀操作時，把位線12連至讀出放大器29并且對被選擇的位線、讀出線和字線12、13和19加上適當(dāng)?shù)钠珘?，來詢問存儲單?1的導(dǎo)通狀態(tài)。如果存儲單元選擇晶體管11a被接通，而加至讀出線13的偏壓超過了可變閥值晶體管11b的閥值，則將從位線12經(jīng)過存儲單元11而流至地，而讀出放大器29將檢測得一根據(jù)習(xí)慣定義的“低”(電平)狀態(tài)。與此相反，如果加至讀出線13的偏壓沒有超過可變閥值晶體管11b的閥值，就沒有電流流經(jīng)存儲單元11，而讀出放大器29將檢測得一“高”(電平)狀態(tài)。
這樣，特定存儲單元11的低電平或高電平狀態(tài)與可變閥值晶體管11b的低閥值或高閥值相對應(yīng)。不管被選擇的存儲單元11在讀操作中的導(dǎo)通狀態(tài)如何，都對各端(即位線12、讀出線13和字線19)加上特定的偏壓。這些偏壓一方面具有為檢測存儲單元11的導(dǎo)通狀態(tài)提供必需的激勵這一需要的作用，同時這些偏壓也有擾亂可變閥值晶體管11b編程的狀態(tài)這一不需要的作用。令人遺憾的是各個偏壓的這一有害作用會隨時間而增強(qiáng)，即，施加特定偏壓的時間越長，晶體管11b已編程的閾值就越容易被擾亂。這樣，加至存儲單元11的偏壓起著不需要的應(yīng)力電壓的作用。
在編程操作中，加至存儲單元11各端的偏壓要比在讀操作時加的那些偏壓高得多。一方面這些高的偏壓具有改變可編程序存儲單元11的閾值這一需要的作用，另一方面它們也具有在存儲單元11中對于各個晶體管施加應(yīng)力電壓這一不需要的作用，它對于長期可靠性方面將產(chǎn)生負(fù)面影響。
因此，本發(fā)明的一個目的是在半導(dǎo)體存儲器陣列的存儲單元進(jìn)行讀操作和編程操作時減小應(yīng)力電壓，其做法是縮短各偏壓加至存儲單元的時間。
本發(fā)明進(jìn)一步的目的是增加非易失性半導(dǎo)體存儲器陣列芯存儲器的有效工作壽命和可靠性。
在一個非易失性半導(dǎo)體存儲器中的上述目的是這樣來實現(xiàn)的采用多個字線驅(qū)動參考電壓通路器件，用以把一預(yù)定的單個偏壓有選擇地在分布于讀出線選定位置處的多個讀出線位置上加至讀出線，以確保當(dāng)有字線信號加至參考電壓通路器件時就近把偏壓加至讀出線。把讀出線連至讀出線鎖存器以及讀出線接地裝置。按照這種結(jié)構(gòu)，讀偏壓只在確定被選擇存儲器單元的導(dǎo)通狀態(tài)所需的時間內(nèi)才被加上，并且在編程操作時，通常所加的高電平偏壓中之一也被消除了。
讀偏置控制是由施加讀偏壓與地址變更同步來實現(xiàn)的。按照本技術(shù)，隨著從一個芯存儲器單元至另一個芯存儲器單元的地址變更，字線偏置信號只在一段有限的時間內(nèi)加上。再者，只有在字線有效時，才加上讀出線偏壓。藉助于采用字線驅(qū)動參考電壓通路器件，以及把自譯碼鎖存器和讀出線接地器件連至讀出線，可以達(dá)到讀出線偏置與字線偏置的同步，這些字線驅(qū)動參考電壓通路器件與參考偏壓源相連，并且分布在讀出線上。讀出線接地器件由字線鎖存器驅(qū)動。
當(dāng)進(jìn)行讀操作時，與被選擇存儲器單元相應(yīng)的位線通過打開讀選擇晶體管而與讀出放大器相連。相應(yīng)于特殊存儲器單元的字線由字線譯碼器選擇。最后，把讀出線通過一個字線驅(qū)動參考電壓通過晶體管而連至它的參考偏壓。所有共用被選擇字線和讀出線的存儲器單元將在單元的選擇晶體管和可變閾值晶體管的柵極處看到相同的偏壓，而只有當(dāng)被一讀選擇晶體管選擇時才進(jìn)行位線驅(qū)動。在共用一條位線的單元中，只有一個具有被選擇字線的那個單元才在它的可變閾值晶體管上看到一漏極偏壓。而所有共用未被選擇字線的那些單元的選擇晶體管和可變閾值晶體管柵極都被偏置在零伏。通過在地址變更檢測(ATD)后同步地加上偏壓，然后在存儲了讀出結(jié)果后再把偏壓去除，可以減小被選擇單元的應(yīng)力。因為這一方法需要把讀出線偏壓從零切換至VREF，用于把參考偏置電壓連至讀出線的通路晶體管的個數(shù)以及在讀出線上的實際布局要與已確定的切換速度目標(biāo)值相適應(yīng)，其做法是在讀出線的整個長度上分布多個參考電壓通路晶體管。
在進(jìn)行擦除操作時，與被選擇存儲器單元相關(guān)的字線、參考電壓供給以及字線鎖存器電壓供給都被設(shè)置在相同的電位上。然而，讀出線鎖存電壓供給被設(shè)置在很高的電壓電平上。因此，為了完成擦除，在讀出線上的電壓電平很高，而在擦除時把加至被選擇存儲器單元的選擇晶體管的電壓電平設(shè)置在很低的應(yīng)力電壓電平上。此外，加至參考電壓通路晶體管的電壓，不管該晶體管是否被選擇，都要比為進(jìn)行擦除操作而加至讀出線的很高電平的電壓低很多。
圖1示出按照現(xiàn)有技術(shù)的一種非易失性半導(dǎo)體存儲器芯的結(jié)構(gòu)，它包括一些雙晶體管單元。
圖2示出按照現(xiàn)有技術(shù)的一種非易失性半導(dǎo)體存儲器的結(jié)構(gòu)，它包括一個讀出放大器。
圖3示出按照本發(fā)明的一種非易失性半導(dǎo)體存儲器的結(jié)構(gòu)，它包括體現(xiàn)本發(fā)明創(chuàng)造性的由字線驅(qū)動的各個參考電壓通路器件以及體現(xiàn)本發(fā)明創(chuàng)造性的一個讀出線鎖存器以及讀出線接地器件。
圖4是用于鎖存已讀出數(shù)據(jù)的一種電路結(jié)構(gòu)，這種讀出數(shù)據(jù)是與ATD控制的讀出放大器和被選擇字線加電有關(guān)的。
圖5是與本發(fā)明有關(guān)的用于產(chǎn)生去電和控制信號的電路。
圖6是完成圖7所述過程所需的加電、去電以及控制信號的時序圖。
圖7是描述按照本發(fā)明的加電和去電過程細(xì)節(jié)的流程圖。
圖3示出按照本發(fā)明的一種非易失性存儲器的結(jié)構(gòu)。所示的存儲單元11包括一對晶體管，它們分別是選擇晶體管11a和可變閾值晶體管11b。可變閾值晶體管11b的存儲狀態(tài)為“高”(電平)或“低”(電平)。這個存儲狀態(tài)被認(rèn)為是讀操作時被讀出的數(shù)據(jù)或編程操作時被編程的數(shù)據(jù)。
由于選擇晶體管和可變閾值晶體管(11a和11b)是N溝道型的，因此把選擇晶體管11a的漏極(或輸出連接點)連至位線12，而把選擇晶體管和可變閾值晶體管(11a和11b)各自的柵極分別連至字線19和讀出線13。字線19由字線譯碼器22驅(qū)動，譯碼器22受控制信號PWRUP控制，已編好程序來識別該信號。這里，為方便起見，各個晶體管的柵極、源極和漏極分別稱為控制連接點、輸入連接點和輸出連接點。
在圖3中還示出讀選擇晶體管24，把它的柵極連至讀選擇線26。當(dāng)讀操作有效時，接通讀選擇晶體管24，把位線12在電氣上連至數(shù)據(jù)總線27，該總線與讀出放大器29相連。把位線12進(jìn)一步連至位鎖存器30，該鎖存器受程序選擇線34的控制，而該線連至程序選擇晶體管32的柵極。按照現(xiàn)有技術(shù)的一種典型結(jié)構(gòu)，讀選擇晶體管24是N溝道增強(qiáng)型晶體管，而程序選擇晶體管32是N溝道增強(qiáng)型晶體管。
把圖3的字線19連至字線鎖存器42，該鎖存器由字線電壓源44提供字線偏壓VWL。字線鎖存器42包括字線鎖存晶體管46和48。把字線鎖存晶體管46和48的源極都連至字線電壓源44的正電壓端。把字線鎖存晶體管46和48的各自的柵極與另一個晶體管的漏極相連。換句話說，把字線鎖存晶體管46的柵極連至字線鎖存晶體管48的漏極，而把字線鎖存晶體管48的柵極連至字線鎖存晶體管46的漏極。字線鎖存器42還包括一N溝道增強(qiáng)型的字線鎖存晶體管50，把該晶體管的柵極連至字線19以及字線鎖存晶體管46的漏極。把字線鎖存晶體管50的漏極連至接地晶體管70的漏極。
把圖3的讀出線13連至讀出線鎖存器52，該鎖存器由讀出線電壓源54提供讀出線偏壓VSL。讀出線鎖存器52包括讀出線鎖存晶體管56和58。把讀出線鎖存晶體管的源極都連至讀出線電壓源54的正電壓端。把讀出線鎖存晶體管56和58各自的柵極連至另一個晶體管的漏極。換句話說，把讀出線鎖存晶體管56的柵極連至讀出線鎖存晶體管58的漏極，而把讀出線鎖存晶體管58的柵極連至讀出線鎖存晶體管56的漏極。讀出線鎖存器52還包括一個N溝道增強(qiáng)型的讀出線鎖存晶體管60，把該晶體管的柵極連至讀出線13、讀出線鎖存晶體管56的漏極以及接地晶體管70的漏極。
讀出線鎖存晶體管60的漏極與讀出線鎖存晶體管56的柵極相連，當(dāng)進(jìn)行讀操作并加電時，相應(yīng)于存儲單元11的位線12通過使讀選擇晶體管打開而被連至讀出放大器29。字線19由字線譯碼器22選擇。最后，把讀出線13通過一個或數(shù)個諸如65和66的字線驅(qū)動參考電壓通路晶體管而連至參考偏壓62。在讀操作的這一時刻，把讀出線鎖存電壓源54(VSL)設(shè)置為VREF；把字線鎖存電壓源44(VWL)設(shè)置為Vcc。當(dāng)然，把參考偏壓62也設(shè)置為VREF。因此，加至存儲單元11的偏壓如下位線12被讀出放大器29鉗位至相當(dāng)?shù)偷碾妷?。這一相當(dāng)?shù)偷碾妷捍篌w上是虛地或者幅度約為2伏。此外，把字線19設(shè)置為Vcc，按照較佳實施例，Vcc的值最好是5伏。最后，把讀出線13設(shè)置為VREF，該值是用以確定可變閾值晶體管11b的導(dǎo)通狀態(tài)的偏壓。按照較佳的實施例，VREF大約是2伏。再者，字線鎖存器42的輸出為低電平，確保接地晶體管70被關(guān)斷而不導(dǎo)通。
所有共用被選擇字線和讀出線的存儲單元(它們分別是19和13)，將在它們相關(guān)的單元選擇晶體管和可變閾值晶體管的柵極上看到相同的偏壓，但只有一個相關(guān)的讀選擇晶體管被選擇時，它們才被相關(guān)的位線驅(qū)動。在共用一條位線的存儲單元中，只有還具有被選擇字線的存儲單元11將在它的可變閾值晶體管11b上看到漏極偏壓。而把所有共用未被選擇字線的存儲單元的選擇晶體管柵極以及可變閾值晶體管的柵極都偏置在零伏。
藉助于與地址變更檢測(ATD)同步加上偏壓，并在存儲了讀出操作的結(jié)果后去除與去電相隨的偏壓，可以減小被選擇存儲器單元11在讀操作和加電時的應(yīng)力。由于這種方法需要把讀出線偏壓由零切換至VREF，因此要藉助于包括多個分布在讀出線13長度上數(shù)個位置處的通路晶體管65、66，使得把相關(guān)的參考偏壓線63或64連至讀出線13的通路晶體管65和66的個數(shù)和實際布局要與被確定的切換速度目標(biāo)值相適應(yīng)。
在擦除操作中，把與被選擇存儲單元11相關(guān)的字線19、參考偏壓62以及字線鎖存電壓供給44都設(shè)置在同一電平上。然而，把讀出線鎖存電壓源54設(shè)置在很高的電壓電平上。因此，為完成擦除而在讀出線13上的電壓電平很高時，把加至被選擇存儲器單元11的選擇晶體管11a的電壓電平設(shè)置在低得多的應(yīng)力電平上。此外，加至參考通路晶體管65和66的電壓，不管晶體管是否被選擇，都要比為完成擦除操作而加至讀出線13的很高的電平低很多。
圖4示出了本發(fā)明所采用的去電和加電相關(guān)聯(lián)的電路。為了能在讀操作時去除加至存儲單元的偏壓，必須存儲讀出操作的結(jié)果。這可以通過采用主從鎖存器結(jié)構(gòu)來實現(xiàn)。在加電之前和在讀出時，把主鎖存器電路112通過由信號SAL驅(qū)動的晶體管118而連至讀出放大器29。把從鎖存器電路114連至輸入/輸出電路116以接收來自讀出放大器29的信息。用由信號SALD％驅(qū)動的晶體管119把從鎖存器電路與主鎖存器電路112斷開。
在允許的讀出時間間隔終了時，SAL變低，使主鎖存器電路112與讀出放大器29斷開。隨著SAL從高變低，信號SALD％變高，而主鎖存電路中的內(nèi)容被轉(zhuǎn)移至從鎖存電路114以及輸入/輸出電路116。主鎖存電路與從鎖存電路114之間的連接時間越短越好，即SALD％在短時間內(nèi)脈沖式升高。隨著SALD％由高變低，SAL又變高，而主鎖存電路112準(zhǔn)備從讀出放大器接收新的輸入。如果不發(fā)生地址變更，則讀出放大器29便去電。
采取這種結(jié)構(gòu)有可能在主鎖存電路112一旦與讀出放大器29斷開后就立即開始一個新的讀循環(huán)，這樣就把新的循環(huán)疊加在先前的循環(huán)上。換句話說，存儲器可用于“流水線”(pipe line)方式。
圖5是用來產(chǎn)生本發(fā)明所需的去電和控制信號的電路。特別地，圖中示出接收輸入信號ATP的控制電路，該信號加至一包括第一、第二和第三反相器131、132和133的反相器組合(bank)130。ATP信號又被加至NAND(與非)門136。反相器133的輸出也提供給NAND門136作為輸入。這一電路組合的作用是從NAND門136產(chǎn)生一有限寬度的脈沖輸出，其寬度由反相器131、132和133產(chǎn)生的時延確定。如圖6的時序圖將要指明的，輸入信號ATP在發(fā)生地址變更時，將在一特定的時刻產(chǎn)生從高到低的躍變。由反相器133到NAND門136的另一個輸入在該時刻由于ATP在較早時刻的高電平穩(wěn)定狀態(tài)而仍為低電平。NAND門136只有在它的兩個輸入都是高電平時才輸出低電平。因此，當(dāng)ATP為穩(wěn)定狀態(tài)時，NAND門136將為高電平。此外，第三反相器133的輸出的穩(wěn)定狀態(tài)為低電平，當(dāng)ATP(即反相器131的輸入)躍變至高電平時，第三反相器133將使NAND門136的輸出為低電平。
因此起始的ATP躍變到低電平將使NAND門136的輸出保持在高電平，并通過反相器131、132和133開始一躍變波動。
在低電平ATP脈沖的持續(xù)時間內(nèi)允許進(jìn)行適當(dāng)?shù)淖x操作。當(dāng)ATP又變回高電平時，在反相器131輸入端躍變至高電平將由NAND門136輸出一個預(yù)定寬度的低電平脈沖而反映出來。這個脈沖用作RS型鎖存器139(它由NAND門140和142構(gòu)成)的復(fù)位信號，并使輸出信號SAL產(chǎn)生向低電平的躍變。
輸入信號ATP又作為輸入而提供給NAND門150，該NAND門又接收SAL信號經(jīng)過二次反相的輸入(并由于經(jīng)過第一和第二反相器156和157而有延遲)。SAL又與NAND門150的輸出一起成為NOR(或非)門154的輸入，以產(chǎn)生輸出信號SALD％。NOR門154的輸出只在ATP和SAL不同步的窄的時間窗內(nèi)才會是高電平。然而，由圖6的時序圖所看到的那樣，這一不同步的時間間隔將隨由第一和第二反相器(156和157)引入的延遲所決定的時間間隔而結(jié)束。圖5的電路還可產(chǎn)生去電信號PWRDWN，該信號是由NOR門152產(chǎn)生的，以NAND門140和150的輸出作為該NOR門的輸入。
圖6指出了為各自的信號ADDRESS、ATP、SAL、SALD％以及PWRUP產(chǎn)生的脈沖定時，這些信號是由圖5所示的電路產(chǎn)生或處理的。如已經(jīng)指出的，ATP是輸入至圖5的反相器131的信號。此外，SAL是由NAND門142輸出的信號。如圖6的時序圖所示，輸入至反相器131的信號ATP在一特定的時刻t1由高電平躍變到低電平，接著在時刻t2又有一向上的躍變，由低電平至高電平。ATP的這些躍變的作用是產(chǎn)生了一SAL的延遲的低電平脈沖，它在t3至t6的時刻內(nèi)保持著低電平。由NOR門154輸出的信號SALD％在低電平脈沖信號SAL的時間范圍內(nèi)躍變到高電平，它在由t4至t5的時間間隔內(nèi)升至高電平。
如下面指出的，SAL和SALD％這兩個信號有效時，就執(zhí)行完成圖4所示的電路操作所需的存儲器中的程序，特別地，在特定的加電動作的末尾以及在準(zhǔn)備去電操作中，內(nèi)部定時脈沖ATP將躍變至高電平狀態(tài)，如t2時刻所示。在那個時刻后的時刻t3，主鎖存電路112與讀出放大器29斷開。這是由信號SAL作用在通路晶體管118的柵極上實現(xiàn)的，該信號使晶體管118關(guān)閉(接通)但又不允許有明顯的電流流經(jīng)該晶體管。再者，把主鎖存電路112通過關(guān)閉(接通)晶體管119而連至從鎖存電路114，該晶體管允許來自主鎖存器114的輸出信號可以加至從鎖存電路114的輸入端，接著再加至輸入/輸出緩沖器116。藉助于把主鎖存電路112在t3與讀出放大器29斷開，而把主鎖存電路112在t4連至從鎖存電路114，可在讀出操作中完成無噪聲讀出而無輸出切換。再者，在輸出切換時完成牢靠的輸出數(shù)據(jù)存儲。
本發(fā)明的加電和去電過程結(jié)合讀操作而總結(jié)在圖7中。特別地，過程從指示起始的橢圓形框160開始。當(dāng)判定框162判定在芯存儲器中有新的地址變更(在采用地址變更檢測，或ATD時)，就對讀出放大器29和字線19進(jìn)行加電操作，如方框164所示。加電包括把適當(dāng)?shù)钠珘杭又磷x操作所需的位線、讀出線和字線，如上面所討論的那樣。如果沒有新的地址變更，就如方框163所示，操作繼續(xù)進(jìn)行。特別地，方框163表明讀出放大器29和字線19將去電，而將存儲在從鎖存路114中最后讀出的數(shù)據(jù)。在對讀出放大器29和字線19加電后，采用適當(dāng)?shù)牡刂凡⑦M(jìn)行譯碼，進(jìn)行讀出操作并到達(dá)一新的存儲單元位置，如方框166所示。接著，按照方框167，在主鎖存電路112中獲得被讀出的數(shù)據(jù)。與方框166和167的動作相并行，如方框165所示，對信號ATD進(jìn)行初始化或開始工作。在按照步驟167在主鎖存電路112中獲得數(shù)據(jù)后，在每個判定框168中來判定ATP是否結(jié)束。如果ATP沒有結(jié)束，則控制繼續(xù)，重復(fù)方框166的動作，對一新的地址加以采用和譯碼，并開始新的讀出操作。另一方面，如果ATP已經(jīng)完成或結(jié)束，則數(shù)據(jù)被鎖存在從鎖存路114中，如方框169所示。最后，在去電操作完成后，控制回至圖7中的“A”點，再次按方框162檢查是否有新的地址變更。
作為完成本方案的結(jié)果，包括在完成讀出以后與在進(jìn)行擦除操作時的去電以及字線降低電壓的狀態(tài)，以及與去電對連至芯存儲器中可變閾值晶體管的讀出線的相關(guān)聯(lián)的作用，可以達(dá)到減小芯存儲器中應(yīng)力的有益效果。這一應(yīng)力減小有利于提高芯存儲單元的壽命和可靠性。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲單元結(jié)構(gòu)，其特征在于，包括一存儲單元，包括第一和第二存儲單元晶體管結(jié)構(gòu)，第二存儲單元晶體管結(jié)構(gòu)包括一可變閾值晶體管，每個所述第一和第二存儲單元晶體管結(jié)構(gòu)包括各自的輸入、輸出和控制連接點，而把第一存儲單元晶體管結(jié)構(gòu)的輸入連接點連至所述第二存儲單元晶體管結(jié)構(gòu)的輸出連接點；一字線，把它連至所述第一存儲單元晶體管結(jié)構(gòu)的控制連接點，以允許對單元進(jìn)行選擇；一讀出線，把它連至所述第二存儲單元晶體管結(jié)構(gòu)的控制連接點；一位線，把它連至所述第一存儲單元晶體管結(jié)構(gòu)的輸出連接點，使得能讀出所述可變閾值晶體管的存儲狀態(tài)；以及讀出線鎖存裝置，當(dāng)對所述存儲單元進(jìn)行擦除操作時，用該裝置把一擦除電壓電平加至讀出線，該電壓要比在所述字線上的電壓電平高許多，由此來減小在所述字線上的應(yīng)力電壓電平。
2.如權(quán)利要求1所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，進(jìn)一步包括讀出鎖存裝置，用以把被選擇電壓電平中的一個加至所述讀出線，所述被選擇的電壓電平包括一供電電壓電平、一參考電壓以及一擦除電壓電平。
3.如權(quán)利要求2所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，所述讀出鎖存裝置用于把一電壓加在所述讀出線上，該電壓足以擦除所述可變閾值晶體管。
4.如權(quán)利要求1所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，進(jìn)一步包括把被選擇的電壓在多個位置上加至讀出線的裝置，所述電壓施加裝置包括多個晶體管，把每個晶體管的漏極接在一起連至一電源，把源極接在一起連至所述讀出線，而把柵極接在一起連至所述字線。
5.如權(quán)利要求4所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，進(jìn)一步包括使所述讀出線接地的裝置。
6.如權(quán)利要求5所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，所述接地裝置由字鎖存裝置控制。
7.權(quán)利要求1所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，進(jìn)一步包括使所述第二存儲單元晶體管結(jié)構(gòu)的控制連接點與所述字線去電同步地接地的裝置，從而減小在所述存儲器結(jié)構(gòu)中的應(yīng)力。
8.如權(quán)利要求7所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，所述用于接地的裝置由所述字線的電壓狀態(tài)來控制。
9.如權(quán)利要求1所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，進(jìn)一步包括一數(shù)據(jù)鎖存結(jié)構(gòu)，該結(jié)構(gòu)與所述讀出放大器的輸出端相連，用以保護(hù)在所述存儲單元中找到的數(shù)據(jù)，所述數(shù)據(jù)鎖存結(jié)構(gòu)用于在所述字線和讀出線去電后仍能保持受保護(hù)的數(shù)據(jù)，從而減小了在所述存儲器結(jié)構(gòu)中讀數(shù)據(jù)時的應(yīng)力。
10.如權(quán)利要求7所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，所述接地裝置包括一個具有控制柵極的晶體管，并通過一反相器件把該晶體管連至字線。
11.如權(quán)利要求10所述的一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，其特征在于，采用一反相器來對所述字線的電壓狀態(tài)進(jìn)行反相。
12.在一種半導(dǎo)體存儲器中實行存儲單元操作的一種方法，其特征在于，包括下述步驟在一個非易失性存儲單元中，把一個選擇晶體管和一個可變閾值晶體管作串聯(lián)連接，每個晶體管有一個控制連接點，把每個晶體管各自的控制連接點分別連至字線和讀出線，而所述選擇晶體管包括一漏極連接點，把該點在電氣上連至位線和讀出放大器；分別控制所述讀出線和字線的電壓狀態(tài)以確保在字線接收到一去電信號時，所述讀出線同步地去電；以及當(dāng)存儲單元去電時，把所述可變閾值晶體管的控制連接點接地。
13.對于一種非易失性半導(dǎo)體存儲器的被選擇存儲單元進(jìn)行擦除操作的一種方法，該存儲器具有選擇電路以及可變閾值晶體管用來存儲存儲器狀態(tài)信息，所述選擇電路由字線控制，而所述可變閾值晶體管的存儲器狀態(tài)由讀出線控制，其特征在于，所述方法包括下述步驟把一個擦除電壓電平加至讀出線，用于擦除所述可變閾值晶體管的存儲器狀態(tài)信息；以及把一個電壓加至所述字線，該電壓電平小于所述擦除電壓電平，以在擦除操作時限制對于所述字線的應(yīng)力。
14.一種非易失性半導(dǎo)體存儲單元結(jié)構(gòu)，其特征在于，包括一非易失性存儲單元，該單元包括串聯(lián)連接的第一和第二存儲單元晶體管，第二存儲單元晶體管是一可變閾值可編程晶體管，每個所述第一和第二存儲單元晶體管都包括各自的輸入、輸出和控制連接點，把所述第一存儲單元晶體管的輸出連接點連至一位線，用以讀出所述第二存儲單元晶體管的存儲器狀態(tài)，而把所述第一存儲單元晶體管的輸入端連至所述第二存儲單元晶體管的輸出端；一字線，把它連至所述第一存儲單元晶體管的控制連接點；一讀出線，把它連至所述第二存儲單元晶體管的控制連接點；一參考電壓通路晶體管裝置，它用于把一預(yù)定的偏壓加到分布于所述讀出線的一些位置上，所述用于施加電壓的裝置受所述讀出線的控制；以及能使所述讀出線和所述第二存儲單元晶體管的控制柵極有選擇地接地的裝置。
15.如權(quán)利要求14所述的一種非易失性半導(dǎo)體存儲單元結(jié)構(gòu)，其特征在于，進(jìn)一步包括字線裝置，用于在所述字線上設(shè)置電壓電平，所述字線裝置用來使所述讀出線與所述字線上的去電信號同步地接地。
16.如權(quán)利要求14所述的一種非易失性半導(dǎo)體存儲單元結(jié)構(gòu)，其特征在于，進(jìn)一步包括對所述讀出線施加一電壓電平的裝置，該電壓足以擦除所述第二存儲單元晶體管的存儲器狀態(tài)。
全文摘要
本發(fā)明通過在字線控制下有選擇地對讀出線加偏壓而減小應(yīng)力。把字線連至一反相器件再連至一晶體管，該晶體管用于把存儲單元中的可變閾值可編程晶體管的柵極接地。字線去電與讀出線去電同步。在去電時，特定存儲單元的讀出放大器與主鎖存電路斷開，主鎖存電路又連至從鎖存電路，用以把讀出放大器的輸出加至一輸入/輸出緩沖器，以在讀操作時保存已讀出的數(shù)據(jù)。本發(fā)明還可在對讀出線和可變閾值可編程晶體管進(jìn)行擦除操作時減小字線電壓。
文檔編號G11C16/02GK1117644SQ9510027
公開日1996年2月28日 申請日期1995年1月19日 優(yōu)先權(quán)日1994年1月19日
發(fā)明者喬治·斯馬蘭多, 史蒂文J·舒曼, 武重慶 申請人:愛特梅爾股份有限公司