專利名稱：掉電保護存儲器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種計算機的存儲器。
現(xiàn)有的存儲器中，EPROM雖可改寫其中內(nèi)容，但常用紫外線擦除器擦除，而且擦寫的次數(shù)有限一般為幾十到幾百次。E2PROM雖然可用電擦除，但它擦除時是分頁進行的，且存取周期長，不適合高速場合，重復寫的次數(shù)也只有一萬至十幾萬次。SRAM有可隨意讀寫更改的優(yōu)點，但存在其中的數(shù)據(jù)在掉電時會全部丟失。現(xiàn)在許多用到RAM的場合，往往加主板電池和外電路，以保護其中的數(shù)據(jù)不丟失，但所配置的電路不是太復雜就是不可靠，在連續(xù)開關(guān)電源或有連續(xù)通斷電時，由于受到尖峰脈沖的影響，其RAM中的數(shù)據(jù)會丟失若干個字節(jié)，且主板電池的壽命也只有一到兩年，在更換電池時須對數(shù)據(jù)進行處理，因此給使用者帶來不必要的麻煩和占用了線路板的空間。
本實用新型的目的在于提供一種存儲數(shù)據(jù)量大，可經(jīng)常改動，而且掉電不丟失數(shù)據(jù)的掉電保護存儲器。
以下結(jié)合附圖
對本實用新型的實施例說明如下附圖是本實用新型的電路原理圖。
本實用新型由電壓監(jiān)視電路，RC延時電路、電壓切換開關(guān)和SRAM組成。在SRAM芯片的CS、WR端的信號線中分別申接兩個邏輯門電路，所述兩個邏輯門電路的控制端與上述電壓監(jiān)視及RC延時電路的輸出端相連接，所述電壓監(jiān)視及RC延時電路的輸入端接Vcc+5V端，電壓監(jiān)視器在Vcc小于4.3V時輸出一個低電平，使上述邏輯門電路處于非導通狀態(tài)，鎖定了外來的CR和WR信號，此時SRAM處于自保護狀態(tài)，在Vcc上升過程中，RC延時電路在上升到4，3V時，且延時100ms后，輸出高電平，使邏輯門電路導通，SRAM對外開放。SRAM芯片的Vcc端通過上述電壓切換開關(guān)與Vcc+5V端相連接，在電壓降到3V時，切斷外界+5V電源，接通后備電池E。上述電路的線路板和標準DIP形成背式結(jié)構(gòu)，塑封構(gòu)成掉電保護存儲器的芯片。
所述電壓監(jiān)視及RC延時電路是由電壓比較器IC1、穩(wěn)壓二極管Ds、標準電池、RC延時電路組成。電壓比較器的一個輸入端為電壓監(jiān)視及RC延時電路的輸入端，電壓比較器另一端接1.2V標準電池端，電壓比較器輸出端為電壓監(jiān)視及RC延時電路的輸出端，RC延時電路的電阻R4一端接上述電壓監(jiān)視及RC延時電路的輸入端，另一端接電壓監(jiān)視及RC延時電路的輸出端，RC延時電路的電容C1一端接電壓監(jiān)視及RC延時電路的輸入端，另一端接地。
所述電壓切換開關(guān)由二個三極管BG1、BG2，二個穩(wěn)壓二極管D1、D2和一個永備電池E組成。所述第一個三極管BG1的發(fā)射極為電壓切換開關(guān)的輸入端，集電極為輸出端，其基極通過電阻R3與第二個三極管BG2的集電極相連接；第二個三極管BG2的基極通過穩(wěn)壓二極管D1電阻R1串接支路與上述電壓切換開關(guān)的輸入端相連接，還通過電阻R2接地，第二個三極管BG2的發(fā)射極接地；在上述電壓切換開關(guān)的輸出端與地端之間接有二極穩(wěn)壓管D2和永備電池E串接支路。
本實用新型是標準DIP封裝芯片，與同容量SRAM芯片管腳完全兼容，使用起來十分方便。電壓切換開關(guān)產(chǎn)生的壓降小于0.1V，同時有效地避免了電池的外泄，使電池達到了最經(jīng)濟的使用效果。它特別適用于數(shù)據(jù)量大且需經(jīng)常改動的場合，如用在工業(yè)中的現(xiàn)場改程序或調(diào)試，具有使用方便，連續(xù)上電十萬次的情況下數(shù)據(jù)不丟失，存入其中的數(shù)據(jù)至少保留十年以上，性能十分可靠等優(yōu)點。
權(quán)利要求1.一種掉電保護存儲器，它是由電壓監(jiān)視電路、RC延時電路、電壓切換開關(guān)和SRAM芯片組成，其特征在于在SRAM芯片的CS、WR端的信號線中分別串接兩個邏輯門電路，所述兩個邏輯門電路的控制端與上述電壓監(jiān)視及RC延時電路的輸出端相連接，所述電壓監(jiān)視及RC延時電路的輸入端接Vcc+5V端，電壓監(jiān)視器在Vcc小于4.3V時，輸出低電平，上述邏輯門電路處于非導通狀態(tài)；在Vcc上升到4.3V時，延時100ms后，輸出高電平，邏輯門電路導通。
2.如權(quán)利要求1所述的掉電保護存儲器，其特征在于電壓監(jiān)視及RC延時電路是由電壓比較器IC1、穩(wěn)壓二極管D3、標準電池、RC延時電路組成；電壓比較器的一個輸入端為電壓監(jiān)視及RC延時電路的輸入端，電壓比較器另一端接1.2V標準電池端，電壓比較器輸出端為電壓監(jiān)視及RC延時電路的輸出端，RC延時電路的電阻R4一端接上述電壓監(jiān)視及RC延時電路的輸入端，另一端接電壓監(jiān)視及RC延時電路的輸出端；RC延時電路的電容C1一端接電壓監(jiān)視及RC延時電路的輸出端，另一端接地。
3.如權(quán)利要求1所述的一種掉電保護存儲器，其特征在于電壓切換開關(guān)由二個三極管BG1、BG2、二個穩(wěn)壓二極管D1、D2和一個永備電池E組成；所述第一個三極管BG1的發(fā)射極為電壓切換開關(guān)的輸入端，集電極為輸出端，其基極通過電阻與第二個三極管BG2的集電極相連接；第二個三極管BG2的基極通過穩(wěn)壓二極管D1和電阻R1串接支路與上述電壓切換開關(guān)的輸入端相連接，還通過電阻R2接地，第二個三極管BG2的發(fā)射極接地；在上述電壓切換開關(guān)的輸出端與地端之間接有二極穩(wěn)壓管D2和永備電池E串接支路。
專利摘要一種掉電保護存儲器，它是由電壓監(jiān)視及RC延時電路、電壓切換開關(guān)和SRAM芯片組成。在SRAM芯片的CS、WR端的信號線中分別串接兩個邏輯門電路，所述邏輯門電路受電壓監(jiān)視電路及RC延時電路控制，在Vee小于4.3時，處于非導通狀態(tài)，在Vee上升到4.3V時，經(jīng)延時后，使邏輯門電路導通。電壓切換開關(guān)在Vcc電壓降到3V時，切斷外界電源，接通后備電池。本裝置具有數(shù)據(jù)存儲量大，易對程序進行修改，使用方便，數(shù)據(jù)不丟失等優(yōu)點。
文檔編號G11C14/00GK2251186SQ9620936
公開日1997年4月2日 申請日期1996年5月16日 優(yōu)先權(quán)日1996年5月16日
發(fā)明者成修治 申請人:成修治