專利名稱：一種測試半導(dǎo)體存儲器件的方法及一種半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試一種設(shè)置可產(chǎn)生時鐘信號的操作時鐘的半導(dǎo)體存儲器件的一種方法，還涉及一種具有新結(jié)構(gòu)的半導(dǎo)體存儲器件。該半導(dǎo)體存儲器件可以是行存儲器、字段存儲器等。該存儲器件根據(jù)時鐘信號執(zhí)行一基本操作，并在操作結(jié)束后自動復(fù)位?！盎静僮鳌币辉~在這里被定義為諸如讀和/或?qū)憯?shù)據(jù)、更新數(shù)據(jù)等一般由一存儲器件進(jìn)行的操作。
在一種類型的半導(dǎo)體存儲器件諸如動態(tài)隨機存儲器(DRAM)的運行中，假設(shè)電源電壓為Vcc，常常會向每個存儲單元的單元板施加具有Vcc/2的電平的電壓。向單元板施加這一電壓的理由是，可將單元板電壓的變化減小到電源電壓變化的一半，并且當(dāng)邏輯電平“H”和“L”被寫入存儲單元時可以得到相同的余量。此Vcc/2電壓在DRAM內(nèi)產(chǎn)生。
在一個DRAM內(nèi)，在一條位線和一個單元板之間或一條字線和一個單元板之間經(jīng)常會形成由圖案形成殘留(patterning residual)之類造成的高阻(下面稱為高阻短路，或稱短路)電流通路。形成它的原因是該DRAM的這些部件是在接近微印刷術(shù)(microlithography)的處理極限的嚴(yán)格的精度下進(jìn)行加工的。由于此短路具有高阻，它不會影響器件的基本操作。然而這種短路狀態(tài)常常在較長一段時間后引起DRAM內(nèi)絕緣膜的擊穿，結(jié)果，這將破壞半導(dǎo)體存儲器件的可靠性。相應(yīng)地，此短路狀態(tài)有時通過監(jiān)視電路的電壓電平來進(jìn)行檢測，該電路在設(shè)置在DRAM上的一個端子處產(chǎn)生Vcc/2的電壓。
有兩種方法監(jiān)視Vcc/2端的電平。在第一種方法中，通過使DRAM處于備用狀態(tài)來監(jiān)視電平，而在第二種方法中通過使DRAM處于工作狀態(tài)來監(jiān)視電平。第一種方法可以用于檢測一條字線和一個單元板之間的短路，但不能用于檢測一條位線和一個單元板之間的短路。其原因在于，由于當(dāng)使DRAM處于備用狀態(tài)時，字線被置于地電平，若字線和單元板有高阻短路，則Vcc/2端的電平會在字線電平變化的影響下變化。這樣，便可檢測出短路來。另一方面，當(dāng)DRAM處于備用狀態(tài)時，位線電平一般被置于Vcc/2，即把位線置于與單元板相同的電平。這種情況下，由于即使位線和單元板短路，Vcc/2端的電平也不變化，所以無法檢測出高阻短路。
這樣，通過使DRAM處于工作狀態(tài)可檢測出一條位線和一個單元板是否短路。即，采用第二種方法，此方法中，將DRAM的一個檢測放大器置于啟動狀態(tài)(工作狀態(tài))，位線可置于“H”或“L”邏輯電平，而在其一種狀態(tài)下對Vcc/2端的電平進(jìn)行監(jiān)視。理由如下，使用第二種方法，在位線和單元板具有不同電平的狀態(tài)，可以監(jiān)視單元板的電平。
然而，當(dāng)用這種方式監(jiān)視DRAM時，必要監(jiān)視在這樣一種狀態(tài)下的DRAM的指定部分的電平，在此狀態(tài)下，其基本操作時間比普通用途的基本操作的操作時間延長了一段時間。理由如下，如前所述，由于在單元板和位線之間形成了高阻短路，要用較長的時間使單元板的電平受位線“H”或“L”的電平的影響，因此需要使位線處于“H”或“L”電平的時間與一般的基本操作所需的時間相比要較長些。這樣的長時間檢測也稱為“長周期檢測”。
參照

圖11特別地描述這一點。圖11顯示了Vcc/2端電平隨經(jīng)過時間的變化，從時刻“0”開始的所經(jīng)過的時間由橫坐標(biāo)軸表示，在“0”時刻使檢測放大器處于工作狀態(tài)，而電壓電平由縱座標(biāo)軸表示。圖11中，I是位線被置于Vcc電平的情況下的特性曲線，II是位線被置于地電平情況下的特性曲線。如圖11所示，如果在一個單元板和一訂位線之間存有高阻短路，即使當(dāng)檢測放大器處于工作狀態(tài)，而位線被置于“H”或“L”電平，Vcc/2端電平(圖11中的VCP電平)需要較長的時間才變化到短路能夠被檢測到的電平。特別地，假設(shè)在對DRAM的一般使用中使檢測放大器返回非工作狀態(tài)的所需的時間是T1，如果至少在一個時間T2(它大大遲于T1)之前檢測放大器不處于工作狀態(tài)，則一個異常狀態(tài)(比如高阻短路)，就不會出現(xiàn)在VCP電平上。因此，當(dāng)使用這種方法時，如果不使用頻率比DRAM通常使用的時鐘信號頻率低的時鐘信號，短路狀態(tài)就不能被檢測出來。
然而，此長周期的測試無法用于一種存儲器內(nèi)產(chǎn)生一個時鐘信號的半導(dǎo)體存儲器件，比如，一個諸如現(xiàn)有的字段存儲器、行存儲之類的串行存取存儲器。原因是在一個此現(xiàn)有類型的半導(dǎo)體存儲器件中，時鐘信號的工作周期由設(shè)置在器件內(nèi)的時鐘產(chǎn)生電路確定，而且把此時鐘信號作為一般基本操作的頻率使用。此外，此時鐘信號不能從半導(dǎo)體存儲器件的外部進(jìn)行控制。因此在目前狀態(tài)下，不可能檢測到比如在一種在存儲器內(nèi)產(chǎn)生時鐘信號的半導(dǎo)體存儲器件內(nèi)的一條位線和一個單元板之間的短路。
參見圖12到14，更加詳細(xì)地描述這一點。圖12是方框圖，顯示了設(shè)置在半導(dǎo)體存儲器件內(nèi)的時鐘產(chǎn)生電路13外圍的電路，此半導(dǎo)體存儲器件在存儲器內(nèi)產(chǎn)生一個時鐘信號CK。圖13是方框圖，顯示了存儲器的存儲單元組外圍的檢測放大器、存儲單元、位線和字線。圖14是定時圖，用于解釋存儲器的工作。
在現(xiàn)有的字段存儲器、行存儲器等存儲器中，把各種操作請求信號Sx輸入到一個仲裁器11。仲裁器11為每一操作建立優(yōu)先級，并且對應(yīng)于其優(yōu)先級將操作請求信號S1輸出到時鐘產(chǎn)生電路13。如圖14所示，響應(yīng)于操作請求信號S1，時鐘產(chǎn)生電路產(chǎn)生一個時鐘信號CK。把時鐘信號CK輸入到對應(yīng)ROW系統(tǒng)控制電路或控制電路15。ROW系統(tǒng)控制電路15控制(驅(qū)動或使之不活動)字線、一個ROW地址計數(shù)器和檢測放大器。它還根據(jù)時鐘信號CK產(chǎn)生各種驅(qū)動信號，并將這些信號輸出到存儲器件的相應(yīng)部分。
存儲器件根據(jù)驅(qū)動信號執(zhí)行基本操作。如圖14所示，各種驅(qū)動信號包括字線驅(qū)動信號S2和檢測放大器驅(qū)動信號S3。如圖13所示，把字線驅(qū)動信號輸入到一個X譯碼器21，此譯碼器根據(jù)字線驅(qū)動信號S2的定時驅(qū)動字線。把檢測放大器驅(qū)動信號S3輸入到檢測放大器23，因此驅(qū)動此檢測放大器轉(zhuǎn)入工作狀態(tài)。如圖13所示，B和C分別代表一條位線和一個單元板。
在完成了從字線啟動操作到檢測操作的過程序列后的一個指定時刻，ROW系統(tǒng)控制電路15向時鐘產(chǎn)生電路輸出一個復(fù)位信號S4，以使其復(fù)位。當(dāng)時鐘產(chǎn)生電路13被復(fù)位后，ROW系統(tǒng)控制電路15被復(fù)位，如圖14所示。因為在一個現(xiàn)有的字段存儲器或行存儲器中，字線、檢測放大器等驅(qū)動的定時是通過半導(dǎo)體存儲器件內(nèi)部產(chǎn)生的信號完成的，檢測放大器或字線處于工作狀態(tài)的時間不能從存儲器件外部進(jìn)行控制。因此，不可能完成長周期檢測。
相應(yīng)地，本發(fā)明的一個目的是為在存儲器件里產(chǎn)生時鐘信號的半導(dǎo)體存儲器件提供一種完成長周期測試的方法，并開發(fā)一種適合此方法的新結(jié)構(gòu)的半導(dǎo)體存儲器件。
本發(fā)明包括一種方法和設(shè)備，以在具有時鐘產(chǎn)生電路和控制電路的半導(dǎo)體存儲器件上完成指定的測試。時鐘產(chǎn)生電路響應(yīng)于個操作請求信號產(chǎn)生一個時鐘信號，而控制電路產(chǎn)生復(fù)位信號以在一段指定的時間后終止時鐘信號的產(chǎn)生?？刂齐娐讽憫?yīng)于時鐘信號，產(chǎn)生至少一種操作控制信號，以完成存儲器件的基本操作。
這一檢測是這樣執(zhí)行的，向半導(dǎo)體存儲器件輸入測試方式信號來驅(qū)動指定的測試；把復(fù)位信號的產(chǎn)生延遲一段超過預(yù)定的時間間隔的時間；當(dāng)輸入測試方式信號時執(zhí)行所指定的測試；并通過停止輸入測試方式信號來終止指定的測試。
這樣，在內(nèi)部產(chǎn)生時鐘信號的半導(dǎo)體存儲器件中，經(jīng)過一段較長的時間(一個長周期)完成基本操作。由于可以檢測到僅在長周期操作中才出現(xiàn)的故障，故可完成對一條位線和一個單元板之間的短路測試。
本發(fā)明的上述的和其它的目的、特點和優(yōu)點將通過下文結(jié)合附圖進(jìn)行的描述而更好的理解。
圖1是方框圖，顯示了本發(fā)明的半導(dǎo)體存儲器件的第一實施例；圖2是定時圖，顯示了圖1的半導(dǎo)體存儲器件在測試方式下的操作；
圖3是方框圖，顯示了本發(fā)明的半導(dǎo)體存儲器件的第二實施例；圖4是定時圖，顯示了圖3的半導(dǎo)體存儲器件在測試方式下的操作；圖5是方框圖，顯示了本發(fā)明的半導(dǎo)體存儲器件的第三實施例；圖6是方框圖，顯示了本發(fā)明的半導(dǎo)體存儲器件的第四實施例；圖7顯示了一種時鐘選擇電路；圖8顯示了一種延遲電路和一種復(fù)位信號選擇電路；圖9顯示了一種塊選擇電路；圖10顯示了一種計數(shù)器選擇電路；圖11是一個曲線圖，用于解釋現(xiàn)有技術(shù)和本發(fā)明，顯示了當(dāng)一條位線和一個單元板之間被短路時單元板電壓電平的變化；圖12是一個方框圖，用于解釋一種，產(chǎn)生時鐘信號的現(xiàn)有的半導(dǎo)體存儲器件；圖13是一個簡圖，顯示了已知的半導(dǎo)體存儲器的存儲單元組外圍的元件；以及圖14是一個用于解釋圖12的半導(dǎo)體存儲器件的操作的圖。
在下文中，結(jié)合附圖對本發(fā)明的一種檢測半導(dǎo)體存儲器件的方法和一種適合這種檢測的半導(dǎo)體存儲器件的幾個實施例進(jìn)行了描述。圖中相同的部件標(biāo)以同一標(biāo)號。
第一實施例圖1所示為本發(fā)明的第一實施例的方框圖。該實施例提供了一種半導(dǎo)體存儲器件，它包括仲裁器11，用于優(yōu)先輸出一個從作為到仲裁器的輸入的各個操作請求信號Sx中選出的操作請求信號S1，時鐘產(chǎn)生電路13，用于在接收到信號S1時輸出一個時鐘信號CK，還有ROW系統(tǒng)控制電路15，或是用于在收到時鐘信號CK后至少輸出操作信號S2和S3以分別驅(qū)動一個字線和一個檢測放大器的控制電路。
這個半導(dǎo)體存儲器件還有第一端子31，第二端子33，和時鐘選擇電路35。當(dāng)將要執(zhí)行規(guī)定的檢測時，第一端子31從半導(dǎo)體存儲器件的外部輸入產(chǎn)生于外部的測試信號St到時鐘選擇電路35。當(dāng)將要執(zhí)行規(guī)定的檢測時，第二端子33從半導(dǎo)體存儲器件的外部輸入產(chǎn)生于外部的時鐘信號CKt到時鐘選擇電路35。測試方式信號和測試時鐘信號延長了基本操作的操作時間，這和半導(dǎo)體存儲器件的一般用途的基本操作的操作時間形成對照。這樣，如果想要確定半導(dǎo)體存儲器件中是否存有異常狀態(tài)，基本操作的操作時間會通過輸入測試信號而延長。
考慮結(jié)合圖11所討論的例子，一個普通的時鐘信號是一個能夠在時刻T1時將檢測放大器從工作狀態(tài)轉(zhuǎn)入非工作狀態(tài)的信號。作為對照，測試時鐘信號CKt是一個能夠在時刻T2或在時刻T2之后將檢測放大器從工作狀態(tài)轉(zhuǎn)入非工作狀態(tài)的信號。在測試時，測試時鐘信號CKt取代普通的內(nèi)部時鐘信號CK。
測試時鐘信號CKt例如可以是頻率比時鐘信號CK的頻率低的一種時鐘信號。測試時鐘信號的最佳頻率可以通過考慮要檢測的項目(諸如要檢測的短路電阻)來確定。
當(dāng)把測試方式信號St輸入進(jìn)時鐘選擇電路35后，時鐘選擇電路35向ROW系統(tǒng)控制電路15提供測試時鐘信號CKt，代替了來自時鐘產(chǎn)生電路13的時鐘信號CK。當(dāng)未把測試方式信號St輸入進(jìn)時鐘選擇電路35時，時鐘選擇電路35向ROW系統(tǒng)控制電路提供由時鐘產(chǎn)生電路13產(chǎn)生的時鐘信號CK。
時鐘選擇電路35包括已知的邏輯電路。參見圖7，時鐘選擇電路35由第一雙輸入“與”電路35a、第二雙輸入“與”電路35b，雙輸入“或”電路35c和一個反相器電路35d構(gòu)成。第一雙輸入“與“電路35a接收測試方式信號St和測試時鐘信號CKt。第二雙輸入“與”電路35b接收來自時鐘產(chǎn)生電路13的時鐘信號CK和經(jīng)過反相器電路35d的測試方式信號St。把從第一和第二“與”電路35a和35b分別輸出的信號輸入進(jìn)雙輸入“或”電路35c。雙輸入“或”電路35c的輸出是時鐘選擇電路35的輸出，把它輸入進(jìn)ROW系統(tǒng)控制電路15。
如果測試方式信號St處于“L”狀態(tài)，“與”電路35b通過“或”電路35c輸出來自時鐘產(chǎn)生電路13的時鐘信號CK到控制電路15。在這一操作方式下，完成參照圖12到14所解釋的一般基本操作。另一方面，當(dāng)測試方式信號St被置于“H”狀態(tài)時，“與”電路35a通過“或”電路35c向控制電路15輸出提供給端子33的測試時鐘信號CKt。在這一操作狀態(tài)下，時鐘選擇電路35的輸出被轉(zhuǎn)換成測試時鐘信號CKt，將半導(dǎo)體存儲器件轉(zhuǎn)入測試狀態(tài)。在測試狀態(tài)下當(dāng)輸入測試方式信號St后，此實施例的操作圖2的定時圖在下文中描述。
在測試狀態(tài)下，時鐘選擇電路35向ROW系統(tǒng)控制電路15輸出測試時鐘信號CKt。響應(yīng)于測試時鐘信號CKt，ROW系統(tǒng)控制電路15使半導(dǎo)體存儲器件完成基本操作。具體地說，此ROW系統(tǒng)控制電路15輸出了啟動一條字線和啟動一個檢測放大器的驅(qū)動信號S2和S3。
ROW系統(tǒng)控制電路15還產(chǎn)生一個復(fù)位信號S4，在產(chǎn)生測試時鐘信號CKt后的規(guī)定時刻，以與在一般操作中相同的方式將它輸入至?xí)r鐘產(chǎn)生電路13。時鐘產(chǎn)生電路13在收到復(fù)位信號S4后停止產(chǎn)生時鐘信號CK。然而，由于半導(dǎo)體存儲器件處于測試狀態(tài)，時鐘產(chǎn)生電路13和ROW系統(tǒng)控制電路15并不相互連接。這樣，即使不再產(chǎn)生來自時鐘產(chǎn)生電路13的時鐘信號CK，ROW系統(tǒng)控制電路的操作仍將繼續(xù)。
在測試狀態(tài)下，只要測試時鐘信號CKt不切換到“L”電平時ROW系統(tǒng)控制電路15就不復(fù)位。相應(yīng)地，檢測放大器保持在工作狀態(tài)。因此，如果在一條位線和一個單元板之間產(chǎn)生了一個短路，就能夠監(jiān)視此短路，直到Vcc/2端的電平發(fā)生變化。
這樣，可以完成一個長周期的測試。此測試并不限于一條位線和一個單元板之間的短路測試。也可以完成各種在半導(dǎo)體存儲器件的基本操作中反映出來的異常狀態(tài)的測試。這對于下文中將要描述的本發(fā)明的其它實施例也是如此。例如，一個半導(dǎo)體存儲器件經(jīng)常包括有一個電壓提升電路，以提供一個接近2Vcc的電壓，用作字線的驅(qū)動信號。也能完成對此電壓提升線路的測試，以確定在長周期測試中是否保持已提升的電壓電平。
第二實施例圖3是表示出本發(fā)明第二實施例的方框圖。和第一實施例相似，此半導(dǎo)體存儲器件設(shè)置有仲裁器11、時鐘產(chǎn)生電路13、ROW系統(tǒng)控制電路15，和在執(zhí)行規(guī)定測試時用于輸入測試方式信號St的端子31。第二實施例還設(shè)有延遲電路41和復(fù)位信號選擇電路43。把端子31、復(fù)位信號S4和延遲電路41的輸出連接到復(fù)位信號選擇電路43。
延遲電路41的輸入端接收由ROW系統(tǒng)控制電路15所產(chǎn)生的復(fù)位信號S4。延遲電路41提供一個延遲，此延遲足以延長復(fù)位信號S4到達(dá)時鐘產(chǎn)生電路13所需的時間，從而，在其間為進(jìn)行測試而完成半導(dǎo)體存儲器件的基本操作的操作時間比半導(dǎo)體存儲器件用作一般用途完成的基本操作的操作時間要長。相應(yīng)地，如果存儲器件中存在異常狀態(tài)，則將延長基本操作的操作時間。
例如，考慮參照圖11解釋的例子，由延遲電路41所提供的延遲足以延遲復(fù)位信號S4，因此它在時刻T2或在其后到達(dá)時鐘產(chǎn)生電路13。當(dāng)輸入測試方式信號St時，復(fù)位信號選擇電路43向時鐘產(chǎn)生電路13輸出一個從延遲電路41輸出的復(fù)位信號Sd；不然，它向時鐘產(chǎn)生電路13輸出從ROW系統(tǒng)控制電路15輸出的復(fù)位信號S4。
延遲電路41和復(fù)位信號選擇電路43包括已知的邏輯電路。參見圖8，延遲電路41為包括多個延遲器件的電路，需要這些延遲器件提供所需的延遲量。每個延遲器件包括反相器電路41a、連接到反相器輸出側(cè)的電阻器R和一個連接在電阻器R輸出端和地之間的電容器C。調(diào)整反相器的級數(shù)，以使延遲電路41的輸出側(cè)和輸入側(cè)有相同的邏輯。
復(fù)位信號選擇電路43是一個包括第一雙輸入“與”電路43a，第二雙輸入“與”電路43b，兩個輸入的“或”電路43c和反相器電路43d的電路。第一雙輸入“與”電路43a接收經(jīng)過延遲電路41的經(jīng)延遲的復(fù)位信號S4’和測試方式信號St。第二雙輸入“與”電路43b接收經(jīng)過反相器電路43d的測試方式信號St和復(fù)位信號S4。把第一和第二個“與”電路43a和43b的輸出分別輸入到雙輸入“或”電路43c。雙輸入“或”電路43c的輸出是復(fù)位信號選擇電路43的輸出。
當(dāng)測試方式信號St處于“L”狀態(tài)時，半導(dǎo)體存儲器件執(zhí)行一般操作，即參照圖12到圖14所解釋的基本操作。具體地說，當(dāng)信號St處于“L”狀態(tài)時，把由ROW系統(tǒng)控制電路15產(chǎn)生的復(fù)位信號S4通過復(fù)位信號選擇電路43的“與”電路43b和“或”電路43c連接到時鐘產(chǎn)生電路13。另一方面，當(dāng)測試方式信號St處于“H”狀態(tài)時，把經(jīng)延遲的復(fù)位信號S4’通過復(fù)位信號選擇電路43的“與”電路43a和“或”電路43c連接到時鐘產(chǎn)生電路13，而將半導(dǎo)體存儲器件轉(zhuǎn)入測試狀態(tài)。
下文中參照圖4的定時圖描述此實施例在測試狀態(tài)下的操作。當(dāng)測試方式信號處于“L”狀態(tài)時，時鐘信號CK，字線驅(qū)動信號S2、檢測放大器驅(qū)動信號S3和復(fù)位信號S4在同一時刻產(chǎn)生，如對圖14所示的現(xiàn)有技術(shù)系統(tǒng)進(jìn)行的解釋那樣。然而，當(dāng)測試方式信號處于“H”狀態(tài)時，把復(fù)位信號Sd到達(dá)時鐘產(chǎn)生電路13的時刻延遲由延遲電路41提供的延遲量Td。由于須停止由時鐘產(chǎn)生電路13產(chǎn)生的時鐘信號CK的時刻延遲一延遲量Td，因而延長ROW系統(tǒng)控制電路15復(fù)位的時間。結(jié)果延長了諸如驅(qū)動字線，或啟動檢測放大器之類的基本操作的操作時間。因此，檢測放大器處于工作狀態(tài)的時間比一般用途下的時間要長。相應(yīng)地，如果在一條位線和一個單元板之間產(chǎn)生了一個短路，便能夠監(jiān)視此短路，直到Vcc/2端的電平發(fā)生變化。這樣，一個長周期的測試。
在第二實施例中，由于省略了用來輸入第一實施例中所需的測試時鐘信號CKt的端子33，故能夠顯著地減小芯片封裝的大小。
第三實施例在一個半導(dǎo)體存儲器件中，當(dāng)許多存儲單元和一條字線或位線連接時，要啟動每個存儲單元是困難的。因此，在一個大容量的半導(dǎo)體存儲器件中，存儲單元組被分成多個單元塊。本發(fā)明的第三實施例包括一個半導(dǎo)體存儲器件，其中，時鐘信號產(chǎn)生于此半導(dǎo)體存儲器件內(nèi)部，并且它的存儲單元組被分成多個單元塊。
當(dāng)半導(dǎo)體存儲器件的一個存儲單元組被分成多個單元塊時，需要對每一單元塊上進(jìn)行測試，以確定在一個單元板和一條位線之間是否存在高阻短路。這一測試可以通過對一個單元塊驅(qū)動任何一條字線以實行上述的長周期測試來完成。理由如下，由于一個單元組中所有的檢測放大器可同時轉(zhuǎn)入工作狀態(tài)，如果在一個單元板和任何一條位線之間產(chǎn)生了短路，則在VCP電平上便會顯示出短路的影響。因此，為了縮短測試時間，最好是在一個單元塊的測試一結(jié)束就驅(qū)動下一個單元塊中的任何一條字線以跳到此單元塊。然而，由于在一個域字段存儲器(fieldmemory)和一個行存儲器(line memory)等當(dāng)中，只能夠執(zhí)行串行存取，故需要在器件中的地址計數(shù)器中對相應(yīng)于每一單元塊的地址加1，以對每一單元塊，以在每一單元組進(jìn)行測試。因此，在本發(fā)明的第一或第二實施例中，必須對每個地址執(zhí)行一個長周期測試，這需要大量的測試時間。相應(yīng)地，在第三實施例中，半導(dǎo)體存儲器件使用了圖5所示的結(jié)構(gòu)，其存儲單元被分成各個單元塊1-4。
圖5中，單元塊1-4中的每一塊設(shè)置有一個用于選擇一條字線的X譯碼器。還設(shè)置有塊選擇電路51；端子53a到53d；第一端子31，用于輸入測入方式信號St和ROW地址計數(shù)器55，用于輸出地址數(shù)據(jù)以選擇字線。ROW地址計數(shù)器55根據(jù)增量信號INC進(jìn)行計數(shù)操作，輸出地址數(shù)據(jù)A0到A9以選擇一個存儲單元塊的一條字線。在此實施例中，規(guī)定地址數(shù)據(jù)A8到A9為輸入到塊選擇大電路51的塊選擇位。把剩下的數(shù)據(jù)A0到A7被分別輸入到單元塊1到4的X譯碼器。
在半導(dǎo)體存儲器件的一般操作中，根據(jù)地址數(shù)據(jù)A0到A9把存儲單元組的字線從單元塊1到4中一個接一個選出。另一方面，在測試方式中，只使用地址數(shù)據(jù)A0到A7，如下文中所描述的那樣。端子53a到53d分別根據(jù)地址數(shù)據(jù)A8和A9連接到塊選擇電路51。這些端子53a到53d是用于輸入一個塊選擇信號，以從多個單元塊1到4中選出任意一個單元塊的端子。把用于輸入測試方式信號的第一端子31也連接到塊選擇電路51。當(dāng)輸入了一個測試方式信號St時，塊選擇電路51確認(rèn)了來自終端子53a到53d的塊選擇信號，否則確認(rèn)從ROW地址計數(shù)器55中輸出的地址數(shù)據(jù)中規(guī)定位A8和A9的塊的信號。可以通過組合已知的邏輯電路來得到塊選擇電路51。
圖9表示出一種塊選擇電路的例子。在這一例子中，從ROW地址計數(shù)器55輸入的數(shù)據(jù)是位A8和位A9，而且設(shè)置了一個信號輸入系統(tǒng)，此系統(tǒng)中端53a到53d有四個位。這個例子中的塊選擇電路51是一個有作為輸入數(shù)據(jù)的從ROW地址計數(shù)器55輸出的塊選擇位A8和A9，還包括有四個輸出的譯碼器51a，第一到第八雙輸入“與”電路51b到51i、第一到第四雙輸入“或”電路51j到51m和倒相器電路51n。把用于輸入測試方式信號St的第一端子31連接到第一到第四雙輸入“與”電路51b到51e的每個“與”電路的一個輸入側(cè)。把端子53a到53d的每個端子不重復(fù)地分別連接到第一到第四雙輸入“與”電路51b到51e的另一輸入側(cè)。把第一端子31通過側(cè)相器電路51n連接到第五到第八雙輸入“與”電路51f到51i中每個電路的一個輸出側(cè)。把譯碼器51a的四個輸出的每個不重復(fù)地分別連接到第五到第八雙輸入“與”電路51f到51i中的每個“與”電路的另外的輸入側(cè)。把第一到第四雙輸入“與”電路51b到51e的每個輸出不重復(fù)地分別連接到第一到第四雙輸入“或”電路51j到51m的每個“或”電路的一個輸入側(cè)。把第五到第八雙輸入“與”電路51f到51i的每個輸出不重復(fù)地分別連接到第一到第四雙輸入“或”電路51j到51m的每一個電路的另外一個輸出側(cè)。把第一到第四雙輸入“或”電路51j到51m的輸出分別是單元塊選擇電路51的輸出。
在第三實施例中，當(dāng)執(zhí)行一指定測試時，把處于“H”狀態(tài)的測試方式信號St輸入到第一端子31，并且把單元塊選擇信號通過終端53a到53d逐個地輸入。然后，由來自端子53a到53d的輸入信號選擇塊1到4。即，在不逐個地增加ROW地址計數(shù)器55的計數(shù)時，可以改變要被指定的單元塊。在一個選出的單元塊中的對一條字線的選擇是通過地址數(shù)據(jù)A0到A9中的地址數(shù)據(jù)A0到A7完成的。于是，一個長周期測試便完成了。由于第一和第二實施例都可以完成這一測試，故省略進(jìn)一步的解釋。
另一方面，當(dāng)存儲器件不處于測試狀態(tài)時，通過來自ROW地址計數(shù)器55的數(shù)據(jù)A0到A9完成一般的串行存取。雖然此實施例有四個端子來從外源輸入塊選擇信號，但這僅僅是因為考慮了這樣一個例子，在此例子中圖5所述的單元塊1到4在一對一的基礎(chǔ)上被選擇。本發(fā)明并不限于這一特殊的實施例。
第三實施例還可以規(guī)定一個要從半導(dǎo)體存儲器件的外面進(jìn)行測試的單元塊，在此半導(dǎo)體存儲器件內(nèi)產(chǎn)生一個時鐘，而且它的存儲單元組被分成多個單元塊。相應(yīng)地，由于不需選擇所有地址，故可以縮短測試時間。
第四實施例第三實施例使對每一單元塊完成測試成為可能，方法是設(shè)置端子，用于從一個半導(dǎo)體存儲器件的外部輸入塊選擇信號。參見圖6，本發(fā)明的第四實施例設(shè)置有一個第一端子31，用于按和第一到第三實施例相同的方式輸入測試方式信號。存儲器件還設(shè)置有ROW地址計數(shù)器55、塊選擇電路51、單元組選擇地址計數(shù)器61和計數(shù)器選擇電路63。
如果單元塊選擇電路51要同圖13的存儲單元組一起使用，則此電路51可以只包括譯碼器51a(見圖9)。選擇地址計數(shù)器61是一個由輸入在半導(dǎo)體存儲器件中設(shè)置的ROW地址計數(shù)器55的增量信號INC驅(qū)動的計數(shù)器。當(dāng)輸入測試方式信號St后，計數(shù)器選擇電路63確認(rèn)塊選擇地址計數(shù)器61的操作，否則確認(rèn)地址計數(shù)器55的操作。詳細(xì)而言，當(dāng)輸入一個測試方式信號St后，計數(shù)器選擇電路63確認(rèn)選擇塊地址計數(shù)器61的輸出，否則確認(rèn)ROW地址計數(shù)器55中的塊規(guī)定位(圖6中的A8和A9)的輸出。
計數(shù)器選擇電路63(它的一個例子示于圖10)可包含一個由已知邏輯電路組合而成的電路。此例子中的計數(shù)器選擇電路63是一個由第一到第四雙輸入“與”電路63a到63d、第一和第二雙輸入“或”電路63e到63f和反相器電路63g組成的電路。把用于輸入測試方式信號St的第一端子31連接到第一到第二雙輸入“與”電路63a和63b的每個“與”電路的一個輸入側(cè)，而把塊選擇地址計數(shù)器61的輸出A8和A9的每個輸出不重復(fù)地分別連接到第一和第二雙輸入“與”電路63a和63b的每個“與”電路另外一個輸入側(cè)。把第一端子31通過反相器電路63g連接到第三和第四雙輸入“與”電路63c和63d的每個“與”電路的一個輸入側(cè)，而把從ROW地址計數(shù)器55輸出的塊指定位A8和A9中的每一個都不重復(fù)地分別連接到第三和第四雙輸入“與”電路63c和63d的每個“與”電路的另一個輸入側(cè)。把具有計數(shù)器55和61各自的輸出Ag作為輸入的雙輸入“與”電路63c和63a的各自的輸出輸入到第一雙輸入“或”電路63e。把具有計數(shù)器55和61各自的輸出A9作為輸入的雙輸入“與”電路63d和63b的各自的輸出輸入到雙輸入“或”電路63f。第一和第二雙輸入“或”電路63e和63f的輸出是計數(shù)器選擇電路63的輸出。把計數(shù)器選擇電路63的輸出輸入到塊選擇電路51的數(shù)據(jù)A8和A9輸入端。
在第四實施例的半導(dǎo)體存儲器件中，當(dāng)輸入一個測試方式信號St后，計數(shù)器選擇電路63確認(rèn)塊選擇地址計數(shù)器61的操作。當(dāng)在已輸入測試方式信號St的狀態(tài)下輸入一個增量信號，塊選擇地址計數(shù)器61中的數(shù)據(jù)對于每個增量操作會被逐個更新。即，相應(yīng)于地址數(shù)據(jù)中塊選擇位，在計數(shù)器61側(cè)根據(jù)增量信號更新位A8和A9。因此，在測試方式下，每次接收到一個增量信號，就逐個改變被指定的塊。補充說一下，上述長周期測試是通過驅(qū)動一個字線而對一個指定的單元塊完成，該字線是由地址數(shù)據(jù)A0到A9中的A0到A7選出的。
為了更好地理解，描述一下使用圖6電路的測試。第一個單元塊中的第一條字線由第一個增量信號選擇，而完成第一和第二實施例中描述的長周期測試。第二個單元塊中的第二條字線由第二個增量信號選擇，以此類推；而第四單元組中的第四條字線由第四個增量信號選擇。在這種方法下進(jìn)行長周期測試，且當(dāng)這種選擇結(jié)束時，測試也終止了。所以，在此測試方式中，這種測試可以對各單元塊相繼進(jìn)行。在第四實施例中，由于不需要第三實施例中所設(shè)置的用于輸入來自外源的塊選擇信號的端子53a到53d，故可以大大地減小芯片和封裝的尺寸。在此例子中，已經(jīng)解釋了多個單元塊存取的一種特定序列。然而，可以接另一種更可取的順序選擇此單元塊。
總之，揭示了一種用于測試半導(dǎo)體存儲器件的方法，此半導(dǎo)體存儲器件有一個時鐘產(chǎn)生電路，用于相應(yīng)于請求信號的接收而產(chǎn)生一個時鐘信號，并響應(yīng)從控制電路輸出的復(fù)位信號而終止時鐘，其中，控制電路使半導(dǎo)體存儲器件在時鐘信號產(chǎn)生時，完成它的基本操作并在時鐘信號產(chǎn)生后的一指定時刻輸出一個復(fù)位信號；第一和第二終端；還有一個時鐘選擇電路。當(dāng)執(zhí)行一個指定的測試時，把一個測試方式信號輸入到第一端子，并把測試時鐘信號輸入到第二端子。和一般的操作時間相比，測試時鐘信號延長了基本操作的操作時間，所以，當(dāng)半導(dǎo)體存儲器件中有異常狀態(tài)時，是可以檢測出的。
根據(jù)另外一種用于測試半導(dǎo)體存儲器件的方法，設(shè)置了一種允許省略第二端子和時鐘選擇電路的延遲電路。當(dāng)執(zhí)行一指定的測試時，把測試方式信號輸入到第一端子。
根據(jù)這些方法，可以完成一個長周期的測試。這樣，由于對在內(nèi)部產(chǎn)生時鐘信號的半導(dǎo)體存儲器件可完成長周期的測試，故可以完成對一條位線和一個單元板之間的高阻短路的測試。
權(quán)利要求
1.一種在包括時鐘產(chǎn)生電路和控制電路的半導(dǎo)體存儲器件上完成指定測試的方法，所述時鐘產(chǎn)生電路響應(yīng)于操作請求信號產(chǎn)生時鐘信號，所述控制電路產(chǎn)生復(fù)位信號，以在經(jīng)過所指定的一段時間后停止所述時鐘信號的產(chǎn)生，所述控制電路還響應(yīng)于所述時鐘信號至少產(chǎn)生一個操作控制信號來完成所述存儲器件的基本操作，其特征在于包括下面的步驟向半導(dǎo)體存儲器件輸入測試方式信號以啟動指定的測試；延遲復(fù)位信號的產(chǎn)生，使之超出預(yù)定的時間一段時間；當(dāng)輸入所述測試方式信號時，執(zhí)行指定的測試；以及通過終止所述測試方式信號的輸入結(jié)束指定的測試。
2.一種在包括時鐘產(chǎn)生電路和控制電路的半導(dǎo)體存儲器件上完成指定測試的方法，所述時鐘產(chǎn)生電路響應(yīng)于操作請求信號產(chǎn)生時鐘信號，所述控制電路產(chǎn)生復(fù)位信號，以在經(jīng)過段預(yù)定的時間后停止所述時鐘信號的產(chǎn)生，所述控制電路還響應(yīng)于所述時鐘信號至少產(chǎn)生一個操作控制信號來完成所述存儲器件的基本操作，其特征在于包括下面的步驟向時鐘選擇電路輸入一個測試方式信號和測試時鐘信號，所述時鐘選擇電路響應(yīng)于所述測試方式信號用所述測試時鐘信號作為所述控制電路的輸入代替所述時鐘信號；通過繼續(xù)向所述時鐘選擇電路輸入所述測試方式信號和向所述控制電路輸入所述測試時鐘信號來執(zhí)行所述指定的測試，所述控制電路至少產(chǎn)生一個操作控制信號，用于執(zhí)行所述半導(dǎo)體存儲器件的基本操作，所用的時間超出預(yù)定的時間；以及通過終止所述測試方式信號向所述時鐘選擇電路的輸入來結(jié)束指定的測試。
3.如權(quán)利要求2所述的測試半導(dǎo)體存儲器件的方法，其特征在于，所述測試時鐘信號的頻率比所述時鐘信號的頻率低。
4.一種在有包括時鐘產(chǎn)生電路和控制電路的半導(dǎo)體存儲器件完成指定的測試的方法，所述時鐘產(chǎn)生電路響應(yīng)于操作請求信號產(chǎn)生時鐘信號，所述控制電路產(chǎn)生復(fù)位信號，以在經(jīng)過一段預(yù)定的時間后終止所述時鐘信號的產(chǎn)生，所述控制電路還響應(yīng)于時鐘信號產(chǎn)生至少一個操作控制信號來完成所述半導(dǎo)體存儲器件的基本操作，其特征在于包括下面的步驟向延遲電路輸入從控制電路輸出的復(fù)位信號，以產(chǎn)生經(jīng)延遲的復(fù)位信號；向復(fù)位信號選擇電路輸入測試方式信號、所述復(fù)位信號和所述經(jīng)延遲的復(fù)位信號，當(dāng)接收到所述測試方式信號時，所述復(fù)位信號選擇電路用所述經(jīng)延遲的復(fù)位信號代替所述復(fù)位信號；在超出預(yù)定時間一段時間后，向時鐘產(chǎn)生電路輸入所述經(jīng)延遲的復(fù)位信號以停止所述時鐘信號；通過繼續(xù)向所述復(fù)位信號選擇電路輸入所述測試方式信號，執(zhí)行指定的測試，所述控制電路至少產(chǎn)生一個操作控制信號，以執(zhí)行所述半導(dǎo)體存儲器件的基本操作，所用時間超出了預(yù)定的時間；以及通過從所述復(fù)位信號選擇電路上去除所述測試方式信號來終止所述指定的測試。
5.如權(quán)利要求1所述的測試半導(dǎo)體存儲器件的方法，其特征在于還包括下面的步驟將所述半導(dǎo)體存儲器件分成多個存儲器塊；向塊選擇電路輸入所述測試方式信號；向所述塊選擇電路輸入塊選擇信號，以選擇要測試的存儲器塊；以及在輸入所述測試方式信號的時，對所述多個存儲器塊相繼地執(zhí)所述所指定的測試。
6.如權(quán)利要求2所述的測試半導(dǎo)體存儲器件的方法，其特征在于還包括下面的步驟將所述半導(dǎo)體存儲器件分成多個存儲器塊；向塊選擇電路輸入所述測試方式信號；向所述塊選擇電路輸入塊選擇信號，以選擇要測試的存儲器塊；以及在輸入所述測試方式信號時，對所述多個存儲器塊相繼的執(zhí)行所述指定的測試。
7.如權(quán)利要求4所述的測試半導(dǎo)體存儲器件的方法，其特征在于還包括下面的步驟將所述半導(dǎo)體存儲器件分成多個存儲器塊；向塊選擇電路輸入所述測試方式信號；向所述塊選擇電路輸入塊選擇信號，以選擇要測試的存儲器塊；以及在輸入所述測試方式信號時，對所述多個存儲器塊相繼地執(zhí)行所指定的測試。
8.如權(quán)利要求1所述的測試半導(dǎo)體存儲器件的方法，其特征在于，所述存儲器件具有位線和單元板，而且所述指定的測試是測試位線和單元板之間的高阻短路。
9.如權(quán)利要求2所述的測試半導(dǎo)體存儲器件的方法，其特征在于，所述存儲器件具有位線和單元板，而且所述指定的測試是測試位線和單元板之間的高阻短路。
10.如權(quán)利要求4所述的測試半導(dǎo)體存儲器件的方法，其特征在于，所述存儲器件具有位線和單元板，而且所述指定的測試是測試位線和單元板之間的高阻短路。
11.一種半導(dǎo)體存儲器件，其特征在于包括時鐘產(chǎn)生電路，用于響應(yīng)于操作請求信號產(chǎn)生一個時鐘信號，所述時鐘信號有一個給定的頻率；控制電路，用于響應(yīng)于所述時鐘信號至少產(chǎn)生一個操作控制信號，執(zhí)行所述存儲器件的基本操作，所述控制電路還產(chǎn)生一個輸出到所述時鐘產(chǎn)生電路的復(fù)位信號，以在預(yù)定的時間間隔后停止產(chǎn)生所述時鐘信號；以及時鐘選擇電路，把它插在所述時鐘產(chǎn)生電路和所述控制電路之間，用于接收測試方式信號和測試時鐘信號，所述測試時鐘信號有比時鐘信號低的頻率，當(dāng)所述時鐘選擇電路不在接收時所述測試方式信號，所述時鐘選擇電路將所述時鐘信號耦合至所述控制電路，而當(dāng)所述時鐘選擇電路在接收所述測試方式信號時，所述時種選擇電路把所述測試時鐘信號耦合至所述控制電路。
12.一種半導(dǎo)體存儲器件，其特征在于包括時鐘產(chǎn)生電路，用于響應(yīng)于操作請求信號，產(chǎn)生一個時鐘信號；控制電路，用于產(chǎn)生復(fù)位信號和至少一個操作控制信號，以在一段預(yù)定的時間間隔里響應(yīng)于所述時鐘信號，完成所述存儲器件的基本操作；延遲電路，用于接收所述復(fù)位信號并產(chǎn)生經(jīng)延遲的復(fù)位信號；以及復(fù)位信號選擇電路，把它連接到所述時鐘產(chǎn)生電路，以接收測試方式信號、所述復(fù)位信號和所述經(jīng)延遲的復(fù)位信號，當(dāng)所述復(fù)位信號選擇電路不在接收所述測試方式信號時，把所述測試信號耦合至所述時鐘產(chǎn)生電路，而當(dāng)所述復(fù)位信號選擇電路在接收所述測試方式信號時，把所述經(jīng)延遲的復(fù)位信號耦合至所述時鐘產(chǎn)生電路。
13.如權(quán)利要求11所述的一種半導(dǎo)體存儲器件，包括被分成多個塊的一個存儲器單元組，其特征在于還包含用于向所述存儲器件輸入塊信號以從所述多個塊中選擇任意一塊的端子，這些端子被設(shè)置在位于所述半導(dǎo)體存儲器件內(nèi)的多塊選擇電路上。
14.如權(quán)利要求12所述的一種半導(dǎo)體存儲器件，包括被分成多個塊的一個存儲器單元組，其特征在于還包含用于向所述存儲器件輸入塊信號以從所述多個塊中選擇任意一塊的端子，這些端子被設(shè)置在位于所述半導(dǎo)體存儲器件內(nèi)的多塊選擇電路上。
15.如權(quán)利要求11所述的半導(dǎo)體存儲器件，包括被分成多個塊的一個存儲器單元組，其特征在于，還包括塊選擇地址計數(shù)器，它由輸入到地址計數(shù)器的增量信號啟動，此地址計數(shù)器位于所述半導(dǎo)體存儲器件內(nèi)；以及計數(shù)器選擇電路，當(dāng)輸入所述測試方式信號時，確認(rèn)所述塊選擇地址計數(shù)器的操作，并確認(rèn)所述地址計數(shù)器的操作。
16.如權(quán)利要求12所述的半導(dǎo)體存儲器件，它包括被分成多個塊的一個存儲器單元組，其特征在于，還包括塊選擇地址計數(shù)器，它由輸入到地址計數(shù)器增量信號啟動，此地址計數(shù)器位于所述半導(dǎo)體存儲器件內(nèi)；以及計數(shù)器選擇電路，當(dāng)輸入所述測試方式信號時，確認(rèn)所述塊選擇地址計數(shù)器的操作，并確認(rèn)所述地址計數(shù)器的操作。
17.如權(quán)利要求11所述的半導(dǎo)體存儲器件，其特征在于，所述半導(dǎo)體存儲器件是一個串行存取存儲器。
18.如權(quán)利要求17所述的半導(dǎo)體存儲器件，其特征在于，所述串行存取存儲器是字段存儲器或行存儲器。
全文摘要
揭示了用于在半導(dǎo)體存儲器件上完成指定的測試的方法和設(shè)備。此半導(dǎo)體存儲器件有一個時鐘產(chǎn)生電路和一個控制電路,時鐘產(chǎn)生電路響應(yīng)于操作請求信號,產(chǎn)生時鐘信號,而控制電路產(chǎn)生復(fù)位信號,以在一段預(yù)定的時間之后停止產(chǎn)生時鐘信號?？刂齐娐愤€響應(yīng)于時鐘信號產(chǎn)生至少一個操作控制信號,以執(zhí)行存儲器件的基本操作。
文檔編號G11C29/46GK1176467SQ97118209
公開日1998年3月18日 申請日期1997年9月3日 優(yōu)先權(quán)日1996年9月3日
發(fā)明者巖切逸郎 申請人:沖電氣工業(yè)株式會社