專(zhuān)利名稱(chēng)：具備能抑制消耗電流的接口電路的半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器，特別是涉及能以多種工作模式工作的結(jié)構(gòu)，即用于實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)器的低消耗電流和高速工作的結(jié)構(gòu)。
使用

圖11簡(jiǎn)單地說(shuō)明現(xiàn)有的半導(dǎo)體存儲(chǔ)器。
圖11中示出的現(xiàn)有的半導(dǎo)體存儲(chǔ)器9000具備輸入緩沖器1.1、1.2、…、1.m、內(nèi)部電路900和輸出緩沖器9.1、9.2、…、9.n。
輸入緩沖器1.1、1.2、…、1.m(以下，總稱(chēng)為輸入緩沖器1)分別判定從外部傳送來(lái)的信號(hào)EXT1、EXT2、…、EXTm的邏輯電平，生成對(duì)應(yīng)的邏輯電平的內(nèi)部信號(hào)，輸出到內(nèi)部電路900。內(nèi)部電路900根據(jù)從各個(gè)輸入緩沖器1供給的內(nèi)部信號(hào)，進(jìn)行規(guī)定的工作。輸出緩沖器9.1、9.2、…、9.n放大由內(nèi)部電路900生成的信號(hào)，并輸出(信號(hào)D1、D2、…、Dn)到外部。作為輸入緩沖器1，可舉出作為T(mén)TL(晶體管晶體管邏輯)系列接口的代表例的LVTTL接口。
在此，使用圖12說(shuō)明輸入緩沖器1的具體的結(jié)構(gòu)的一例。
圖12中示出的輸入緩沖器1是現(xiàn)有的LVTTL接口的一種，由NOR電路構(gòu)成(以下，簡(jiǎn)單地稱(chēng)為NOR電路1)。
圖12中示出的NOR電路1包含P溝道型MOS晶體管PLT1和PLT2以及N溝道型MOS晶體管NLT1和NLT2。P溝道型MOS晶體管PLT1和PLT2串聯(lián)連接在電源電位VDD和N溝道型MOS晶體管NLT1和NLT2的一個(gè)導(dǎo)通端子之間。N溝道型MOS晶體管NLT1和NLT2的另一個(gè)導(dǎo)通端子連接到接地電位。
P溝道型MOS晶體管PLT2和N溝道型MOS晶體管NLT1的各自的柵電極接收輸入信號(hào)VIN(圖11中的信號(hào)EXT1、EXT2、…、EXTm的任一個(gè))。
P溝道型MOS晶體管PLT2和N溝道型MOS晶體管NLT1構(gòu)成CMOS倒相器。P溝道型MOS晶體管PLT1和N溝道型MOS晶體管NLT2是控制晶體管，各自的柵電極接收激活信號(hào)SEL。NOR電路1響應(yīng)P溝道型MOS晶體管PLT1和N溝道型MOS晶體管NLT2的導(dǎo)通/非導(dǎo)通狀態(tài)，變成啟動(dòng)(enable)/禁止(disenable)狀態(tài)。
響應(yīng)輸入信號(hào)VIN，從P溝道型MOS晶體管PLT2、N溝道型MOS晶體管NLTl和N溝道型MOS晶體管NLT2的連接節(jié)點(diǎn)輸出信號(hào)VOUT。將信號(hào)VOUT傳送到圖1中示出的內(nèi)部電路900。
在LVTTL接口的情況下，從芯片外部輸入的輸入信號(hào)VIN的電位的上限是2.0V，下限是0.8V(LVTTL電平)。
在LVTTL電平下，構(gòu)成接口電路1的MOS晶體管的任一個(gè)都成為導(dǎo)通狀態(tài)，產(chǎn)生穿通電流。因此，在芯片為非選擇狀態(tài)下，接口電路1響應(yīng)激活信號(hào)SEL而變成非激活(禁止)狀態(tài)，以免在接口部分中消耗無(wú)用的功率。
其次，說(shuō)明圖12中示出的NOR電路1的工作。在激活信號(hào)SEL為低電平的激活狀態(tài)的情況下，P溝道型MOS晶體管PLT1變成導(dǎo)通狀態(tài)，N溝道型MOS晶體管NLT2變成非導(dǎo)通狀態(tài)。由此，輸入信號(hào)VIN變成可輸入的狀態(tài)。例如，如果輸入高電平的輸入信號(hào)VIN(2.0V)，則N溝道型MOS晶體管NLT1變成導(dǎo)通狀態(tài)，輸出低電平的信號(hào)VOUT。此外，如果輸入低電平的輸入信號(hào)VIN(0.8V)，則P溝道型MOS晶體管PLT2變成導(dǎo)通狀態(tài)，輸出高電平的信號(hào)VOUT。
在激活信號(hào)SEL為高電平的非激活狀態(tài)的情況下，P溝道型MOS晶體管PLT1變成非導(dǎo)通狀態(tài)，N溝道型MOS晶體管NLT2變成導(dǎo)通狀態(tài)。由此，NOR電路2成為禁止?fàn)顟B(tài)，輸出信號(hào)VOUT與輸入信號(hào)VIN無(wú)關(guān)，固定于低電平。
上述的LVTTL接口是對(duì)應(yīng)于電源電壓VDD為3.3V的規(guī)格，可覆蓋約60MHz～100MHz的工作頻率。
但是，近年來(lái)CPU、MPU等的工作頻率提高，對(duì)連接CPU、MPU等與存儲(chǔ)器的邏輯接口的高速化的要求越來(lái)越強(qiáng)。
在這種情況下，LVTTL接口也達(dá)到了其性能的極限。在使用TTL系列的接口時(shí)，在工作頻率低的情況下沒(méi)有問(wèn)題，但如果工作頻率提高，則上沖(overshoot)及下沖(undershoot)現(xiàn)象變得明顯，此外，由于切換而變動(dòng)的電源電位及接地電位為原因而發(fā)生的噪音、反射噪音、或串?dāng)_(crosstalk)噪音等噪音增大，對(duì)芯片整體的工作造成嚴(yán)重的問(wèn)題。此外，在總線系列中，由于傳送信號(hào)的振幅(LVTTL電平的寬度)大，故也引起裝置的消耗功率變大的問(wèn)題。因此，能抑制信號(hào)的振幅的高速接口的實(shí)用化變得很必要。
作為解決這個(gè)問(wèn)題的對(duì)策，有作為高速接口的SSTL(Stub SeriesTerminated Logic樁模塊串聯(lián)端接邏輯)接口。使用圖13說(shuō)明SSTL接口的構(gòu)成。
如圖13所示，SSTL接口電路2包含P溝道型MOS晶體管PST1和PST2以及N溝道型MOS晶體管NST1、NST2和NST3。SSTL接口電路2由差分放大電路構(gòu)成。以下，為了簡(jiǎn)單起見(jiàn)，將SSTL接口電路2稱(chēng)為差分放大器2。
如圖13所示，P溝道型MOS晶體管PST1和N溝道型MOS晶體管NST1串聯(lián)連接在電源電位VDD與節(jié)點(diǎn)Z1之間。P溝道型MOS晶體管PST2和N溝道型MOS晶體管NST2串聯(lián)連接在電源電位VDD與節(jié)點(diǎn)Z1之間。
P溝道型MOS晶體管PST1和PST2的各自的柵電極都連接到P溝道型MOS晶體管PST1與N溝道型MOS晶體管NST1的連接節(jié)點(diǎn)(記為節(jié)點(diǎn)X1)上。
N溝道型MOS晶體管NST1的柵電極接收中間電位、例如電源電位VDD×0.45V(電源電位VDD為3.3V時(shí)，約1.5V)的基準(zhǔn)電位Vref。N溝道型MOS晶體管NST2在柵電極處接收輸入信號(hào)VIN。輸入信號(hào)VIN是相對(duì)于基準(zhǔn)電位Vref以微小的振幅VH(例如，±0.4V)上下振蕩的信號(hào)。
N溝道型MOS晶體管NST3連接在節(jié)點(diǎn)Z1與接地電位之間。N溝道型MOS晶體管NST3在柵電極處接收激活信號(hào)SEL。N溝道型MOS晶體管NST3是控制晶體管，差分放大器2響應(yīng)N溝道型MOS晶體管NST3的導(dǎo)通/非導(dǎo)通狀態(tài)，變成啟動(dòng)/禁止?fàn)顟B(tài)。
響應(yīng)輸入信號(hào)VIN，從P溝道型MOS晶體管PST2和N溝道型MOS晶體管NST2的連接節(jié)點(diǎn)輸出信號(hào)VOUT。將信號(hào)VOUT例如傳送到圖11中示出的內(nèi)部電路900。
其次說(shuō)明圖13中示出的差分放大器2的工作。在激活信號(hào)SEL為低電平的激活狀態(tài)下，差分放大器2成為啟動(dòng)狀態(tài)，將輸入信號(hào)VIN與基準(zhǔn)電位Vref的電位差放大后輸出。例如，如果輸入高電平的輸入信號(hào)VIN，則信號(hào)VOUT下降到低電平。此外，如果輸入低電平的輸入信號(hào)VIN，則信號(hào)VOUT上升到高電平。
在激活信號(hào)SEL為高電平的非激活狀態(tài)下，差分放大器2成為禁止?fàn)顟B(tài)，輸出信號(hào)VOUT與輸入信號(hào)VIN無(wú)關(guān)，固定于低電平。
再有，由于差分放大器2的結(jié)構(gòu)是以導(dǎo)電方式的雙絞線結(jié)構(gòu)，噪音成分被抵消。因而，具有能高速傳送振幅小的信號(hào)的優(yōu)點(diǎn)。
但是，在圖13中示出的差分放大器2中，由于經(jīng)常供給作為中間電位的基準(zhǔn)電位Vref，故N溝道型MOS晶體管NST1經(jīng)常處于導(dǎo)通狀態(tài)。
因而，在激活信號(hào)SEL為高電平的情況下(啟動(dòng)狀態(tài))，將節(jié)點(diǎn)X1拉到接地電位。因此，如果節(jié)點(diǎn)X1的電位超過(guò)P溝道型MOS晶體管的閾值電壓，則P溝道型MOS晶體管PST1開(kāi)始導(dǎo)通，將節(jié)點(diǎn)X1的電位固定于從P溝道型MOS晶體管PST1供給的電流的能力與從N溝道型MOS晶體管NST1供給的電流的能力相平衡的電位處。
即，在激活信號(hào)SEL為高電平的情況下(啟動(dòng)狀態(tài))，意味著穿通電流(電流)從P溝道型MOS晶體管PST1通過(guò)N溝道型MOS晶體管NST1流動(dòng)。
因而，在半導(dǎo)體存儲(chǔ)器9000中，在采用了圖13中示出的差分放大器2的情況下，即使在盡可能打算抑制消耗功率的工作模式下，也存在只要接收輸入信號(hào)就流過(guò)很大的穿通電流(消耗電流)的問(wèn)題。
因此，本發(fā)明的目的在于，提供一種在實(shí)現(xiàn)高速信號(hào)傳送的同時(shí)，能在抑制消耗電流的特定的模式下降低在接口部分產(chǎn)生的消耗功率的半導(dǎo)體存儲(chǔ)器。
本發(fā)明的半導(dǎo)體存儲(chǔ)器具備模式檢測(cè)電路；接收從外部傳送來(lái)的輸入信號(hào)的輸入端子；以及響應(yīng)輸入信號(hào)而工作的內(nèi)部電路，其中，模式檢測(cè)電路響應(yīng)從外部輸入的模式指定信號(hào)，檢測(cè)出特定的模式被指定的情況，作為檢測(cè)結(jié)果輸出對(duì)應(yīng)的模式觸發(fā)信號(hào)，其中，從外部傳送來(lái)的輸入信號(hào)在特定的模式下，是第1電位電平的信號(hào)，在除特定的模式以外的模式下，是在第2電位電平上重疊了小振幅邏輯信號(hào)的信號(hào)，還具備第1接口電路和第2接口電路，其中，第1接口電路在特定的模式下激活，根據(jù)從輸入端子輸入的輸入信號(hào)的電位電平與閾值的比較，判定輸入信號(hào)的邏輯電平，將對(duì)應(yīng)于判定結(jié)果的內(nèi)部信號(hào)輸出到內(nèi)部電路，第2接口電路在除特定的模式以外的模式下激活，根據(jù)從輸入端子輸入的輸入信號(hào)的電位電平與第2電位電平的比較，判定輸入信號(hào)的邏輯電平，將對(duì)應(yīng)于判定結(jié)果的內(nèi)部信號(hào)輸出到內(nèi)部電路。
因而，本發(fā)明的主要的優(yōu)點(diǎn)在于，通過(guò)設(shè)置2種接口電路并對(duì)其進(jìn)行切換，在通常的模式下，通過(guò)傳送小振幅的信號(hào)來(lái)實(shí)現(xiàn)高速接口，在特定的模式下，可降低在接口部分中的消耗電流。
特別是在自更新模式下，通過(guò)切換接口電路，可抑制消耗功率。
特別是在自更新模式下，通過(guò)使LVTTL接口工作，可抑制在自更新模式中的接口部分的消耗電流。
特別是在除特定的模式以外的模式下，通過(guò)使作為SSTL接口的差分放大器工作，可高速地傳送信號(hào)。
圖1是示出本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器1000的主要部分的結(jié)構(gòu)的一例的概略框圖。
圖2是示出本發(fā)明的實(shí)施例1的時(shí)鐘緩沖器120的主要部分的結(jié)構(gòu)的一例的圖。
圖3是示出本發(fā)明的實(shí)施例1的接口電路100的具體結(jié)構(gòu)的一例的電路圖。
圖4A～圖4H是用于說(shuō)明圖1～圖3中示出的本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器1000的工作的時(shí)序圖。
圖5是示出實(shí)施例2的接口電路200的具體結(jié)構(gòu)的一例的電路圖。
圖6A～圖6H是用于說(shuō)明圖5中示出的接口電路200.1的工作的時(shí)序圖。
圖7是示出實(shí)施例2的接口電路200的另一具體結(jié)構(gòu)的電路圖。
圖8A～圖8H是用于說(shuō)明圖7中示出的接口電路200.2的工作的時(shí)序圖。
圖9是示出本發(fā)明的實(shí)施例2的接口電路200的具體結(jié)構(gòu)的一例的電路圖。
圖10A～圖10H是用于說(shuō)明圖9中示出的接口電路200.3的工作的時(shí)序圖。
圖11是示出現(xiàn)有的半導(dǎo)體存儲(chǔ)器9000的主要部分的結(jié)構(gòu)的概略框圖。
圖12是示出現(xiàn)有的輸入緩沖器1(LVTTL接口電路)的具體結(jié)構(gòu)的一例的電路圖。
圖13是示出現(xiàn)有的SSTL接口電路2的具體結(jié)構(gòu)的一例的電路圖。本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器具備多個(gè)接口電路，通過(guò)響應(yīng)與工作模式而切換接口電路，可實(shí)現(xiàn)高速傳送和降低消耗電流。
使用圖1說(shuō)明本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器。
圖1中示出的半導(dǎo)體存儲(chǔ)器1000包含地址緩沖器121、控制緩沖器122和模式寄存器124。
地址緩沖器121從地址引腳取入外部地址信號(hào)A，將對(duì)應(yīng)的內(nèi)部地址信號(hào)輸出到控制電路123?？刂凭彌_器122從多個(gè)控制引腳接收外部控制信號(hào)(例如，外部行地址選通信號(hào)/RAS、外部列地址選通信號(hào)/CAS、外部寫(xiě)啟動(dòng)信號(hào)/WE等)，將對(duì)應(yīng)的內(nèi)部控制信號(hào)輸出到控制電路123。
控制電路123響應(yīng)從地址緩沖器121接收的內(nèi)部地址信號(hào)和從控制緩沖器122接收的內(nèi)部控制信號(hào)，生成使內(nèi)部電路工作的內(nèi)部信號(hào)。模式寄存器124從控制電路123接收內(nèi)部信號(hào)。通過(guò)將內(nèi)部信號(hào)之一取入到模式寄存器124中，來(lái)決定半導(dǎo)體存儲(chǔ)器1000的工作模式。
半導(dǎo)體存儲(chǔ)器1000還包含存儲(chǔ)單元陣列126、輸入輸出緩沖器128、自更新計(jì)數(shù)器125和時(shí)鐘緩沖器120。
存儲(chǔ)單元陣列126包含圖中未示出的多個(gè)存儲(chǔ)單元。響應(yīng)從控制電路123接收的內(nèi)部信號(hào)和由模式寄存器124決定的模式，向圖中未示出的存儲(chǔ)單元進(jìn)行數(shù)據(jù)的寫(xiě)入或讀出。輸入輸出緩沖器128從輸入輸出數(shù)據(jù)引腳接收寫(xiě)入到存儲(chǔ)單元陣列126中的數(shù)據(jù)，或?qū)拇鎯?chǔ)單元陣列126讀出的數(shù)據(jù)輸出到數(shù)據(jù)輸入輸出引腳(DQ)。
例如，在讀出工作模式下，通過(guò)外部控制信號(hào)的組合將模式寄存器124設(shè)置于讀出工作模式。再者，對(duì)應(yīng)于外部地址信號(hào)A的存儲(chǔ)單元成為選擇狀態(tài)。而且，根據(jù)控制電路123的控制，進(jìn)行被選擇的存儲(chǔ)單元的存儲(chǔ)信息的讀出。將被讀出的存儲(chǔ)單元的存儲(chǔ)信息傳送到輸入輸出緩沖器128，從數(shù)據(jù)輸入輸出引腳(DQ)輸出到外部。在寫(xiě)入工作模式下，在選擇了某個(gè)存儲(chǔ)單元之后，將從數(shù)據(jù)輸入輸出引腳輸入的數(shù)據(jù)DQ寫(xiě)入到被選擇的存儲(chǔ)單元中。
時(shí)鐘緩沖器120接收外部時(shí)鐘信號(hào)ext.CLK，輸出與其同步的內(nèi)部時(shí)鐘信號(hào)。包含控制電路123、地址緩沖器121和控制緩沖器122的內(nèi)部電路與對(duì)應(yīng)于外部時(shí)鐘信號(hào)ext.CLK的內(nèi)部時(shí)鐘信號(hào)的上升定時(shí)(timing)同步地工作。
時(shí)鐘緩沖器120還接收外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE，輸出對(duì)應(yīng)的內(nèi)部信號(hào)。外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE在自更新模式下，保持一定的電位電平(具體地說(shuō)，是低電平)，在除自更新模式以外的模式下，經(jīng)常地保持高電平(基準(zhǔn)電位Vref+振幅VH)狀態(tài)。
模式寄存器124通過(guò)多個(gè)外部控制信號(hào)和對(duì)應(yīng)于低電平的外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE的內(nèi)部信號(hào)的組合，檢測(cè)出自更新模式被指定的情況，輸出自更新觸發(fā)信號(hào)SEL。自更新計(jì)數(shù)器125響應(yīng)自更新觸發(fā)信號(hào)SEL，發(fā)生內(nèi)部地址信號(hào)。
在自更新模式下，根據(jù)由自更新計(jì)數(shù)器125發(fā)生的內(nèi)部地址信號(hào)，自動(dòng)地進(jìn)行存儲(chǔ)單元陣列126中包含的存儲(chǔ)單元的更新。除時(shí)鐘緩沖器120以外的緩沖器(地址緩沖器121、控制緩沖器122和輸入輸出緩沖器128)響應(yīng)對(duì)應(yīng)于低電平的外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE的內(nèi)部信號(hào)，分別停止其工作。即，在自更新模式下，來(lái)自地址引腳、控制引腳和數(shù)據(jù)輸入輸出引腳的輸入分別變成禁止接收的狀態(tài)，只是時(shí)鐘緩沖器120處于工作狀態(tài)。
時(shí)鐘緩沖器120如下面所述那樣，包含多個(gè)接口電路，根據(jù)特定的模式來(lái)切換取入輸入信號(hào)的接口電路。以下，作為具體例，對(duì)特定的工作模式是自更新模式、作為接口電路切換對(duì)象的輸入信號(hào)是時(shí)鐘啟動(dòng)信號(hào)CKE、即對(duì)應(yīng)于外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE的內(nèi)部信號(hào)時(shí)的工作進(jìn)行描述。
其次，使用圖2說(shuō)明本發(fā)明的實(shí)施例1中的時(shí)鐘緩沖器120中包含的接口電路。圖2中示出的時(shí)鐘緩沖器120包含接口電路100、邏輯電路102和NOR電路104。
接口電路100如下面所述那樣，包含2種接口電路。接口電路100從節(jié)點(diǎn)N1接收自更新觸發(fā)信號(hào)SEL，從節(jié)點(diǎn)N2接收內(nèi)部信號(hào)、即時(shí)鐘啟動(dòng)信號(hào)CKE，從節(jié)點(diǎn)N3接收基準(zhǔn)電位Vref。接口電路100響應(yīng)自更新觸發(fā)信號(hào)SEL，從節(jié)點(diǎn)N4或節(jié)點(diǎn)N5分別輸出對(duì)應(yīng)于時(shí)鐘啟動(dòng)信號(hào)CKE的VOUT1或VOUT2。
邏輯電路102接收VOUT1或VOUT2，使邏輯電平一致。NOR電路104從邏輯電路102接收對(duì)應(yīng)于信號(hào)VOUT1的信號(hào)或?qū)?yīng)于信號(hào)VOUT2的信號(hào)，輸出對(duì)應(yīng)于時(shí)鐘啟動(dòng)信號(hào)CKE的內(nèi)部信號(hào)(在圖2中是OUT)。
其次，使用圖3說(shuō)明接口電路100的具體結(jié)構(gòu)。
接口電路100包含NOR電路1和差分放大器2。
如圖12中已說(shuō)明的那樣，NOR電路1包含P溝道型MOS晶體管PLT1和PLT2以及N溝道型MOS晶體管NLT1和NLT2。
P溝道型MOS晶體管PLT1和N溝道型MOS晶體管NLT2的各自的柵電極接收自更新觸發(fā)信號(hào)SEL。此外P溝道型MOS晶體管PLT2和N溝道型MOS晶體管NLT1的各自的柵電極接收時(shí)鐘啟動(dòng)信號(hào)CKE。
響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從與P溝道型MOS晶體管PLT2和N溝道型MOS晶體管NLT1的連接節(jié)點(diǎn)連接的節(jié)點(diǎn)N4輸出信號(hào)VOUT1。再有，NOR電路1如以上所述，是LVTTL接口，響應(yīng)LVTTL電平的輸入信號(hào)，輸出VOUT1。
如圖13所說(shuō)明的那樣，差分放大器2包含P溝道型MOS晶體管PST1和PST2以及N溝道型MOS晶體管NST1、NST2和NST3。
N溝道型MOS晶體管NST3的柵電極接收自更新觸發(fā)信號(hào)SEL。N溝道型MOS晶體管NST2的柵電極接收時(shí)鐘啟動(dòng)信號(hào)CKE。N溝道型MOS晶體管NST1的柵電極接收基準(zhǔn)電位Vref。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從與P溝道型MOS晶體管PST2和N溝道型MOS晶體管NST2的連接節(jié)點(diǎn)連接的節(jié)點(diǎn)N5輸出信號(hào)VOUT2。再有，差分放大器2如以上所述，是SSTL接口，響應(yīng)以中間電位、即基準(zhǔn)電位Vref為基準(zhǔn)微小地振蕩的信號(hào)，輸出VOUT2。
其次，使用作為時(shí)序圖的圖4A～圖4H，說(shuō)明圖1～圖3中示出的半導(dǎo)體存儲(chǔ)器1000中的主要部分的工作。
首先，說(shuō)明在除自更新模式以外的模式下的半導(dǎo)體存儲(chǔ)器1000的工作(時(shí)刻tO～t1)。此時(shí)，自更新觸發(fā)信號(hào)SEL處于高電平的非激活狀態(tài)。N溝道型MOS晶體管NST3為導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1(N溝道型MOS晶體管NST1與N溝道型MOS晶體管NST2的連接節(jié)點(diǎn))的電位處于低電平。因而，差分放大器2處于啟動(dòng)狀態(tài)。
另一方面，P溝道型MOS晶體管PLT1是非導(dǎo)通狀態(tài)，N溝道型MOS晶體管NLT2是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y1(P溝道型MOS晶體管PLT1和P溝道型MOS晶體管PLT2的連接節(jié)點(diǎn))的電位處于比低電平稍高的狀態(tài)。由此，NOR電路1處于禁止?fàn)顟B(tài)。
在該狀態(tài)下如果輸入高電平(基準(zhǔn)電位Vref+振幅VH)的時(shí)鐘啟動(dòng)信號(hào)CKE，則差分放大器2放大時(shí)鐘啟動(dòng)信號(hào)CKE的與基準(zhǔn)電位Vref的電位差，輸出VOUT2。由NOR電路1輸出的VOUT1維持于低電平。
其次，說(shuō)明指定了自更新模式的情況。此時(shí)，與自更新模式對(duì)應(yīng)，發(fā)生低電平的自更新觸發(fā)信號(hào)SEL(時(shí)刻t1～)。
N溝道型MOS晶體管NST3成為非導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1的電位上升到P溝道型MOS晶體管PST1與N溝道型MOS晶體管NST1的電流相平衡為止。由此，差分放大器2成為禁止?fàn)顟B(tài)。
另一方面，P溝道型MOS晶體管PLT1成為導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y1的電位上升到電源電位VDD。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從NOR電路1輸出信號(hào)VOUT1。
再有，更具體地說(shuō)，在自更新模式下，外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE是0.2V以下，由于處于比構(gòu)成NOR電路1的晶體管的閾值電壓低的電壓電平，故在構(gòu)成NOR電路1的CMOS倒相器中，不流過(guò)穿通電流。此外，由于差分放大器2處于禁止?fàn)顟B(tài)，故不產(chǎn)生電流。因而，與單獨(dú)地使用差分放大器2作為接口電路的情況相比，可降低消耗電流。
如上所述，本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器在有必要抑制消耗電流的模式(例如，自更新模式)下，通過(guò)切換接口電路，可減少消耗電流。關(guān)于實(shí)施例2的半導(dǎo)體存儲(chǔ)器進(jìn)行說(shuō)明。實(shí)施例2的半導(dǎo)體存儲(chǔ)器的整體結(jié)構(gòu)與圖1中示出的半導(dǎo)體存儲(chǔ)器1000的結(jié)構(gòu)相同。
實(shí)施例2的半導(dǎo)體存儲(chǔ)器1000具備以下示出的接口電路200，來(lái)代替圖1示出的接口電路100。使用圖5的電路圖，說(shuō)明實(shí)施例2的接口電路200具體結(jié)構(gòu)的一例。
對(duì)于與圖3中示出的實(shí)施例1的接口電路100相同的結(jié)構(gòu)要素，附以相同的記號(hào)和符號(hào)，省略其說(shuō)明。圖5中示出的接口電路200(以下稱(chēng)為接口電路200.1)包含倒相電路I2、NAND電路3和差分放大器4。
倒相電路I2將在節(jié)點(diǎn)N1接收的自更新觸發(fā)信號(hào)SEL反轉(zhuǎn)后輸出(稱(chēng)為反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL)。
差分放大器4包含P溝道型MOS晶體管PST1和PST2以及N溝道型MOS晶體管NST1、NST2和NST3。關(guān)于其結(jié)構(gòu)，與圖2中已說(shuō)明的結(jié)構(gòu)一樣。
再者，差分放大器4包含倒相電路I1。倒相電路I1將反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL反轉(zhuǎn)后輸出。N溝道型MOS晶體管NST3的柵電極通過(guò)倒相電路I1接收與自更新觸發(fā)信號(hào)SEL同步的信號(hào)。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從與P溝道型MOS晶體管PST2和N溝道型MOS晶體管NST2的連接節(jié)點(diǎn)連接的節(jié)點(diǎn)N5輸出信號(hào)VOUT2。再有，差分放大器4如以上所述，是SSTL接口。
NAND電路3包含P溝道型MOS晶體管PLT3和PLT4以及N溝道型MOS晶體管NLT3和NLT4。將P溝道型MOS晶體管PLT3和P溝道型MOS晶體管PLT4并聯(lián)地連接在電源電位VDD與N溝道型MOS晶體管NLT3的一個(gè)導(dǎo)通端子之間。將N溝道型MOS晶體管NLT4的一個(gè)導(dǎo)通端子與接地電位連接，將另一個(gè)導(dǎo)通端子與N溝道型MOS晶體管NLT3的另一個(gè)導(dǎo)通端子和通過(guò)節(jié)點(diǎn)Y2連接。
P溝道型MOS晶體管PLT3和N溝道型MOS晶體管NLT3的各自的柵電極接收時(shí)鐘啟動(dòng)信號(hào)CKE。P溝道型MOS晶體管PLT4和N溝道型MOS晶體管NLT4的各自的柵電極從倒相電路I2接收反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從與P溝道型MOS晶體管PST3和N溝道型MOS晶體管NST3的連接節(jié)點(diǎn)連接的節(jié)點(diǎn)N4輸出信號(hào)VOUT1。再有，NAND電路3是LVTTL接口的一種，響應(yīng)LVTTL電平的輸入信號(hào)，將信號(hào)VOUT1輸出。
其次，使用圖6A～圖6H的時(shí)序圖，說(shuō)明圖5中示出的接口電路200.1的工作。
首先，說(shuō)明在除自更新模式以外的模式下的工作(時(shí)刻t0～t1)。此時(shí)，自更新觸發(fā)信號(hào)SEL處于高電平(反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL是低電平)的非激活狀態(tài)，N溝道型MOS晶體管NST3是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1(N溝道型MOS晶體管NLT1與N溝道型MOS晶體管NLT2的連接節(jié)點(diǎn))的電位處于低電平。由此，差分放大器4處于啟動(dòng)狀態(tài)。
另一方面，N溝道型MOS晶體管NLT4是非導(dǎo)通狀態(tài)，P溝道型MOS晶體管PLT4是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y2(N溝道型MOS晶體管NLT3和N溝道型MOS晶體管NLT4的連接節(jié)點(diǎn))的電位處于比低電平稍高的狀態(tài)。由此，NAND電路3處于禁止?fàn)顟B(tài)。
在該狀態(tài)下如果輸入高電平(基準(zhǔn)電位Vref+振幅VH)的時(shí)鐘啟動(dòng)信號(hào)CKE，則差分放大器4放大時(shí)鐘啟動(dòng)信號(hào)CKE的與基準(zhǔn)電位Vref的電位差，輸出信號(hào)VOUT2。由NAND電路3輸出的VOUT1維持于低電平。
其次，說(shuō)明指定了自更新模式的情況。此時(shí)，與自更新模式對(duì)應(yīng)，發(fā)生低電平的自更新觸發(fā)信號(hào)SEL(時(shí)刻t1～)。
N溝道型MOS晶體管NST3成為非導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1的電位上升到P溝道型MOS晶體管PST1與N溝道型MOS晶體管NST1的電流相平衡為止。由此，差分放大器4成為禁止?fàn)顟B(tài)。
另一方面，N溝道型MOS晶體管NLT4成為導(dǎo)通狀態(tài)，P溝道型MOS晶體管PLT4成為非導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y2的電位下降到低電平。由此，NAND電路3成為啟動(dòng)狀態(tài)。響應(yīng)作為內(nèi)部信號(hào)的時(shí)鐘啟動(dòng)信號(hào)CKE，從NAND電路3輸出信號(hào)VOUT1。
如上所述，更具體地說(shuō)，在自更新模式下，外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE是0.2V以下，由于處于比構(gòu)成NAND電路3的晶體管的閾值電壓低的電位電平，故在構(gòu)成NAND電路3的CMOS倒相器中，不流過(guò)穿通電流。此外，由于差分放大器4處于禁止?fàn)顟B(tài)，故不產(chǎn)生電流。因而，與單獨(dú)地使用差分放大器4作為接口電路的情況相比，可降低消耗電流。
其次，使用圖7說(shuō)明本發(fā)明的實(shí)施例2的接口電路200的其他的具體結(jié)構(gòu)的一例。
對(duì)于與圖3中示出的接口電路100相同的結(jié)構(gòu)要素，附以相同的符號(hào)和記號(hào)，省略其說(shuō)明。
圖7中示出的接口電路200(以下稱(chēng)為接口電路200.2)包含NOR電路1和差分放大器5。如上所述，NOR電路1是LVTTL接口，響應(yīng)自更新觸發(fā)信號(hào)SEL，輸出與時(shí)鐘啟動(dòng)信號(hào)CKE對(duì)應(yīng)的信號(hào)VOUT1。
差分放大器5包含P溝道型MOS晶體管PST1和PST2以及N溝道型MOS晶體管NST1和NST2。關(guān)于P溝道型MOS晶體管PST1和PST2、N溝道型MOS晶體管NST1和NST2的連接關(guān)系，與圖3中的差分放大器2的結(jié)構(gòu)相同。
差分放大器5還包括倒相電路I3和P溝道型MOS晶體管PST3。倒相電路I3將自更新觸發(fā)信號(hào)SEL反轉(zhuǎn)后輸出。
將P溝道型MOS晶體管PST3連接在電源電位VDD與P溝道型MOS晶體管PST1和PST2的各自的一個(gè)導(dǎo)通端子之間。P溝道型MOS晶體管PST3是控制品體管，其柵電極通過(guò)倒相電路I3，接收將自更新觸發(fā)信號(hào)SEL反轉(zhuǎn)后的信號(hào)(稱(chēng)為反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL)。差分放大器5響應(yīng)P溝道型MOS晶體管PST3的導(dǎo)通/非導(dǎo)通狀態(tài)，變成啟動(dòng)/禁止?fàn)顟B(tài)。再有，差分放大器5是SSTL接口。
其次，使用圖8A～圖8H的時(shí)序圖，說(shuō)明圖7中示出的接口電路200.2的工作。
首先，說(shuō)明在除自更新模式以外的模式下的工作(時(shí)刻t0～t1)。此時(shí)，自更新觸發(fā)信號(hào)SEL處于高電平(反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL是低電平)的非激活狀態(tài)，P溝道型MOS晶體管PST3是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1(N溝道型MOS晶體管NST1與N溝道型MOS晶體管NST2的連接節(jié)點(diǎn))處于低電平的狀態(tài)。由此，差分放大器5處于啟動(dòng)狀態(tài)。
另一方面，N溝道型MOS晶體管NLT2是導(dǎo)通狀態(tài)，P溝道型MOS晶體管PLT1是非導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y1(P溝道型MOS晶體管PLT1和P溝道型MOS晶體管PLT2的連接節(jié)點(diǎn))的電位處于比低電平稍高的狀態(tài)。由此，NOR電路1處于禁止?fàn)顟B(tài)。
在該狀態(tài)下如果輸入高電平(基準(zhǔn)電位Vref+振幅VH)的時(shí)鐘啟動(dòng)信號(hào)CKE，則差分放大器5放大時(shí)鐘啟動(dòng)信號(hào)CKE的與基準(zhǔn)電位Vref的電位差，輸出信號(hào)VOUT2。由NOR電路1輸出的VOUT1維持于低電平。
其次，說(shuō)明指定了自更新模式的情況。此時(shí)，與自更新模式對(duì)應(yīng)，發(fā)生低電平的自更新觸發(fā)信號(hào)SEL(時(shí)刻t1～)。
P溝道型MOS晶體管PST3成為非導(dǎo)通狀態(tài)，差分放大器5成為禁止?fàn)顟B(tài)。
另一方面，P溝道型MOS晶體管PLT1成為導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y1的電位上升到電源電位VDD。由此，NOR電路1成為啟動(dòng)狀態(tài)。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從NOR電路1輸出信號(hào)VOUT1。
如上所述，更具體地說(shuō)，在自更新模式下，外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE是0.2V以下，由于處于比構(gòu)成NOR電路1的晶體管的閾值電壓低的電壓電平，故在構(gòu)成NOR電路1的CMOS倒相器中，不流過(guò)穿通電流。此外，由于差分放大器5處于禁止?fàn)顟B(tài)，故不產(chǎn)生電流。因而，與單獨(dú)地使用差分放大器5作為接口電路的情況相比，可降低消耗電流。
其次，使用圖9說(shuō)明本發(fā)明的實(shí)施例2的接口電路200的其他的具體結(jié)構(gòu)的一例。
對(duì)于與圖3、圖5和圖7中示出的接口電路100和200相同的結(jié)構(gòu)要素，附以相同的符號(hào)和記號(hào)，省略其說(shuō)明。圖9中示出的接口電路200(以下稱(chēng)為接口電路200.3)包含倒相電路I4、NAND電路3和差分放大器6。
倒相電路I4將在節(jié)點(diǎn)N1接收的自更新觸發(fā)信號(hào)SEL反轉(zhuǎn)后輸出(稱(chēng)為反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL)。
差分放大器6包含P溝道型MOS晶體管PST1、PST2和PST3以及N溝道型MOS晶體管NST1、NST2和NST3。關(guān)于這些結(jié)構(gòu)，與圖7中已說(shuō)明的結(jié)構(gòu)一樣。
P溝道型MOS晶體管PST3是控制晶體管，P溝道型MOS晶體管PST3的柵電極通過(guò)倒相電路I4，接收反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL。差分放大器6響應(yīng)P溝道型MOS晶體管PST3的導(dǎo)通/非導(dǎo)通狀態(tài)，變成啟動(dòng)/禁止?fàn)顟B(tài)。再有，差分放大器6是SSTL接口。
作為NAND電路3的控制晶體管的P溝道型MOS晶體管PLT4和N溝道型MOS晶體管NLT4的柵電極分別通過(guò)倒相電路I4，接收反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL。如上所述，NAND電路3是LVTTL接口的一種，響應(yīng)自更新觸發(fā)信號(hào)SEL，輸出對(duì)應(yīng)于時(shí)鐘啟動(dòng)信號(hào)CKE的信號(hào)VOUT1。
其次，使用圖10A～圖10H的時(shí)序圖，說(shuō)明圖9中示出的接口電路200.3的工作。
首先，說(shuō)明在除自更新模式以外的模式下的工作(時(shí)刻t0～t1)。此時(shí)，自更新觸發(fā)信號(hào)SEL處于高電平(反轉(zhuǎn)自更新觸發(fā)信號(hào)/SEL是低電平)的非激活狀態(tài)，P溝道型MOS晶體管PST3是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Z1(N溝道型MOS晶體管NST1與N溝道型MOS晶體管NST2的連接節(jié)點(diǎn))處于低電平的狀態(tài)。由此，差分放大器6處于啟動(dòng)狀態(tài)。
另一方面，N溝道型MOS晶體管NLT4是非導(dǎo)通狀態(tài)，P溝道型MOS晶體管PLT4是導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y2(N溝道型MOS晶體管NLT3和N溝道型MOS晶體管NLT4的連接節(jié)點(diǎn))的電位處于比低電平稍高的狀態(tài)。由此，NAND電路3處于禁止?fàn)顟B(tài)。
在該狀態(tài)下如果輸入高電平(基準(zhǔn)電位Vref+振幅VH)的時(shí)鐘啟動(dòng)信號(hào)CKE，則差分放大器6放大時(shí)鐘啟動(dòng)信號(hào)CKE的與基準(zhǔn)電位Vref的電位差，輸出信號(hào)VOUT2。由NAND電路3輸出的VOUT1維持于低電平。
其次，說(shuō)明指定了自更新模式的情況。此時(shí)，與自更新模式對(duì)應(yīng)，發(fā)生低電平的自更新觸發(fā)信號(hào)SEL(時(shí)刻t1～)。
P溝道型MOS晶體管PST3成為非導(dǎo)通狀態(tài)，差分放大器6成為禁止?fàn)顟B(tài)。
另一方面，N溝道型MOS晶體管NLT4成為導(dǎo)通狀態(tài)，節(jié)點(diǎn)Y2的電位下降到低電平。由此，NAND電路3成為啟動(dòng)狀態(tài)。響應(yīng)時(shí)鐘啟動(dòng)信號(hào)CKE，從NAND電路3輸出信號(hào)VOUT1。
如上所述，更具體地說(shuō)，在自更新模式下，外部時(shí)鐘啟動(dòng)信號(hào)ext.CKE是O.2V以下，由于處于比構(gòu)成NAND電路3的晶體管的閾值電壓低的電壓電平，故在構(gòu)成NAND電路3的CMOS倒相器中，不流過(guò)穿通電流。此外，由于差分放大器6處于禁止?fàn)顟B(tài)，故不產(chǎn)生電流。因而，與單獨(dú)地使用差分放大器6作為接口電路的情況相比，可降低消耗電流。
如上所述，在本發(fā)明的實(shí)施例2的半導(dǎo)體存儲(chǔ)器中，在有必要抑制消耗電流的模式(例如，自更新模式)下，通過(guò)切換接口電路，也可減少消耗電流。
權(quán)利要求
1．一種半導(dǎo)體存儲(chǔ)器，其特征在于具備模式檢測(cè)裝置(124)，該模式檢測(cè)裝置響應(yīng)從外部輸入的模式指定信號(hào)，檢測(cè)出特定的模式被指定的情況，作為檢測(cè)結(jié)果輸出對(duì)應(yīng)的模式觸發(fā)信號(hào)；接收從外部傳送來(lái)的輸入信號(hào)的輸入端子，從外部傳送來(lái)的輸入信號(hào)在上述特定的模式下，是第1電位電平的信號(hào)，在除上述特定的模式以外的模式下，是在第2電位電平上重疊了小振幅邏輯信號(hào)的信號(hào)；以及響應(yīng)輸入信號(hào)而工作的內(nèi)部電路，還具備第1接口裝置(1,3)和第2接口裝置(2,4)，其中，第1接口裝置在上述特定的模式下激活，根據(jù)從上述輸入端子輸入的上述輸入信號(hào)的電位電平與閾值的比較，判定上述輸入信號(hào)的邏輯電平，將對(duì)應(yīng)于判定結(jié)果的內(nèi)部信號(hào)輸出到上述內(nèi)部電路，第2接口裝置在除上述特定的模式以外的模式下激活，根據(jù)從上述輸入端子輸入的上述輸入信號(hào)的電位電平與上述第2電位電平的比較，判定上述輸入信號(hào)的邏輯電平，將對(duì)應(yīng)于判定結(jié)果的內(nèi)部信號(hào)輸出到上述內(nèi)部電路。
2．如權(quán)利要求1中所述的半導(dǎo)體存儲(chǔ)器，其特征在于還包括存儲(chǔ)單元陣列(126)，包含配置成行列狀的多個(gè)存儲(chǔ)單元；以及地址產(chǎn)生裝置(125)，響應(yīng)上述模式檢測(cè)裝置的檢測(cè)結(jié)果，產(chǎn)生指定上述存儲(chǔ)單元陣列的上述存儲(chǔ)單元的內(nèi)部地址信號(hào)，所謂上述特定模式，是響應(yīng)上述地址產(chǎn)生裝置(125)產(chǎn)生的上述內(nèi)部地址信號(hào)，將上述存儲(chǔ)單元的數(shù)據(jù)更新的自更新模式。
3．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述第1接口裝置(1)由NOR電路構(gòu)成。
4．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述第1接口裝置由NAND電路(3)構(gòu)成。
5．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述第2接口裝置(2,4)由放大上述第2電位電平與上述輸入信號(hào)的電位差的差分放大器構(gòu)成。
6．如權(quán)利要求3中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(1)包括第1P溝道型MOS晶體管(PLT1)，其一個(gè)導(dǎo)通端子連接到電源電位；第2P溝道型MOS晶體管(PLT2)，其一個(gè)導(dǎo)通端子與上述第1P溝道型MOS晶體管(PLT1)的另一個(gè)導(dǎo)通端子連接；以及第1N溝道型MOS晶體管(NLT1)和第2N溝道型MOS晶體管(NLT2)，并聯(lián)地連接在上述第2P溝道型MOS晶體管(PLT2)的另一個(gè)導(dǎo)通端子與接地電位之間，上述第1P溝道型MOS晶體管(PLT1)和上述第2N溝道型MOS晶體管(NLT2)的各自的柵電極接收上述模式觸發(fā)信號(hào)，上述第2P溝道型MOS晶體管(PLT2)和上述第1N溝道型MOS晶體管(NLT1)的各自的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PLT2)與上述第1N溝道型MOS晶體管(NLT1)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
7．如權(quán)利要求4中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(3)包括第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)，其一個(gè)導(dǎo)通端子分別連接到電源電位；以及第1N溝道型MOS晶體管(NLT3)和第2N溝道型MOS晶體管(NLT4)，串聯(lián)地連接在上述第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，上述第2P溝道型MOS晶體管(PLT4)和上述第2N溝道型MOS晶體管(NLT4)的各自的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第1P溝道型MOS晶體管(PLT3)和上述第1N溝道型MOS晶體管(NLT3)的各自的柵電極接收上述輸入信號(hào)，從上述第1P溝道型MOS晶體管(PLT3)與上述第1N溝道型MOS晶體管(NLT3)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
8．如權(quán)利要求5中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第2接口裝置(2)包括第1P溝道型MOS晶體管(PST1)和第2P溝道型MOS晶體管(PST2)，其各自的一個(gè)導(dǎo)通端子分別連接到電源電位；第1N溝道型MOS晶體管(NST1)，其一個(gè)導(dǎo)通端子與上述第1P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子連接；第2N溝道型MOS晶體管(NST2)，其一個(gè)導(dǎo)通端子與上述第2P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子連接；以及第3N溝道型MOS晶體管(NST3)，連接在上述第1N溝道型MOS晶體管(NST1)和第2N溝道型MOS晶體管(NST2)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，將上述第1P溝道型MOS晶體管(PST1)和上述第2P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第1P溝道型MOS晶體管(PST1)與上述第1N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第3N溝道型MOS晶體管(NST3)的柵電極接收上述模式觸發(fā)信號(hào)，上述第1N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第2N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PST2)與上述第2N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
9．如權(quán)利要求5中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第2接口裝置(4)包括第1P溝道型MOS晶體管(PST1)和第2P溝道型MOS晶體管(PST2)，將各自的一個(gè)導(dǎo)通端子連接起來(lái)；第1N溝道型MOS晶體管(NST1)，連接在上述第1P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子與接地電位之間；第2N溝道型MOS晶體管(NST2)，連接在上述第2P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子與接地電位之間；以及第3P溝道型MOS晶體管(PST3)，連接在上述第1P溝道型MOS晶體管(PST1)和上述第2P溝道型MOS晶體管(PST2)的各自的另一個(gè)導(dǎo)通端子與電源電位之間，將上述第1P溝道型MOS晶體管(PST1)和上述第2P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第1P溝道型MOS晶體管(PST1)與上述第1N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第3P溝道型MOS晶體管(PST3)的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第1N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第2N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PST2)與上述第2N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
10．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(1)包括第1P溝道型MOS晶體管(PLT1)，其一個(gè)導(dǎo)通端子連接到電源電位；第2P溝道型MOS晶體管(PLT2)，其一個(gè)導(dǎo)通端子與上述第1P溝道型MOS晶體管(PLT1)的另一個(gè)導(dǎo)通端子連接；以及第1N溝道型MOS晶體管(NLT1)和第2N溝道型MOS晶體管(NLT2)，并聯(lián)地連接在上述第2P溝道型MOS晶體管(PLT2)的另一個(gè)導(dǎo)通端子與接地電位之間，上述第1P溝道型MOS晶體管(PLT1)和上述第2N溝道型MOS晶體管(NLT2)的各自的柵電極接收上述模式觸發(fā)信號(hào)，上述第2P溝道型MOS晶體管(PLT2)和上述第1N溝道型MOS晶體管(NLT1)的各自的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PLT2)與上述第1N溝道型MOS晶體管(NLT1)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(2)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，其各自的一個(gè)導(dǎo)通端子分別連接到電源電位；第3N溝道型MOS晶體管(NST1)，其一個(gè)導(dǎo)通端子與上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子連接；第4N溝道型MOS晶體管(NST2)，其一個(gè)導(dǎo)通端子與上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子連接；以及第5N溝道型MOS晶體管(NST3)，連接在上述第3N溝道型MOS晶體管(NST1)和第4N溝道型MOS晶體管(NST2)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5N溝道型MOS晶體管(NST3)的柵電極接收上述模式觸發(fā)信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4 N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
11．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(3)包括第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)，其一個(gè)導(dǎo)通端子分別連接到電源電位；以及第1N溝道型MOS晶體管(NLT3)和第2N溝道型MOS晶體管(NLT4)，串聯(lián)地連接在上述第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，上述第2P溝道型MOS晶體管(PLT4)和上述第2N溝道型MOS晶體管(NLT4)的各自的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第1P溝道型MOS晶體管(PLT3)和上述第1N溝道型MOS晶體管(NLT3)的各自的柵電極接收上述輸入信號(hào)，從上述第1P溝道型MOS晶體管(PLT3)與上述第1N溝道型MOS晶體管(NLT3)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(2)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，其各自的一個(gè)導(dǎo)通端子分別連接到電源電位；第3N溝道型MOS晶體管(NST1)，其一個(gè)導(dǎo)通端子與上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子連接；第4N溝道型MOS晶體管(NST2)，其一個(gè)導(dǎo)通端子與上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子連接；以及第5N溝道型MOS晶體管(NST3)，連接在上述第3N溝道型MOS晶體管(NST1)和第4N溝道型MOS晶體管(NST2)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5N溝道型MOS晶體管(NST3)的柵電板接收上述模式觸發(fā)信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
12．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(1)包括第1P溝道型MOS晶體管(PLT1)，其一個(gè)導(dǎo)通端子連接到電源電位；第2P溝道型MOS晶體管(PLT2)，其一個(gè)導(dǎo)通端子與上述第1P溝道型MOS晶體管(PLT1)的另一個(gè)導(dǎo)通端子連接；以及第1N溝道型MOS晶體管(NLT1)和第2N溝道型MOS晶體管(NLT2)，并聯(lián)地連接在上述第2P溝道型MOS晶體管(PLT2)的另一個(gè)導(dǎo)通端子與接地電位之間，上述第1P溝道型MOS晶體管(PLT1)和上述第2N溝道型MOS晶體管(NLT2)的各自的柵電極接收上述模式觸發(fā)信號(hào)，上述第2P溝道型MOS晶體管(PLT2)和上述第1N溝道型MOS晶體管(NLT1)的各自的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PLT2)與上述第1N溝道型MOS晶體管(NLT1)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(4)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，將各自的一個(gè)導(dǎo)通端子連接起來(lái)；第3N溝道型MOS晶體管(NST1)，連接在上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子與接地電位之間；第4N溝道型MOS晶體管(NST2)，連接在上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子與接地電位之間；以及第5P溝道型MOS晶體管(PST3)，連接在上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的另一個(gè)導(dǎo)通端子與電源電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5P溝道型MOS晶體管(PST3)的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
13．如權(quán)利要求2中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(3)包括第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)，其一個(gè)導(dǎo)通端子分別連接到電源電位；以及第1N溝道型MOS晶體管(NLT3)和第2N溝道型MOS晶體管(NLT4)，串聯(lián)地連接在上述第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，上述第2P溝道型MOS晶體管(PLT4)和上述第2N溝道型MOS晶體管(NLT4)的各自的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第1P溝道型MOS晶體管(PLT3)和上述第1N溝道型MOS晶體管(NLT3)的各自的柵電極接收上述輸入信號(hào)，從上述第1P溝道型MOS晶體管(PLT3)與上述第1N溝道型MOS晶體管(NLT3)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(4)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，將各自的一個(gè)導(dǎo)通端子連接起來(lái)；第3N溝道型MOS晶體管(NST1)，連接在上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子與接地電位之間；第4N溝道型MOS晶體管(NST2)，連接在上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子與接地電位之間；以及第5P溝道型MOS晶體管(PST3)，連接在上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的另一個(gè)導(dǎo)通端子與電源電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5P溝道型MOS晶體管(PST3)的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
14．如權(quán)利要求1中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述自更新模式下變成低電平的激活狀態(tài)，上述第1接口裝置(1)包括第1P溝道型MOS晶體管(PLT1)，其一個(gè)導(dǎo)通端子連接到電源電位；第2P溝道型MOS晶體管(PLT2)，其一個(gè)導(dǎo)通端子與上述第1P溝道型MOS晶體管(PLT1)的另一個(gè)導(dǎo)通端子連接；以及第1N溝道型MOS晶體管(NLT1)和第2N溝道型MOS晶體管(NLT2)，并聯(lián)地連接在上述第2P溝道型MOS晶體管(PLT2)的另一個(gè)導(dǎo)通端子與接地電位之間，上述第1P溝道型MOS晶體管(PLT1)和上述第2N溝道型MOS晶體管(NLT2)的各自的柵電極接收上述模式觸發(fā)信號(hào)，上述第2P溝道型MOS晶體管(PLT2)和上述第1N溝道型MOS晶體管(NLT1)的各自的柵電極接收上述輸入信號(hào)，從上述第2P溝道型MOS晶體管(PLT2)與上述第1N溝道型MOS晶體管(NLT1)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(2)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，其各自的一個(gè)導(dǎo)通端子分別連接到電源電位；第3N溝道型MOS晶體管(NST1)，其一個(gè)導(dǎo)通端子與上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子連接；第4N溝道型MOS晶體管(NST2)，其一個(gè)導(dǎo)通端子與上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子連接；以及第5N溝道型MOS晶體管(NST3)，連接在上述第3N溝道型MOS晶體管(NST1)和第4N溝道型MOS晶體管(NST2)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5N溝道型MOS晶體管(NST3)的柵電極接收上述模式觸發(fā)信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
15．如權(quán)利要求1中所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述模式觸發(fā)信號(hào)在上述特定的模式下變成低電平的激活狀態(tài)，上述第1接口裝置(3)包括第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)，其一個(gè)導(dǎo)通端子分別連接到電源電位；以及第1N溝道型MOS晶體管(NLT3)和第2N溝道型MOS晶體管(NLT4)，串聯(lián)地連接在上述第1P溝道型MOS晶體管(PLT3)和第2P溝道型MOS晶體管(PLT4)的各自的另一個(gè)導(dǎo)通端子與接地電位之間，上述第2P溝道型MOS晶體管(PLT4)和上述第2N溝道型MOS晶體管(NLT4)的各自的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第1P溝道型MOS晶體管(PLT3)和上述第1N溝道型MOS晶體管(NLT3)的各自的柵電極接收上述輸入信號(hào)，從上述第1P溝道型MOS晶體管(PLT3)與上述第1N溝道型MOS晶體管(NLT3)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)，上述第2接口裝置(4)包括第3P溝道型MOS晶體管(PST1)和第4P溝道型MOS晶體管(PST2)，將各自的一個(gè)導(dǎo)通端子連接起來(lái)；第3N溝道型MOS晶體管(NST1)，連接在上述第3P溝道型MOS晶體管(PST1)的另一個(gè)導(dǎo)通端子與接地電位之間；第4N溝道型MOS晶體管(NST2)，連接在上述第4P溝道型MOS晶體管(PST2)的另一個(gè)導(dǎo)通端子與接地電位之間；以及第5P溝道型MOS晶體管(PST3)，連接在上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的另一個(gè)導(dǎo)通端子與電源電位之間，將上述第3P溝道型MOS晶體管(PST1)和上述第4P溝道型MOS晶體管(PST2)的各自的柵電極連接到上述第3P溝道型MOS晶體管(PST1)與上述第3N溝道型MOS晶體管(NST1)的連接節(jié)點(diǎn)，上述第5P溝道型MOS晶體管(PST3)的柵電極接收將上述模式觸發(fā)信號(hào)反轉(zhuǎn)后的信號(hào)，上述第3N溝道型MOS晶體管(NST1)的柵電極接收上述第2電位電平的基準(zhǔn)電位，上述第4N溝道型MOS晶體管(NST2)的柵電極接收上述輸入信號(hào)，從上述第4P溝道型MOS晶體管(PST2)與上述第4N溝道型MOS晶體管(NST2)的連接節(jié)點(diǎn)輸出上述內(nèi)部信號(hào)。
全文摘要
本發(fā)明的半導(dǎo)體存儲(chǔ)器中的時(shí)鐘緩沖器具備2種接口電路,即LVTTL接口(NOR電路)和SSTL接口(差分放大器)。在設(shè)定成能抑制消耗功率的特定的模式(自更新模式)的情況下,半導(dǎo)體存儲(chǔ)器使用LVTTL接口從外部取入信號(hào)。此外,在除自更新模式以外的模式下,使用SSTL接口從外部取入信號(hào)。由此,在特定的模式下,可抑制消耗電流。
文檔編號(hào)G11C11/407GK1223442SQ98119270
公開(kāi)日1999年7月21日 申請(qǐng)日期1998年9月15日 優(yōu)先權(quán)日1998年1月16日
發(fā)明者小橋壽夫, 櫻井干夫, 谷田進(jìn) 申請(qǐng)人:三菱電機(jī)株式會(huì)社