專利名稱：使用參考電壓產(chǎn)生負電壓的制作方法
技術領域：
本發(fā)明涉及一種負電壓發(fā)生電路，它與另一半導體電路(諸如一個閃爍存儲器)置與同一芯片上，以產(chǎn)生和輸出一個負電壓。
一負電壓典型地用于擦除存貯在閃爍存儲器中的內(nèi)容。然而，提供給閃爍存儲器的電壓典型地為一正電壓，未提供負電壓。這樣，在與閃爍存儲器同一個芯片上更提供一個負電壓發(fā)生電路，用于生成負電壓。


圖1是一個方塊圖，顯示了常規(guī)負電壓發(fā)生電路的結構。下面將參考圖1描述該常規(guī)負電壓發(fā)生電路。
該常規(guī)負電壓發(fā)生電路由以下組成一個分壓電路82，一比較電路3，一振蕩器4；一時鐘緩沖器5，一負電壓電荷泵6。
分壓電路82對位于負電壓104和電源電壓Vcc之間的電壓進行分壓，輸出一個分壓102。比較電路3把一參考電壓120的電壓值與分壓102的電壓值進行比較。當分壓102的電壓值等于或高于參考電壓120的電壓值時，比較電路3將一振蕩器控制信號103設置為激活態(tài)，當分壓102的電壓值低于參考電壓120的電壓值時，比較電路3將振蕩器控制信號103設置為去激活狀態(tài)。
下面將參考圖2描述一個比較電路3的特定結構。參考圖2，比較電路3由以下組成一個電阻97，構成電流鏡像電路的P型溝道MOS晶體管91和92，一P型溝道MOS晶體管93，其柵極接收參考電壓120，一P型溝道MOS晶體管94，其柵極接收分壓102，構成電流鏡像電路的N型溝道MOS晶體管95和96，和一反相器98。
在P型溝道MOS晶體管91中，基于晶體管91的特性和電阻97的電流在晶體管91的源極和漏極之間流動。與流過晶體管91的電流具有相同電流值的電流在P溝道MOS晶體管92的源極和漏極之間流動，它與P溝道MOS晶體管91一起構成了電流鏡像。這樣，P溝道MOS晶體管92起著電流源的作用，其向P溝道MOS晶體管93和94提供電流。構成電流鏡像電路的N溝道MOS晶體管95和96分別連接到P溝道MOS晶體管93和94上作為其負載。
當分壓102的電壓值等于或高于參考電壓120的電壓值時，在P溝道MOS晶體管94的源極和漏極間流動的電流減小。當分壓102低于參考電壓120時，在P溝道MOS晶體管94的源極和漏極間流動的電流增大。結果，當分壓102等于或高于參考電壓120時，輸出到反相器98的電壓降低。當分壓102低于參考電壓120時，輸出到反相器98的電壓升高。這樣，供給反相器98的電壓在一定幅值范圍內(nèi)變化，取決于分壓是否高于或低于參考電壓120。這樣，當反相器98的邏輯閾值設置為一個在此幅值范圍內(nèi)的值時，可生成振蕩器控制信號103，指出分壓102是高于還是低于參考電壓120。
當振蕩器控制信號103處于激活態(tài)時，振蕩器4產(chǎn)生并輸出兩個相位相互相反的振蕩器輸出信號。
如圖3所示，振蕩器4是一環(huán)形振蕩器，它由一與非電路110和反相器1111至1116組成。
與非電路110為這個環(huán)形振蕩器的一個環(huán)節(jié)。振蕩器控制信號103提供給與非電路110的一個輸入端子。這樣，當振蕩器控制信號103處于一個低電壓的去激活狀態(tài)時，它用于停止振蕩器4的操作。反相器1111至1116是以一個環(huán)的形式串連的。反相器1116的輸出作為一個振蕩器輸出信號105，反相器1115的輸出作為一個振蕩器輸出信號106。
圖4A至4C是時序圖，顯示了振蕩器控制信號103和振蕩器輸出信號105和106的操作。參考圖4A至4C，可以看出，當振蕩器控制信號103處于一個高電平的激活態(tài)Vcc時，兩個相互反相的振蕩器輸出信號105和106被輸出，當振蕩器控制信號103處于一個低電平的去激活狀態(tài)，GND1時，振蕩器輸出信號105和106不輸出。
如圖5所示，時鐘緩沖器5接收從振蕩器4輸出的振蕩器輸出信號105和106，然后分別通過反相器121和122和反相器123和124輸出互補脈沖信號107和108。
負電壓電荷泵6根據(jù)互補脈沖信號107和108產(chǎn)生并輸出負電壓104。下面將參考圖6描述負電壓電荷泵6的一個特定結構。
如圖6所示，負電壓電荷泵6是由P溝道MOS晶體管1311至1316，電容器1321至1326和一P溝道MOS晶體管133組成。P溝道MOS晶體管1311至1316串聯(lián)，使得每個P溝道MOS晶體管的柵極和源極互相連接，進一步使在相鄰晶體管間一個晶體管的源極和另一晶體管的漏極相互連接。
P溝道MOS晶體管1311,1313和1315的漏極分別通過電容器1321,1323和1323連接到互補脈沖信號107上。而且，P溝道MOS晶體管1312,1314和1316的漏極分別通過電容器1322,1324和1326連接到互補脈沖信號108上。P溝道MOS晶體管1311的源極輸出為負電壓104,P溝道MOS晶體管1316的漏極被連接到P溝道MOS晶體管133的源極上。P溝道MOS晶體管133的柵極和漏極接地，將P溝道MOS晶體管1316的漏極置為地電勢。
下面將描述負電壓電荷泵6的一個操作。為便于說明，將僅以P溝道MOS晶體管1312來描述該操作。其它P溝道MOS晶體管1311,1313至1316的操作與P溝道MOS晶體管1312的操作是類似的。為便于說明，P溝道MOS晶體管1312的源極假定為一節(jié)點13a，其漏極假定為一節(jié)點13b。
首先，假定在某一定時，互補脈沖信號107被置為電源電壓Vcc，互補脈沖信號108被設置為地電勢。在這種情況下，由于節(jié)點13a被電容器1311提升，節(jié)點13a的電勢被置為高電平。并且，由于節(jié)點13b被電容器1322降低，節(jié)點13b的電勢被置為低電平。當節(jié)點13a和節(jié)點13b之間的電勢差等于或大于一閾值時，P溝道MOS晶體管1312為ON狀態(tài)。此時，節(jié)點13a的電荷流向電勢為低電平的節(jié)點13b。當節(jié)點13a處的電荷減少時，電勢降低。當節(jié)點13b處的電荷增加時，其電勢升高。于是，電荷的移動會持續(xù)到節(jié)點13a的電勢等于節(jié)點13b的電勢。
在下一定時，互補脈沖信號107被置為地電勢，互補脈沖信號108被置為電源電壓Vcc。這種情況下，由于節(jié)點13a被電容器1321降為低電平，節(jié)點13a的電勢被置為低電平。由于節(jié)點13b被電容器1322提升，節(jié)點13b的電勢被置為高電平。即使節(jié)點13b的電勢升為高電平，由于柵極和漏極的相互連接而保持相同的電勢。這樣，P溝道MOS晶體管1312保持在OFF狀態(tài)。然而，上述電荷的移動是在與P溝道MOS晶體管1312相鄰的P溝道MOS晶體管1311和1313中進行的。
互補脈沖信號107和108在電源電勢電平和地電勢電平間交替地切換，P溝道MOS晶體管1311至1316重復上述操作。相應地，電荷順序以從P溝道MOS晶體管1311至P溝道MOS晶體管1316的方向轉移。P溝道MOS晶體管1311的源極被置為負電壓電荷泵6中的最低電勢，將其輸出為負電壓104。
下面將參考圖1描述常規(guī)負電壓發(fā)生電路的操作。
如果負電壓104高于一期望的電壓值，則分壓102高于參考電壓120。這樣，比較電路3將振蕩器控制信號103設置為激活態(tài)。振蕩器4響應于激活的振蕩器控制信號103，產(chǎn)生并輸出振蕩器輸出信號105和106。接著，時鐘緩沖器5接收振蕩器輸出信號105和106，輸出為互補脈沖信號107和108。為此，負電壓電荷泵6用于降低負電壓104的電壓值。
當負電壓104達到期望的電壓時，從而使從分壓電路82輸出的分壓102等于參考電壓120，由于比較電路3將振蕩器控制信號103設置為去激活狀態(tài)，振蕩器4不再輸出振蕩器輸出信號105和106。負電壓電荷泵6響應于去激活的振蕩器控制信號103停止操作。且負電壓104的電壓值保持在所確定的電壓值。
這樣產(chǎn)生的負電壓104用于擦除存儲在閃爍存儲器中的內(nèi)容。然而，另一個問題產(chǎn)生了，即當負電壓104較高時，一個存儲單元的擦除時間變長。另一方面，當負電壓104較低時，擦除時間變短。然而另一個關于可靠性的問題出現(xiàn)了，比如存儲單元的數(shù)據(jù)保持特性的惡化。根據(jù)這些條件，最優(yōu)電壓值成為一個受限制的電壓值。因此，閃爍存儲器的最優(yōu)操作要求負電壓104的電壓值具有高的精確度。
在常規(guī)負電壓發(fā)生電路中，電源電壓Vcc和負電壓104由分壓電路82分開，產(chǎn)生分壓102。然而，外部施加的電源電壓的電壓值根據(jù)所使用的條件是不同的。因此，負電壓104的電壓值不能獲得高精確度。
為了解決上述問題，如圖7所示，可考慮以具有微小變化的地電勢取代電源電壓Vcc施加于分壓電路82，一個介于地電勢和負電壓104之間的電壓被劃分，產(chǎn)生負電壓102。在這種情況下，可產(chǎn)生具有高精確度的負電壓104。
然而，示于圖7的這種負電壓發(fā)生電路要求一負電勢供給比較電路3作為參考電壓120。從而導致了復雜的比較電路3的電路結構。
因此，常規(guī)負電壓發(fā)生電路中，存在下列問題(1)當對電源電壓和負電壓間的電壓進行分壓時，由于電源的變化的影響，不能產(chǎn)生具有較高精確度的負電壓；和(2)當對地和負電壓之間的電壓進行分壓，以產(chǎn)生分壓時，由于需要一負電壓作為比較電路的參考電壓，導致比較電路結構的復雜。
本發(fā)明是用于解決以上問題的。因此，本發(fā)明的一個目的是提供一個負電壓發(fā)生電路，它能產(chǎn)生一個具有高精確度的負電壓而不需要復雜電路。
為了實現(xiàn)本發(fā)明的一個方面，一負電壓發(fā)生電路包括一個參考電壓生成電路，用于產(chǎn)生一個第一參考電壓；一個分壓電路，用于對第一參考電壓和一負電壓之間的電壓進行分壓，產(chǎn)生一個分壓；一個比較電路，用于比較一第二參考電壓和分壓；和一負電壓生成段，用于基于比較電路的比較結果產(chǎn)生負電壓，以提供給分壓電路。
分壓電路可包括連接到第一參考電壓的第一電阻段和連接到第一電阻段和負電壓上的第二電阻段。特別地，第一電阻段可包括至少一個第一電阻元件，第二電阻段可包括至少一個第二電阻元件，它與第一電阻元件具有相同的電阻。這種情況下，期望第一和第二電阻段形成為具有第一導電類型的第一阱中的第一和第二擴散層，該阱形成于具有不同于第一導電類型的第二導電類型的半導體區(qū)域中。第一擴散層在第一端處連接到第一參考電壓，第一擴散層的第二端和第二擴散層的第一端連接起來輸出分壓，第二擴散層的第二端連接到負電壓。第一阱基于第一導電類型被連接到一正電源電壓和負電壓之一上。另一可替換方案為第一和第二電阻段可形成為具有第一導電類型的第一阱中的第一和第二擴散層，該第一阱形成于一第二阱中，第二阱具有不同于第一導電類型的第二導電類型，它形成于具有第一導電類型的半導體區(qū)域。第一擴散層在第一端處被連接到第一參考電壓上，第一擴散層的第二端和第二擴散層的第一端連接起來，輸出分壓，第二擴散層的第二末連接到負電壓上，第一阱基于第一導電類型被連接到一正電源電壓和一負電壓之一上，第二阱基于第一導電類型被連接到正電源電壓和負電壓的另一個上。
分壓電路可包括多個串連的MOS晶體管。在這種情況下，第一個MOS晶體管的源極連接到第一參考電壓下，最后一個MOS晶體管的漏極被連接到負電壓上。每一個MOS晶體管的源極和柵極相互連接，MOS晶體管的漏極和阱觸點相互連接，該MOS晶體管的漏極連接到下一MOS晶體管的源極。每一個MOS晶體管最好形成于具有第一導電類型的第一阱中，第一阱形成于具有第二導電類型的第二阱中，第二阱形成于具有第一導電類型的半導體區(qū)域中，第二阱基于第一導電類型最好連接到一正電源電壓和負電壓之一上。
另外，分壓電路可包括第一組串聯(lián)的MOS晶體管和第二組MOS晶體管電路，第二組串聯(lián)到第一組上。每個MOS晶體管電路可包括一第一套第一MOS晶體管和串聯(lián)的第一開關；第二套第二MOS晶體管和串聯(lián)的第二開關；和第三套第三開關，第一至第三套是并連的。并且，第一組MOS晶體管的第一個連接到參考電壓上，第二組中各套的最后一個連接到負電壓上。
分壓電路和比較電路最好安置為相互毗鄰并接到地電勢襯墊上。
為了實現(xiàn)本發(fā)明的另一方面，在一半導體器件中產(chǎn)生負電壓的方法包括以下步驟對一恒定內(nèi)部電壓和一負電壓之間的一差值電壓進行分壓，產(chǎn)生一分壓；比較一參考電壓和該分壓；和產(chǎn)生基于比較結果的負電壓。
該內(nèi)部電壓是根據(jù)一電源電壓產(chǎn)生的。并且當負電壓達到一期望值時分壓為0。
為了實現(xiàn)本發(fā)明的另一方面，負電壓發(fā)生電路包括一參考電壓發(fā)生電路，用于產(chǎn)生一參考電壓；一分壓電路，用于對參考電壓和一負電壓之間的電壓進行分壓，以產(chǎn)生一分壓；一個比較電路，用于比較一地電勢和一相應于分壓的電勢；和一負電壓生成段，用于產(chǎn)生基于比較電路的比較結果的負電壓，以提供給分壓電路。
圖1是一方塊圖，顯示了一常規(guī)的負電壓發(fā)生電路的結構；圖2是一電路圖，顯示了示于圖1的常規(guī)負電壓發(fā)生電路的比較電路3的結構；圖3是一電路圖，顯示了示于圖1的常規(guī)負電壓發(fā)生電路的振蕩器4的結構；圖4A至4C是時序圖，顯示了常規(guī)負電壓發(fā)生電路的振蕩器4的信號波形；圖5是一電路圖，顯示了示于圖1的常規(guī)的負電壓發(fā)生電路的時鐘緩沖器5的結構；圖6是一電路圖，顯示了示于圖1的常規(guī)的負電壓發(fā)生電路和負電壓電荷泵6的結構；圖7是一方塊圖，顯示了另一常規(guī)的負電壓發(fā)生電路的結構；圖8是一方塊圖，顯示了本發(fā)明第一實施例中的負電壓發(fā)生電路的結構；圖9A是一電路圖，顯示了本發(fā)明的第一實施例中的負電壓發(fā)生電路的分壓電路2a；圖9B是一電路圖，顯示了本發(fā)明的第一實施例中的負電壓發(fā)生電路的另一分壓電路2b；圖10A是圖9A的分壓電路2a的剖視圖，該分壓電路構造為雙阱結構；圖10B是圖9b的分壓電路2b的剖視圖，該分壓電路構造為三阱結構；圖11是本發(fā)明第二實施例的負電壓發(fā)生電路中的分壓電路2c的結構的電路圖；圖12是圖11的分壓電路2c的剖視圖，該分壓電路構造為三阱結構；圖13是本發(fā)明的第三實施例的負電壓發(fā)生電路中的分壓電路2d的電路圖；圖14是一視圖，顯示了本發(fā)明第四實施例的負電壓發(fā)生電路中的布線圖案布置。
下面將參考附圖詳細描述本發(fā)表的負電壓發(fā)生電路。
圖8是一方塊圖，顯示了本發(fā)明第一實施例的負電壓發(fā)生電路的結構。
與圖1中的相同的數(shù)字表示類似的元件。
第一實施例中的負電壓發(fā)生電路由以下組成一個參考電壓發(fā)生電路1；一個分壓電路2；一個比較電路3；和一個負電壓生成段，它由一個振蕩器4，一時鐘緩沖器5，一負電電荷泵6組成。
參考電壓發(fā)生電路1產(chǎn)生一恒定電壓，其電壓值在電源電壓Vcc和地之間，然后向分壓電路2輸出一參考電壓101。
分壓電路2對從參考電壓發(fā)生器1輸出的參考電壓101和負電壓104之間的差值電壓進行分壓，然后輸出分壓作為分壓102。在這個分壓電路2中，假定當負電壓104等于一期望的電壓值時，分壓102等于地電勢。因此，分壓電路2能產(chǎn)生分壓102，而不受電源電壓Vcc的變化的影響。
比較電路3將參考電壓的電壓值與分壓102的電壓值進行比較。當分壓102的電壓值等于或高于參考電壓的電壓值(本例為0V)時，比較電路3將振蕩器控制信號103設置為激活態(tài)，當分壓102的電壓值低于參考電壓的電壓值時，將振蕩器控制信號103設置為一去激活狀態(tài)。
分壓電路2的設計使得當負電壓104等于期望的負電壓時，由分壓電路2輸出的分壓102等于地電勢。因此，對比較電路3來說能將分壓104與地電勢比較以產(chǎn)生振蕩器控制信號103就足夠了。因此，沒有必要將復雜電路用于比較電路3。
當振蕩器控制信號103為激活態(tài)時，振蕩器4產(chǎn)生并輸出兩個相互反相的振蕩器輸出信號105和106。
時鐘緩沖器5接收從振蕩器4輸出的振蕩器輸出信號105和106，然后通過反相器121和122和反相器123和124分別輸出為互補脈沖信號107和108。
負電壓電荷泵6從互補脈沖信號107和108產(chǎn)生并輸出負電壓104 。
比較電路3，振蕩器4，時鐘緩沖器5和負電壓電荷泵6的結構類似于示于圖2,3,5和6的那些電路的結構。因此在此不再贅述。
接著，下面將參考圖9A和9B和圖10A和10B描述一個分壓電路2的特例。圖9A和9B示出了一個例子，其中分壓電路2是通過使用電阻分配電路構造的。
圖9A示出了一分壓電路2a，作為分壓電路2的一個特例。分壓電路2a是由兩個電阻21和22組成，它們串聯(lián)并具有不同的阻值。在分壓電路2a中，兩電阻21和22的值被改變，使得當獲得期望的負電壓104時，分壓102等于地電勢。
圖9B顯示了作為分壓電路2的又一特例的分壓電路2b。在這個分壓電路2b中，具有相同值的七個電阻231至237串聯(lián)。在這個分壓電路2b中，被連接的電阻的數(shù)目被改變，使得當獲得期望的負電壓104時，分壓102等于地電勢。
圖10A和10B顯示了示于圖9A的分壓電路2a的半導體結構的剖視圖。圖10A顯示了分壓電路2a由一雙阱結構構造的情況。圖10B顯示了分壓電路2a由一三阱結構構造的情況。
首先，將描述示于圖10A的雙阱結構的情形。
在示于圖10A的分壓電路2a中，一N阱34形成于一P型襯底31中，P型雜質(zhì)擴散層32和33形成于N阱34的表面。參考電壓101施加于P型雜質(zhì)擴散層32的一端，另一端連接到一個P型雜質(zhì)擴散層33。并且分壓102從中輸出。負電壓104施加于P型雜質(zhì)擴散層33的另一端。電源電壓Vcc通過一N阱觸點39施加到N阱34上。P型襯底31接地。由于N阱34的電勢高于P型襯底31的電勢，P型襯底31和N阱34是相互電絕緣的。施加于P型雜質(zhì)擴散層32的參考電壓101和施加于P型雜質(zhì)擴散層33的負電壓104低于電源電壓Vcc。這樣，P型雜質(zhì)擴散層32和33與N阱34的每個都是相互電絕緣的。
在示于圖10A的分壓電路2a中，電阻21形成為P型雜質(zhì)擴散層32，電阻22形成為P型雜質(zhì)擴散層33。
P型雜質(zhì)擴散層32和33的電子導電特性是由擴散雜質(zhì)離子的密度，擴散深度和面積確定的。這樣，當負電壓104等于期望的電壓值時，可調(diào)整P型雜質(zhì)擴散層32和33中擴散的雜質(zhì)的密度，擴散深度和面積，以確定電阻的值，使分壓102等于地電勢。
下面將描述示于圖10B的三阱結構的情況。
在示于圖10B的分壓電路2a中，一N阱37形成于一P型襯底31上，P阱38形成于N阱37上。N型雜質(zhì)擴散層35和36形成于P阱38的表面。參考電壓101施加于N型雜質(zhì)擴散層35的一端，N型雜質(zhì)擴散層35的另一端連接到N型雜質(zhì)擴散層36的一端。從中輸出分壓102。負電壓104施加于N型雜質(zhì)擴散層36的另一端。電源電壓Vcc通過一N阱觸點40施加于N阱37上。P型襯底31被接地。因此，P型襯底31和N阱37是相互電絕緣的。施加于P阱38的負電壓104低于電源電壓Vcc。這樣P阱38和N阱37是相互電絕緣的。
在圖10B中，電阻的值是由類似于圖10A中的方法那樣確定的。示于圖10B的三阱結構的缺點在于當設計N阱37和P阱38的主圖形時，由于需要邊緣，面積增大。然而，三阱結構的優(yōu)點是與雙阱結構比較，節(jié)點間的電勢差變小。
特別地，在示于圖10A的雙阱結構中，介于負電壓104和電勢等于電源電壓Vcc的N阱34之間的電壓是面結間的最高電壓。例如，如果電源電壓是5V；負電壓104為-12V，則這一電壓是17V。
相反，在圖10B的三阱結構中，介于參考電壓101和電勢等于負電壓104的P阱38之間的電壓是面結間的最高電壓。如果參考電壓101為2V，負電壓104為-12V，則這一電壓為14V，低于17V。這樣，可使三阱結構中的面結之間的電勢差更小。
現(xiàn)在，將描述示于圖9A的分壓電路2a的結構。示于圖9B的分壓電路2b可通過使用雙阱或三阱結構類似地構造。
在該例中形成有多個相同大小的電阻。即使掩模圖形，雜質(zhì)密度，擴散深度和面積變化了，這些大小相同的電阻的值沿相同方向而變化。這樣，在這種情況下，提供相同大小的多個電阻，且使用這多個電阻雜分壓，與使用大小互不相同的電阻分壓的情形比較起來，可獲得具有高精確度的分壓電路。
下面將描述根據(jù)本發(fā)明的第二實施例的負電壓發(fā)生電路。
第二實施例中的負電壓發(fā)生電路使用示于圖11的分壓電路2c取代示于圖8的第一實施例的分壓電路2的特例。在第一實施例中，分壓電路2是通過使用電阻分配電路構造的。然而在第二實施例中，參考電壓101和負電壓104是通過使用N溝道MOS晶體管來分配的，從而產(chǎn)生分壓102。在分壓電路2c中，七個N溝道MOS晶體管421至427是串聯(lián)的，如圖11所示。
圖12顯示了示于圖11的分壓電路2c的剖視圖。七個N溝道MOS晶體管421至427具有相同的結構。這樣，僅描述一個N溝道MOS晶體管421的結構就可以了。
在此N溝道MOS晶體管421中，一N阱55形成于一P型襯底56中，P阱54形成于N阱55中。一漏極擴散層51，一源極擴散層52和一P阱觸點53形成于P阱54的表面。一柵電極58穿過一絕緣薄膜形成于P阱54上。
柵電極58和漏極擴散層51相互連接，參考電壓101施加于柵電極58和漏極擴散層51。源極擴散層52和P阱觸點53相互連接，并進一步連接到與N溝道MOS晶體管421相鄰的N溝道MOS晶體管422的漏極擴散層上。從位于N溝道MOS晶體管421和N溝道MOS晶體管422之間的部分輸出分壓102。電源電壓Vcc穿過N阱觸點57施加于N阱55上。
當一電壓施加于漏極擴散層51時，如果源極擴散層52和漏極擴散層51間的電勢差等于或大于N溝道MOS晶體管421的閾值，該N溝道MOS晶體管421被設置為一導電狀態(tài)。這樣，電流開始流動。
例如，假定閾值電壓為1V。由于圖11中的分壓電路2c是由七個N溝道MOS晶體管421至427組成的，當參考電壓101和負電壓104間的電勢差等于或大于7V時，電流開始流動。于是，分壓電流2c開始作為分壓電路的操作。此時，相同的電流流過所有的N溝道MOS晶體管421至427。這樣，柵電極58和源極擴散層52間的電勢差與任何一個N溝道MOS晶體管421至427的電壓都相同。由于每個擴散層52都穿過P阱觸點53連接到P阱54上，因此沒有由于襯底的影響而產(chǎn)生的閾值電壓的變化。
如上所述，在第二實施例中，如果所有的N溝道MOS晶體管421至427的互導都設計為相等，則可獲得高精確度的分壓電路，且損耗電流低，模塊尺寸減小。
在此分壓電路2c中，具有相同大小的N溝道MOS晶體管421至427串聯(lián)，類似于示于圖9B的使用電阻分配的分壓電路2b。這樣，即使掩模圖形，雜質(zhì)密度，擴散深度和面積改變了，電阻的值按相同方向變化。因此，與通過使用大小不同的N溝道MOS晶體管分配的方式比較起來，可獲得具有高精確度的分壓電路。
下面將描述本發(fā)明第三實施例的負電壓發(fā)生電路。
第三實施例中的負電壓發(fā)生電路使用示于圖13的分壓電路2d，它是示于圖8的分壓電路2的一個特例。
由N溝道MOS晶體管421至428和626至628組成的分壓電路2d分配參考電壓101和負電壓104之間的一電壓，類似于第二實施例中的分壓電路2c。且開關641至649布置來使分壓置為期望的負電壓104。
N溝道MOS晶體管626和628的互導gm設計為大于N溝道MOS晶體管421至428的互導gm。每個N溝道MOS晶體管626至628的源極和漏極間的電壓設置為N溝道MOS晶體管421至428的一半。
例如，當參考電壓101為2V時，如果僅有開關641,644，和647打開而其它開關去激活，則分壓電路2d就類似于示于圖11的分壓電路2c。這樣，當負電壓104為-14V時，分壓102等于地電勢。并且，當負電壓104為-13V時，如果僅有開關621,624和628打開，其它開關去激活，則分壓102等于地電勢。
如上所述，在這一實施例中，當參考電壓101為2V時，如果開關641至649如下列表1所示切換時，可被設置為負電壓104的電壓值可以1V的步長在-8與-14V之間選擇。這樣，在這個實施例中，通過使用開關，可通過切換N溝道MOS晶體管的連接來選擇期望的負電壓104的電壓值。
表1
在以上描述中，N溝道MOS晶體管間的連接是通過使用開關641至649切換實現(xiàn)的例子就是在該實施例中描述的。然而，當它實際作為半導體生產(chǎn)時，有可能改變布線圖案以切換連接。這樣，N溝道MOS晶體管間的連接可不用任何開關而完成。
接著將描述本發(fā)明第四實施例的負電壓發(fā)生電路。
在第四實施例的負電壓發(fā)生電路中，參考電壓產(chǎn)生器1的接地圖案和比較電路3的接地圖案被連接到一公共接地墊，且參考電壓產(chǎn)生器1和比較電路3提供在第一至第三實施例的負電壓發(fā)生電路的一些位置上，在這些位置中，一些特性諸如流出接地墊的電流值相互相等。在第四實施例中，由于參考電壓產(chǎn)生器1和比較電路3安排有上述的位置關系，可消除參考電壓產(chǎn)生器1和比較電路3之間的電壓偏差。因此，除第一至第三實施例的效果之外，可獲得具有高精確度的負電壓。特別地，參考電壓產(chǎn)生器1和比較電路3安置在如圖14所示的位置A和B，并連接到接地圖案71上。這樣，上述條件滿足了。然而，當參考電壓產(chǎn)生器1和比較電路3安排在位置A和C或位置B和C時，上述條件不能滿足。
如上所述，根據(jù)本發(fā)明，可產(chǎn)生高精確度的負電壓而不需復雜電路。
權利要求
1．負電壓發(fā)生電路，包括一個參考電壓發(fā)生電路，用于產(chǎn)生一第一參考電壓；一個分壓電路，用于對所述第一參考電壓和一負電壓間的一電壓進行分壓，產(chǎn)生一分壓；一個比較電路，用于比較一第二參考電壓和所述分壓；和一個負電壓產(chǎn)生段，用于基于所述比較電路的比較結果產(chǎn)生所述負電壓，以供給所述分壓電路。
2．如權利要求1所述的負電壓發(fā)生電路，其中所述第二參考電壓為0V和當所述負電壓為一期望值時所述分壓為0V。
3．如權利要求1所述的負電壓發(fā)生電路，其中所述分壓電路和所述比較電路相互毗鄰并連接到一地電勢墊上。
4．如權利要求1至3中任一權利要求所述的負電壓發(fā)生電路，其中所述分壓電路包括一第一電阻段，連接到所述第一參考電壓上；和一第二電阻段，連接到所述第一電阻段和所述負電壓上。
5．如權利要求4所述的負電壓發(fā)生電路，其中所述第一電阻段包括至少一個第一電阻元件，所述第二電阻段包括至少一個第二電阻元件，它具有與所述第一電阻元件相同的電阻。
6．如權利要求4所述的負電壓發(fā)生電路，其中所述第一和第二電阻段形成為具有第一導電類型的第一阱中的第一和第二擴散層，第一阱形成于具有不同于第一導電類型的第二導電類型的半導體區(qū)域，和其中所述第一擴散層的第一端連接到所述第一參考電壓上，所述第一擴散層的第二端和所述第二擴散層的第一端連接起來輸出所述分壓，所述第二擴散層的第二端連接到所述負電壓上，所述第一阱基于所述第一導電類型連接到一正電源電壓和所述負電壓之一上。
7．如權利要求4所述的負電壓發(fā)生電路，其中所述第一和第二電阻段形成為具有一第一導電類型的一第一阱中的第一和第二擴散層，第一阱形成于具有不同于所述第一導電類型的第二導電類型的一第二阱中，所述第二阱形成于具有所述第一導電類型的一半導體區(qū)域中，和其中所述第一擴散層在第一端連接到所述第一參考電壓上，所述第一擴散層的第二端和所述第二擴散層的第一端連接起來輸出所述分壓，所述第二擴散層的第二端連接到所述負電壓上，所述第一阱基于所述第一導電類型連接到一正電源電壓和所述負電壓之一上，所述第二阱基于所述第一導電類型連接到所述正電源電壓和所述負電壓的另一個上。
8．如權利要求1至3中任一權利要求所述的負電壓發(fā)生電路，其中所述分壓電路包括多個串聯(lián)的MOS晶體管，和其中，第一個所述MOS晶體管的源極連接到第一參考電壓上和最后一個所述MOS晶體管的漏極連接到所述負電壓上，和其中所述多個MOS晶體管的每一個的源極和柵極相互連接，所述MOS晶體管的漏極和阱觸點相互連接，所述MOS晶體管的所述漏極被連接到所述多個MOS晶體管的下一個的源極上。
9．如權利要求8所述的負電壓發(fā)生電路，其中所述多個MOS晶體管的每一個都形成于具有第一導電類型的第一阱中，第一阱形成于具有第二導電類型的第二阱中，第二阱形成于具有所述第一導電類型的一半導體區(qū)域中，所述第二阱基于所述第一導電類型連接到一正電源電壓和所述負電壓之一上。
10．如權利要求1至3中任一權利要求所述的負電壓發(fā)生電路，其中所述分壓電路包括一第一組串聯(lián)的MOS晶體管和第二組MOS晶體管電路，所述第二組串聯(lián)到所述第一組上，每一個所述MOS晶體管電路包括第一套第一MOS晶體管和第一開關，它們是串聯(lián)的；第二套第二MOS晶體管和第二開關，它們是串聯(lián)的；和第三套第三開關，所述第一至第三套是并行連接的，和其中所述第一組的所述MOS晶體管的第一個連接到所述參考電壓上，所述第二組的所述各套的最后一個被連接到所述負電壓上。
11．在半導體器件中產(chǎn)生負電壓的方法，包括以下步驟對一恒定內(nèi)部電壓和一負電壓之間的一個電壓進行分壓，產(chǎn)生一分壓；比較參考電壓和所述分壓；和根據(jù)比較結果產(chǎn)生所述負電壓。
12．如權利要求11所述的方法，還包括從電源電壓產(chǎn)生所述內(nèi)部電壓。
13．如權利要求11所述的方法，其中當所述負電壓達到一期望值時所述分壓為0。
14．如權利要求11所述的方法，其中所述分配步驟包括使用連接到所述第一參考電壓的第一電阻段和連接到所述第一電阻段和所述負電壓的第二電阻段來分配所述差值電壓的步驟。
15．如權利要求11所述的方法，其中所述分配步驟包括使用多個串聯(lián)的MOS晶體管分配所述差值電壓。
16．如權利要求11所述的方法，其中所述分配步驟包括使用第一組串聯(lián)的MOS晶體管和第二組MOS晶體管電路分配所述差值電壓的步驟，所述第二組串聯(lián)到所述第一組上，每一個所述MOS晶體管電路包括一第一套第一MOS晶體管和第一開關，它們串聯(lián)；第二套第二MOS晶體管和第二開關，它們是串聯(lián)的；和第三套第三開關，所述第一至第三套是并行連接的。
全文摘要
在一負電壓發(fā)生電路中,一參考電壓發(fā)生電路產(chǎn)生一第一參考電壓。一分壓電路對第一參考電壓和一負電壓之間的電壓進行分壓,產(chǎn)生一分壓。一比較電路比較一第二參考電壓和分壓。一負電壓產(chǎn)生段根據(jù)比較電路的比較結果產(chǎn)生負電壓,以提供給分壓電路。當負電壓等于一期望值時,相應于分壓的電勢等于地電勢。
文檔編號G11C11/407GK1219032SQ9812483
公開日1999年6月9日 申請日期1998年11月17日 優(yōu)先權日1997年11月17日
發(fā)明者岡本利治 申請人:日本電氣株式會社