專利名稱：具有多個(gè)存儲(chǔ)體的半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體存儲(chǔ)器，尤其是涉及到一種由多個(gè)存儲(chǔ)體組成存儲(chǔ)區(qū)域的半導(dǎo)體存儲(chǔ)器。
一般來講，在一種常規(guī)半導(dǎo)體存儲(chǔ)器如一個(gè)DRAM，存儲(chǔ)單元是形成在多個(gè)位線對與多個(gè)字線的相交處。一個(gè)目標(biāo)存儲(chǔ)單元的信息能夠通過由行地址選擇字線與由列地址選擇位線對讀出。
在一種常規(guī)半導(dǎo)體存儲(chǔ)器如一個(gè)DRAM，存儲(chǔ)區(qū)域被分為多個(gè)存儲(chǔ)塊是由于存儲(chǔ)器容量的增加和位線對長度的限制所造成。
要讀出存在由多個(gè)存儲(chǔ)塊構(gòu)成的半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元的信息，首先指定行地址然后再指定列地址和存儲(chǔ)塊地址。在地址指定后，基于接收的外部命令執(zhí)行如讀或?qū)懙雀鞣N操作。


圖1是以第一已有技術(shù)顯示一個(gè)由多個(gè)存儲(chǔ)塊構(gòu)成的半導(dǎo)體存儲(chǔ)器的方框圖。
在這種常規(guī)半導(dǎo)體存儲(chǔ)器中，存儲(chǔ)區(qū)域由兩個(gè)存儲(chǔ)塊121和122組成。
該半導(dǎo)體存儲(chǔ)器包括存儲(chǔ)塊121和122，一個(gè)地址緩存器91，和一個(gè)時(shí)序控制電路93。
當(dāng)一個(gè)行地址激活信號30有效時(shí)，時(shí)序控制電路93激活地址啟動(dòng)信號100并且改變字線驅(qū)動(dòng)信號97，預(yù)充電信號98，以及讀出放大器啟動(dòng)信號99以預(yù)定順序和定時(shí)從高電平(以后稱作H)到低電平(以后稱作L)或者從L到H。
行地址激活信號30由一個(gè)外部命令激活。
當(dāng)?shù)刂穯?dòng)信號100有效時(shí)，地址緩存器91鎖存和輸出一個(gè)包括在地址信號32中的行地址作為行地址信號33，并且為了激活由地址信號32的存儲(chǔ)塊地址指定的一個(gè)存儲(chǔ)塊而改變存儲(chǔ)體選擇信號901或902到H。
存儲(chǔ)體121是由位線對411到41n，字線401到40m，一個(gè)SAP，一個(gè)SAN，多個(gè)分別安排在位線對411到41n與字線401到40m的相交處的存儲(chǔ)器單元17，分別安排在位線對411到41n上的預(yù)充電電路181到18n，安排在SAP與SAN之間的預(yù)充電電路19，分別安排在位線對411到41n上的讀出放大器291到29n，一個(gè)行解碼器1151，一個(gè)與門電路101，一個(gè)或門電路102，一個(gè)倒相器103，一個(gè)與門電路104，一個(gè)倒相器42，一個(gè)P-溝道MOS晶體管38，以及一個(gè)N-溝道MOS晶體管39構(gòu)成。
與門電路101將字線驅(qū)動(dòng)信號97和存儲(chǔ)體選擇信號901相與并且輸出這個(gè)與信號作為字線驅(qū)動(dòng)信號71。
當(dāng)字線驅(qū)動(dòng)信號71變到H時(shí)，行解碼器1151激活一條由行地址信號33指定的字線401到40m中的一條字線。
如圖2所示，行解碼器1151由地址解碼器1401到140m組成。
地址解碼器1401到140m分別安排對應(yīng)字線401到40m。在地址解碼器1401到140m中，對應(yīng)的字線地址是被置位。當(dāng)字線驅(qū)動(dòng)信號71變到H時(shí)，地址解碼器1401到140m工作。如果由行地址信號33指定的地址是多個(gè)地址，每個(gè)地址解碼器激活一條對應(yīng)的字線。
倒相器103反向存儲(chǔ)體選擇信號901的邏輯并且輸出這個(gè)反向的信號。
或門電路102將倒相器103的輸出信號和預(yù)充電信號98相或并且輸出這個(gè)或信號。
當(dāng)從或門電路102輸出的信號變到H時(shí)，預(yù)充電電路181到18n預(yù)充電這些位線對411到41n，固定它們在恒定電位電平，并且保持在同樣的電平。類似地，當(dāng)從或門電路102輸出的信號變到H時(shí)，預(yù)充電電路19預(yù)充電SAP和SAN，固定它們在恒定電位電平，并且保持在同樣的電平。
與門電路104將讀出放大器啟動(dòng)信號99和存儲(chǔ)塊選擇信號901相與并且輸出這個(gè)與信號作為讀出放大器啟動(dòng)信號91。
倒相器42反向讀出放大器啟動(dòng)信號91。
從倒相器42輸出的信號輸入到P-溝道MOS晶體管38的柵極。當(dāng)從倒相器42輸出的信號變?yōu)長時(shí)，P-溝道MOS晶體管38開啟給SAP施加一個(gè)電壓VDD。
讀出放大器啟動(dòng)信號91輸入到N-溝道MOS晶體管39的柵極。當(dāng)放大器啟動(dòng)信號91變到H時(shí)，N-溝道MOS晶體管39開啟給SAN施加一個(gè)地電壓。
當(dāng)P-溝道MOS晶體管38與N-溝道MOS晶體管39都開啟時(shí)，讀出放大器291到29n工作來放大該電壓輸出到位線對411到41n并且通過列選擇電路和輸入/輸出電路向外輸出。
存儲(chǔ)塊122除了存儲(chǔ)體選擇信號902是輸入而代替存儲(chǔ)體選擇信號901外與存儲(chǔ)塊121具有同樣的安排，因而在此省略其描述。
常規(guī)半導(dǎo)體存儲(chǔ)器的工作將參照圖1和2以及圖3的時(shí)序圖描述。
下面的描述涉及的讀，與寫是類似地執(zhí)行的。
下面將描述關(guān)于讀出形成在存儲(chǔ)塊121中位線對411到41n與字線401到40m相交處的存儲(chǔ)器單元17數(shù)據(jù)的操作。
當(dāng)一個(gè)外部命令和地址信號32是在t41時(shí)刻輸入時(shí)，該外部命令激活行地址激活信號30，而時(shí)序控制電路93激活地址啟動(dòng)信號100。地址緩存器91鎖存并且輸出地址信號32中的行地址作為行地址信號33。圖3中地址信號32的空白部分表示行地址的位置讀作行地址信號33。因?yàn)榇鎯?chǔ)塊地址指定存儲(chǔ)塊121，所以地址緩存器91改變存儲(chǔ)塊選擇信號901到H。
在t42時(shí)刻，時(shí)序控制電路93改變預(yù)充電信號98到L使得預(yù)充電信號81到L，因此沒有激活預(yù)充電電路181到18n和預(yù)充電電路19。時(shí)序控制電路93改變字線驅(qū)動(dòng)信號97到H使得字線驅(qū)動(dòng)信號71到H，因此激活字線401。在t43時(shí)刻，時(shí)序控制電路93改變讀出放大器啟動(dòng)信號99到H使得讀出放大器啟動(dòng)信號91到H，因此開啟P-溝道MOS晶體管38和N-溝道MOS晶體管39并且激活讀出放大器291到29n。
結(jié)果，存儲(chǔ)在位線對411與字線401相交處的存儲(chǔ)器單元17的數(shù)據(jù)通過位線對411輸出到讀出放大器291并且被放大，然后輸出這個(gè)放大的數(shù)據(jù)。
在數(shù)據(jù)讀出后，存儲(chǔ)體121就退出激活。尤其是，在t44時(shí)刻，時(shí)序控制電路93改變字線驅(qū)動(dòng)信號97到L使得字線驅(qū)動(dòng)信號71到L，因此不激活字線401。在t45時(shí)刻，時(shí)序控制電路93改變讀出放大器啟動(dòng)信號99到L使得讀出放大器啟動(dòng)信號91到L，因此不激活讀出放大器291到29n。在t46時(shí)刻，時(shí)序控制電路93改變預(yù)充電信號98到H使得預(yù)充電信號81到H，因此激活預(yù)充電電路181到18n和預(yù)充電電路19。即，使位線對411,SAP，和SAN變到給定電壓，并且這些交叉線的電壓設(shè)置到同一電平。
然而，如果該半導(dǎo)體存儲(chǔ)器是由多個(gè)存儲(chǔ)塊構(gòu)成，而這些信號是由一個(gè)時(shí)序控制器93控制，當(dāng)一個(gè)存儲(chǔ)體被訪問時(shí)，另一個(gè)存儲(chǔ)體就不能被訪問。如果存儲(chǔ)器的容量與存儲(chǔ)體的數(shù)量增加，較長的時(shí)間就花在讀出存儲(chǔ)器的內(nèi)容上。
要解決這個(gè)問題，一種存儲(chǔ)器器件不是由多個(gè)存儲(chǔ)塊構(gòu)成而是由許多彼此獨(dú)立工作的存儲(chǔ)體構(gòu)成。
一種根據(jù)第二已有技術(shù)由多個(gè)存儲(chǔ)體構(gòu)成的半導(dǎo)體存儲(chǔ)器將參照圖4描述。圖1中相同的編號表示同樣的部件。
在這種半導(dǎo)體存儲(chǔ)器中，存儲(chǔ)器區(qū)域由四個(gè)存儲(chǔ)體171到174組成。
該半導(dǎo)體存儲(chǔ)器是由存儲(chǔ)體171到174，分別為存儲(chǔ)體171到174安排的時(shí)序控制電路1101到1104，分別為時(shí)序控制電路1101到1104存鎖存電路1111到1114，一個(gè)行地址緩存器45，以及一個(gè)存儲(chǔ)體解碼器143構(gòu)成。
行地址緩存器45輸出地址信號32中的行地址作為行地址信號33。
存儲(chǔ)體解碼器143為激活由地址信號32的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體而激活定時(shí)選擇信號111到114。
只有當(dāng)相應(yīng)的存儲(chǔ)體選擇信號111到114激活時(shí)，鎖存電路1111到1114才讀取行地址激活信號30和行地址不激活信號31。如果行地址激活信號30有效，存鎖存電路1111到1114激活一個(gè)行地址激活信號1121。如果行地址不激活信號31有效，存鎖存電路1111到1114不激活該行地址激活信號1121。
時(shí)序控制電路1101到1104除不輸出地址啟動(dòng)信號100外執(zhí)行如圖1中時(shí)序控制電路93同樣的操作。時(shí)序控制電路1101到1104輸出字線驅(qū)動(dòng)信號71到74替代字線驅(qū)動(dòng)信號97，輸出預(yù)充電信號81到84替代預(yù)充電信號98，輸出讀出放大器啟動(dòng)信號91到94替代讀出放大器啟動(dòng)信號99，以及接收行地址激活信號1121替代行地址激活信號30。
存儲(chǔ)體171是由位線對411到41n，字線401到40m，一個(gè)SAP，一個(gè)SAN，多個(gè)分別安排在位線對411到41n與字線401到40m的相交處的存儲(chǔ)器單元17，分別安排在位線對411到41n上的預(yù)充電電路181到18n，安排在SAP與SAN之間的預(yù)充電電路19，分別安排在位線對411到41n上的讀出放大器291到29n，一個(gè)行解碼器1351，個(gè)倒相器42，一個(gè)P-溝道MOS晶體管38，以及一個(gè)N-溝道MOS晶體管39構(gòu)成。
當(dāng)字線驅(qū)動(dòng)信號71變到H時(shí)，行解碼器1351依照存儲(chǔ)體選擇信號111鎖存行地址信號33，并且激活由行地址信號33指定的字線401到40m中的一條地址線。
如圖5所示，行地址解碼器1351由地址解碼器1401到140m和一個(gè)鎖存電路1411組成。
鎖存電路1411依照存儲(chǔ)體選擇信號111鎖存并輸出行地址信號33。地址解碼器1401到140m接收鎖存的行地址信號33并且通過鎖存電路1411輸出。
下面將描述第二已有技術(shù)半導(dǎo)體存儲(chǔ)器的工作。
下面將描述關(guān)于讀出存儲(chǔ)體171中位線對411與字線401相交處的存儲(chǔ)器單元17的數(shù)據(jù)的操作。
行地址激活信號30變成有效，并且包括一個(gè)指定字線401地址的行地址和一個(gè)指定存儲(chǔ)體171存儲(chǔ)體地址的地址信號32是從外部輸入。然后，行地址緩存器45輸出地址信號32的行地址作為地址信號33，而存儲(chǔ)體解碼器143激活存儲(chǔ)體選擇信號111。
因?yàn)榇鎯?chǔ)體選擇信號111與行地址激活信號30變成有效，所以存鎖存電路1111激活行地址激活信號1121。
因?yàn)樾械刂芳せ钚盘?121變成有效，時(shí)序控制電路1101控制字線驅(qū)動(dòng)信號71，預(yù)充電信號81，與讀出放大器啟動(dòng)信號91來執(zhí)行讀取存儲(chǔ)器單元17的操作而讀后撤消激活。
在此時(shí)，因?yàn)榇鎯?chǔ)體選擇信號111有效，行解碼器1351鎖存行地址信號33而激活由鎖存行地址信號33指定的字線401。
下面描述當(dāng)讀出存儲(chǔ)體171中存儲(chǔ)單元17的數(shù)據(jù)時(shí)對于指定存儲(chǔ)體172不激活的操作。
從外部輸入的包含在地址信號32中的存儲(chǔ)體地址被切換到指定存儲(chǔ)體172。存儲(chǔ)體解碼器143不激活存儲(chǔ)體選擇信號111而激活存儲(chǔ)體選擇信號112。存鎖存電路1111保持行地址激活信號1121有效而不管由不激活存儲(chǔ)體選擇信號111引起行地址激活信號30與行地址不激活信號31的變化。行解碼器1351還保持字線401有效而不管由不激活存儲(chǔ)體選擇信號111引起的行地址信號33的變化。在這種方式中，在存儲(chǔ)體171中，數(shù)據(jù)可以讀出而不管行地址信號的變化。
因?yàn)榇鎯?chǔ)體選擇信號112與行地址不激活信號31有效，存儲(chǔ)體172不激活。
用來同時(shí)執(zhí)行存儲(chǔ)體171的數(shù)據(jù)讀出和存儲(chǔ)體172不激活的操作上面已經(jīng)描述。類似地，在常規(guī)半導(dǎo)體存儲(chǔ)器中，數(shù)據(jù)的讀或者一個(gè)給定存儲(chǔ)體的不激活與數(shù)據(jù)的讀或者另一個(gè)給定存儲(chǔ)體的不激活能夠同時(shí)執(zhí)行。
然而，根據(jù)第二已有技術(shù)的半導(dǎo)體存儲(chǔ)器需要數(shù)量等于存儲(chǔ)體數(shù)量的時(shí)序控制電路。當(dāng)存儲(chǔ)體數(shù)量增加時(shí)，時(shí)序控制電路的數(shù)量也隨其增加。
圖6顯示一個(gè)總時(shí)序控制電路的例子。
圖6所示的時(shí)序控制電路192是由延時(shí)電路1911到1913和驅(qū)動(dòng)器1901到1903構(gòu)成。時(shí)序控制電路192接收一個(gè)輸入信號194并且在不同的時(shí)序輸出控制信號1931到1933。
延時(shí)電路1911到1913的每個(gè)都由多個(gè)串行連接的倒相器組成。延時(shí)電路1911到1913彼此也是串行連接。一個(gè)自延時(shí)電路1911的輸出作為控制信號1931經(jīng)過驅(qū)動(dòng)器1901輸出。一個(gè)自延時(shí)電路1912的輸出作為控制信號1932經(jīng)過驅(qū)動(dòng)器1902輸出。一個(gè)自延時(shí)電路1913的輸出作為控制信號1933經(jīng)過驅(qū)動(dòng)器1903輸出。
控制信號1931到1933對應(yīng)于字線驅(qū)動(dòng)信號71，預(yù)充電信號81，和讀出放大器啟動(dòng)信號91。
因?yàn)轵?qū)動(dòng)器1901到1903提供由延時(shí)電路1911到1913延時(shí)的信號作為控制信號1931到1933給各自的電路，所以時(shí)序控制電路192必須使用大量倒相器。從而，時(shí)序控制電路的占用面積通常比其它電路的占用面積大。當(dāng)存儲(chǔ)體數(shù)量伴隨著近期半導(dǎo)體存儲(chǔ)器存儲(chǔ)容量的增加而增加到4,8,16，吺保斃蚩刂頻緶返牡緶訪婊痛蟠笤黽印￡根據(jù)第二已有技術(shù)的半導(dǎo)體存儲(chǔ)器需要數(shù)量等于存儲(chǔ)體數(shù)量的時(shí)序控制電路。由于這個(gè)原因，當(dāng)存儲(chǔ)體數(shù)量增加時(shí)，時(shí)序控制電路的電路面積就大大增加。
本發(fā)明已經(jīng)考慮了上述已有技術(shù)中的狀況，并且具有以其目的是提供一種半導(dǎo)體存儲(chǔ)器，在該半導(dǎo)體存儲(chǔ)器中，即使存儲(chǔ)體數(shù)量增加也能夠避免時(shí)序控制電路的電路面積顯著地增加。
要達(dá)到上面目的，根據(jù)本發(fā)明的第一實(shí)施例，在此提供的半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)體，一個(gè)安排給存儲(chǔ)體公用的時(shí)序控制電路，并且它以預(yù)定的順序定時(shí)為激活每個(gè)存儲(chǔ)體而輸出一個(gè)信號以及為預(yù)充電每個(gè)存儲(chǔ)體而輸出一個(gè)信號，以及每一個(gè)是為每一個(gè)存儲(chǔ)體安排并且鎖存來自時(shí)序控制電路的信號輸出狀態(tài)的多個(gè)鎖存電路。
根據(jù)第一個(gè)方面，用來鎖存來自時(shí)序控制電路的信號輸出狀態(tài)的鎖存電路安排給每個(gè)存儲(chǔ)體，而一個(gè)時(shí)序控制電路由多個(gè)存儲(chǔ)體共享。
即使存儲(chǔ)體的數(shù)量增加，時(shí)序控制電路的電路面積也可以避免大地增加。
根據(jù)本發(fā)明的第二個(gè)方面，這里提供的一種半導(dǎo)體存儲(chǔ)器其特征在于從每個(gè)鎖存電路輸出的信號是一個(gè)用來控制字線激活的字線驅(qū)動(dòng)信號，一個(gè)用來控制預(yù)充電的預(yù)充電信號，和一個(gè)用來控制讀出放大器工作的讀出放大器啟動(dòng)信號，用來激活每個(gè)存儲(chǔ)體的信號包括一個(gè)為設(shè)置字線驅(qū)動(dòng)信號有效的字線驅(qū)動(dòng)信號置位信號，一個(gè)為不激活預(yù)充電信號的預(yù)充電信號復(fù)位信號，和一個(gè)為設(shè)置讀出放大器啟動(dòng)信號有效的讀出放大器啟動(dòng)信號置位信號。
用來預(yù)充電每個(gè)存儲(chǔ)體的信號包括一個(gè)為設(shè)置字線驅(qū)動(dòng)信號無效的字線驅(qū)動(dòng)信號復(fù)位信號，一個(gè)為設(shè)置預(yù)充電信號有效的預(yù)充電信號置位信號，和一個(gè)為設(shè)置讀出放大器啟動(dòng)信號無效的讀出放大器啟動(dòng)信號復(fù)位信號。
根據(jù)本發(fā)明的第三個(gè)方面，這里提供的一種半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)體，每個(gè)都具有許多分別形成在多個(gè)位線對與多個(gè)字線相交處的存儲(chǔ)單元，多個(gè)預(yù)充電電路，其中每個(gè)都安排給每個(gè)位線對并且當(dāng)預(yù)充電信號有效時(shí)給該位線對充電，多個(gè)讀出放大器，其中每個(gè)都安排給每個(gè)位線對并且當(dāng)讀出放大器啟動(dòng)信號有效時(shí)放大一個(gè)電壓輸出到該位線對，和一個(gè)與行鎖存電路結(jié)合用來當(dāng)每個(gè)存儲(chǔ)體激活時(shí)鎖存由行地址指定字線的選中/沒選中狀態(tài)的鎖存電路，并且當(dāng)字線驅(qū)動(dòng)信號有效時(shí)，它激活由行鎖存電路指定的字線，一具有激活時(shí)序鏈的時(shí)序控制電路，其用于當(dāng)行地址激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)字線驅(qū)動(dòng)信號置位信號、一個(gè)預(yù)充電信號復(fù)位信號、以及一個(gè)讀出放大器啟動(dòng)信號置位信號，以及一預(yù)充電時(shí)序鏈，其用于當(dāng)行地址不激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)字線驅(qū)動(dòng)信號復(fù)位信號、一個(gè)預(yù)充電信號置位信號、以及一個(gè)讀出放大器啟動(dòng)信號復(fù)位信號；為選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體以便激活存儲(chǔ)體選擇信號的存儲(chǔ)體解碼器，一個(gè)用來作為行地址信號輸出包含在地址信號內(nèi)的行地址的行地址緩存器，以及多個(gè)安排給每個(gè)存儲(chǔ)體的鎖存電路，每個(gè)鎖存電路接收存儲(chǔ)體選擇信號，當(dāng)相應(yīng)的存儲(chǔ)體選擇信號有效與字線驅(qū)動(dòng)信號有效時(shí)激活字線驅(qū)動(dòng)信號，當(dāng)字線驅(qū)動(dòng)信號復(fù)位信號有效時(shí)不激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電信號置位信號有效時(shí)激活預(yù)充電信號，當(dāng)預(yù)充電信號復(fù)位信號有效時(shí)不激活預(yù)充電信號，當(dāng)讀出放大器啟動(dòng)信號置位信號有效時(shí)激活讀出放大器啟動(dòng)信號，以及當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號有效時(shí)不激活讀出放大器啟動(dòng)信號。
根據(jù)第三方面，用來鎖存與存儲(chǔ)體選擇信號有關(guān)的來自時(shí)序控制電路的信號輸出狀態(tài)的鎖存電路安排給每個(gè)存儲(chǔ)體，而一個(gè)時(shí)序控制電路由多個(gè)存儲(chǔ)體共享。
即使存儲(chǔ)體的數(shù)量增加，時(shí)序控制電路的電路面積也可以避免大地增加。
根據(jù)本發(fā)明的第四方面，這里提供的一種半導(dǎo)體存儲(chǔ)器，其中每個(gè)鎖存電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路，一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路，一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路，一個(gè)用來當(dāng)預(yù)充電信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第四邏輯電路，一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第五邏輯電路，一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第六邏輯電路，一個(gè)由第一邏輯電路輸出信號置位，由第二邏輯電路輸出信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號，一個(gè)由第三邏輯電路輸出信號置位，由第四邏輯電路輸出信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號，以及一個(gè)由第五邏輯電路輸出信號置位，由第六邏輯電路輸出信號復(fù)位的第三觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為讀出放大器啟動(dòng)信號的輸出信號。
根據(jù)本發(fā)明的第五方面，這里提供的一種半導(dǎo)體存儲(chǔ)器，其特征在于該器件進(jìn)一步包括一個(gè)為了選擇由包含在地址信號內(nèi)的預(yù)充電存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體而用來激活預(yù)充電存儲(chǔ)體選擇信號的預(yù)充電存儲(chǔ)體解碼器，并且鎖存電路激活字線驅(qū)動(dòng)信號復(fù)位信號，預(yù)充電信號置位信號，以及讀出放大器啟動(dòng)信號復(fù)位信號以作為僅當(dāng)預(yù)充電存儲(chǔ)體選擇信號有效時(shí)才執(zhí)行預(yù)充電的信號。
根據(jù)第五方面，該預(yù)充電存儲(chǔ)體進(jìn)一步安排允許通過預(yù)充電存儲(chǔ)體地址而不是存儲(chǔ)體地址指定的要預(yù)充電的存儲(chǔ)體。
在一個(gè)為給定存儲(chǔ)體的置位序列期間，另一個(gè)存儲(chǔ)體的一個(gè)復(fù)位序列能夠執(zhí)行。
根據(jù)本發(fā)明的第六方面，這里提供的半導(dǎo)體存儲(chǔ)器，其特征在于每個(gè)鎖存器電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路，一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路，一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路，一個(gè)用來當(dāng)預(yù)充電信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第四邏輯電路，一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第五邏輯電路，一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第六邏輯電路，一個(gè)由第一邏輯電路輸出信號置位，由第二邏輯電路輸出信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號，一個(gè)由第三邏輯電路輸出信號置位，由第四邏輯電路輸出信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號，以及一個(gè)由第五邏輯電路輸出信號置位，由第六邏輯電路輸出信號復(fù)位的第三觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為讀出放大器啟動(dòng)信號的輸出信號。
根據(jù)本發(fā)明的第七方面，這里提供的半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)體，每個(gè)都具有許多分別形成在多個(gè)位線對與多個(gè)字線相交處的存儲(chǔ)單元，多個(gè)預(yù)充電電路，每個(gè)都安排給每個(gè)位線對并且當(dāng)預(yù)充電信號有效時(shí)給該位線對充電，多個(gè)讀出放大器，每個(gè)都安排給每個(gè)位線對并且當(dāng)讀出放大器啟動(dòng)信號有效時(shí)放大一個(gè)電壓輸出到該位線對，和一個(gè)與行鎖存電路結(jié)合用來當(dāng)每個(gè)存儲(chǔ)體激活時(shí)鎖存由行地址指定的字線的選中/沒選中狀態(tài)的鎖存電路，并且當(dāng)字線驅(qū)動(dòng)信號有效時(shí)，它激活由行鎖存電路指定的字線；一個(gè)具有有效時(shí)序鏈的時(shí)序控制電路，其用于當(dāng)行地址激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)讀啟動(dòng)信號，該信號作為控制時(shí)序的一信號，在該時(shí)序字線驅(qū)動(dòng)信號置位信號和讀出放大器啟動(dòng)信號被激活，以及當(dāng)行地址不激活信號有效時(shí)在預(yù)定的時(shí)序按預(yù)定的順序，以及一預(yù)充電時(shí)序鏈，其用于當(dāng)行地址不激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)預(yù)充電信號置位信號以及一個(gè)讀出放大器啟動(dòng)信號復(fù)位信號；一個(gè)存儲(chǔ)體解碼器，其用于激活存儲(chǔ)體選擇信號以便選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體；一個(gè)預(yù)充電存儲(chǔ)體解碼器，其用于激活預(yù)充電存儲(chǔ)體選擇信號以便選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體；一個(gè)用來作為行地址信號輸出包含在地址信號內(nèi)的行地址的行地址緩存器；以及多個(gè)安排給每個(gè)存儲(chǔ)體的鎖存電路，每個(gè)鎖存電路接收存儲(chǔ)體選擇信號，當(dāng)相應(yīng)的存儲(chǔ)體選擇信號有效與字線驅(qū)動(dòng)信號有效時(shí)激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電存儲(chǔ)體選擇信號有效時(shí)不激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電存儲(chǔ)體選擇信號與預(yù)充電信號置位信號有效時(shí)激活預(yù)充電信號，當(dāng)存儲(chǔ)體選擇信號有效時(shí)不激活預(yù)充電信號，當(dāng)存儲(chǔ)體選擇信號與讀出放大器啟動(dòng)信號有效時(shí)激活讀出放大器啟動(dòng)信號，以及當(dāng)存儲(chǔ)體選擇信號與讀出放大器啟動(dòng)信號復(fù)位信號有效時(shí)不激活讀出放大器啟動(dòng)信號。
根據(jù)第七方面，該預(yù)充電存儲(chǔ)體選擇信號是用作復(fù)位字線驅(qū)動(dòng)信號的一個(gè)信號。存儲(chǔ)體選擇信號是用作復(fù)位預(yù)充電信號的一個(gè)信號和用作置位讀出放大器啟動(dòng)信號的一個(gè)信號。該讀出放大器啟動(dòng)信號時(shí)序的激活是由讀出啟動(dòng)信號控制。
從時(shí)序控制電路到每個(gè)鎖存電路的信號輸出數(shù)量增加，時(shí)序控制電路與鎖存電路之間的內(nèi)連接減少，因此時(shí)序控制電路的電路面積減少。
根據(jù)本發(fā)明的第八方面，這里提供的半導(dǎo)體存儲(chǔ)器，其特征在于每個(gè)鎖存器電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路，一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路，一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路，一個(gè)由第一邏輯電路輸出信號置位，由預(yù)充電選擇信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號，一個(gè)由第二邏輯電路輸出信號置位，由存儲(chǔ)體選擇信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號，以及一個(gè)由存儲(chǔ)體選擇信號置位和第三邏輯電路輸出信號復(fù)位第三觸發(fā)器電路，以及一個(gè)當(dāng)啟動(dòng)信號有效時(shí)，用來鎖存第三觸發(fā)器電路的輸出信號并且輸出這個(gè)作為讀出放大器啟動(dòng)信號的輸出信號的電路。
從上面幾個(gè)方面明顯看出，本發(fā)明有如下效果。
(1)因?yàn)槎鄠€(gè)存儲(chǔ)體共享一個(gè)時(shí)序控制電路，所以時(shí)序控制電路的電路面積即使在存儲(chǔ)體數(shù)量增加也能避免增大。
(2)因?yàn)槎鄠€(gè)存儲(chǔ)體共享一個(gè)時(shí)序控制電路，對各個(gè)存儲(chǔ)體的置位和復(fù)位序列的時(shí)序能夠同步。
(3)當(dāng)對每個(gè)存儲(chǔ)體的時(shí)序做輕微的調(diào)整時(shí)，它能夠通過加一個(gè)小的延時(shí)元件到鎖存電路的輸出而用一個(gè)相對明確的值從參考時(shí)序調(diào)整。
(4)在時(shí)序控制電路中采用置位與復(fù)位的時(shí)序系列，激活與預(yù)充電能夠同時(shí)對不同的存儲(chǔ)體執(zhí)行，結(jié)果提高芯片性能。
基于參照下面的詳細(xì)描述和附圖，本發(fā)明的上述的和其它的目的，特點(diǎn)以及優(yōu)點(diǎn)對那些技術(shù)熟知的人們將變得明顯，所提實(shí)施例的附圖結(jié)合本發(fā)明的原理是通過圖解說明例子顯示。
圖1是顯示根據(jù)第一已有技術(shù)的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖；圖2是顯示圖1中鎖存電路961的結(jié)構(gòu)方框圖；圖3是描述圖1所示的半導(dǎo)體存儲(chǔ)器的工作時(shí)序圖；圖4是顯示根據(jù)第二已有技術(shù)的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖；圖5是顯示圖4中行解碼器1351的結(jié)構(gòu)方框圖；圖6是顯示一個(gè)常規(guī)總時(shí)序控制電路的結(jié)構(gòu)電路圖；圖7是顯示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖8是顯示圖7中鎖存電路61的電路圖；圖9是顯示圖7中行解碼器51的電路圖；圖10是描述圖7所示的半導(dǎo)體存儲(chǔ)器的工作時(shí)序圖；圖11是描述圖7所示的半導(dǎo)體存儲(chǔ)器中對存儲(chǔ)體1置位序列與對存儲(chǔ)體2復(fù)位序列的工作時(shí)序圖；圖12是顯示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖；圖13是顯示圖12中鎖存電路661的電路圖；圖14是顯示圖12中行解碼器651的電路圖；圖15是描述圖12所示的半導(dǎo)體存儲(chǔ)器中對存儲(chǔ)體61置位序列與對存儲(chǔ)體62復(fù)位序列的工作時(shí)序圖；圖16是描述圖12所示的半導(dǎo)體存儲(chǔ)器的工作時(shí)序圖；圖17是顯示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖；圖18是顯示圖17中鎖存電路961的電路圖；圖19是描述圖17所示的半導(dǎo)體存儲(chǔ)器的工作時(shí)序圖。
本發(fā)明的幾個(gè)所提實(shí)施例將參考附圖詳細(xì)描述如下。第一實(shí)施例圖7是顯示根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖。與圖4中相同編號表示相同的部分。
第一實(shí)施例的半導(dǎo)體存儲(chǔ)器由存儲(chǔ)體1至4，分別相對存儲(chǔ)體1至4安排的鎖存電路61至64，一個(gè)行地址緩沖器45，一個(gè)存儲(chǔ)體解碼器43，以及一個(gè)時(shí)序控制電路35組成。
時(shí)序控制電路35由一個(gè)激活時(shí)序鏈37和一個(gè)預(yù)充電時(shí)序鏈36組成。當(dāng)一個(gè)行地址激活信號30變成有效時(shí)，以預(yù)定順序預(yù)定時(shí)序，激活時(shí)序鏈37控制一個(gè)字線驅(qū)動(dòng)信號設(shè)置信號10，一個(gè)預(yù)充電信號復(fù)位信號14，以及一個(gè)讀出放大器啟動(dòng)信號設(shè)置信號15。
當(dāng)一個(gè)行地址非激活信號31變成有效時(shí)，以預(yù)定順序及定時(shí)，預(yù)充電時(shí)序鏈36控制一個(gè)字線驅(qū)動(dòng)信號復(fù)位信號12，一個(gè)預(yù)充電信號設(shè)置信號13，以及一個(gè)讀出放大器啟動(dòng)信號復(fù)位信號15。
當(dāng)不是行地址激活信號30就是行地址非激活信號31變成有效時(shí)，時(shí)序控制電路35激活一個(gè)地址啟動(dòng)信號34。
當(dāng)?shù)刂穯?dòng)信號34有效時(shí)，存儲(chǔ)體解碼器43激活任何一個(gè)存儲(chǔ)體選擇信號111至114以便激活一個(gè)由包含在地址信號32內(nèi)的存儲(chǔ)體地址指定的存儲(chǔ)體。
鎖存電路61至64分別接收存儲(chǔ)體選擇信號111至114，當(dāng)對應(yīng)的存儲(chǔ)體選擇信號111至114有效時(shí)，鎖存電路61至64為一個(gè)H字線驅(qū)動(dòng)信號置位信號10改變一個(gè)字線驅(qū)動(dòng)信號71到H，為一個(gè)H字線驅(qū)動(dòng)信號復(fù)位信號12改變這個(gè)字線驅(qū)動(dòng)信號71到L，為一個(gè)H預(yù)充電信號復(fù)位信號14改變一個(gè)預(yù)充電信號81到L，為一個(gè)H預(yù)充電信號置位信號13改變一個(gè)預(yù)充電信號81到H，為一個(gè)H讀出放大器啟動(dòng)信號置位信號15改變一個(gè)讀出放大器啟動(dòng)信號91到H，為一個(gè)H讀出放大器啟動(dòng)信號復(fù)位信號16改變一個(gè)讀出放大器啟動(dòng)信號91到L。
如圖8所示，鎖存電路6由觸發(fā)器電路20-22和與門電路23至28組成。
與門電路23將字線驅(qū)動(dòng)信號置位信號10和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
與門電路24將字線驅(qū)動(dòng)信號復(fù)位信號12和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
與門電路25將預(yù)充電信號置位信號13和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
與門電路26將預(yù)充電信號復(fù)位信號14和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
與門電路27將讀出放大器啟動(dòng)信號置位信號15和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
與門電路28將讀出放大器啟動(dòng)信號置位信號16和存儲(chǔ)體選擇信號111相與并且輸出這個(gè)與信號。
觸發(fā)器電路20被與門電路23的一個(gè)輸出信號置位，被與門電路24的一個(gè)輸出信號復(fù)位，并且輸出一個(gè)輸出信號作為字線驅(qū)動(dòng)信號71。
觸發(fā)器電路21被與門電路25的一個(gè)輸出信號置位，被與門電路26的一個(gè)輸出信號復(fù)位，并且輸出一個(gè)輸出信號作為字線驅(qū)動(dòng)信號81。
觸發(fā)器電路22被與門電路27的一個(gè)輸出信號置位，被與門電路28的一個(gè)輸出信號復(fù)位，并且輸出一個(gè)輸出信號作為字線驅(qū)動(dòng)信號91。
觸發(fā)器電路20到22當(dāng)輸入信號從L變成H時(shí)以置位和復(fù)位這樣的邏輯構(gòu)成。
鎖存電路61至64具有與鎖存電路61相同的安排。它們分別地接收存儲(chǔ)體選擇信號112至114(它們都沒有被顯示)替代存儲(chǔ)體選擇信號111，分別地輸出字線驅(qū)動(dòng)信號72至74替代存儲(chǔ)體選擇信號71，分別地輸出預(yù)充電信號82至84替代預(yù)充電信號81，并且分別地輸出讀出放大器啟動(dòng)信號92至94替代讀出放大器啟動(dòng)信號91。
在存儲(chǔ)體1至4中，行解碼器51至54替代在圖4的存儲(chǔ)體171至174中的行解碼器1351至1354。
如圖9所示，行解碼器51由地址解碼器561至56m，N-溝道MOS晶體管541至54m，倒相器511至51m，倒相器521至52m，與門電路501至50m，一個(gè)與非門電路55，以及一個(gè)P-溝道MOS晶體管53組成。
在地址解碼器561至56m中，對應(yīng)于字線401至40m的地址被置位。當(dāng)由行地址信號33指定的地址是一個(gè)置位地址時(shí)，各個(gè)地址解碼器輸出一個(gè)L輸出信號。
N-溝道MOS晶體管541至54m的柵極接收存儲(chǔ)體選擇信號111，而漏極接收從地址解碼器561至56m輸出的信號。當(dāng)存儲(chǔ)體選擇信號111變成H時(shí)，N-溝道MOS晶體管541至54m輸出從地址解碼器561至56m的輸出信號到源極。
與非門電路55將字線驅(qū)動(dòng)信號復(fù)位信號12和存儲(chǔ)體選擇信號111相與信號反向并且輸出這個(gè)反向信號。
P-溝道MOS晶體管53的柵極接收一個(gè)從與非門電路55輸出的信號。當(dāng)這個(gè)從與非門電路55輸出的信號變?yōu)長時(shí)，P-溝道MOS晶體管53開啟將N-溝道MOS晶體管541至54m的源極置為一個(gè)電壓VDD。
倒相器對511至51m和521至52m分別構(gòu)成鎖存電路，并且鎖存和輸出N-溝道MOS晶體管541至54m的源極電壓。
與門電路501至50m分別地將由倒相器對511至51m和521至52m組成的鎖存電路鎖存的信號和字線驅(qū)動(dòng)信號71相與，并且輸出這相與信號到字線401至40m。
第一實(shí)施例的工作將參考圖7,8，和9以及圖10的時(shí)序圖描述。
下面一個(gè)形成在存儲(chǔ)體1中的位線對411和字線401的相交處存儲(chǔ)單元17的讀出數(shù)據(jù)的置位序列將被描述。
在t11時(shí)刻，當(dāng)一個(gè)外部命令從外部輸入時(shí)，并且包括一個(gè)行地址指定字線401地址和存儲(chǔ)體地址指定存儲(chǔ)體1的地址信號32輸入時(shí)，行地址激活信號30在一個(gè)預(yù)定的周期激活。
因?yàn)樾械刂芳せ钚盘?變?yōu)橛行В瑫r(shí)序控制電路35在一個(gè)預(yù)定的周期激活地址啟動(dòng)信號34。根據(jù)接收的地址信號32，行地址緩沖器45輸出這個(gè)行地址信號33，并且存儲(chǔ)體解碼器43在一個(gè)預(yù)定的周期激活存儲(chǔ)體選擇信號111。
在t12時(shí)刻，時(shí)序控制電路35的激活時(shí)序鏈37在一個(gè)預(yù)定的時(shí)間激活預(yù)充電信號復(fù)位信號14。此時(shí)，因?yàn)榇鎯?chǔ)體選擇信號111是有效的，鎖存電路61的觸發(fā)器電路21復(fù)位，并且預(yù)充電信號81從H變?yōu)長。于是預(yù)充電電路181至18N以及19停止預(yù)充電。
在t13時(shí)刻，有效時(shí)序鏈37在一個(gè)預(yù)定的時(shí)間激活字線驅(qū)動(dòng)信號置位信號10。此時(shí)，因?yàn)榇鎯?chǔ)體選擇信號111是有效的，鎖存電路61的觸發(fā)器電路20置位，并且字線驅(qū)動(dòng)信號71從L變?yōu)镠。在行解碼器51中，因?yàn)樾械刂沸盘?3指定字線401的地址，地址解碼器561輸出一個(gè)有效的L輸出信號。存儲(chǔ)體選擇信號111在H位時(shí)，N-溝道MOS晶體管541開啟，并且從地址解碼器561輸出這個(gè)L信號輸入到倒相器511。結(jié)果，一個(gè)H信號輸入與門電路501。因?yàn)樽志€驅(qū)動(dòng)信號71在H位，字線401有效。因?yàn)樽志€驅(qū)動(dòng)信號復(fù)位信號12在L位，與非門電路55輸出一個(gè)H輸出信號，而P-溝道MOS晶體管53保持關(guān)閉。
在t14時(shí)刻，有效時(shí)序鏈37在一個(gè)預(yù)定的時(shí)間激活讀出放大器啟動(dòng)信號置位信號15。因?yàn)榇鎯?chǔ)體選擇信號111是有效的，觸發(fā)器電路22置位，并且讀出放大器啟動(dòng)信號91變?yōu)镠。于是，存儲(chǔ)單元17輸出到位線411的存儲(chǔ)內(nèi)容被放大并輸出。在t15時(shí)刻，存儲(chǔ)體選擇信號111變?yōu)長完成這個(gè)置位程序。
一個(gè)在存儲(chǔ)單元17的數(shù)據(jù)讀出完成基礎(chǔ)上的不激活存儲(chǔ)體1的復(fù)位序列將被描述。
在t15時(shí)刻，行地址不激活信號31從上述狀態(tài)在一個(gè)預(yù)定期間被激活。通過如上述讀操作同樣的操作，在一個(gè)預(yù)定期間地址啟動(dòng)信號34有效，并且存儲(chǔ)體選擇信號111也在一個(gè)預(yù)定期間變成有效。時(shí)序控制電路35的預(yù)充電時(shí)序鏈36在一個(gè)預(yù)定期間激活字線驅(qū)動(dòng)信號復(fù)位信號12。然后，鎖存電路61的觸發(fā)器電路20復(fù)位，字線驅(qū)動(dòng)信號71變到H，而字線401不激活。
在t17時(shí)刻，預(yù)充電時(shí)序鏈36在一個(gè)預(yù)定期間激活讀出放大器啟動(dòng)信號16。因此，鎖存電路61的觸發(fā)器電路22復(fù)位，讀出放大器啟動(dòng)信號91變到L，而讀出放大器291到29n關(guān)閉。
在t18時(shí)刻，預(yù)充電時(shí)序鏈36在一個(gè)預(yù)定期間激活預(yù)充電信號置位信號13。鎖存電路61的觸發(fā)器電路21置位，預(yù)充電信號81變到H，而預(yù)充電電路181到18n與19啟動(dòng)充電。在t19時(shí)刻，存儲(chǔ)體選擇信號111變到L來完成復(fù)位序列。
在根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器中，一個(gè)由從時(shí)序控制電路35輸出的輸出信號命令是由分別安排給存儲(chǔ)體1到4的鎖存電路61到64鎖存。例如圖11所示，類似于圖4中的常規(guī)半導(dǎo)體存儲(chǔ)器，在對存儲(chǔ)體1的置位操作執(zhí)行同時(shí)，對存儲(chǔ)體2的復(fù)位操作即使在存儲(chǔ)體1的讀/寫完成前也能夠執(zhí)行。
如上所述，在第一實(shí)施例中，一個(gè)時(shí)序控制電路35能夠控制存儲(chǔ)體1到4彼此獨(dú)立地工作。即使存儲(chǔ)體的數(shù)量增加，一個(gè)具有大電路面積的時(shí)序控制電路35有能力分配一個(gè)鎖存電路給附加的存儲(chǔ)體。因此，時(shí)序控制電路的電路面積能夠避免由于存儲(chǔ)體數(shù)量的增加而增加。第二實(shí)施例下面將描述根據(jù)本發(fā)明第二實(shí)施例的一種半導(dǎo)體存儲(chǔ)器。
圖12是顯示根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖。與圖7中相同的參考編號表示相同的部件。
第二實(shí)施例的半導(dǎo)體存儲(chǔ)器與圖7所示第一實(shí)施例的半導(dǎo)體存儲(chǔ)器不同的是鎖存電路661到664代替鎖存電路61到64，存儲(chǔ)體61到64代替存儲(chǔ)體1到4，以及一個(gè)預(yù)充電存儲(chǔ)體解碼器44是新加的。即，激活存儲(chǔ)體和預(yù)充電存儲(chǔ)體獨(dú)立地工作。
預(yù)充電存儲(chǔ)體解碼器44改變對應(yīng)于由包含在地址信號32中并且指定要預(yù)充電的存儲(chǔ)體的預(yù)充電存儲(chǔ)體地址指定的存儲(chǔ)體的預(yù)充電存儲(chǔ)體選擇信號471至474到H。
比較鎖存電路61到64，鎖存電路661到664分別接收預(yù)充電存儲(chǔ)體選擇信號471到474。如果預(yù)充電存儲(chǔ)體選擇信號471到474是H同時(shí)存儲(chǔ)體選擇信號111到114保持在L，當(dāng)一個(gè)字線驅(qū)動(dòng)信號復(fù)位信號12，一個(gè)預(yù)充電信號置位信號13，以及一個(gè)讀出放大器啟動(dòng)信號16都變到H時(shí)，觸發(fā)器電路20道22被復(fù)位。
如圖13所示，每個(gè)鎖存電路661到664接收預(yù)充電存儲(chǔ)體選擇信號471代替在如圖8所示的每個(gè)鎖存電路61到64中的存儲(chǔ)體選擇信號111輸入到與門電路24,25,和28。
在存儲(chǔ)體61到64中，行解碼器651到654接分別代替存儲(chǔ)體1到4中的行解碼器51到54。
如圖14所示，在行解碼器651到654中，與行解碼器51到54比較，與非門電路55輸出字線驅(qū)動(dòng)信號復(fù)位信號12和預(yù)充電存儲(chǔ)體選擇信號471的與非結(jié)果。
第二實(shí)施例的工作將參照圖12到16描述。
如圖15所示，將描述對存儲(chǔ)體61的置位序列期間啟動(dòng)存儲(chǔ)體62復(fù)位序列的情況。
在t21時(shí)刻，行地址激活信號30變成有效，并且時(shí)序控制電路35激活一個(gè)地址啟動(dòng)信號34。然后，存儲(chǔ)體解碼器43變化存儲(chǔ)體選擇信號111到H，并且行地址緩沖器45輸出包括在地址信號32中的行地址作為一個(gè)行地址信號33。圖16的時(shí)序圖中地址信號32的部分①表示為行地址讀作行地址信號33。時(shí)序控制電路35的激活時(shí)序鏈37在一個(gè)預(yù)定期間內(nèi)預(yù)定時(shí)序，如在t22時(shí)刻變預(yù)充電信號復(fù)位信號14到H，在t23時(shí)刻變字線驅(qū)動(dòng)信號置位信號10到H，以及在t26時(shí)刻變化讀出放大器啟動(dòng)信號15到H。這個(gè)操作由圖16的時(shí)序圖中激活序列57表示。在t28時(shí)刻，存儲(chǔ)體選擇信號111變化到L完成置位序列。
在存儲(chǔ)體61中，在t23，因?yàn)轭A(yù)充電信號復(fù)位信號14與存儲(chǔ)體選擇信號111由上述操作變?yōu)镠，所以鎖存電路661中的觸發(fā)器電路21復(fù)位使預(yù)充電信號81變到L。在t23時(shí)刻，因?yàn)樽志€驅(qū)動(dòng)信號置位信號10變到H，所以一個(gè)字線驅(qū)動(dòng)信號71變到H，該字線驅(qū)動(dòng)信號71變到H，而一條字線401由行解碼器651激活。在t26時(shí)刻，因?yàn)樽x出放大器啟動(dòng)信號置位信號15變到H，則一個(gè)讀出放大器啟動(dòng)信號91變到H。在t28時(shí)刻，選擇信號變?yōu)镠完成存儲(chǔ)體61的激活序列。這個(gè)操作由圖16時(shí)序圖中存儲(chǔ)體61的內(nèi)部信號59表示。
在存儲(chǔ)體61的激活序列期間，地址信號32中的存儲(chǔ)體地址改變指定存儲(chǔ)體62并且激活一個(gè)行地址不激活信號31。圖16中地址信號32的部分②表示變化的存儲(chǔ)體地址和行地址。然后，預(yù)充電存儲(chǔ)體解碼器44改變預(yù)充電存儲(chǔ)體選擇信號472到H。在一個(gè)預(yù)定期間時(shí)序上，時(shí)序控制電路35的預(yù)充電時(shí)序鏈36改變，字線驅(qū)動(dòng)信號復(fù)位信號12在t25時(shí)刻到H，讀出放大器啟動(dòng)信號復(fù)位信號16在t27時(shí)刻到H，以及預(yù)充電信號置位信號13在t29時(shí)刻到H。這個(gè)操作由圖16時(shí)序圖中復(fù)位序列58表示。
因?yàn)樽志€驅(qū)動(dòng)信號復(fù)位信號12與預(yù)充電存儲(chǔ)體選擇信號472兩者由上面的操作都變到H，所以鎖存電路662中的觸發(fā)器電路20復(fù)位使字線驅(qū)動(dòng)信號72變到L。因此，安排在存儲(chǔ)體62中的行解碼器652(沒有顯示)不激活存儲(chǔ)體62中的字線401。因?yàn)樽x出放大器啟動(dòng)信號復(fù)位信號16與預(yù)充電存儲(chǔ)體選擇信號472兩者都變到H，所以鎖存電路662中的觸發(fā)器電路22復(fù)位使讀出放大器啟動(dòng)信號92變到L。因?yàn)轭A(yù)充電信號置位信號13變到H，所以鎖存電路662中的觸發(fā)器電路21置位使預(yù)充電信號82變到H，由此完成存儲(chǔ)體62的復(fù)位序列。這個(gè)操作由圖16時(shí)序圖中存儲(chǔ)體62的內(nèi)部信號60表示。
在第二實(shí)施例中，安排預(yù)充電存儲(chǔ)體解碼器44允許對不同的存儲(chǔ)體彼此并行地執(zhí)行置位序列和復(fù)位序列。即，因?yàn)榻o定存儲(chǔ)體的數(shù)據(jù)能夠在另一個(gè)存儲(chǔ)體執(zhí)行復(fù)位序列時(shí)讀出，所以處理速度增加。這些序列不能同時(shí)啟動(dòng)是因?yàn)榈刂沸盘?2用來指定一個(gè)經(jīng)受置位序列的存儲(chǔ)體和一個(gè)經(jīng)受復(fù)位序列的存儲(chǔ)體兩者。然而，除了地址信號32用不同的命令獨(dú)立地控制行地址激活信號30和行地址不激活信號31外，如果一個(gè)用來指定要預(yù)充電存儲(chǔ)體的預(yù)充電地址信號被置位，則置位序列和復(fù)位序列能夠完全地獨(dú)立工作。
一個(gè)響應(yīng)地址啟動(dòng)信號34的信號與行地址不激活信號31同步輸入到預(yù)充電存儲(chǔ)體解碼器44去屏蔽解碼輸出。第三實(shí)施例下面將描述根據(jù)本發(fā)明第三實(shí)施例的一種半導(dǎo)體存儲(chǔ)器。
圖17是顯示根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)方框圖。與圖12中相同的參考編號表示相同的部件。
第三實(shí)施例的半導(dǎo)體存儲(chǔ)器與圖12所示第二實(shí)施例的半導(dǎo)體存儲(chǔ)器不同的是鎖存電路961到964代替鎖存電路661到664，以及時(shí)序控制電路135代替時(shí)序控制電路35。
在時(shí)序控制電路135中，一個(gè)激活時(shí)序鏈137代替時(shí)序控制電路35中的激活時(shí)序鏈37，而預(yù)充電時(shí)序鏈136代替預(yù)充電時(shí)序鏈36。
除了激活時(shí)序鏈137不輸出任何預(yù)充電信號復(fù)位信號14和讀出放大器啟動(dòng)信號置位信號15，而是輸出一個(gè)讀出啟動(dòng)信號97作為控制讀出放大器啟動(dòng)信號91的信號以外，激活時(shí)序鏈137的工作與激活時(shí)序鏈37相同。
在第三實(shí)施例中，地址啟動(dòng)信號34僅在行地址激活信號30有效時(shí)才激活，而當(dāng)行地址不激活信號31有效時(shí)不輸出。存儲(chǔ)體選擇信號111到114與地址啟動(dòng)信號34同步輸出。然而，在復(fù)位序列中，它們不需要與地址啟動(dòng)信號34同步，因?yàn)樵谛械刂凡患せ钚盘?1有效時(shí)之后讀出放大器啟動(dòng)信號復(fù)位信號16和預(yù)充電信號置位信號13被激活以前有一個(gè)余量存在。由于這個(gè)原因，在第三實(shí)施例中，地址啟動(dòng)信號34僅在激活序列中輸出。
預(yù)充電時(shí)序鏈136的工作除了不輸出任何字線驅(qū)動(dòng)信號復(fù)位信號12外與預(yù)充電時(shí)序鏈36的工作相同。
如圖18所示，在鎖存電路961到964中，與第二實(shí)施例中鎖存電路661到664相比，讀出啟動(dòng)信號97是輸入，而與門電路24,26和27被省略。當(dāng)存儲(chǔ)體選擇信號111變到H時(shí)，觸發(fā)器電路21復(fù)位，而觸發(fā)器電路22置位。當(dāng)一個(gè)預(yù)充電存儲(chǔ)體選擇信號471變到H，觸發(fā)器電路20復(fù)位。每個(gè)鎖存電路961到964又包括倒相器71,72,75和76，一個(gè)P-溝道MOS晶體管73，和一個(gè)N-溝道MOS晶體管74。
倒相器71反向觸發(fā)器電路22的輸出信號并且輸出該反向的信號。
N-溝道MOS晶體管74的柵極接收讀出啟動(dòng)信號97，而漏極連接到倒相器71的輸出。當(dāng)讀出啟動(dòng)信號97變到H時(shí)，N-溝道MOS晶體管74開啟輸出一個(gè)輸出信號從倒相器71到源極。倒相器72反向倒相器71的輸出信號并且輸出該反向的信號到P-溝道MOS晶體管73的柵極。
當(dāng)從倒相器72的輸出信號變到L時(shí)，P-溝道MOS晶體管73開啟置位N-溝道MOS晶體管74的源極到電壓VDD。
倒相器75與倒相器76構(gòu)成一個(gè)鎖存電路，該鎖存電路鎖存一個(gè)輸出到N-溝道MOS晶體管74源極的電壓并且輸出它作為讀出放大器啟動(dòng)信號91。
第三實(shí)施例的工作將參照圖17和18與圖19的時(shí)序圖描述。
下面將描述存儲(chǔ)體61中形成在位線對411與字線401相交處的存儲(chǔ)單元17的讀出數(shù)據(jù)置位序列。
在t31時(shí)刻，行地址激活信號30在一預(yù)定期間變成有效，并且時(shí)序控制電路135激活一個(gè)地址啟動(dòng)信號34。然后，存儲(chǔ)體解碼器43變化存儲(chǔ)體選擇信號111到H，并且行地址緩沖器45輸出行地址信號33。這個(gè)工作與第一和第二實(shí)施例的工作相同。時(shí)序控制電路135的激活時(shí)序鏈137變化，在t32時(shí)刻字線驅(qū)動(dòng)信號置位信號10到H而在t33時(shí)刻讀出啟動(dòng)信號97到H。
在t31時(shí)刻，因?yàn)榇鎯?chǔ)體選擇信號111變到H，所以鎖存電路961的觸發(fā)器電路21復(fù)位而改變預(yù)充電信號81到L。
在t32時(shí)刻，因?yàn)樽志€驅(qū)動(dòng)信號置位信號10變到H，所以鎖存電路961的觸發(fā)器電路20置位而改變字線驅(qū)動(dòng)信號71到H。
在t33時(shí)刻，因?yàn)樽x出啟動(dòng)信號97是在H，所以N-溝道MOS晶體管74開啟。在這時(shí)刻，因?yàn)榇鎯?chǔ)體選擇信號111是在H，并且觸發(fā)器電路22置位，所以觸發(fā)器電路22輸出一個(gè)H輸出信號，如圖19所示。因此，倒相器71輸出一個(gè)L輸出信號，而N-溝道MOS晶體管74源極接收該L信號。這個(gè)L信號由倒相器75與76鎖存，并且它的邏輯是反向到H。這個(gè)H信號被輸出作為一個(gè)讀出放大器啟動(dòng)信號91。
下面將描述復(fù)位序列的工作。
除了用來輸出復(fù)位序列信號的預(yù)充電時(shí)序鏈136不輸出任何字線驅(qū)動(dòng)信號復(fù)位信號12外，第三實(shí)施例的半導(dǎo)體存儲(chǔ)器的工作與上述第二實(shí)施例相同。共同的操作描述將省略。
在第三實(shí)施例的鎖存電路961中，觸發(fā)器電路20由預(yù)充電存儲(chǔ)體選擇信號471替代字線驅(qū)動(dòng)信號復(fù)位信號12來復(fù)位，因此改變字線驅(qū)動(dòng)信號71到L。
第三實(shí)施例僅使用從時(shí)序控制電路135到鎖存電路961到964的四個(gè)輸出信號。結(jié)果，內(nèi)部連接數(shù)量減少，在時(shí)序控制電路135中用來產(chǎn)生不同時(shí)序信號的電路數(shù)目減少，于是電路面積減小。還有，由于存儲(chǔ)體選擇信號111能夠在激活序列中保持H直到字線驅(qū)動(dòng)信號71改變到H，時(shí)序設(shè)計(jì)可以簡化。
第一到第三實(shí)施例已經(jīng)舉例說明有四個(gè)存儲(chǔ)體。然而，本發(fā)明沒有限制此數(shù)量而能夠應(yīng)用于不同數(shù)量的存儲(chǔ)體。
在第一到第三實(shí)施例中，信號如預(yù)充電信號復(fù)位信號14和字線驅(qū)動(dòng)信號置位信號10是由鎖存電路61到64,661到664，和961到964鎖存。換句話說，只有在激活序列與復(fù)位序列的啟動(dòng)時(shí)這些信號能夠被鎖存，而其余信號能夠由在鎖存電路61到64,661到664，和961到964中的安排的信號發(fā)生器產(chǎn)生。例如，預(yù)充電信號復(fù)位信號14的鎖存可以檢測，并能夠產(chǎn)生延時(shí)一預(yù)定時(shí)間的字線驅(qū)動(dòng)信號置位信號10。這種安排與第三實(shí)施例相比可以減小內(nèi)部連接面積，并且能夠獲得多重處理。
第一到第三實(shí)施例已經(jīng)舉例說明該半導(dǎo)體存儲(chǔ)器具有多個(gè)形成在字線401到40m與位線對411到41n之間的存儲(chǔ)單元17。然而，允許安排的字線長度是有限的。由于這個(gè)原因，在另一種半導(dǎo)體存儲(chǔ)器中，上述實(shí)施例中形成的字線401到40m作為不直接連接到存儲(chǔ)單元17的主字線。設(shè)立了一個(gè)用來分主字線到多個(gè)子-字線的子-行解碼器。存儲(chǔ)單元17形成在子-字線與位線對411到41n的相交處。在此情況下，控制子-字線解碼的信號可以由行解碼器或其他電路產(chǎn)生。一般來講，“字線”意思是指所有子-字線，主字線，和上述實(shí)施例中描述的字線401到40m。本發(fā)明類似地能夠應(yīng)用到具有這樣子-字線的半導(dǎo)體器件。
本發(fā)明與存儲(chǔ)體中的行地址的激活/不激活有關(guān)。輸入到/輸出自芯片的方法與一般目的的DRAM和SDRAM相同。
權(quán)利要求
1．一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)存儲(chǔ)體，一個(gè)安排給所述的存儲(chǔ)體公用的時(shí)序控制電路，并且它定時(shí)以預(yù)定順序?yàn)榧せ蠲總€(gè)存儲(chǔ)體輸出一個(gè)信號以及為預(yù)充電每個(gè)存儲(chǔ)體輸出一個(gè)信號，以及一些為每個(gè)存儲(chǔ)體安排一個(gè)并且鎖存來自所述的時(shí)序控制電路的信號輸出狀態(tài)的鎖存電路。
2．根據(jù)權(quán)利要求1所述的器件，其特征在于從每個(gè)鎖存電路輸出的信號是一個(gè)用來控制字線激活的字線驅(qū)動(dòng)信號，一個(gè)用來控制預(yù)充電的預(yù)充電信號，和一個(gè)用來控制讀出放大器工作的讀出放大器啟動(dòng)信號，用來激活每個(gè)存儲(chǔ)體的信號包括一個(gè)為設(shè)置字線驅(qū)動(dòng)信號有效的字線驅(qū)動(dòng)信號置位信號，一個(gè)為不激活預(yù)充電信號的預(yù)充電信號復(fù)位信號，和一個(gè)為設(shè)置讀出放大器啟動(dòng)信號無效的讀出放大器啟動(dòng)信號復(fù)位信號；以及用來預(yù)充電每個(gè)存儲(chǔ)體的信號包括一個(gè)為設(shè)置字線驅(qū)動(dòng)信號無效的字線驅(qū)動(dòng)信號復(fù)位信號，一個(gè)為設(shè)置預(yù)充電信號有效的預(yù)充電信號置位信號，和一個(gè)為設(shè)置讀出放大器啟動(dòng)信號無效的讀出放大器啟動(dòng)信號復(fù)位信號。
3．一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)存儲(chǔ)體，每個(gè)都具有分別形成在多個(gè)位線對與多個(gè)字線相交處的多個(gè)存儲(chǔ)單元，多個(gè)預(yù)充電電路，每個(gè)都安排給每個(gè)位線對并且當(dāng)預(yù)充電信號有效時(shí)給該位線對充電，多個(gè)讀出放大器，每個(gè)都安排給每個(gè)位線對并且當(dāng)讀出放大器啟動(dòng)信號有效時(shí)放大一個(gè)電壓輸出到該位線對，和一個(gè)與行鎖存電路結(jié)合用來當(dāng)每個(gè)存儲(chǔ)體激活時(shí)鎖存由行地址指定的字線的選中/沒選中狀態(tài)的鎖存電路，并且當(dāng)字線驅(qū)動(dòng)信號有效時(shí)，它激活由所述的行鎖存電路指定的字線；一具有激活時(shí)序鏈的時(shí)序控制電路，其用于當(dāng)行地址激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)字線驅(qū)動(dòng)信號置位信號、一個(gè)預(yù)充電信號復(fù)位信號、以及一個(gè)讀出放大器啟動(dòng)信號置位信號，以及一預(yù)充電時(shí)序鏈，其用于當(dāng)行地址不激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)字線驅(qū)動(dòng)信號復(fù)位信號、一個(gè)預(yù)充電信號置位信號、以及一個(gè)讀出放大器啟動(dòng)信號復(fù)位信號；一個(gè)為選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體，用來激活存儲(chǔ)體選擇信號的存儲(chǔ)體解碼器；一個(gè)用來輸出作為行地址信號包含在地址信號內(nèi)的行地址的行地址緩存器；以及每一個(gè)是安排給每個(gè)存儲(chǔ)體的多個(gè)鎖存電路，每個(gè)鎖存電路接收存儲(chǔ)體選擇信號，當(dāng)相應(yīng)的存儲(chǔ)體選擇信號有效和字線驅(qū)動(dòng)信號置位信號變?yōu)橛行r(shí)激活字線驅(qū)動(dòng)信號，當(dāng)字線驅(qū)動(dòng)信號重復(fù)位信號變?yōu)橛行r(shí)不激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電信號置位信號有效時(shí)激活預(yù)充電信號，當(dāng)預(yù)充電信號復(fù)位信號有效時(shí)不激活預(yù)充電信號，當(dāng)讀出放大器啟動(dòng)信號置位信號有效時(shí)激活讀出放大器啟動(dòng)信號，以及當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號變?yōu)橛行r(shí)不激活讀出放大器啟動(dòng)信號。
4．根據(jù)權(quán)利要求3所述的器件，其特征在于每個(gè)鎖存電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路；一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路；一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路；一個(gè)用來當(dāng)預(yù)充電信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第四邏輯電路；一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第五邏輯電路；一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第六邏輯電路；一個(gè)由所述的第一邏輯電路輸出信號置位，由所述的第二邏輯電路輸出信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號；一個(gè)由所述的第三邏輯電路輸出信號置位，由所述的第四邏輯電路輸出信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號；以及一個(gè)由所述的第五邏輯電路輸出信號置位，由所述的第六邏輯電路輸出信號復(fù)位的第三觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為讀出放大器啟動(dòng)信號的輸出信號。
5．根據(jù)權(quán)利要求4所述的器件，其特征在于所述的器件進(jìn)一步包括一個(gè)預(yù)充電存儲(chǔ)體解碼器，其為選擇由包含在地址信號內(nèi)的預(yù)充電存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體激活預(yù)充電存儲(chǔ)體選擇信號，并且為了預(yù)充電僅有在預(yù)充電存儲(chǔ)體選擇信號有效時(shí)，所述鎖存電路激活字線驅(qū)動(dòng)信號復(fù)位信號、預(yù)充電信號置位信號、以及讀出放大器啟動(dòng)信號復(fù)位信號作為僅才執(zhí)行預(yù)充電的信號。
6．根據(jù)權(quán)利要求5所述的器件，其特征在于每個(gè)鎖存器電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路；一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路；一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路；一個(gè)用來當(dāng)預(yù)充電信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第四邏輯電路；一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第五邏輯電路；一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第六邏輯電路；一個(gè)由所述的第一邏輯電路輸出信號置位，由所述的第二邏輯電路輸出信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號；一個(gè)由所述的第三邏輯電路輸出信號置位，由所述的第四邏輯電路輸出信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號；以及一個(gè)由所述的第五邏輯電路輸出信號置位，由所述的第六邏輯電路輸出信號復(fù)位的第三觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為讀出放大器啟動(dòng)信號的輸出信號。
7．一種半導(dǎo)體存儲(chǔ)器，其中包括多個(gè)存儲(chǔ)體，每個(gè)都具有許多分別形成在多個(gè)位線對與多個(gè)字線相交處的存儲(chǔ)單元，多個(gè)預(yù)充電電路，每個(gè)都安排給每個(gè)位線對并且當(dāng)預(yù)充電信號有效時(shí)給該位線對充電，多個(gè)讀出放大器，每個(gè)都安排給每個(gè)位線對并且當(dāng)讀出放大器啟動(dòng)信號有效時(shí)放大一個(gè)電壓輸出到該位線對，和一個(gè)與行鎖存電路結(jié)合用來當(dāng)每個(gè)存儲(chǔ)體激活時(shí)鎖存由行地址指定的字線的選中/沒選中狀態(tài)的鎖存電路，并且當(dāng)字線驅(qū)動(dòng)信號有效時(shí)，它激活由行鎖存電路指定的字線；一個(gè)具有有效時(shí)序鏈的時(shí)序控制電路，其用于當(dāng)行地址激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)讀啟動(dòng)信號，該信號作為控制時(shí)序的一信號，在該時(shí)序字線驅(qū)動(dòng)信號置位信號和讀出放大器啟動(dòng)信號被激活，以及當(dāng)行地址不激活信號有效時(shí)在預(yù)定的時(shí)序按預(yù)定的順序，以及一預(yù)充電時(shí)序鏈，其用于當(dāng)行地址不激活信號變?yōu)橛行r(shí)在預(yù)定的時(shí)序按預(yù)定的順序控制一個(gè)預(yù)充電信號置位信號以及一個(gè)讀出放大器啟動(dòng)信號復(fù)位信號；一個(gè)存儲(chǔ)體解碼器，其用于激活存儲(chǔ)體選擇信號以便選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體；一個(gè)預(yù)充電存儲(chǔ)體解碼器，其用于激活預(yù)充電存儲(chǔ)體選擇信號以便選擇由包含在地址信號內(nèi)的存儲(chǔ)體地址指定的一個(gè)存儲(chǔ)體；一個(gè)用來作為行地址信號輸出包含在地址信號內(nèi)的行地址的行地址緩存器；以及多個(gè)安排給每個(gè)存儲(chǔ)體的鎖存電路，每個(gè)鎖存電路接收存儲(chǔ)體選擇信號，當(dāng)相應(yīng)的存儲(chǔ)體選擇信號有效與字線驅(qū)動(dòng)信號有效時(shí)激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電存儲(chǔ)體選擇信號有效時(shí)不激活字線驅(qū)動(dòng)信號，當(dāng)預(yù)充電存儲(chǔ)體選擇信號與預(yù)充電信號置位信號有效時(shí)激活預(yù)充電信號，當(dāng)存儲(chǔ)體選擇信號有效時(shí)不激活預(yù)充電信號，當(dāng)存儲(chǔ)體選擇信號與讀出放大器啟動(dòng)信號有效時(shí)激活讀出放大器啟動(dòng)信號，以及當(dāng)存儲(chǔ)體選擇信號與讀出放大器啟動(dòng)信號復(fù)位信號有效時(shí)不激活讀出放大器啟動(dòng)信號。
8．根據(jù)權(quán)利要求7所述的器件，其特征在于每個(gè)鎖存器電路包括一個(gè)用來當(dāng)字線驅(qū)動(dòng)信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第一邏輯電路；一個(gè)用來當(dāng)預(yù)充電信號置位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第二邏輯電路；一個(gè)用來當(dāng)讀出放大器啟動(dòng)信號復(fù)位信號和存儲(chǔ)體選擇信號兩個(gè)都有效時(shí)激活輸出信號的第三邏輯電路；一個(gè)由所述的第一邏輯電路輸出信號置位，由預(yù)充電選擇信號復(fù)位的第一觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為字線驅(qū)動(dòng)信號的輸出信號；一個(gè)由所述的第二邏輯電路輸出信號置位，由存儲(chǔ)體選擇信號復(fù)位的第二觸發(fā)器電路，該觸發(fā)器電路輸出一個(gè)作為預(yù)充電信號的輸出信號；一個(gè)由存儲(chǔ)體選擇信號置位和所述第三邏輯電路輸出信號復(fù)位的第三觸發(fā)器電路；以及一個(gè)當(dāng)讀出啟動(dòng)信號變成有效時(shí)，用來鎖存所述的第三觸發(fā)器電路的輸出信號并且輸出這個(gè)作為讀出放大器啟動(dòng)信號的輸出信號的電路。
全文摘要
一種半導(dǎo)體存儲(chǔ)器包括多個(gè)存儲(chǔ)體,一個(gè)時(shí)序控制電路,以及鎖存電路。該時(shí)序控制電路是安排給存儲(chǔ)體公用的,并且它以預(yù)定的時(shí)序以預(yù)定順序?yàn)榧せ蠲總€(gè)存儲(chǔ)體輸出一個(gè)信號以及為預(yù)充電每個(gè)存儲(chǔ)體輸出一個(gè)信號。每個(gè)鎖存電路安排給每個(gè)存儲(chǔ)體并且鎖存來自時(shí)序制電路的信號輸出狀態(tài)。
文檔編號G11C11/409GK1222738SQ9812496
公開日1999年7月14日 申請日期1998年11月25日 優(yōu)先權(quán)日1997年11月28日
發(fā)明者高橋弘樹 申請人:日本電氣株式會(huì)社