專利名稱：非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于在便攜式數(shù)據(jù)處理裝置中存儲數(shù)據(jù)的非易失性半導(dǎo)體存儲裝置。
本發(fā)明是基于在日本申請的日本專利申請Hei 10-087707，其中的內(nèi)容在本發(fā)明中作為參考。
傳統(tǒng)的快速電擦除可編程只讀存儲器(flash EEPROM)具有經(jīng)常發(fā)生讀錯(cuò)誤的缺點(diǎn)，上述讀錯(cuò)誤是由于生產(chǎn)上的差異和重寫應(yīng)力而導(dǎo)致寫閾值電壓減小和擦除閾值電壓增加而引起的。
由于上述問題出現(xiàn)在寫閾值電壓退化到低于讀出電壓時(shí)或擦除閾值電壓退化到高于讀出電壓時(shí)，所以總是要求在寫步驟開始之前優(yōu)化閾值電壓，使得用于擦除的閾值電壓降低到低于讀出電壓，用于寫的閾值電壓增加到高于讀出電壓。
為了解決以上所描述的問題，在日本專利申請Hei 5-28788中提出了一種方案，其中，用來寫數(shù)據(jù)位并監(jiān)測閾值電壓隨時(shí)間的變化的第二存儲單元陣列2的寫入條件，與寫入第一存儲單元陣列1的寫入條件不同，如果發(fā)現(xiàn)寫條件退化，第一存儲單元陣列被重寫。如圖5所示，在上述文件中所公開的技術(shù)還有一個(gè)由于擦除閾值電壓沒有被監(jiān)測而讀電壓不能被優(yōu)化的問題。
也即，在上述技術(shù)中還存在一個(gè)問題，當(dāng)擦除閾值電壓由于閾值電壓水平的退化而升高到高于讀電壓時(shí)，會發(fā)生讀錯(cuò)誤。
因此，本發(fā)明的目的在于提供一種非易失性半導(dǎo)體存儲裝置，該裝置能夠設(shè)置或建立與擦除閾值電壓相比較的最佳讀電壓，以及通過檢測基于監(jiān)測隨時(shí)間而惡化的數(shù)據(jù)位寫入存儲單元陣列的寫閾值電壓和擦除閾值電壓，在讀電壓的基礎(chǔ)上設(shè)置或建立最佳寫時(shí)間。
本發(fā)明的目的在于提供一種能夠?qū)懭牒屯耆娍刹脸姆且资源鎯ρb置(以下稱作EEPROM)，其中，存儲裝置設(shè)有用于在存儲器中無電荷時(shí)(以下稱作擦除狀態(tài))和有電荷時(shí)(以下稱作寫入狀態(tài))兩種狀態(tài)都檢測閾值電壓的裝置，和用于基于檢測到的閾值電壓而隨機(jī)修改讀電壓和寫時(shí)間的裝置；其中，最佳讀電壓和最佳寫時(shí)間能夠基于擦除閾值電壓而設(shè)定。
在

圖1中，假設(shè)第一存儲單元陣列1和第二存儲單元陣列2在同一的存儲單元陣列中做出，第一和第二存儲單元陣列1和2的擦除能夠在相同的擦除閾值電壓下執(zhí)行，寫也能夠在相同的寫時(shí)間內(nèi)完成。還假設(shè)第一存儲單元1是能夠自由執(zhí)行寫的區(qū)域，第二存儲單元陣列2是用于檢測閾值電壓的區(qū)域，因而僅僅在檢測閾值電壓時(shí)才能夠?qū)懭氲诙鎯卧?。
第二存儲單元2中的閾值電壓的檢測是在寫入第一存儲單元1之前執(zhí)行的，通過將從高電壓發(fā)生電路8輸出的電壓使用1/N分壓器分成1/N，并將其提供到第二存儲單元陣列2，且多次將上述電壓增加1/N直到所有從讀控制電路5輸出的數(shù)據(jù)變?yōu)椤案摺?。隨后，執(zhí)行寫入第二存儲單元陣列2的操作，并檢測寫閾值電壓如同檢測擦除閾值電壓。
此外，計(jì)數(shù)器電路13執(zhí)行計(jì)數(shù)操作并輸出計(jì)數(shù)值12直到檢測到第二存儲陣列2的閾值電壓。在檢測到用于擦除的閾值電壓時(shí)的計(jì)數(shù)值12輸入到讀電壓發(fā)生電路11以輸出讀電壓。在檢測到寫閾值電壓時(shí)的計(jì)數(shù)值12輸入到寫時(shí)間控制電路7且根據(jù)其與在檢測到用于擦除的閾值電壓時(shí)的計(jì)數(shù)值12的差值來設(shè)定寫時(shí)間。
如上所述，本存儲單元陣列能夠正確地讀取數(shù)據(jù)，當(dāng)寫入第一存儲單元陣列1時(shí)，在寫入時(shí)間內(nèi)，寫電壓總是高于讀電壓，當(dāng)讀數(shù)據(jù)時(shí)，設(shè)定高于擦除閾值電壓并低于寫閾值電壓的讀電壓。
因此，由于制造上的差異和重寫應(yīng)力，當(dāng)擦除閾值電壓降低到低于讀電壓時(shí)，或當(dāng)寫閾值電壓低于讀電壓時(shí)，能夠避免由于讀電壓和閾值電壓的倒置而引起的讀取錯(cuò)誤，通過修改讀電壓和寫時(shí)間至它們的最佳值來提高生產(chǎn)產(chǎn)量。
圖1是顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性半導(dǎo)體存儲裝置結(jié)構(gòu)的電路圖。
圖2是顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性半導(dǎo)體存儲裝置的操作的時(shí)序圖。
圖3是顯示圖1中所示的非易失性半導(dǎo)體存儲裝置的閾值電壓變化的總體圖。
圖4是顯示根據(jù)本發(fā)明的第二實(shí)施例的非易失性半導(dǎo)體存儲裝置結(jié)構(gòu)的電路圖。
圖5是顯示現(xiàn)有技術(shù)中的非易失性半導(dǎo)體存儲裝置結(jié)構(gòu)的電路圖。
本發(fā)明的優(yōu)選實(shí)施例將在以下參照附圖進(jìn)行描述。圖1是顯示根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性半導(dǎo)體存儲裝置結(jié)構(gòu)的電路圖，例如，快速EEPROM(電擦除可編程只讀存儲器)。圖1中所示的快速EEPROM包括第一存儲單元陣列1、第二存儲單元陣列2、列解碼器3、行解碼器4、讀控制電路5、讀和擦除控制電路6、寫時(shí)間控制電路7、高電壓發(fā)生電路8、計(jì)數(shù)器電路13、1/N電路9和讀電壓發(fā)生電路11。
第一存儲單元陣列1和第二存儲單元陣列2在同一的存儲單元陣列上做出，存儲在兩個(gè)存儲單元內(nèi)的數(shù)據(jù)能夠作為一個(gè)整體被擦除。于是，在第一和第二存儲單元陣列的存儲單元具有相同的閾值電壓。第一存儲單元陣列1設(shè)計(jì)成可以隨機(jī)寫的區(qū)域，第二存儲單元陣列2設(shè)計(jì)成用于檢測存儲單元的閾值，以至于除非檢測閾值時(shí)，第二存儲單元陣列禁止寫入。
寫和擦除控制電路6將高電壓發(fā)生電路8生成的用于寫或擦除的電壓提供到由列解碼器3和行解碼器4所示的地址的存儲單元上。寫和擦除控制電路6僅將寫電壓在由寫時(shí)間控制電路7所決定的時(shí)間內(nèi)提供至存儲單元，并也將擦除電壓在一預(yù)定時(shí)間內(nèi)提供至存儲單元。讀控制電路5將讀電壓發(fā)生電路5所產(chǎn)生的讀電壓提供至第一存儲單元陣列的由列編碼器3和行編碼器4所指示的地址的存儲單元內(nèi)，輸出數(shù)據(jù)D到存儲器外部。
當(dāng)讀電壓低于存儲單元的閾值電壓時(shí)，也即，當(dāng)讀到被寫過的存儲單元時(shí)，數(shù)據(jù)D輸出為“L”；當(dāng)讀電壓高于存儲單元的閾值電壓時(shí)，也即，當(dāng)讀到被擦除過的存儲單元時(shí)，數(shù)據(jù)D輸出為“H”。
第二存儲單元陣列2、計(jì)數(shù)器13和1/N電路9用于檢測第二存儲器陣列2的閾值電壓。在寫入第一存儲器前，檢測第二存儲器單元陣列2的擦除閾值電壓，且所有的第二存儲器單元陣列2被寫，然后檢測第二存儲單元內(nèi)的寫閾值電壓。
1/N電路9將由高電壓發(fā)生電路8輸出的電壓分壓，經(jīng)分壓的電壓提供至第二存儲單元陣列2。1/N電路9通過反復(fù)以1/N的增量增加電壓直到所有從讀控制電路輸出的數(shù)據(jù)17變?yōu)椤癏”來執(zhí)行擦除閾值電壓的檢測，并且可以判斷檢測到用于各個(gè)第二存儲單元陣列2的擦除閾值電壓。計(jì)數(shù)器電路13執(zhí)行計(jì)數(shù)操作并輸出計(jì)數(shù)值C，同時(shí)時(shí)鐘16連續(xù)地從AND門輸入直到擦除閾值電壓的檢測完成。計(jì)數(shù)器電路13將計(jì)數(shù)值C提供至1/N電路9。當(dāng)計(jì)數(shù)值C輸入時(shí)，計(jì)數(shù)器電路9反復(fù)以1/N的增量增加電壓。
在第二存儲單元2檢測擦除閾值電壓的時(shí)候，計(jì)數(shù)器電路將計(jì)數(shù)值C提供至讀電壓發(fā)生電路用于設(shè)立對應(yīng)于擦除閾值電壓的最佳讀電壓。在第二存儲單元陣列2的擦除閾值電壓檢測到后，所有的第二存儲陣列的存儲單元被寫，用類似于擦除閾值電壓檢測的方式檢測寫電壓。
在此，當(dāng)執(zhí)行寫閾值電壓的檢測時(shí)，如果在數(shù)據(jù)D中有一個(gè)“高”，寫閾值電壓被認(rèn)為檢測到。計(jì)數(shù)器電路13從檢測擦除閾值時(shí)的計(jì)數(shù)值起連續(xù)的執(zhí)行計(jì)數(shù)操作。寫時(shí)間控制電路7根據(jù)當(dāng)檢測到寫閾值電壓的時(shí)刻n的計(jì)數(shù)值C和當(dāng)檢測到擦除閾值電壓的時(shí)刻的計(jì)數(shù)值C的差值計(jì)算出對應(yīng)于讀電壓的最佳寫時(shí)間。
本發(fā)明的一個(gè)實(shí)施例的操作例子將在以下參照圖1和圖2進(jìn)行描述。
實(shí)施例的操作將參照顯示寫方式的時(shí)序的圖2進(jìn)行描述。假設(shè)第一存儲單元陣列1和第二存儲單元陣列2都完全被擦除且它們保持相同的擦除閾值電壓。由于本發(fā)明的操作在寫入第一存儲單元陣列1的方式下執(zhí)行，當(dāng)寫方式信號變?yōu)椤癏”時(shí)，第二存儲單元陣列的地址都被選中，第二存儲單元陣列2的擦除閾值電壓被檢測到。
當(dāng)被檢測信號K為“H”時(shí)，對應(yīng)于被1/N電路9分壓后的1/N電壓的被檢測信號，經(jīng)過AND10提供至第二存儲單元陣列2。當(dāng)檢測電壓高于存儲單元的閾值電壓時(shí)，第二存儲單元2的存儲單元被接通。于是，從讀控制電路輸出的數(shù)據(jù)D變?yōu)椤癏”。當(dāng)檢測電壓低于存儲單元的閾值電壓時(shí)，存儲單元截止，且數(shù)據(jù)D變?yōu)椤癓”。于是，當(dāng)計(jì)數(shù)值C輸入時(shí)，1/N電路9以1/N的增量反復(fù)增加電位。并且，閾值電壓的檢測重復(fù)地執(zhí)行直到第二存儲器陣列2的所有的存儲單元被導(dǎo)通且數(shù)據(jù)17變?yōu)椤癏”。
當(dāng)數(shù)據(jù)D輸出為“H”且檢測到第二存儲單元陣列2的擦除閾值電壓時(shí)，AND門15的輸出從“L”變?yōu)椤癏”。結(jié)果AND門19的輸出變?yōu)椤癓”，用于輸入到計(jì)數(shù)器電路13的時(shí)鐘CK不從AND19輸出。因此，計(jì)數(shù)器13的計(jì)數(shù)操作中斷。計(jì)數(shù)電路13中斷時(shí)的計(jì)數(shù)值C提供到讀電壓，且通過AND門電路15輸出信號的方式鎖定在讀電壓發(fā)生電路11。讀電壓發(fā)生電路11設(shè)定對應(yīng)于擦除閾值電壓的最佳讀電壓。結(jié)果，擦出過的存儲單元當(dāng)被讀取時(shí)總是輸出數(shù)據(jù)“高”。
數(shù)據(jù)寫入第二存儲單元陣列2的每個(gè)存儲單元中。用于寫入到第二存儲單元陣列的操作的寫時(shí)間是寫時(shí)間控制電路7在前一寫操作中設(shè)定的時(shí)間。當(dāng)寫完成時(shí)，第二存儲單元2中的寫閾值電壓被檢測。計(jì)數(shù)器電路13保留擦除閾值電壓被檢測到時(shí)的計(jì)數(shù)值，且計(jì)數(shù)操作繼續(xù)。由于1/N電路9繼續(xù)提供擦除閾值電壓被檢測到時(shí)的來自被檢測電壓的擦除閾值電壓，1/N電路通過反復(fù)以1/N的增量增加電平來檢測寫閾值電壓。在第二存儲單元陣列中的寫閾值電壓由于在寫操作時(shí)注入電荷而比擦除閾值電壓要高，因此只有“L”電平從數(shù)據(jù)D輸出，因?yàn)樗褂玫哪軌驒z測擦除電壓的被檢測電壓，所有的存儲單元處于關(guān)斷狀態(tài)。
接著，當(dāng)只要一個(gè)存儲單元的寫閾值電壓被判定為低于檢測電壓時(shí)，也即，只要有一個(gè)數(shù)據(jù)D變?yōu)椤癏”時(shí)，NOR門14的輸出從“H”變?yōu)椤癓”。在這時(shí)，計(jì)數(shù)值C由寫時(shí)間控制電路7鎖定。在寫時(shí)間控制電路7根據(jù)寫閾值電壓被檢測到的時(shí)刻的計(jì)數(shù)值C和擦除閾值電壓被檢測到的時(shí)刻的計(jì)數(shù)值C間的差值設(shè)定寫時(shí)間。由于由寫時(shí)間控制電路7鎖定的計(jì)數(shù)值C從擦除閾值電壓被檢測到的時(shí)刻起開始連續(xù)計(jì)數(shù)，所以如果從檢測擦除閾值電壓時(shí)到檢測寫閾值電壓時(shí)的計(jì)數(shù)值小得能對于讀電壓設(shè)立最佳寫時(shí)間，則能夠設(shè)定較長的寫時(shí)間。
在完成對第二存儲單元陣列2的閾值電壓的檢測時(shí)，檢測信號切換為“L”，使用已設(shè)定的寫時(shí)間對第一存儲單元陣列1執(zhí)行寫操作。在第一存儲單元陣列內(nèi)的一個(gè)地址被指定，在由寫時(shí)間控制電路7設(shè)定的寫時(shí)間內(nèi)反復(fù)執(zhí)行寫操作直到寫信號變?yōu)椤癏”，且直到寫操作到達(dá)選擇的地址時(shí)，寫方式完成。在寫操作完成后，由讀電壓發(fā)生電路11設(shè)定的讀電壓提供到第一存儲單元陣列的任意地址上以驅(qū)動讀操作。
如上所述，本發(fā)明使用具有和第一存儲陣列1相同性能的第二存儲單元陣列來檢測寫和擦除閾值電壓；本發(fā)明包括1/N電路9和計(jì)數(shù)器電路13，由高電壓發(fā)生電路8產(chǎn)生的電壓通過1/N電路9被分壓成1/N并提供到第二存儲單元陣列2。
由于第二存儲單元陣列2的擦除閾值電壓必須是被讀電壓接通的電壓，當(dāng)所有數(shù)據(jù)都變?yōu)椤癏”時(shí)可以判斷出所有數(shù)據(jù)都已被檢測。計(jì)數(shù)器13繼續(xù)計(jì)數(shù)操作，且計(jì)數(shù)電路13的計(jì)數(shù)值輸入到1/N電路9，對于每個(gè)輸入1/N電路9以1/N增量增加電平來重復(fù)檢測。在完成對第二存儲單元陣列2的擦除閾值電壓的檢測時(shí)的計(jì)數(shù)值12提供到讀電壓發(fā)生電路11，并根據(jù)擦除閾值電壓設(shè)定最佳讀電壓。
接著，對在第二存儲單元陣列2內(nèi)的所有存儲單元執(zhí)行寫操作。當(dāng)寫操作完成時(shí)，第二存儲單元陣列2的寫閾值電壓被檢測。由于計(jì)數(shù)器13保留在檢測到擦除閾值電壓時(shí)的計(jì)數(shù)值12，計(jì)數(shù)電路13繼續(xù)計(jì)數(shù)。由于1/N電路9繼續(xù)提供檢測擦除閾值電壓時(shí)的寫電壓，通過反復(fù)以1/N增量增加電平來檢測寫閾值電壓。寫閾值電壓必須是被讀電壓關(guān)斷的電壓。
因此，當(dāng)只要一個(gè)存儲單元的電壓變成低于檢測電壓時(shí)，可以判斷寫閾值電壓被檢測到，當(dāng)寫閾值電壓被檢測到時(shí)的計(jì)數(shù)值C由寫時(shí)間控制電路7鎖定。由于上述計(jì)數(shù)值12是從擦除閾值電壓被檢測到的時(shí)刻開始計(jì)數(shù)的，因此在檢測到擦除閾值電壓和檢測到寫閾值電壓間的時(shí)間有限的情況下，能夠通過設(shè)定較長的寫時(shí)間來設(shè)定對于讀電壓的最佳寫時(shí)間。
因此，當(dāng)寫入第一存儲單元陣列1時(shí)，能夠在寫時(shí)間內(nèi)使用總是高于讀電壓的寫電壓來寫，通過檢測和第一存儲單元陣列具有相同性能的第二存儲單元陣列2的擦除閾值電壓和寫閾值電壓，設(shè)定高于擦除閾值電壓、低于寫閾值電壓的讀電壓，使得能夠正確的讀取數(shù)據(jù)。
因此，由于制造上的差異和重寫入應(yīng)力，當(dāng)擦除閾值電壓退化到低于讀電壓或?qū)戦撝惦妷和嘶降陀谧x電壓時(shí)，本發(fā)明通過經(jīng)過矯正程序的優(yōu)化讀電壓和寫時(shí)間，防止了由于讀電壓和閾值電壓的倒置而引起的讀錯(cuò)誤的產(chǎn)生。
圖3顯示了本發(fā)明的各種效果。在現(xiàn)有技術(shù)中的EEPROM中，重寫次數(shù)的增加使得在寫入時(shí)難于注入電荷到存儲單元，導(dǎo)致寫閾值電壓的降低。另一方面，擦除時(shí)難于放出存儲在存儲單元內(nèi)的電荷，導(dǎo)致擦除閾值電壓變高。
由于制造上的差異，讀電壓經(jīng)常在一定范圍內(nèi)變化。于是，當(dāng)寫時(shí)間和讀電壓固定且存儲單元閾值電壓退化時(shí)，可能由于讀電壓和閾值電壓的倒置而發(fā)生讀錯(cuò)誤。
由于本發(fā)明的設(shè)備備有用于檢測寫閾值電壓和擦除閾值電壓的存儲單元陣列，該設(shè)備設(shè)計(jì)成能夠根據(jù)寫閾值電壓設(shè)定讀電壓，根據(jù)擦除閾值電壓設(shè)定寫時(shí)間，所以盡管重寫的次數(shù)增加，仍能夠保證擦除閾值電壓低于讀電壓，寫閾值電壓高于讀電壓。例如，在讀電壓2的情況下，由于擦除閾值電壓在第(m+1)次被檢測到，讀電壓2(圖3)可以設(shè)定成比在第m次檢測到時(shí)的電壓值高的值。在此，m是自然數(shù)。另外，寫閾值電壓在(m+1+12)次被檢測到，這意味著寫閾值電壓在檢測到擦除閾值電壓后第12次被檢測到；也即，寫時(shí)間要比上次在第13次設(shè)定的寫時(shí)間長，寫閾值電壓要比上次在第13次設(shè)定的寫閾值電壓高。
如上所述，通過參照附圖中所設(shè)計(jì)到的本發(fā)明的實(shí)施例對本發(fā)明進(jìn)行了解釋，但是，本發(fā)明并不僅僅局限于實(shí)施例所描述的內(nèi)容，不背離本發(fā)明范圍的修改應(yīng)包含在本發(fā)明內(nèi)。
例如，根據(jù)本發(fā)明的第二方面的非易失性半導(dǎo)體存儲裝置除了具有第一實(shí)施例的結(jié)構(gòu)外，還包括擦除時(shí)間控制電路20。對除了擦除時(shí)間控制電路20以外的其他元件的解釋在此省略掉。
擦除時(shí)間控制電路20接收計(jì)數(shù)值C的輸入，比較在前次寫方式中擦除閾值電壓被檢測到時(shí)的計(jì)數(shù)值C和本次擦除閾值電壓被檢測到時(shí)的計(jì)數(shù)值C。當(dāng)本次的計(jì)數(shù)值C大于上次檢測的計(jì)數(shù)值C時(shí)，擦除時(shí)間控制電路20能夠設(shè)定較長的擦除時(shí)間。因此，在下次擦除時(shí)，能夠降低擦除閾值電壓，因?yàn)榇鎯卧嚵刑幱谌菀追烹姷臓顟B(tài)。
另外，擦除時(shí)間在擦除時(shí)間控制電路20內(nèi)基于計(jì)數(shù)值C設(shè)定并在擦除時(shí)通過寫和擦除控制電路6提供到第一和第二存儲單元陣列1和2。
在第二實(shí)施例中，擦除閾值電壓能夠通過設(shè)定較長的擦除時(shí)間而得到最佳化，能夠不升高讀和寫電壓而降低擦除閾值電壓使之低于讀閾值電壓。
根據(jù)本發(fā)明的第一方面，非易失性半導(dǎo)體存儲裝置包括存儲單元陣列，其包括能夠重寫的第一存儲區(qū)和用于檢測閾值電壓的第二存儲區(qū)；用于擦除存儲在所述存儲單元陣列內(nèi)的數(shù)據(jù)的擦除裝置；用于將所要存儲在所述存儲單元陣列的存儲單元的數(shù)據(jù)寫入的寫裝置；用于讀取存儲在所述存儲單元陣列中的數(shù)據(jù)的讀裝置；用于計(jì)算和輸出擦除時(shí)間和寫時(shí)間的時(shí)間計(jì)算裝置，該裝置通過檢測第二存儲區(qū)的寫和擦除數(shù)據(jù)的閾值電壓，計(jì)算所需的時(shí)間；用于在將電壓發(fā)生電路提供的電壓轉(zhuǎn)換后輸出對應(yīng)于所述擦除時(shí)間的電壓作為讀電壓和輸出對應(yīng)于所述寫時(shí)間的電壓作為寫電壓的電壓轉(zhuǎn)換裝置，其中所述讀裝置通過所述讀電壓讀取存儲在第一存儲單元陣列的存儲單元中的數(shù)據(jù)，所述寫裝置通過寫電壓將所要存儲在存儲陣列的存儲單元的數(shù)據(jù)寫入。
因此，如果由于制造上的差異和重新寫入壓力，存儲單元陣列裝置的擦除閾值電壓降低到僅比讀電壓略高的電壓時(shí)，或?qū)戦撝惦妷航档偷絻H比讀電壓略低的電壓時(shí)，能夠通過將從第二存儲單元得到的讀電壓和寫電壓加于第一存儲區(qū)的存儲單元，將存儲單元設(shè)置成容易放電的狀態(tài)來降低擦除閾值電壓使得讀電壓和寫電壓處于最佳狀態(tài)，從而防止讀錯(cuò)誤并提高生產(chǎn)產(chǎn)量。
根據(jù)本發(fā)明的第二方面，由于隨著擦除時(shí)間的增加，所述電壓轉(zhuǎn)換裝置輸出以電壓發(fā)生電路提供的電壓的1/N為增量增加的讀電壓，本裝置能夠設(shè)定精確的讀電壓。
根據(jù)本發(fā)明的第三方面，本裝置能夠設(shè)定精確的寫電壓，因?yàn)殡S著寫時(shí)間的增加，所述電壓轉(zhuǎn)換裝置輸出每次以電壓發(fā)生電路提供的電壓的1/N為增量增加的寫電壓根據(jù)本發(fā)明的第四方面，本裝置的優(yōu)點(diǎn)在于其能夠?qū)憰r(shí)間調(diào)節(jié)到最佳值，因?yàn)楸狙b置包括用于根據(jù)寫時(shí)間和擦除時(shí)間的差值來計(jì)算寫時(shí)間的寫時(shí)間計(jì)算裝置。于是，在由于制造上的差異和重新寫入壓力，存儲單元陣列裝置的擦除閾值電壓降低到僅比讀電壓略高的電壓時(shí)，或?qū)戦撝惦妷航档偷絻H比讀電壓略低的電壓時(shí)，本裝置當(dāng)檢測擦除閾值電壓和寫閾值電壓的時(shí)間間隔較短時(shí)，能夠設(shè)定較長的寫時(shí)間。
根據(jù)本發(fā)明的第五方面，本裝置的優(yōu)點(diǎn)在于其設(shè)有用于在所需的擦除時(shí)間比上次的擦除時(shí)間長時(shí)，設(shè)定預(yù)定長度的較長的擦除時(shí)間的擦除時(shí)間設(shè)定裝置，以使存儲在存儲單元內(nèi)的數(shù)據(jù)充分地被擦除，并通過最佳化存儲單元的擦除閾值電壓，在不過度升高讀閾值電壓和寫閾值電壓的情況下，能夠防止擦除閾值電壓降低到低于讀電壓。
權(quán)利要求
1．非易失性半導(dǎo)體存儲裝置，包括由第一存儲區(qū)和第二存儲區(qū)組成的存儲單元陣列，在所述第一存儲單元內(nèi)能夠自由進(jìn)行重寫；第二存儲區(qū)用于檢測閾值電壓；用于擦除存儲在所述存儲單元陣列的存儲單元的數(shù)據(jù)的擦除裝置；用于將要存儲的數(shù)據(jù)寫入所述存儲單元陣列的存儲單元的寫裝置；用于讀取存儲在所述存儲單元陣列中的數(shù)據(jù)的讀裝置；用于計(jì)算和輸出擦除時(shí)間和寫時(shí)間的時(shí)間計(jì)算裝置，該裝置通過檢測第二存儲區(qū)的寫和擦除數(shù)據(jù)的閾值電壓，計(jì)算所需的時(shí)間；用于在將電壓發(fā)生電路提供的電壓轉(zhuǎn)換后輸出對應(yīng)于所述擦除時(shí)間的電壓作為讀電壓，和在將電壓發(fā)生電路提供的電壓轉(zhuǎn)換后輸出對應(yīng)于所述寫時(shí)間的電壓作為寫電壓的電壓轉(zhuǎn)換裝置；其特征在于，讀裝置通過所述讀電壓讀取存儲在第一存儲單元陣列的存儲單元中的數(shù)據(jù)，寫裝置通過所述寫電壓將要存儲在存儲單元陣列的存儲單元中的數(shù)據(jù)寫入。
2．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，隨著擦除時(shí)間的增加，所述電壓轉(zhuǎn)換裝置輸出以電壓發(fā)生電路提供的電壓的1/N為增量增加的讀電壓。
3．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，隨著寫時(shí)間的增加，所述電壓轉(zhuǎn)換裝置反復(fù)以電壓發(fā)生電路提供的電壓的1/N為增量增加寫電壓。
4．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述裝置還包括根據(jù)寫時(shí)間和擦除時(shí)間的差值來得到用于向第一存儲單元陣列的存儲單元寫數(shù)據(jù)時(shí)的寫時(shí)間的寫時(shí)間計(jì)算裝置。
5．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲裝置，其特征在于，所述裝置還包括擦除時(shí)間設(shè)定裝置，該裝置在所需的擦除時(shí)間比上次的擦除時(shí)間長時(shí)，用于設(shè)定增加了預(yù)定長度的較長的擦除時(shí)間。
全文摘要
本發(fā)明的非易失性半導(dǎo)體存儲裝置能夠設(shè)定對應(yīng)于擦除閾值電壓的合適的讀電壓和通過檢測存儲單元陣列中的用于讀或擦除的閾值電壓設(shè)定對應(yīng)于寫電壓的合適的寫時(shí)間。包括第一存儲單元陣列1、第二存儲單元陣列2、列譯碼器3、行譯碼器4、讀控制電路5、寫和擦除控制電路6、寫時(shí)間控制電路7、高電壓發(fā)生電路8、計(jì)數(shù)器電路13、1/N電路9和讀電壓發(fā)生電路11。
文檔編號G11C16/04GK1230752SQ9910342
公開日1999年10月6日 申請日期1999年3月30日 優(yōu)先權(quán)日1998年3月31日
發(fā)明者齋藤稔 申請人:日本電氣株式會社