国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      測試在一個(gè)晶片上的多個(gè)存儲(chǔ)器芯片的裝置的制作方法

      文檔序號(hào):6748443閱讀:161來源:國知局
      專利名稱:測試在一個(gè)晶片上的多個(gè)存儲(chǔ)器芯片的裝置的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種測試在一個(gè)晶片上的多個(gè)存儲(chǔ)器芯片的置,其中利用探針向各芯片輸送各種電源電壓、一起動(dòng)信號(hào)、一讀出信號(hào)、一時(shí)鐘信號(hào)以及各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)。
      到目前為止,芯片例如64兆位DRAM被分成小組利用探針卡的探針進(jìn)行測試。此時(shí)出現(xiàn)的問題是,制備具有足夠數(shù)量探針的探針卡,以便用這些探針為了一個(gè)測試流程與大量芯片相接觸,優(yōu)先是一個(gè)晶片上的所有芯片。
      目前在一個(gè)探針卡上的探針數(shù)的上限約為1000個(gè)。用此種卡可以對數(shù)量級(jí)約20至50的芯片進(jìn)行測試,因?yàn)楸仨毥?jīng)各探針向各個(gè)芯片輸送不同的地址信號(hào)、數(shù)據(jù)信號(hào)、電源信號(hào)和控制信號(hào)。
      因此,已知的裝置上設(shè)置具有上千個(gè)探針的探針卡,用這些探針可以同時(shí)測試約20至50個(gè)芯片。此時(shí)還存在著較大壓緊力的問題,該種壓力通過這1000個(gè)探針作用在20至50個(gè)芯片上。這里的困難還在于為每個(gè)芯片設(shè)計(jì)具有如此多的探針、其數(shù)量級(jí)每個(gè)芯片為50、使其尖端共一平面,以便能夠?qū)系男酒煽康剡M(jìn)行測試。
      因此,本發(fā)明的任務(wù)是創(chuàng)造一種測試在一晶片上的多個(gè)存儲(chǔ)器芯片的裝置,用該裝置可以用一個(gè)探針卡在一測試流程中測試比目前數(shù)量大的多的存儲(chǔ)器芯片。
      該項(xiàng)任務(wù)在開始所述類型的裝置中根據(jù)本發(fā)明是如下解決的,即各地址信號(hào)、各數(shù)據(jù)信號(hào)、和各控制信號(hào)中至少有幾個(gè)是在存儲(chǔ)器芯片的切口(切割邊緣含有測試結(jié)構(gòu)和掩模對準(zhǔn)輔助區(qū))內(nèi)安置的邏輯電路中產(chǎn)生的,并直接被輸送給存儲(chǔ)器芯片。在此優(yōu)先是所有地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)都在這個(gè)切口中設(shè)置的邏輯電路中產(chǎn)生。需要說明的是,對多個(gè)存儲(chǔ)器芯片也可以理解為各單個(gè)存儲(chǔ)器芯片,例如兩個(gè)通過切口被分開的芯片。
      因此本發(fā)明走的是一條與當(dāng)前技術(shù)完全不同的路不是按實(shí)際上發(fā)展的趨勢努力改進(jìn)探針卡或探針,而是在存儲(chǔ)器芯片的切口處安置一個(gè)單獨(dú)的邏輯電路,借助該電路局域地在切口中為每個(gè)存儲(chǔ)器芯片產(chǎn)生各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)并直接輸送給該芯片。這種方法的主要優(yōu)點(diǎn)是,這樣僅還需要經(jīng)探針卡為每個(gè)存儲(chǔ)器芯片輸送各電源電壓和少數(shù)幾個(gè)編碼的輸出信號(hào)。這就是說采用這種方法經(jīng)探針卡只還需要5個(gè)接觸點(diǎn)用于電源電壓、起始信號(hào)、讀出信號(hào)和時(shí)鐘信號(hào),從而用一個(gè)具有約1000個(gè)探針的探針卡可以測試直到200個(gè)芯片。
      因此,在切口中安裝的用于各個(gè)存儲(chǔ)器芯片的本地邏輯電路產(chǎn)生所需的地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào),并對這些信號(hào)進(jìn)行分析。如果出現(xiàn)一個(gè)差錯(cuò),就給出一差錯(cuò)信號(hào)通知測試設(shè)備說明出現(xiàn)了一個(gè)差錯(cuò)。通過相應(yīng)的編碼信號(hào)可以立即確定這個(gè)差錯(cuò)位于什么地方。在同時(shí)4個(gè)被起動(dòng)的字線的情況下,為此例如需要兩個(gè)編碼信號(hào)。于是通過在什么時(shí)候出現(xiàn)一差錯(cuò)的時(shí)刻和通過幾個(gè)編碼信號(hào)可以確定準(zhǔn)確的差錯(cuò)地點(diǎn)。
      下面借助附圖
      進(jìn)一步說明本發(fā)明,在其唯一的附圖中示出了具有切口的一個(gè)存儲(chǔ)器芯片的平面圖。
      該唯一附圖示出了一個(gè)存儲(chǔ)器芯片1,該芯片由切口或切割邊緣2包圍。該切口2通過切割在晶片分成單個(gè)的存儲(chǔ)器1時(shí)去掉,所以在此分片之后僅剩下沒有切口2的單個(gè)存儲(chǔ)器芯片1。
      存儲(chǔ)器芯片1上設(shè)有許多焊接區(qū)(接觸墊)3、4、7,這些焊接區(qū)在測試流程中可以用探針卡的探針進(jìn)行接觸。如此就有用于起始信號(hào)Ⅰ、時(shí)鐘信號(hào)CLK和選擇信號(hào)CS的各焊接區(qū)3和用于供電電壓VDD及VSS的各焊接區(qū)7。此外存儲(chǔ)器芯片1還有各焊接區(qū)4,這些焊接區(qū)與各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)的探針相接觸。為了簡化在圖中僅示出了3個(gè)這樣的焊接區(qū)4,而實(shí)際上在一測試流程中要施加例如11個(gè)地址信號(hào)、8至16個(gè)數(shù)據(jù)信號(hào)和5個(gè)控制信號(hào)。因此,如上所述需要大量探針,所以只有比較少量的存儲(chǔ)器芯片可在一組中一起用一個(gè)具有約1000個(gè)探針的探針卡進(jìn)行測試。
      根據(jù)本發(fā)明現(xiàn)在在切口2中設(shè)置一邏輯電路5,該電路與一輸出端o相連接并且向各焊接區(qū)4直接輸送各地址信號(hào),各數(shù)據(jù)信號(hào)和各控制信號(hào)。因此這些焊接區(qū)4不再需要探針,所以測試存儲(chǔ)器芯片1所需的探針數(shù)可以大大減少。
      這些探針是示意性示出的,并標(biāo)上參考符號(hào)6,這些探針實(shí)際上基本垂直于畫面通向各焊接區(qū)3。
      就是說邏輯電路5承擔(dān)著用各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)進(jìn)行測試的功能,所以所需探針的總數(shù)得到相應(yīng)地減少。當(dāng)然也可以只將幾個(gè)這種信號(hào)經(jīng)邏輯電路5輸送給存儲(chǔ)器芯片1。
      在測試流程之后,通過切割去除切口2,因此不再需要的邏輯電路5也被分開。
      本發(fā)明以一有利的方式利用由切口所給出的面積,以便在此借助附加的邏輯電路5來減少所需探針6的數(shù)量。
      該邏輯電路5在必要時(shí)也可以這樣安排在切口內(nèi),使它給多個(gè)半導(dǎo)體芯片提供相應(yīng)的各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào),所以例如一個(gè)邏輯電路5可以分配給兩個(gè)或者也可以是多個(gè)存儲(chǔ)器芯片1。
      在按本發(fā)明的裝置中也可以提高一個(gè)探針卡的探針數(shù)量,因?yàn)樘结槺旧砜梢韵嗷ヒ暂^大的間距排列,這是建立在每單個(gè)存儲(chǔ)器芯片需要較少探針的基礎(chǔ)上的。
      權(quán)利要求
      1.測試在一個(gè)晶片上的多個(gè)存儲(chǔ)器芯片(1)的裝置,其中在使用探針(6)的情況下給芯片(1)輸入各供電電壓(VDD,VSS)、一起始信號(hào)(Ⅰ)、一讀出信號(hào)(CS)、一時(shí)鐘信號(hào)(CLK)以及各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào),其特征在于,至少各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)的一部分是在一個(gè)安置在存儲(chǔ)器芯片(1)的切口(切割邊緣)(2)中的邏輯電路(5)中產(chǎn)生的,并且直接輸送給存儲(chǔ)器芯片(1)。
      2.根據(jù)權(quán)利要求1的裝置,其特征在于,各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)全部是在邏輯電路(5)中產(chǎn)生的,并直接輸送給存儲(chǔ)器芯片(1)。
      全文摘要
      本發(fā)明涉及一種測試在一個(gè)晶片上的多個(gè)存儲(chǔ)器芯片(1)的裝置,其中在使用探針(6)的情況下給芯片(1)輸入各供電電壓(VDD、VSS)、一起始信號(hào)(Ⅰ)、一讀出信號(hào)(CS)、一時(shí)鐘信號(hào)(CLK)以及各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)。其中各地址信號(hào)、各數(shù)據(jù)信號(hào)和各控制信號(hào)是由一個(gè)安置在存儲(chǔ)器芯片的切口(2)中的邏輯電路(5)產(chǎn)生的,并且直接輸送給存儲(chǔ)器芯片(1)。
      文檔編號(hào)G11C29/48GK1233841SQ9910534
      公開日1999年11月3日 申請日期1999年4月30日 優(yōu)先權(quán)日1998年4月30日
      發(fā)明者D·黑爾勒, P·海內(nèi), M·布克 申請人:西門子公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會(huì)獲得點(diǎn)贊!
      1