專利名稱：讀出放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于在半導(dǎo)體存儲(chǔ)裝置中所使用的放大從存儲(chǔ)器件所讀出的電流的讀出放大器電路，特別是涉及能夠?qū)崿F(xiàn)讀出輸出高速化的讀出放大器電路。
圖4是在作為本發(fā)明的對(duì)象的輸出部中具有反相器的讀出放大器的現(xiàn)有構(gòu)成的電路圖。讀出總線RBT、RBB分別連接在位線的TRUE(正)和BAR(負(fù))上。這些讀出總線RBT、RBB在讀出時(shí)伴隨著從圖外的存儲(chǔ)器單元所讀出的數(shù)據(jù)而產(chǎn)生電位差，通過晶體管P4、P5而傳導(dǎo)給讀出放大器SA。由P溝道MOS晶體管P1～P3所構(gòu)成的部分是接受SAEQ信號(hào)而進(jìn)行讀出總線RBT、RBB的預(yù)充電均衡的電路。上述P溝道MOS晶體管P4、P5把讀出總線RBT、RBB與讀出放大器SA相連接，把讀出總線RBT、RBB的電位差傳導(dǎo)給讀出放大器SA，同時(shí)，接受SE2信號(hào)，起到當(dāng)讀出放大器SA激活時(shí)同時(shí)切斷讀出總線的作用。P溝道MOS晶體管P6、P7位于讀出放大器SA的輸入輸出部X2、X1，接受SAEQ信號(hào)，來對(duì)讀出放大器SA進(jìn)行預(yù)充電，由此，實(shí)現(xiàn)讀出放大器SA的不激活。
讀出放大器SA由P溝道MOS晶體管P8、P9和N溝道MOS晶體管N1、N2、N3所構(gòu)成，是由包括上述晶體管P8、N1的第一反相電路和包括晶體管P9、N2的第二反相電路所構(gòu)成的全閂鎖型讀出放大器。通過被輸入N溝道MOS晶體管N3的柵極的SE1信號(hào)和被輸入P溝道MOS晶體管P8、P9的源極的SE2信號(hào)來激活讀出放大器SA。
而且，反相器I1、I3連接在讀出放大器SA的輸出部X2、X1上，反相器I1通過I2而輸出與I3同相的信號(hào)。這些Y反相器I2或I3的各個(gè)輸出連接在反相器所連接的P溝道MOS晶體管P10和N溝道MOS晶體管N4的各自的柵極上，并且，在這些晶體管P10、N4的連接點(diǎn)上連接WRB線，“H”或“L”的信號(hào)被輸出給該WRB線。
在該讀出放大器電路中，在讀出動(dòng)作開始之前，SAEQ,SE1,SE2全部為“L”。首先，SAEQ從“L”變?yōu)椤癏”，晶體管P1～P3,P6,P7分別關(guān)斷，讀出總線RBT、RBB的電位差能夠到達(dá)讀出放大器SA。接著，通過字線所選擇的存儲(chǔ)器單元的數(shù)據(jù)，讀出總線RBT、RBB打開，其電位差到達(dá)讀出放大器SA。接著，SE1從“L”變?yōu)椤癏”，晶體管N3導(dǎo)通，讀出放大器SA的激活的第一階段結(jié)束。最后，SE2從“L”變?yōu)椤癏”，讀出放大器SA被激活，并且，與此同時(shí)，通過晶體管P4,P5而切斷讀出總線RBT、RBB。被激活的讀出放大器SA由第一反相電路(P8,N1)和第二反相電路(P9,N2)所構(gòu)成，來放大讀出總線PBT、RBB的數(shù)據(jù)，確定數(shù)據(jù)。由此，讀出放大器SA的輸出通過反相器I1,I2和I3傳導(dǎo)給晶體管P10,N4，向WRB輸出“H”或者“L”的數(shù)據(jù)。
在該現(xiàn)有的讀出放大器電路中，由于在從讀出總線RBT、RBB到輸出用的晶體管P10,N4之間存在反相器I1和I2及I3，因此，由于這些反相器中的延遲而難于實(shí)現(xiàn)WRB的輸出的高速化。為了降低該延遲，考慮加大各個(gè)反相器尺寸，但是，由此而使各個(gè)反相器的占據(jù)面積變大，不利于讀出放大器電路的細(xì)微化、高集成度化。而且，上述各個(gè)反相器成為與讀出總線RBT、RBB相對(duì)的負(fù)荷，輸出被延遲，其高速化受到抑制。
本發(fā)明的目的是提供一種讀出放大器電路，能夠消除由連接在讀出總線上的反相器所引起的輸出延遲，而實(shí)現(xiàn)輸出的高速化。
本發(fā)明的讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器和在上述讀出放大器的輸出部上的反相器，其中包括當(dāng)上述讀出放大器激活時(shí)使上述輸出部的反相器的輸出返回上述讀出放大器的裝置。并且，本發(fā)明的讀出放大器電路，具有讀出放大器和在上述讀出放大器的輸出部上的反相器，其中包括當(dāng)上述讀出放大器不被激活時(shí)從上述讀出放大器切除上述反相器的裝置。而且，本發(fā)明的讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器和在上述讀出放大器的輸出部上的反相器，其中包括當(dāng)上述讀出放大器激活時(shí)使上述輸出部的反相器的輸出返回上述讀出放大器的裝置和在上述讀出放大器被激活之前從上述讀出放大器切除上述反相器的裝置。
在讀出放大器激活時(shí)使反相器的輸出返回到讀出放大器，由此，讀出放大器成為兩個(gè)反相器并聯(lián)構(gòu)成的電路，構(gòu)成讀出放大器的反相器尺寸明顯變大，能夠與把輸出的反相器省略一部分程度相同地使輸出高速化。并且，當(dāng)從讀出放大器激活之前的存儲(chǔ)器單元向讀出放大器輸出數(shù)據(jù)時(shí)，通過從讀出放大器切除反相器，使加到數(shù)據(jù)上的負(fù)荷減輕，使成為一對(duì)的數(shù)據(jù)的距離變大，能夠?qū)崿F(xiàn)讀出放大器激活之后的輸出的高速化。
本發(fā)明的這些和其他的目的、優(yōu)點(diǎn)及特征將通過結(jié)合附圖對(duì)本發(fā)明的實(shí)施例的描述而得到進(jìn)一步說明。在這些附圖中

圖1是本發(fā)明的第一實(shí)施例的讀出放大器電路的電路圖；圖2是本發(fā)明的第二實(shí)施例的讀出放大器電路的電路圖；圖3是本發(fā)明的第三實(shí)施例的讀出放大器電路的電路圖；圖4是現(xiàn)有的讀出放大器電路的電路圖。
下面參照附圖來說明本發(fā)明的實(shí)施例。圖1是第一實(shí)施例的電路圖。與圖4所示的現(xiàn)有構(gòu)成相同的部分使用相同的標(biāo)號(hào)。即，讀出總線RBT、RBB分別連接在位線的TRUE和BAR上。這些讀出總線RBT、RBB在讀出時(shí)伴隨著從圖外的存儲(chǔ)器單元所讀出的數(shù)據(jù)而產(chǎn)生電位差，通過P溝道MOS晶體管P4、P5而傳導(dǎo)給讀出放大器SA。由P溝道MOS晶體管P1～P3所構(gòu)成的部分接受SAEQ信號(hào)而進(jìn)行讀出總線RBT、RBB的預(yù)充電均衡。上述P溝道MOS晶體管P4、P5把讀出總線RBT、RBB與讀出放大器SA相連接，把讀出總線RBT、RBB的電位差傳導(dǎo)給讀出放大器SA，同時(shí)，接受SE2信號(hào)，起到當(dāng)讀出放大器SA激活時(shí)同時(shí)切斷讀出總線的作用。P溝道MOS晶體管P6、P7位于讀出放大器SA的輸入輸出部X2、X1，接受SAEQ信號(hào)，來對(duì)讀出放大器SA進(jìn)行預(yù)充電，由此，實(shí)現(xiàn)讀出放大器SA的不激活。
上述讀出放大器SA由P溝道MOS晶體管P8、P9和N溝道MOS晶體管N1、N2、N3所構(gòu)成，是由包括上述晶體管P8、N1的第一反相電路INV1和包括晶體管P9、N2的第二反相電路INV2所構(gòu)成的全閂鎖型讀出放大器。通過被輸入N溝道MOS晶體管N3的柵極的SE1信號(hào)和被輸入P溝道MOS晶體管P8、P9的源極的SE2信號(hào)來激活讀出放大器SA。
而且，反相器I1、I3分別連接在上述讀出放大器SA的輸入輸出部X2、X1上，在反相器I1上串聯(lián)連接反相器I2。由此，從反相器I2輸出與反相器I3同相的信號(hào)。上述反相器I2或I3的輸出連接在源極與電源相連的P溝道MOS晶體管P10和源極接地的N溝道MOS晶體管N4的各自的柵極上，并且，在這些晶體管P10、N4的連接點(diǎn)上連接輸出線WRB，由此，根據(jù)上述反相器I2、I3的輸出而使晶體管P10、N4之一導(dǎo)通，給WRB線輸出“H”或“L”的信號(hào)。
而且，在上述反相器I1、I3的各個(gè)輸出端上分別連接把P溝道MOS晶體管P11、P12與N溝道MOS晶體管N5、N6并聯(lián)連接起來的第一轉(zhuǎn)換開關(guān)SW1(P11,N5)和第二轉(zhuǎn)換開關(guān)SW2(P12,N6)的一端，這些轉(zhuǎn)換開關(guān)SW1,SW2的另一端連接在構(gòu)成上述讀出放大器SA的第一反相電路INV1,INV2的輸出端上。而且，在上述各個(gè)轉(zhuǎn)換開關(guān)SW1,SW2的各個(gè)晶體管N5,N6的柵極上輸入上述SE2，上述SE2的反轉(zhuǎn)信號(hào)通過反相器I4而輸入到各個(gè)晶體管P11,P12的柵極上。因此，當(dāng)上述轉(zhuǎn)換開關(guān)SW1,SW2導(dǎo)通時(shí)，上述反相器I1,I3的輸出分別成為連接在讀出放大器SA的第一反相電路INV1，第二反相電路INV2的輸入上的狀態(tài)。
根據(jù)這樣構(gòu)成的讀出放大器電路，在讀出動(dòng)作開始之前，SAEQ,SE1,SE2全部為“L”，首先，SAEQ從“L”變?yōu)椤癏”，晶體管P1～P3,P6,P7分別關(guān)斷，讀出總線RBT、RBB的電位差能夠到達(dá)讀出放大器SA。接著，通過字線所選擇的存儲(chǔ)器單元的數(shù)據(jù)，讀出總線RBT、RBB打開，其電位差到達(dá)讀出放大器SA。接著，SE1從“L”變?yōu)椤癏”，晶體管N3導(dǎo)通，讀出放大器SA的激活的第一階段結(jié)束。最后，SE2從“L”變?yōu)椤癏”，讀出放大器SA被激活，并且，與由該SE2激活讀出放大器SA的同時(shí)，通過晶體管P4,P5而切斷讀出總線RBT、RBB。而且，與此同時(shí)，第一和第二轉(zhuǎn)換開關(guān)SW1,SW2導(dǎo)通，各個(gè)反相器I1,I3的輸出分別與讀出放大器SA的第一反相電路INV1，第二反相電路INV2的輸入相連。由此，被激活的讀出放大器SA為由第一反相電路INV1和反相器I3以及第二反相電路INV2和反相器I1的分別并聯(lián)的反相器所構(gòu)成的全閂鎖型SA，在確定數(shù)據(jù)的同時(shí)，讀出放大器SA的輸出通過反相器I1,I2和I3傳導(dǎo)給晶體管P10,N4，向WRB輸出數(shù)據(jù)。
這樣，在該讀出放大器電路中，當(dāng)讀出放大器SA被激活時(shí)，讀出放大器SA成為兩個(gè)反相器并聯(lián)構(gòu)成的電路。由此，構(gòu)成讀出放大器SA的反相器尺寸明顯變大，能夠與把輸出的反相器省略一部分程度相同地使輸出高速化。在本發(fā)明人的模擬結(jié)果中，與現(xiàn)有技術(shù)相比，確認(rèn)了WRB的輸出被進(jìn)行80pS的高速化。
圖2是第二實(shí)施例的電路圖。與圖4所示的現(xiàn)有構(gòu)成相同的部分使用相同的標(biāo)號(hào)，而省略其說明。在該第二實(shí)施例中，在讀出放大器SA的輸入輸出部X2，X1與反相器I1,I3之間插入由P溝道MOS晶體管P13,P14和N溝道MOS晶體管N7,N8組成的第三轉(zhuǎn)換開關(guān)SW3和第四轉(zhuǎn)換開關(guān)SW4，并且，在晶體管N7,N8的柵極上輸入上述SE2，在晶體管P13,P14的柵極上輸入SE2的反轉(zhuǎn)信號(hào)。而且，在上述反相器I1,I3的輸入端上，預(yù)充電用的PMOS晶體管P15,P16的源極·漏極被插在與電源之間，上述SE2被輸入這些晶體管P15,P16的柵極。
在該第二實(shí)施例中，在從所選擇的存儲(chǔ)器單元輸出數(shù)據(jù)而讀出總線RBT、RBB開始分開之前，第三和第四轉(zhuǎn)換開關(guān)SW3,SW4關(guān)斷，從讀出放大器SA的輸入輸出部X2,X1切除反相器I1,I3，由此，讀出總線RBT、RBB的負(fù)荷變輕，讀出總線RBT、RBB的距離變大。由此，SE2從“L”變?yōu)椤癏”，讀出放大器SA激活時(shí)的讀出總線RBT、RBB的距離變大，而能夠?qū)崿F(xiàn)讀出放大器SA激活后的向WRB的輸出的高速化。在SA不激活時(shí)，并且在轉(zhuǎn)換開關(guān)SW3,SW4關(guān)斷期間，通過晶體管P15,P16，反相器I1,I3的各輸入端被預(yù)充電到電源電位上，輸出信號(hào)不會(huì)被輸出給WRB線上。在本發(fā)明人的模擬結(jié)果中，與現(xiàn)有技術(shù)相比，確認(rèn)了WRB的輸出被進(jìn)行110pS的高速化。
圖3是第三實(shí)施例的電路圖。與圖1和圖2所示的上述各個(gè)實(shí)施例相同的部分使用相同的標(biāo)號(hào)。在該第三實(shí)施例中，在反相器I1,I3的各輸出端上分別連接把P溝道MOS晶體管P11,P12和N溝道MOS晶體管N5,N6并聯(lián)連接的第一轉(zhuǎn)換開關(guān)SW1(P11,N5)和第二轉(zhuǎn)換開關(guān)SW2(P12,N6)的一端，這些轉(zhuǎn)換開關(guān)SW1,SW2的另一端連接在構(gòu)成上述讀出放大器SA的第一反相電路INV1,INV2的輸出端上。而且，在上述各個(gè)轉(zhuǎn)換開關(guān)SW1,SW2的各個(gè)晶體管N5,N6的柵極上輸入上述SE2，上述SE2的反轉(zhuǎn)信號(hào)通過反相器I4而輸入到各個(gè)晶體管P11,P12的柵極上。因此，當(dāng)上述轉(zhuǎn)換開關(guān)SW1,SW2導(dǎo)通時(shí)，上述反相器I1,I3的輸出分別成為連接在讀出放大器SA的第一反相電路INV1，第二反相電路INV2的輸入上的狀態(tài)。
并且，在讀出放大器SA的輸入輸出部X2,X1與反相器I1,I3之間插入由P溝道MOS晶體管P13,P14和N溝道MOS晶體管N7,N8組成的第三轉(zhuǎn)換開關(guān)SW3和第四轉(zhuǎn)換開關(guān)SW4，并且，在晶體管N7,N8的柵極上輸入上述SE2，在晶體管P13,P14的柵極上輸入SE2的反轉(zhuǎn)信號(hào)。而且，在上述反相器I1,I3的輸入端上，預(yù)充電用的PMOS晶體管P15,P16的源極·漏極被插在與電源之間，上述SE2被輸入這些晶體管P15,P16的柵極。
在該第三實(shí)施例中，由上述第一和第二實(shí)施例所得到的WRB的高速化效果被疊加起來。即，在從所選擇的存儲(chǔ)器單元輸出數(shù)據(jù)而讀出總線RBT、RBB開始分開之前，第三和第四轉(zhuǎn)換開關(guān)SW3,SW4關(guān)斷，從讀出放大器SA的輸入輸出部X2，X1切除反相器I1,I3，由此，讀出總線RBT、RBB的負(fù)荷變輕，讀出總線RBT、RBB的距離變大。由此，SE2從“L”變?yōu)椤癏”，讀出放大器SA激活時(shí)的讀出總線RBT、RBB的距離變大，而能夠?qū)崿F(xiàn)讀出放大器SA激活后的向WRB的輸出的高速化。
并且，與由該SE2激活讀出放大器SA的同時(shí)，通過SE2第一和第二轉(zhuǎn)換開關(guān)SW1,SW2導(dǎo)通，各個(gè)反相器I1,I3的輸出分別與讀出放大器SA的第一反相電路INV1，第二反相電路INV2的輸入相連。由此，被激活的讀出放大器SA為由第一反相電路INV1和反相器I3以及第二反相電路INV2和反相器I1的分別并聯(lián)的反相器所構(gòu)成的全閂鎖型SA，在確定數(shù)據(jù)的同時(shí)，讀出放大器SA的輸出通過反相器I1,I2和I3傳導(dǎo)給晶體管P10,N4，向WRB輸出數(shù)據(jù)。由此，當(dāng)讀出放大器SA被激活時(shí)，讀出放大器SA成為兩個(gè)反相器并聯(lián)構(gòu)成的電路。由此，構(gòu)成讀出放大器SA的反相器尺寸明顯變大，能夠與把輸出的反相器省略一部分程度相同地使輸出高速化。
如上述那樣，本發(fā)明包括當(dāng)由一對(duì)反相器電路所構(gòu)成的讀出放大器激活時(shí)使連接在讀出放大器的輸出部上的反相器輸出返回讀出放大器的裝置，由此，讀出放大器成為兩個(gè)反相器并聯(lián)構(gòu)成的電路。由此，構(gòu)成讀出放大器SA的反相器尺寸明顯變大，能夠與把輸出的反相器省略一部分程度相同地使輸出高速化。而且，本發(fā)明具有讀出放大器和在上述讀出放大器的輸出部上的反相器，其中包括在上述讀出放大器不被激活時(shí)從上述讀出放大器切除上述反相器的裝置，由此，當(dāng)從讀出放大器激活之前的存儲(chǔ)器單元向讀出放大器輸出數(shù)據(jù)時(shí)，從讀出放大器切除反相器，由此，減輕了加在數(shù)據(jù)上的負(fù)荷，成為一對(duì)的數(shù)據(jù)距離變大，則能夠?qū)崿F(xiàn)讀出放大器激活后的輸出的高速化。
附圖中的標(biāo)號(hào)說明在圖1中，SA讀出放大器INV1,INV2反相器SW1,SW2轉(zhuǎn)換開關(guān)在圖2中，SA讀出放大器INV1,INV2反相器SW3,SW4轉(zhuǎn)換開關(guān)在圖3中，SA讀出放大器INV1,INV2反相器SW1～SW4轉(zhuǎn)換開關(guān)在圖4中，SA讀出放大器INV1,INV2反相器
權(quán)利要求
1．一種讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器和在上述讀出放大器的輸出部上的反相器，其特征在于，包括當(dāng)上述讀出放大器激活時(shí)使上述輸出部的反相器的輸出返回上述讀出放大器的裝置。
2．一種讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器、連接在上述讀出放大器的兩個(gè)輸出部上的反相器、插在上述反相器的各個(gè)輸出端與上述讀出放大器的各個(gè)反相器電路的輸入端之間的開關(guān)裝置，其特征在于，上述開關(guān)裝置通過激活上述讀出放大器的信號(hào)而導(dǎo)通。
3．一種讀出放大器電路，具有讀出放大器和在上述讀出放大器的輸出部上的反相器，其特征在于，包括當(dāng)上述讀出放大器不被激活時(shí)從上述讀出放大器切除上述反相器的裝置。
4．一種讀出放大器電路，具有讀出放大器、連接在上述讀出放大器的兩個(gè)輸入輸出部的讀出總線上反相器、插在上述反相器的輸入端與上述讀出總線之間的開關(guān)裝置，其特征在于，上述開關(guān)裝置通過激活上述讀出放大器的信號(hào)而導(dǎo)通。
5．一種讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器和在上述讀出放大器的輸出部上的反相器，其特征在于，包括當(dāng)上述讀出放大器激活時(shí)使上述輸出部的反相器的輸出返回上述讀出放大器的裝置和在上述讀出放大器被激活之前從上述讀出放大器切除上述反相器的裝置。
6．一種讀出放大器電路，具有由一對(duì)反相器電路所構(gòu)成的讀出放大器、連接在上述讀出放大器的兩個(gè)輸出部上的反相器、插在上述反相器的各個(gè)輸出端與上述讀出放大器的各個(gè)反相器電路的輸入端之間的第一和第二開關(guān)裝置、插在上述讀出放大器的各個(gè)輸出部與上述各個(gè)反相器之間的第三和第四開關(guān)裝置，其特征在于，上述第一和第二開關(guān)裝置通過激活上述讀出放大器的信號(hào)而導(dǎo)通，上述第三和第四開關(guān)裝置通過激活上述讀出放大器的信號(hào)而導(dǎo)通。
全文摘要
本發(fā)明的讀出放大器電路具有由一對(duì)反相電路INV1，INV2所構(gòu)成的讀出放大器SA和連接在讀出放大器SA的輸出部的反相器I1，I2，I3，在讀出放大器SA與各個(gè)反相器I1，I3的輸出端之間分別連接通過用于激活讀出放大器SA的信號(hào)SE2而導(dǎo)通的轉(zhuǎn)換開關(guān)SW1，SW2。在讀出放大器SA激活時(shí)，使反相器I1，I3返回讀出放大器SA，由此，讀出放大器SA成為由反相電路INV1，INV2和反相器I1，I3組成的兩個(gè)反相器并聯(lián)連接的電路，構(gòu)成讀出放大器的反相器尺寸明顯變大，能夠與把輸出的反相器省略一部分程度相同地使輸出高速化。
文檔編號(hào)G11C11/419GK1238529SQ9910559
公開日1999年12月15日 申請(qǐng)日期1999年3月30日 優(yōu)先權(quán)日1998年3月30日
發(fā)明者佐藤文彥 申請(qǐng)人:日本電氣株式會(huì)社