非易失性存儲裝置及其控制方法
【專利說明】非易失性存儲裝置及其控制方法
[0001]相關申請的交叉引用
[0002]本申請要求(2012年9月18日提交的)日本專利申請2012-204340的優(yōu)先權和權益，該申請的全部內容通過引用包含于此。
技術領域
[0003]本發(fā)明涉及一種非易失性存儲裝置及其控制方法，更具體地，涉及一種包括諸如電阻式隨機存取存儲器(ReRAM -Resistance Random Access Memory)等的非易失性存儲器和用于控制該電阻式隨機存取存儲器的控制單元的非易失性存儲裝置以及該非易失性存儲裝置的控制方法。
【背景技術】
[0004]近來，ReRAM作為能夠代替閃速存儲器的非易失性存儲器而受到關注。ReRAM具有快速寫入和高密度的特性，因此有望用作用于商業(yè)目的或用于移動系統(tǒng)的非易失性存儲器。
[0005]通常，ReRAM由配置成矩陣形式的多個存儲器單元所構成，并且各存儲器單元包括非易失性電阻式存儲元件。存儲器單元具有僅包括一個電阻式存儲元件的結構(IR型)，或具有包括一個晶體管和一個電阻式存儲元件的另一種結構(1T1R型)。圖9示出ITlR型的存儲器單元的結構的示例。ITlR型的存儲器單元包括漏極、柵極和源極這三個端子。非易失性存儲裝置向特定的存儲器單元的柵極施加電壓，由此選擇該存儲器單元以向其寫入數(shù)據(jù)或從中讀取數(shù)據(jù)。
[0006]圖10是示出電阻式存儲元件的結構的示例的圖。電阻式存儲元件具有將存儲器層設于漏電極與源電極之間的結構。電阻式存儲元件具有能夠通過在漏電極與源電極之間施加電壓脈沖來改變存儲器層的電阻的特性。電阻式存儲元件基于電阻的大小來存儲信息。具有高電阻的狀態(tài)被稱為高電阻狀態(tài)(HRS:High Resistance State)，并且具有低電阻的狀態(tài)被稱為低電阻狀態(tài)(LRS:Low Resistance State)。
[0007]圖11示出向電阻式存儲元件寫入時所施加的電壓脈沖的示例。圖11(a)示出在向電阻式存儲元件寫入LRS的操作(以下稱為“設置”)中、漏極與源極之間施加的電壓脈沖的示例。橫軸表示時間，縱軸表示Vds。這里，符號Vds表示以源極電壓為基準的漏極電壓。因此，在Vds為正的情況下，漏極電壓高于源極電壓，并且在Vds為負的情況下，源極電壓高于漏極電壓。在如圖11(a)所示進行設置時，施加寬度為50ns且Vds為2V的電壓脈沖。
[0008]圖11(b)示出在向電阻式存儲元件寫入HRS的操作(以下稱為“復位”)中、漏極與源極之間施加的電壓脈沖的示例。在復位時，施加寬度為20ns且Vds為-2V的電壓脈沖。這樣，進行設置時以及進行復位時漏極與源極之間施加的電壓脈沖的方向彼此相反。下文中，將與進行設置時所施加的電壓脈沖相同的方向、即正的Vds方向稱為“正向偏壓”，并且將與進行復位時所施加的電壓脈沖相同的方向、即負的Vds方向稱為“反向偏壓”。
[0009]向電阻式存儲元件寫入LRS或HRS的特性是:通過施加一次電壓脈沖未必能成功寫入。因此，在向電阻式存儲元件寫入LRS或HRS時，通過在施加設置/復位脈沖后進行讀取來執(zhí)行被稱為用于確認寫入是否成功的驗證(verificat1n)的操作(參見下述的非專利文獻I)。在作為驗證結果而判斷為寫入失敗的情況下，再次施加設置/復位脈沖，隨后執(zhí)行驗證。重復該過程，直至成功執(zhí)行寫入為止。
[0010]為了發(fā)現(xiàn)向電阻式存儲元件寫入了 HRS和LRS中的哪一個，可以通過在漏極與源極之間施加電壓并檢測電流來讀取HRS或LRS。圖12(a)示出流至電阻式存儲元件的電流對于Vds的依賴性。在圖12(a)中，白色圓表示流至已寫入LRS的電阻式存儲元件的電流，黑色圓表示流至已寫入HRS的電阻式存儲元件的電流。圖12(b)是縱軸表示根據(jù)圖12(a)的電流所計算出的電阻的曲線圖。在圖12(b)中，白色圓表示已寫入LRS的電阻式存儲元件的電阻，黑色圓表示已寫入HRS的電阻式存儲元件的電阻。圖12(b)所示，由于HRS和LRS之間電阻顯著不同，因此可以基于電阻的大小來識別HRS和LRS。
[0011]現(xiàn)有技術文獻_2] 非專利文獻
[0013]非專利文獻 I:Kazuhide Higuchi 等，“Investigat1n of Verify-ProgrammingMethods to Achieve 1Mill1n Cycles for 50nm Hf02ReRAM”，IEEE Internat1nalMemory Workshop (IMW), pp.119-122, 2012

【發(fā)明內容】

_4] 發(fā)明要解決的問題
[0015]為了提高ReRAM的讀取速度，可以增大讀取時漏極與源極之間施加的電壓，以便增大讀取電流。然而，增大讀取電流可能引起所謂的干擾(disturb)這一問題。這里，干擾是指由于讀取時在漏極與源極之間流動的電流而導致電阻在不期望的大小方向上發(fā)生變化的現(xiàn)象。也就是說，干擾是已寫入HRS的電阻式存儲元件的電阻減小或已寫入LRS的電阻式存儲元件的電阻增大的現(xiàn)象。由于干擾可能會導致存儲在電阻式存儲元件中的數(shù)據(jù)被破壞，因此不期望出現(xiàn)該干擾。
[0016]圖13示出在電阻式存儲元件的漏極與源極之間連續(xù)施加正向偏壓的情況下的電阻變化。對于HRS，施加三個電壓:Vds為0.1V、0.3V和0.5V，分別采用黑色三角形、黑色方形和黑色圓表示。對于LRS，僅施加0.5V的Vds，采用白色圓表示。
[0017]在向已寫入HRS的電阻式存儲元件連續(xù)施加正向偏壓的情況下，在VdsS0.1V和0.3V的情況下沒有發(fā)生干擾。另一方面，在Vds為0.5V的情況下，在施加時間為100?1000秒期間電阻變低，引起干擾。
[0018]在向已寫入LRS的電阻式存儲元件連續(xù)施加正向偏壓的情況下，施加作為相對高的電壓的0.5V的Vds，未引起電阻增大，因此沒有干擾。
[0019]圖14示出在電阻式存儲元件的漏極與源極之間連續(xù)施加反向偏壓的情況下的電阻變化。對于HRS，施加-0.5V的Vds，采用黑色圓表示。對于LRS，施加三個電壓:Vds為-0.1V、-0.3V和-0.5V，分別采用白色三角形、白色方形和白色圓表示。
[0020]在向已寫入HRS的電阻式存儲元件連續(xù)施加反向偏壓的情況下，施加作為相對高的電壓的-0.5V的Vds，未引起電阻增大，因此沒有干擾。
[0021]在向已寫入LRS的電阻式存儲元件連續(xù)施加反向偏壓的情況下，盡管在Vds為-0.1V的情況下沒有發(fā)生干擾，但在Vds為-0.3V和-0.5V的情況下，在施加時間10?1000秒期間電阻增大，由此引起干擾。
[0022]如上所述，在Vds增大而使讀取電流增大的情況下，正向偏壓在已寫入HRS的電阻式存儲元件中引起干擾。此外，在Vds增大而使讀取電流增大的情況下，反向偏壓在已寫入LRS的電阻式存儲元件中引起干擾。
[0023]也就是說，為提高讀取速度而增大施加電壓可能引起干擾，而為防止干擾而降低施加電壓會減慢讀取速度。因此，讀取速度與干擾的發(fā)生存在折衷關系。通常，優(yōu)先防止干擾