值電壓改變。
[0081]在步驟574中，使用一組適當(dāng)?shù)哪繕?biāo)電平來驗證適當(dāng)?shù)拇鎯卧?，以?zhí)行一個或更多個驗證操作。在一個實施例中，通過施加以下測試來執(zhí)行驗證處理:測試被選擇用于編程的存儲單元的閾值電壓是否已經(jīng)達(dá)到適當(dāng)?shù)尿炞C比較電壓(Vvl、Vv2、Vv3、Vv4、Vv5、Vv6和 Vv7)o
[0082]在步驟576中，確定所有存儲單元是否已經(jīng)達(dá)到其目標(biāo)閾值電壓(通過)。如果已經(jīng)達(dá)到其目標(biāo)閾值電壓，則編程處理完成并且是成功的，原因是所有被選擇的存儲單元被編程至其目標(biāo)狀態(tài)并且經(jīng)驗證。在步驟578中報告狀態(tài)“通過”。在576中，確定并非所有存儲單元均已達(dá)到其目標(biāo)閾值電壓(未通過)，然后編程處理進(jìn)行至步驟580。
[0083]在步驟580中，系統(tǒng)對尚未達(dá)到其各自的目標(biāo)閾值電壓分布的存儲單元的數(shù)目進(jìn)行計數(shù)。即，系統(tǒng)對未通過驗證處理的單元的數(shù)目進(jìn)行計數(shù)。可以由狀態(tài)機(jī)、控制器或其他邏輯來完成該計數(shù)。在一個實現(xiàn)中，感測塊300(參見圖3)中的每個都將存儲其各自單元的狀態(tài)(通過/未通過)。這些值可以使用數(shù)字計數(shù)器進(jìn)行計數(shù)。如上所述，感測塊中的許多感測塊具有被一起進(jìn)行線或的輸出信號。因而，檢查一條線可以指示:一大組單元中沒有單元未通過驗證。通過恰當(dāng)?shù)亟M織被一起進(jìn)行線或的線(例如，二叉樹類的結(jié)構(gòu))，可以使用二分搜索法來確定未通過的單元的數(shù)目。以這樣的方式，如果較小數(shù)目的單元未通過，則計數(shù)處理迅速完成。如果較大數(shù)目的單元未通過，則計數(shù)處理花費較長時間。更多信息可以在美國專利公布2008/0126676中找到，該文獻(xiàn)的全部內(nèi)容通過引用合并到本文中。在另一替選方案中，感測放大器中的每個可以在其對應(yīng)的存儲單元尚未通過的情況下輸出模擬電壓或模擬電流，并且模擬電壓加法電路或模擬電流加法電路可以用于對尚未通過的存儲單元的數(shù)目進(jìn)行計數(shù)。
[0084]在一個實施例中，存在一個總計數(shù)，其反映當(dāng)前被編程的尚未通過最后驗證步驟的存儲單元的總數(shù)目。在另一實施例中，針對每個數(shù)據(jù)狀態(tài)保持單獨的計數(shù)。
[0085]在步驟582中，確定來自步驟580的計數(shù)是否小于或等于預(yù)定限值。在一個實施例中，預(yù)定限值為針對一頁存儲單元在讀取處理期間可以通過ECC校正的位的數(shù)目。如果未通過的單元的數(shù)目小于或等于預(yù)定限值，則編程處理可以停止并且在步驟578中報告狀態(tài)“PASS”。在該情況下，足夠多的存儲單元被正確編程，使得尚未被完全編程的少數(shù)剩余存儲單元可以在讀取處理期間使用ECC進(jìn)行校正。在一些實施例中，步驟580將針對每個扇區(qū)、每個目標(biāo)數(shù)據(jù)狀態(tài)或其他單位來對未通過的單元的數(shù)目進(jìn)行計數(shù)，并且這些計數(shù)將被單獨地或全體地與步驟582中的閾值進(jìn)行比較。
[0086]在另一實施例中，預(yù)定限值可以小于在讀取處理期間可以通過ECC校正的位的數(shù)目以允許未來出現(xiàn)錯誤。當(dāng)對少于用于頁的所有存儲單元進(jìn)行編程時或者當(dāng)比較用于僅一個數(shù)據(jù)狀態(tài)(或少于所有狀態(tài)的數(shù)據(jù)狀態(tài))的計數(shù)時，則預(yù)定限值可以是針對一頁存儲單元在讀取處理期間可以通過ECC校正的位的數(shù)目的(成比例的或不成比例的)一部分。在一些實施例中，限值不是預(yù)先確定的。相反，限制基于以下內(nèi)容而改變:針對該頁已經(jīng)計數(shù)的錯誤的數(shù)目；執(zhí)行的編程-擦除循環(huán)的數(shù)目；或其他準(zhǔn)則。
[0087]如果未通過的存儲單元的數(shù)目不小于預(yù)定限值，則在步驟584處繼續(xù)編程處理，并且對照編程限值(PL)檢查編程計數(shù)器PC。編程限值的示例包括20和30，然而可以使用其他值。如果編程計數(shù)器PC不小于編程限值PL，則在步驟588中認(rèn)為編程處理未通過并且報告狀態(tài)失敗。如果編程計數(shù)器PC小于編程限值PL，則在步驟586處繼續(xù)該處理，在步驟586期間，將編程計數(shù)器PC遞增I并且將編程電壓Vpgm升高至下一幅度。例如，下一脈沖將具有比前一脈沖大一個步長(例如，0.1-0.4伏的步長)的幅度。在步驟586之后，處理循環(huán)回到步驟572并且將另一編程脈沖施加于所選字線。
[0088]在將數(shù)據(jù)編程至多個狀態(tài)(例如，不是二進(jìn)制編程)時，重要的是，編程處理足夠精確使得讀取處理可以明確地區(qū)分不同的閾值電壓分布。例如，閾值電壓分布越緊縮，則明確地讀取存儲單元越容易。
[0089]在沒有不合理地減慢編程處理的情況下實現(xiàn)緊縮閾值電壓分布的一個解決方法包括:使用兩階段編程處理。第一階段一一粗略編程階段一一包括:嘗試以較快的方式升高閾值電壓并且較少關(guān)注實現(xiàn)緊縮閾值電壓分布。第二階段一一精細(xì)編程階段一一嘗試以較慢的方式升高閾值電壓，以在達(dá)到目標(biāo)閾值電壓的同時還實現(xiàn)緊縮閾值電壓分布。粗略/精細(xì)編程方法學(xué)的一個示例可以在美國專利6，643，188中找到，該文獻(xiàn)的全文通過引用合并到本文中。
[0090]圖12A、圖12B、圖13A和圖13B提供了粗略/精細(xì)編程方法學(xué)的一個示例的更多細(xì)節(jié)。圖12A和圖13A描繪了正被編程的存儲單元的閾值電壓。圖12B和圖13B描繪了用于正被編程的存儲單元的位線電壓。圖12A、圖12B、圖13A和圖13B的該示例使用兩個驗證電平，該兩個驗證電平在圖中表示為Vf和Vint。最終目標(biāo)電平為Vf。當(dāng)存儲單元的閾值電壓已經(jīng)達(dá)到Vf時，將通過向與該存儲單元相對應(yīng)的位線施加禁止電壓來禁止對該存儲單元的進(jìn)一步編程。例如，可以將位線電壓升高至Vinhibit (參見圖12B和圖13B)。然而，當(dāng)存儲單元已經(jīng)達(dá)到接近(但低于)目標(biāo)值Vf的閾值電壓時，通過向位線施加一定的偏置電壓來使在隨后的編程脈沖期間用于該存儲單元的閾值電壓移動減慢，其中，偏置電壓通常約0.3v至0.Sv0因為在接下來的幾個編程脈沖期間減小了閾值電壓移動的速率，所以與采用其他編程方法相比最終的閾值電壓分布較窄。為了實現(xiàn)該方法，使用比Vf的電平低的第二驗證電平。該第二驗證電平在12A和13A中被描繪為Vint，其中Vf>Vint。當(dāng)存儲單元的閾值電壓大于Vint但仍低于Vf時，將通過施加位線偏置Vs (圖13B)來在隨后的編程脈沖期間減小用于該存儲單元的閾值電壓改變。注意，在該情況下，針對每個狀態(tài)需要兩個驗證操作。一個驗證操作在用于每個狀態(tài)的對應(yīng)Vf處，以及一個驗證操作在用于每個狀態(tài)的對應(yīng)的Vint處。
[0091]圖12A和12B示出了在t2處的一個編程脈沖中閾值電壓移動經(jīng)過Vf和Vint的存儲單元的行為。例如，在圖12A中將閾值電壓描繪成在t2與t3之間通過Vint和Vf。因而，在t3之前，存儲單元處于粗略階段。在t3之后，存儲單元處于禁止模式。
[0092]圖13A和13B描繪出進(jìn)入粗略編程階段和精細(xì)編程階段二者的存儲單元。存儲單元的閾值電壓在時間t2與時間t3中間跨過Vint (例如，從編程脈沖在t2處施加開始)。在t3之前，存儲單元處于粗略階段。在t3之后，位線電壓升高至Vs ;因此存儲單元處于精細(xì)階段。在t3與t4中間，存儲單元的閾值電壓跨過Vf ;因此，通過在t4處將位線電壓升高至Vinhibit來禁止對存儲單元進(jìn)一步編程。如果不是正在使用粗略/精細(xì)編程方案，則存儲單元的閾值電壓可能會以比圖13A中描繪余量的多得多的余量超過Vf。
[0093]電壓Vf比電壓Vint大被稱為Δ (見圖13A)的差異。如由圖12A、圖12B、圖13A和圖13B所教示的，在一些情況下期望優(yōu)化△。如果△太大，則存儲單元在(比粗略階段慢的)精細(xì)階段花費較多時間，因此編程處理較慢。另外，在精細(xì)階段中幾個脈沖之后，存儲單元閾值電壓將以更像粗略階段的方式開始改變一一這使精細(xì)階段的目的落空。如果A太小，則過多存儲單元將在同一脈沖內(nèi)通過Vint和Vf(參見圖12A和12B)，從而消除了精細(xì)階段并且使粗略/精細(xì)編程的目的(例如，緊縮閾值電壓分布)落空。A的任一偏差(太大或太小)可以用來不必要地加寬閾值電壓分布并且潛在地在讀取期間導(dǎo)致錯誤。在一個示例中，通過將A設(shè)置成下述值來優(yōu)化△，該值與用于相繼的編程脈沖的步長的一半相同(參見圖11的步驟586)。
[0094]上面剛描述的粗略/精細(xì)編程處理的一個缺點是:針對每個數(shù)據(jù)狀態(tài)，該處理需要在兩個不同的控制柵(字線)電壓處的兩個連續(xù)的驗證操作。例如，圖9的波形將包括十四個驗證脈沖而非七個。十四個驗證脈沖包括用于每個數(shù)據(jù)狀態(tài)的(在Vint和Vf處的)兩個驗證脈沖，其中，用于每個數(shù)據(jù)狀態(tài)的Vf是最終驗證電平(Vv1、Vv2、Vv3、Vv4、Vv5、Vv6和Vv7)以及用于每個數(shù)據(jù)狀態(tài)的Vint具有比用于每個數(shù)據(jù)狀態(tài)的Vf的電壓幅度小△的電壓幅度。因為改變字線電壓所需的時間比期望的時間長，所以針對每個數(shù)據(jù)狀態(tài)具有兩個連續(xù)的驗證操作減慢了編程/驗證處理。例如，隨著字線變得較長以與更多存儲單元連接，RC延遲增加并且使改變字線電壓的處理變慢。而且，對于越大規(guī)模的器件而言，由于字線RC延遲增加而引起的較慢的性能影響將會越大。
[0095]為了解決由于改變字線電壓所需的時間而引起的編程/驗證處理的速度的降低，可以使用上述粗略/精細(xì)編程處理的變型，在該變型中，對于用于每個數(shù)據(jù)狀態(tài)的兩個驗證操作(Vint處的驗證和Vf處的驗證)，控制柵(字線)電壓是相同的。在該方案中，感測放大器將通過針對兩個不同的電流對存儲單元進(jìn)行感測來測試兩個不同閾值電壓(例如，Vint和Vf)。該實施例使用CMOS (或其他類型的)晶體管Id-Vg特性的性質(zhì)，在該Id-Vg特性中，較高的電流將檢測到較低的閾值電壓以及較低的電流將檢測到較高的閾值電壓。例如，圖14描繪了用于存儲單元(例如晶體管)的Icell (通過存儲單元的電流Id)對Vcg(施加于控制柵的電壓Vg)的曲線圖。在將相同電壓施加在控制柵處時，通過測試通過存儲單元的電流是否低于Iint來測試存儲單元的閾值電壓是否大于或等于Vint，以及通過測試通過存儲單元的電流是否低于If來測試存儲單元的閾值電壓是否大于或等于Vf。因而，該實施例(本文稱為電流感測驗證系統(tǒng))通過在將相同的電壓水平施加于存儲單元的控制柵時執(zhí)行兩個感測操作來執(zhí)行驗證。在感測操作中的一個感測操作期間，感測放大器測試通過存儲單元的電流是否低于lint。如果通過存儲單元的電流低于lint，則結(jié)論是閾值電壓大于或等于Vint。在感測操作中的第二個感測操作期間，系統(tǒng)測試通過存儲單元的電流是否低于If。如果通過存儲單元的電流低于If，則結(jié)論是閾值電壓大于或等于Vf。
[0096]電流感測驗證系統(tǒng)的一個示例性實現(xiàn)對電容器(或者，在一些實施例中，另一類型的電荷存儲器件)充電，然后使電容器能夠通過位線和NAND串放電。如果NAND串上未被選擇的存儲單元均接收到足夠大的控制柵電壓以使其導(dǎo)通并且充當(dāng)通過柵，則在施加于所選存儲單元的控制柵的電壓(與存儲單元的閾值電壓相比)足夠大以使存儲單元的溝道導(dǎo)電的情況下，電容器上的電荷將通過所選存儲單元有效地放電至源極線。在施加于所選存儲單元的控制柵的電壓不夠大(以不能使存儲單元的溝道導(dǎo)電)的情況下，電容器將不會放電。因為形成存儲單元的晶體管不是理想器件，所以電流將是控制柵電壓的函數(shù)，而非對于閾值電壓以上的控制柵電壓導(dǎo)通以及對于閾值電壓以下的控制柵電壓關(guān)斷。在預(yù)定時間段(稱為選通時間)之后，可以測量電容器兩端的電壓。如果所選存儲單元充分地傳導(dǎo)電流，則足夠量的電荷將從電容器耗散并且電壓會至少減小預(yù)定量。如果所選存儲單元未充分地傳導(dǎo)電流，則電容器兩端的電壓不會減小預(yù)定量。因此，通過測試選通時間之后電容器兩端的電壓來指示電流在預(yù)定電流比較水平以上還是在預(yù)定電流比較水平以下。為了對兩個電流水平(例如Icell和lint)進(jìn)行測試，系統(tǒng)可以使用相同的控制柵電壓和不同的選通時間來執(zhí)行兩個感測操作。較短的選通時間用于測試與較低的閾值電壓相對應(yīng)的較高的電流(例如lint)以及較長的選通時間用于測試與較高的閾值電壓相對應(yīng)的較低的電流(例如If)。用于粗略/精細(xì)編程的該驗證系統(tǒng)由于無需在兩個感測操作之間建立新的控制柵電壓而節(jié)省時間。
[0097]為了提高讀取性能，對一頁存儲單元并行地進(jìn)行感測。然而，并行操作許多存儲單元也會消耗大量電流。許多問題由于以大量電流進(jìn)行操作而產(chǎn)生。一般，總是期望使裝置消耗較少功率。特別地，必須容納較高電流的部件可能會體積較大并且可能會占據(jù)寶貴的芯片空間。常常，存儲器件是針對最壞情況的電流而設(shè)計的，然而多數(shù)時間在非常小的電流下操作。這是因為電流依賴于被編程寫入單元的數(shù)據(jù)，其中，較少的被編程的單元具有較高的傳導(dǎo)電流。
[0098]另一問題與由芯片的接地焊盤(ground pad)與源極線之間的有限電阻引入的誤差有關(guān)。感測存儲單元的一個潛在難題是由有限電阻兩端的源極負(fù)載引起的源極線偏置。當(dāng)對許多存儲單元并行地進(jìn)行感測時，存儲單元的組合電流可能導(dǎo)致在具有有限電阻的接地環(huán)路中的顯著電壓降。這導(dǎo)致源極線偏置，該源極線偏置引起在采用閾值電壓感測的讀取操作中的錯誤。
[0099]相關(guān)的問題涉及正在被感測的存儲單元的漏極與和正在被感測的存儲單元相對應(yīng)的感測電路之間的位線的有限電阻。隨著半導(dǎo)體器件和電路的尺寸隨新技術(shù)發(fā)展而變小，位線電阻變得更加顯著。位線電阻和電流轉(zhuǎn)而影響正在被感測的存儲單元的漏極處的電壓。因為常在存儲單元的亞閾值(即，在閾值電壓以下)區(qū)處完成對存儲單元的感測，所以漏極電壓的變化可以加劇現(xiàn)代存儲單元的漏極電流/柵極-源極電壓行為中存在的非理想性。
[0100]本文描述了下述技術(shù)，系統(tǒng)憑借該技術(shù)可以補(bǔ)償位線電阻改變，其中，位線電阻依賴于從給定字線和連接至該字線的存儲單元至用于檢測流過位線的電流的感測電路的距離。位線電阻的變化一一對于該變化，系統(tǒng)可以進(jìn)行補(bǔ)償一一可能會導(dǎo)致關(guān)于連接至位線的所選存儲單元的讀取操作或驗證操作的錯誤。不管存儲單元在位線上的位置如何都確保該存儲單元被正確讀取的一個方法是確保存儲到對應(yīng)感測電路的電荷存儲器件上的電荷量或者從對應(yīng)感測電路的電荷存儲器件上消耗的電荷量保持恒定。因而，移動至感測電路的電荷存儲器件的電荷量或者自感測電路的電荷存儲器件移動的電荷量可以通過以下電荷守恒等式來描述:1 * t = C * V。等式的每側(cè)以電荷為單位進(jìn)行表示，并且該等式的每側(cè)代表在正在感測存儲單元時從電荷存儲器件移除的電荷的量。在等式的左側(cè)，“I”代表由施加于存儲單元的控制柵的讀取電壓或驗證電壓而感生的位線電流，其中，如果讀取電壓或驗證電壓超過存儲單元的閾值電壓，則該輸入電壓觸發(fā)電流的流動。此外，在等式的左側(cè)，“t”代表針對感測操作所分配的時間量，又稱為選通時間。這也是電荷存儲器件通過位線和正在被感測的存儲單元使其電荷耗散的時間。在等式的右側(cè)，“C”代表感測電路的電荷存儲器件的電容或等價量，而“V”代表該電荷存儲器件兩端的電壓改變。位線電流主要由讀取電壓或驗證電壓來確定，并且在很大程度上還由正在感測的存儲單元的漏極電壓來確定。因而，所公開的技術(shù)的實施例可以調(diào)節(jié)‘t’變量或‘V’變量，S卩，可以調(diào)節(jié)針對感測操作所分配的選通時間或者系統(tǒng)區(qū)別數(shù)據(jù)狀態(tài)所需的電荷存儲器件上的電壓改變。例如，如果在感測存儲單元A時由存儲單元A傳導(dǎo)的電流將比在感測存儲單元B時由存儲單元B傳導(dǎo)的電流高，則按照上面呈現(xiàn)的等式，在對于存儲單元A和B 二者共有的選通時間期間，存儲單元A的電荷存儲器件上的電壓的改變必須較大，而如果電荷存儲器件上的最終電壓值必須相同，則必須使存儲單元A的電荷存儲器件預(yù)充電至比存儲單元B的電壓高的電壓。替選地，針對兩個存儲單元保持電壓改變恒定并且因此保持預(yù)充電電壓恒定，用于感測存儲單元A的選通時間必須比用于感測B的選通時間短。然而，在一些實施例中，系統(tǒng)可以調(diào)節(jié)‘t’變量和‘V’變量二者，以精細(xì)控制對位線電阻變化的系統(tǒng)響應(yīng)，或者以平衡與調(diào)節(jié)‘t’對調(diào)節(jié)‘V’的選擇有關(guān)的速度與電源之間的折衷。
[0101]圖15描繪出用于兩個不同存儲單元的圖14的函數(shù)。這些存儲單元由于他們相對于其各自的感測電路的位置而不同。曲線1502是相對接近其感測電路的存儲單元的Icell-Vcg函數(shù)。曲線1504是相對遠(yuǎn)離其感測電路的存儲單元的Icell-Vcg函數(shù)。雖然兩個曲線具有近似相同的形狀，但是曲線1504具有更平緩的坡度。該差異由于以下事實而產(chǎn)生:對于由曲線1504表示的存儲單元，從晶體管的漏極至感測電路的位線上的電阻與由曲線1502表示的存儲單元的對應(yīng)的量相比較大。該較大的電阻是由于由曲線1504表示的存儲單元的較遠(yuǎn)的距離并且因此由于較長的位線長度而引起。更多的細(xì)節(jié)將在圖18中提供。為了在感測操作期間汲取相同的電流，由曲線表示的存儲單元的漏極電壓將必須比在該存儲單元與感測電路較近的情況下的漏極電壓大。然而，歸因于漏致勢皇降低(“DIBL”效應(yīng))，需要較大的Vcg以獲得相同的電流以便補(bǔ)償較高的漏極電壓。因此，對于相同的電流，曲線1502和曲線1504示出兩個不同的對應(yīng)Vcg值。該差異在Iint處尤為顯著，如線1506和線1508所示。因而，在感測由曲線1502和曲線1504表示的存儲單元時，對于相同Vcg，系統(tǒng)將可能需要一些方法來補(bǔ)償Icell的差異。在針對不同字線保持相同Vcg時補(bǔ)償Icell的一種方法是根據(jù)正在被感測的存儲單元相對于其感測電路的位置來調(diào)節(jié)電流Icell0下面將提供更多細(xì)節(jié)。
[0102]圖16為示出兩個存儲單元之間在Icell-Vcg函數(shù)(參見圖14)方面的差異的曲線圖。與圖15中表示的存儲單元不同，由曲線1602和1604表示的存儲單元二者均相對接近他們各自的感測電路，因此這些存儲單元在從他們的漏極通過位線至他們各自的感測電路的電阻方面看不出顯著的差異。然而，如圖16所示，這些存儲單元在Icell-Vcg函數(shù)方面仍不同。該差異由于存儲單元間之間閾值電壓方面的差異而產(chǎn)生。線1606展示出對于相同Vcg每個存儲單元與If或Iint之一如何相交。這使得系統(tǒng)能夠免于必須針對每個存儲單元改變Vcg。雙向箭頭1608表示如上所討論的與Iint相對應(yīng)的驗證電壓Vint和與If相對應(yīng)的驗證電壓Vf之間的電壓差異(上面稱為Δ)。
[0103]圖17A為示出四個不同存儲單元之間在Icell-Vcg函數(shù)(圖14)方面的差異的曲線圖。由曲線1702和1712表示的存儲單元接近于他們各自的感測電路，但是閾值電壓不同，然而由曲線1704和1714表示的存儲單元均遠(yuǎn)離他們各自的感測電路，但是閾值電壓不同(如圖16所示)。在由1702/1704和1712/1714表示的成對的存儲單元之間的Icell-Vcg方面的差異與圖15中的曲線1502與1504之間的差異類似。線1706表示以下電壓:在該電壓處通過所有存儲單元的電流超過Iint或If。如通過將雙向箭頭1710的長度與來自圖16的雙向箭頭1608的長度進(jìn)行比較所示出地，所表示的存儲單元之間在Icell-Vcg函數(shù)方面的差異引起Vint與Vf之間的差異(△)方面的改變。如上所說明地，通常期望優(yōu)化Δ，使得A不是太小并且不是太大。如果△隨著距感測電路的距離充分變化，則將難以優(yōu)化A并且被編程的存儲單元的閾值電壓分布可能不會如用以避免在讀取期間的錯誤所需要那么窄。為了避免該問題，可以基于存儲單元相對于其感測電路的位置來調(diào)節(jié)驗證操作，使得A隨正在被感測的存儲單元相對于其感測電路的位置是恒定的，包括△隨時間的推移恒定。對于被編程的存儲單元，恒定A將導(dǎo)致較窄的閾值電壓分布，這將有助于避免在讀取期間的錯誤。為了在Vint與Vf之間保持相同的Δ，對于距他們各自的感測電路較遠(yuǎn)的存儲單元，可以改變Iint和If的值。圖17B中示出了該改變，其中，除了雙向箭頭1710由來自圖16的雙向箭頭1608替換以及Iint、If和線1706被調(diào)節(jié)成使得對于相同Vint和Vf存儲單元被認(rèn)為是導(dǎo)電的(或者控制柵電壓已超過閾值電壓)以外，圖17B與圖17A相同。在一些實施例中，因為距他們各自的感測電路具有不同距離的存儲單元對于低Vcg可能具有相似的Icell值，所以不對If進(jìn)行調(diào)節(jié)。在其他實施例中，則調(diào)節(jié)If并且保持lint。為了對所