記憶體的制作方法
【專利摘要】本發(fā)明是有關于一種記憶體，該記憶體包括一記憶體陣列，其具有部署在陣列區(qū)塊區(qū)域中的多個行與列的陣列區(qū)塊，陣列區(qū)塊包括排列在行與列中的子陣列的記憶胞，字元線沿著此些列被部署在一圖案化柵極層中,而包括位元線的一個或多個圖案化導體層沿著此些行被部署。多組的局部字元線驅動器是被排列在部署與對應的陣列區(qū)塊相鄰的行與列中。一組全域字元線驅動器驅動部署在此些陣列區(qū)塊中的一個或多個圖案化導體層上面的一覆蓋的圖案化導體層的全域字元線。
【專利說明】
記憶體
技術領域
[0001]本發(fā)明涉及一種集成電路記憶體技術，特別是涉及一種使用字元線驅動器電路的小型記憶體。
【背景技術】
[0002]高密度記憶體裝置是常布局有在一基板上的一記憶體區(qū)域中的高密度記憶體，以及在基板上的一周邊區(qū)域中的多個周邊電路。高密度記憶體包括多個記憶胞，而多條字元線沿著記憶胞的列，及多條位元線沿著行。這些字元線是被部署在記憶體區(qū)域的一圖案化柵極層中，而這些記憶胞是借由使用在圖案化柵極層上面的一個或多個圖案化導體層而連接至周邊電路。
[0003]在大規(guī)模系統(tǒng)中，這些記憶體陣列常常被分為多個陣列區(qū)塊，因此，這些記憶體區(qū)域被分為較小區(qū)域的行與列。某些周邊電路(例如字元線驅動器)是被部署在陣列區(qū)塊之間的區(qū)域中。依此方式，使用于每個陣列區(qū)塊中的字元線及其他連接器，可沿著導體的較短長度連接至周邊電路，這可增加操作的速度并節(jié)省電源。
[0004]字元線驅動器在現(xiàn)代化的裝置中以高速操作，因而需要相當的功率位準。為了達到這些目標，某些記憶體架構使用全域字元線驅動器及局部字元線驅動器。全域字元線驅動器是被解碼，以選擇一陣列區(qū)塊，并提供電源信號給位于每個陣列區(qū)塊的局部字元線驅動器。一局部字元線驅動器是連接至一陣列區(qū)塊中的每條字元線，并被部署成與陣列區(qū)塊相鄰。局部字元線驅動器提供來借由利用來自此全域字元線驅動器的這些電源信號，來選擇在此陣列區(qū)塊的內的個別的字元線。一局部字元線(LWL)/全域字元線(GWL)結構的一個例子是說明于Chen等人的美國專利申請公開第US2013/0100758號，名稱為局部字元線驅動器，【公開日】為2013年4月25日的專利申請案中，此申請案是猶如完全提出于此地并入作參考。在公開號US2013/0100758中所說明的例子中，局部字元線與全域字元線兩者是被部署在陣列區(qū)塊之間的區(qū)域中。因此，雖然這個配置改善了功率的分配的效率，以及這些裝置的操作的速度，但它需要相當的區(qū)域以供待被部署在基板上的記憶體區(qū)域之內的周邊電路用。又，全域字元線驅動器及局部字元線驅動器的使用，增加了這些圖案化導體層的復雜性。在高密度電路中，圖案化導體層的高復雜性會帶來產量減少。
[0005]因此需要提供一種借由利用全域字元線/局部字元線配置的供記憶體裝置用的小型及可靠的架構。

【發(fā)明內容】

[0006]本發(fā)明的目的在于，克服現(xiàn)有技術存在的缺陷，而提供一種新型結構的記憶體，所要解決的技術問題是使其可以改善制造良率并縮小高密度記憶體裝置的面積。
[0007]本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據本發(fā)明提出的一種記憶體，其包括:一記憶體陣列，記憶體陣列具有多個排列在多個行與列中的陣列區(qū)塊。陣列區(qū)塊包括排列在行與列中的子陣列的記憶胞，其中字元線沿著列被部署在一圖案化柵極層，而包括位元線的一個或多個圖案化導體層沿著行被部署。多組的局部字元線驅動器是被排列在鄰近對應的陣列區(qū)塊的行與列中。被部署在一個或多個圖案化導體層的局部字元線驅動器中的導體，是連接至在相對應的陣列區(qū)塊中的各條字元線。一組全域字元線驅動器是被部署在與陣列區(qū)塊的這些行平行的一行中的一全域字元線驅動器區(qū)域中。全域字元線驅動器驅動全域字元線，全域字元線是被部署在使用于陣列區(qū)塊中的一個或多個圖案化導體層上面的一覆蓋的圖案化導體層中。每個全域字元線是沿著這些組的局部字元線驅動器的一列，而連接至一群組的局部字元線驅動器。
[0008]本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
[0009]前述的記憶體，其中在該些組的局部字元線驅動器中的該些局部字元線驅動器包括兩個晶體管驅動器電路。
[0010]前述的記憶體，其中在該組的全域字元線驅動器中的該些全域字元線驅動器包括一解碼器及一位準移相器，并產生一具有一選定大小的電源信號。
[0011 ] 前述的記憶體，其中該圖案化柵極層包括多晶硅。
[0012]前述的記憶體，其中該圖案化柵極層包括多晶硅，該一個或多個圖案化導體層包括圖案化金屬的第一與第二層，且該覆蓋的圖案化導體層包括圖案化金屬的一第三層。
[0013]前述的記憶體，其中在該些組的局部字元線驅動器中的一局部字元線驅動器具有第一與第二載電流端子、一柵極端子及一輸出端子，且其中該輸出端子是連接至在該第一層的圖案化金屬中的一導體，而該柵極與該第一與第二載電流端子是連接至在該第二層的圖案化金屬中的多個導體。
[0014]前述的記憶體，其中連接至該局部字元線驅動器的該第一載電流端子的在該第二層的圖案化金屬中的該導體，是連接至該些全域字元線的其中一個，該全域字元線將該局部字元線驅動器的該第一載電流端子連接至在該組的全域字元線驅動器中的一對應的全域字元線驅動器。
[0015]前述的記憶體，其中在對應于一特定陣列區(qū)塊的該組的局部字元線驅動器中的該些局部字元線驅動器中的該些第一載電流端子，是全部連接至在該組的全域字元線驅動器中的一個全域字元線驅動器。
[0016]前述的記憶體，其中關于在一特定群組的陣列區(qū)塊中的一特定陣列區(qū)塊，在該組的局部字元線驅動器中的該些局部字元線驅動器，是被分配在該特定陣列區(qū)塊的一第一側的一第一局部字元線區(qū)域與該特定陣列區(qū)塊的一第二側的一第二局部字元線區(qū)域之間。
[0017]前述的記憶體，其中一個或多個圖案化導體層包括陣列配線，將該陣列區(qū)塊的多個元件連接至多個周邊電路。本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據本發(fā)明提出的一種記憶體，其包括:一記憶體陣列，包括多個行與列的陣列區(qū)塊，該些陣列區(qū)塊包括排列在多個行與多個列中的多個子陣列的記憶胞，其中多條字元線沿著該些列且多條位元線沿著該些行，而一組局部字元線驅動器部署在鄰近該陣列區(qū)塊，并連接至該些字元線；多個局部字元線解碼器電路，耦接至在該些陣列區(qū)塊的一行中的該些組的局部字元線驅動器，并共同提供一組局部字元線選擇信號給該行中的該些組的局部字元線驅動器中的該些局部字元線驅動器；一組全域字元線驅動器，產生多個輸出信號，具有供多組的局部字元線驅動器用的選定大??；以及一組全域字元線，連接至該組的全域字元線驅動器，該些全域字元線覆蓋于該些陣列區(qū)塊的對應的列上，并將來自每個對應的全域字元線驅動器的該些輸出信號，予以連接至部署在鄰近在該些陣列區(qū)塊的相對應的列中的多個陣列區(qū)塊的多組的局部字元線驅動器。
[0018]本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
[0019]前述的記憶體，其中在該些組的局部字元線驅動器中的該些局部字元線驅動器包括二個晶體管驅動器電路，該些晶體管驅動器電路具有一連接至一對應的全域字元線的載電流端子，以及一連接至一局部字元線選擇信號的柵極端子。
[0020]前述的記憶體，其中在該組的全域字元線驅動器中的一全域字元線驅動器包括一解碼器及一位準移相器。
[0021]前述的記憶體，其中在該陣列區(qū)塊中的該些字元線是被部署在一第一圖案化導體層中，并包括:第二及第三圖案化導體層，覆蓋于該些陣列區(qū)塊中的該第一圖案化導體層上；以及其中該些全域字元線是被部署在該些陣列區(qū)塊中的該第二及第三圖案化導體層上面的一額外圖案化導體層中。
[0022]前述的記憶體，其中該第一圖案化導體層包括多晶硅。
[0023]前述的記憶體，其中該第一圖案化導體層包括多晶硅，該第二及第三圖案化導體層包括第一與第二層的圖案化金屬，且該附加的圖案化導體層包括一第三層的圖案化金屬O
[0024]前述的記憶體，其中在該些組的局部字元線驅動器中的一局部字元線驅動器，是具有一連接至該全域字元線的第一載電流端子、一第二載電流端子、一柵極端子及一輸出端子，且其中該輸出端子是連接至在該第二層的圖案化金屬中的一導體，而該柵極及該些第二載電流端子是連接至在該第三層的圖案化金屬中的多個導體。
[0025]前述的記憶體，還包括多個導體，位于該第二及第三圖案化導體層的其中一個中，該些導體將在該些組的局部字元線驅動器中的多個局部字元線驅動器的該些第一載電流端子，予以連接至該相對應的全域字元線。
[0026]前述的記憶體，其中關于在一特定群組的陣列區(qū)塊中的一特定陣列區(qū)塊，在該組的局部字元線驅動器中的該些局部字元線驅動器，是被分配在該特定陣列區(qū)塊的一第一側的一第一局部字元線區(qū)域與該特定陣列區(qū)塊的一第二側的一第二局部字元線區(qū)域之間。
[0027]本發(fā)明的目的及解決其技術問題另外還采用以下技術方案來實現(xiàn)。依據本發(fā)明提出的一種記憶體，其包括:一記憶體陣列，包括部署在多個行與多個列中的多個陣列區(qū)塊，該些陣列區(qū)塊包括多個子陣列的記憶胞，具有多條字元線及多條位元線；多個局部字元線驅動器區(qū)域，被部署在該些列的陣列區(qū)塊中的多個陣列區(qū)塊之間的多個行中；多個全域字元線驅動器區(qū)域，被部署在與該些行的陣列區(qū)塊平行的一行中；多組的局部字元線驅動器，被部署在該些行的局部字元線驅動器區(qū)域中，并連接至在鄰近陣列區(qū)塊中的該些字元線；一組全域字元線驅動器，被部署在該行的全域字元線區(qū)域中；以及一組全域字元線，連接至在該行的全域字元線驅動器區(qū)域中的該組的全域字元線驅動器，該些全域字元線延伸橫越過多個列的陣列區(qū)塊，并連接至在多個陣列區(qū)塊之間的該些行的局部字元線驅動器區(qū)域中的該些組的局部字元線驅動器。
[0028]本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。借由上述技術方案，本發(fā)明記憶體至少具有下列優(yōu)點及有益效果:本發(fā)明借由將全域字元線驅動器部署在與陣列區(qū)塊的多個行平行的一行中，且使用它們以驅動多個行的局部字元線驅動器，節(jié)省了集成電路的面積。又，借由提供一條非關鍵路徑，以供局部字元線驅動器連接至陣列中的適當電路，改善了配線良率。最后，可簡化用來將局部字元線驅動器連接至陣列區(qū)塊的臨界導體的布局，借以改善良率。
[0029]綜上所述，本發(fā)明是有關于一種記憶體，該記憶體包括一記憶體陣列，其具有部署在陣列區(qū)塊區(qū)域中的多個行與列的陣列區(qū)塊，陣列區(qū)塊包括排列在行與列中的子陣列的記憶胞，字元線沿著此些列被部署在一圖案化柵極層中，而包括位元線的一個或多個圖案化導體層沿著此些行被部署。多組的局部字元線驅動器是被排列在部署與對應的陣列區(qū)塊相鄰的行與列中。一組全域字元線驅動器驅動部署在此些陣列區(qū)塊中的一個或多個圖案化導體層上面的一覆蓋的圖案化導體層的全域字元線。本發(fā)明在技術上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設計。
[0030]上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0031]圖1是包括覆蓋于如在此所說明的全域字元線上的一記憶體陣列的布局的簡化圖。
[0032]圖2是顯示用于實施像圖1所顯示的一陣列的布局及配線圖案的簡化圖。
[0033]圖3是一全域字元線驅動器的示意圖，其中全域字元線驅動器可被利用在像圖1及圖2所顯示的裝置中。
[0034]圖4是一局部字元線驅動器的示意圖，其中局部字元線驅動器可被利用在像圖1及圖2所顯示的裝置中。
[0035]圖5是顯示使用于連接至在像圖1及圖2所顯示的裝置中的局部字元線驅動器的布局及配線圖案的簡化圖。
[0036]圖6是一種包括一像圖1所顯示的記憶體陣列的集成電路記憶體裝置的簡化圖。
[0037]100、101、102、103:行
[0038]101-L、101-R、102-L、102-R、103-L、103-R、110、111、112、113、114、115:列
[0039]120:全域字元線驅動器
[0040]121、123、124、126、127、129:局部字元線驅動器 / 組
[0041]122、125、128:陣列區(qū)塊
[0042]140:全域字元線
[0043]141至146:層間連接器
[0044]200:記憶體區(qū)域
[0045]201、202、203、204:陣列區(qū)塊
[0046]207、208:圖案化導體層
[0047]210、211:圖案化柵極層
[0048]220、221、222、223、225、226、227、228:局部字元線驅動器區(qū)域
[0049]230、231、232、233:全域字元線驅動器/全域字元線驅動器區(qū)域
[0050]234、235、236、237:全域字元線
[0051]241、242:局部字元線解碼器
[0052]250:全域字元線解碼器
[0053]260、261:扇出區(qū)
[0054]280:層間連接器
[0055]281:導體
[0056]290、291:局部字元線導體
[0057]500:全域字元線
[0058]501:局部字元線驅動器
[0059]502:局部字元線
[0060]503、505、506、509:導體
[0061]507:連接器/導體
[0062]515、516:層間連接器
[0063]521至525:層間連接器
[0064]530:層間連接器
[0065]605:集成電路記憶體
[0066]610:記憶體陣列
[0067]611:字元線驅動器及區(qū)塊解碼器模塊
[0068]612:地址信號
[0069]613:行解碼器及分頁緩沖器模塊
[0070]614:導體
[0071]615:地址線
[0072]619:控制模塊
[0073]620:偏壓供應模塊
[0074]623:導體
[0075]624:模塊
[0076]AVX:偏壓/偏壓信號
[0077]AVXP:電源
[0078]GffL:全域字元線/信號/節(jié)點/電源信號
[0079]GffLB:節(jié)點
[0080]GffLD:全域字元線驅動器區(qū)域
[0081]IN:信號
[0082]INO:節(jié)點
[0083]INB:信號
[0084]LWL:局部字元線/信號
[0085]LffLD:局部字元線驅動器區(qū)域
[0086]Ml、M2、M3:金屬層
[0087]MNO、MNl、MN2:晶體管
[0088]MPO、MP1、MP2、MP3:晶體管
[0089]NVS:偏壓
[0090]NVSS:偏壓信號
[0091]NVSSLWL:電源信號
[0092]NVSSffL:電源
[0093]PP:信號
[0094]VDD:電源
[0095]WLVD:信號
[0096]XMl:晶體管
[0097]XR:信號
【具體實施方式】
[0098]為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發(fā)明提出的字元線驅動器電路及使用其的小型記憶體其【具體實施方式】、結構、特征及其功效，詳細說明如后。
[0099]圖1是包括覆蓋于如在此所說明的全域字元線上的一記憶體陣列的布局的簡化圖，此記憶體裝置的簡化布局包括排列在列110、111、112、113、114、115及行101、102、103...中的多個陣列區(qū)塊(例如122、125、128)。本領域技術人員能夠明白在此例子中的行與列的數目是用于說明的目的?？梢勒赵O計者的配套，實際實施例將利用一個或多個列及一個或多個行。
[0100]每一個區(qū)塊包括一子陣列的記憶胞，其中多條字元線與多條位元線以及其他配線是用于將記憶胞連接至周邊電路。此布局包括多個局部字元線驅動器區(qū)域LWLD，被部署在陣列區(qū)塊的行之間的行101-L、101-R、102-L、102-R、103-L、103-R...中。此布局包括多個全域字元線驅動器區(qū)域GWLD，被部署在鄰近陣列區(qū)塊的行的一行100中。在某些例子中，可能有許多行的陣列區(qū)塊。全域字元線驅動器(例如120)可設計成用于驅動供一列中的一個或多個陣列區(qū)塊用的局部字元線驅動器，此列包括兩個以上的局部字元線驅動器行的多個群組。又，全域字元線驅動器可設計成用于驅動供至少一陣列區(qū)塊用的局部字元線驅動器，在此陣列區(qū)塊具有部署在兩側的局部字元線驅動器。全域字元線驅動器區(qū)域可被分配在行之間，俾能使它們?yōu)猷徑鼈兊膶航M的陣列區(qū)塊行。
[0101]多組的局部字元線驅動器(例如121、123、124、126、127、129...)是被部署在多個局部字元線驅動器區(qū)域的行中，并包括多個連接至鄰近陣列區(qū)塊中的局部字元線的局部字元線驅動器。因此，此組121中的局部字元線驅動器是連接至陣列區(qū)塊122中的各條字元線。此組123中的局部字元線驅動器也連接至陣列區(qū)塊122中的各條字元線。同樣地，此組124中的局部字元線驅動器是連接至陣列區(qū)塊125中的各條字元線。此組126中的局部字元線驅動器也連接至陣列區(qū)塊125中的各條字元線。又，此組127的局部字元線驅動器是連接至陣列區(qū)塊128中的各條字元線。此組129中的局部字元線驅動器也連接至陣列區(qū)塊128中的各條字元線。
[0102]一組全域字元線(例如140)是連接至全域字元線驅動器區(qū)域的行中的此組的全域字元線驅動器。全域字元線延伸橫越過陣列區(qū)塊的列，并連接至在陣列區(qū)塊之間的局部字元線驅動器區(qū)域的其中一行以上的這些組的局部字元線驅動器。因此，如圖1所顯示的，層間連接器141將全域字元線140連接至在列115、行101-L中的局部字元線驅動器。層間連接器142將全域字元線140連接至在列115、行101-R中的局部字元線驅動器。層間連接器143將全域字元線140連接至在列115、行102-L中的局部字元線驅動器。層間連接器144將全域字元線140連接至在列115、行102-R中的局部字元線驅動器。層間連接器145將全域字元線140連接至在列115、行103-L中的局部字元線驅動器。層間連接器146將全域字元線140連接至在列115、行103-R中的局部字元線驅動器。
[0103]在這個配置中，與一特定陣列區(qū)塊相鄰的這些組的局部字元線驅動器，是經由一共用的全域字元線而共同連接至一全域字元線驅動器。
[0104]在這個配置中，全域字元線驅動器就意義來說為解碼的驅動器(它們是由地址信號所控制)，并可被利用以選擇沿著陣列區(qū)塊的陣列中的一列排列的多個陣列區(qū)塊。鄰近每個陣列區(qū)塊的局部字元線驅動器就意義來說也是解碼的驅動器(它們是由地址信號所控制)，并可被利用以選擇在每個選擇的陣列區(qū)塊之內的一特定字元線。
[0105]圖2是顯示用于實施像圖1所顯示的一陣列的布局及配線圖案的簡化圖，其顯示了包括多條全域字元線的一記憶體陣列的一部分的布局，全域字元線延伸橫越過陣列區(qū)塊以供沿著一列連接至供多個陣列區(qū)塊用的局部字元線驅動器。于在此實施例中，如顯示的，只有一行的陣列區(qū)塊。在此所說明的多個實施例中，多行的陣列區(qū)塊可以以一種像參考圖1所說明的方式被耦接至相同的全域字元線。
[0106]記憶體陣列是被部署在一記憶體區(qū)域200中，記憶體區(qū)域200包括排列在一行中的復多個陣列區(qū)塊201、202、203、204，以及排列在多列(未顯示)中的其他陣列區(qū)塊。一組局部字元線驅動器被部署在與相對應的陣列區(qū)塊相鄰的一局部字元線驅動器區(qū)域中。因此，供陣列區(qū)塊201中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從左延伸至右的局部字元線的局部字元線驅動器區(qū)域220中。供陣列區(qū)塊201中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從右延伸至左的局部字元線的局部字元線驅動器區(qū)域225。在此例子中，局部字元線驅動器區(qū)域是被部署在每個陣列區(qū)塊的左右側兩者上。可使用這個布局以簡化局部字元線驅動器區(qū)域中的局部字元線驅動器的配置，以便匹配字元線間隔。在其他實施例中，供一既定陣列區(qū)塊用的局部字元線驅動器區(qū)域可只被部署在一側。
[0107]一類似的圖案為此圖所顯示的每一個陣列區(qū)塊202、203、204而實施。在包括多列中的多行的本發(fā)明多個實施例中，相同的圖案可為每行的陣列區(qū)塊而實施。
[0108]因此，關于在此圖式中的實施例，供陣列區(qū)塊202中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從左延伸至右的局部字元線的局部字元線驅動器區(qū)域221中。供陣列區(qū)塊202中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從右延伸至左的局部字元線的局部字元線驅動器區(qū)域226中。供陣列區(qū)塊203中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從左延伸至右的局部字元線的局部字元線驅動器區(qū)域222中。供陣列區(qū)塊203中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從右延伸至左的局部字元線的局部字元線驅動器區(qū)域227中。供陣列區(qū)塊204中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從左延伸至右的局部字元線的局部字元線驅動器區(qū)域223中。供陣列區(qū)塊204中的局部字元線用的一組局部字元線驅動器，是被部署在驅動從右延伸至左的局部字元線的局部字元線驅動器區(qū)域228中。
[0109]這張圖式的布局包括全域字元線驅動器區(qū)域230、231、232、233，排列在一行中朝向陣列區(qū)塊區(qū)域的左邊。在此所說明的多個實施例中，可以有一行的全域字元線驅動器區(qū)域供共用一全域字元線的每個群組的行的局部字元線驅動器或陣列區(qū)塊用。舉例而言，在某些實施例中，供兩行的陣列區(qū)塊用的局部字元線驅動器可共用單一全域字元線。在其他實施例中，供八行的陣列區(qū)塊用的局部字元線驅動器可共用一個全域字元線。依據在此所說明的技術，共用一全域字元線的一群組的行的局部字元線驅動器中的行的數目是大于1，且可以是適合被設計的系統(tǒng)用的布局需求的任何數目。
[0110]如圖2所示，一扇出區(qū)260、261是被部署于局部字元線驅動器區(qū)域的行與鄰近陣列區(qū)塊之間。在扇出區(qū)260、261中，從局部字元線驅動器傳送局部字元線信號的導體，是連接至延伸通過陣列區(qū)域的字元線導體。因此，在一個例子中，從局部字元線驅動器傳送局部字元線信號的導體可被實施在其中一個圖案化的金屬層中，而延伸通過陣列區(qū)域的字元線導體是被實施在一可包括多晶硅的圖案化柵極層中。層間導體是被布局在扇出區(qū)中，用以做出在多晶硅中的圖案化的金屬層之間的連接。
[0111]圖2概要顯示了供字元線、局部字元線驅動器及全域字元線驅動器用的圖案化導體層的路線安排(routing)。此圖中顯示了用于表示所說明的每一個圖案化導體層的線的虛線圖案，圖案化導體層包括一多晶硅層P0LY，以及三個圖案化的金屬層M1、M2及M3。在其他例子中，多晶硅層可借由使用其他字元線或柵材料(包括金屬)而被實施。同樣地，圖案化的金屬層可借由使用適合被實施的裝置的任何型式的導體材料而被實施。
[0112]在記憶體區(qū)域200中，圖案化柵極層POLY及如以符號207、208表示的一個或多個圖案化導體層，是用來將陣列區(qū)塊中的記憶胞連接至周邊電路。記憶體區(qū)域200中的一個或多個圖案化導體層，是可被利用來實施位元線，且為了決定記憶體性能的目的，可被實施作為具有臨界尺寸的垂直導體的一密集圖案。
[0113]如在此所說明的，每個全域字元線驅動器230、231、232、233驅動被實施在金屬層M3中的各全域字元線234、235、236、237，在此例子中。包括全域字元線234、235、236、237的圖案化導體層(例如金屬層M3)，是覆蓋在用來將記憶胞連接至記憶體區(qū)域200中的周邊電路的一個或多個圖案化導體層(207、208)上面。在某些實施例中，全域字元線是被部署在一圖案化導體層中，此圖案化導體層覆蓋在用于實施記憶體區(qū)域200中的多條位元線的圖案化導體層上面。許多圖案化導體層可被利用在各種配置中。
[0114]在此實施例中，一全域字元線解碼器250是借由使用在一圖案化導體層(例如也被使用于記憶體區(qū)域中的一個或多個圖案化導體層)中的一導體，而連接至一行中的全域字元線驅動器。在此例子中，M2層中的一導體是為這個連接而顯示。此導體可將一個或多個地址信號傳送至全域字元線驅動器。
[0115]一全域字元線解碼器的一例子是顯示于圖3中，且說明于下。
[0116]局部字元線解碼器241、242是被部署在這些行的局部字元線驅動器區(qū)域上面。局部字元線解碼器241是借由使用圖案化導體層(例如也被使用于記憶體區(qū)域中的一個或多個圖案化導體層)，而連接至在相同行中的局部字元線驅動器。在此例子中，M2層中的多個導體是為電源信號、偏壓信號及地址信號或其他控制信號從局部字元線解碼器241連接至區(qū)域220、221、222、223中的局部字元線驅動器而顯示。同樣地，M2層中的多個導體是為電源信號、偏壓信號及地址信號或其他控制信號從局部字元線解碼器242連接至區(qū)域225、226、227、228中的局部字元線驅動器而顯示。
[0117]在此例子中，局部字元線驅動器區(qū)域中的每一個局部字元線驅動器驅動在其中一個圖案化導體層(例如層Ml)中的一局部字元線導體(例如290、291)。在某些實施例中，局部字元線導體可被部署在一個以上的圖案化導體層中，例如層Ml及層M2兩者。如所顯示的，在每一個局部字元線驅動器區(qū)域中，有N個局部字元線驅動器，局部字元線驅動器驅動相對應的N個局部字元線，這些局部字元線是連接至在延伸通過陣列區(qū)塊的圖案化柵極層(例如210、211)中的字元線。在此實施例中，利用在每個陣列區(qū)塊的兩側的局部字元線驅動器，陣列區(qū)塊包括2N條字元線。
[0118]因此，為了這個說明的目的，一陣列區(qū)塊是由排列在行與列中的一子陣列的記憶胞所組成，其中多條字元線沿著列被部署在圖案化柵極層中，而包括位元線的一個或多個圖案化導體層沿著行被部署。此子陣列包括這些(例如2N)字元線，其是由相對應的局部字元線驅動器區(qū)域中的此組的局部字元線驅動器中的局部字元線驅動器所提供，并是被一個全域字元線所驅動。依據一特定實施例的需要，數目N的范圍可從4向上至32、64、128或更多。
[0119]由局部字元線解碼器241、242所提供給相對應的局部字元線驅動器的信號包括電源信號、偏壓信號、地址信號或其他需要驅動局部字元線驅動器的控制信號，而為了這個說明的目的，一電源信號是被定義為一被提供給局部字元線驅動器中的一載電流端子的信號。在此例子中，標示NVSSLWL的電源信號是從一圖案化金屬線上的局部字元線解碼器提供給局部字元線驅動器。提供一組地址信號PP(也即，從一確認一記憶體位置的地址導出的控制信號)，包括供一組局部字元線驅動器中的每個局部字元線驅動器用的一個控制信號。在某些例子中，此組的地址信號PP是在此些組的字元線驅動器之間共用。地址信號PP是用于選擇供每個陣列區(qū)塊用的此組的局部字元線驅動器的其中一個局部字元線驅動器。局部字元線解碼器241、242也提供使用于局部字元線解碼器中的偏壓晶體管的偏壓信號AVX及NVSS，例如參閱圖4及下面所述的內容。
[0120]如圖2所示，一全域字元線(例如全域字元線237)通過局部字元線驅動器區(qū)域，以及關于沿著一陣列中的列被排列的一群組的陣列區(qū)塊的相對應的陣列區(qū)塊。在局部字元線驅動器區(qū)域(例如223)中，一層間連接器280將全域字元線237連接至在局部字元線驅動器區(qū)域223之內的一圖案化導體層(例如層M2)中的一導體281。這個導體281可將全域字元線237上的電源信號GWL，連接至局部字元線驅動器區(qū)域223中的此組的局部字元線驅動器中的此些局部字元線驅動器的載電流端子。
[0121]圖3是一全域字元線驅動器的示意圖，其中全域字元線驅動器可被利用在像圖1及圖2所示的裝置中。在此例子中，全域字元線驅動器包括一解碼器及一位準移相器。它產生一輸出電壓位準，取決于此裝置的操作模式(例如讀取、編程、抹除)，并取決于特定操作的記憶胞主體(subject)的地址。
[0122]一解碼器是借由使用晶體管麗2、MP3、MP2及MNO而實施。麗2為一 N型晶體管。麗2具有一耦接至信號XR的柵極，以及多個耦接至多個信號INB及節(jié)點INO的載電流端子。
[0123]P型晶體管MP3具有一耦接至信號XR的柵極，以及多個耦接至電源VDD及節(jié)點INO的載電流端子。
[0124]P型晶體管MP2具有一耦接至信號IN(INB的補充(complement))的柵極，以及多個耦接至電源VDD及節(jié)點INO的載電流端子。
[0125]N型晶體管MNO具有一耦接至信號WLVD的柵極，以及多個耦接至節(jié)點INO及節(jié)點GffLB的載電流端子。
[0126]一位準移相器是借由使用P型晶體管MPO、晶體管MPl及晶體管麗I而被實施。MPO具有一耦接至全域字元線GWL的柵極，以及多個耦接至電源AVXP及節(jié)點GWLB的載電流端子。
[0127]P型晶體管MPl具有一耦接至節(jié)點GWLB (GffL的補充)的柵極，以及多個耦接至電源AVXP及節(jié)點GWL的載電流端子。
[0128]P型晶體管MPO及MPl具有一耦接至偏壓AVX的本體。
[0129]N型晶體管麗I具有一耦接至節(jié)點INO的柵極，以及多個耦接至節(jié)點GWL及電源NVSSLffL的載電流端子。N型晶體管MNl也具有一耦接至偏壓NVSS的本體以及一耦接至偏壓AVX的井。
[0130]依據操作(例如讀取、抹除、編程)的模式及依據選擇的陣列區(qū)塊，全域字元線驅動器接收供一全域字元線解碼器用的控制信號及地址信號，并驅動全域字元線GWL。
[0131]圖4是是一局部字元線驅動器的示意圖，其中局部字元線驅動器可被利用在像圖1及圖2所顯示的裝置中，其顯示了一 2T字元線驅動器的電路圖作為本技術的例子，其中一反相器包括一 N型晶體管及一 P型晶體管，而在一編程操作期間，反相器的輸入接收一正電壓以釋放一耦接至反相器的輸出的字元線。
[0132]一個2T字元線驅動器是耦接至記憶體陣列中的一條字元線。晶體管MPO為一 P型晶體管。晶體管XMl為一 N型晶體管。晶體管具有一源極與一漏極(為載電流端子)以及一柵極。P型晶體管MPO及N型晶體管XMl的柵極是電性連接至彼此，并連接至地址信號PP，地址信號PP為選擇一由一特定局部字元線驅動器所控制的特定字元線的兩個信號的其中一個。P型晶體管MPO及N型晶體管XMl的漏極是電性連接至彼此，并連接至被字元線驅動器所驅動的局部字元線LWL。P型晶體管MPO的源極是電性連接至從全域字元線所提供的電源信號GWL，在此配置中，電源信號GWL為選擇一由一特定局部字元線驅動器所控制的特定局部字元線的另一個地址信號。N型晶體管XMl的源極是電性連接至電源信號NVSSLWL。偏壓信號NVSS是電性連接至N型晶體管XMl的p井。N型晶體管XMl的p井是形成于一 η井中，在其中形成P型晶體管MPO。
[0133]—特定組的局部字元線驅動器共用相同的GWL信號，但在一行之內具有不同的PP信號。
[0134]依據多個各別的地址線，這個例子定址配置從此陣列選擇一特定的2Τ字元線驅動器，并取消選擇其他2Τ字元線驅動器。信號PP及信號GWL兩者選擇一對應于一特定字元線驅動器的特定字元線。
[0135]圖5是顯示使用于連接至在像圖1及圖2所顯示的裝置中的組局部字元線驅動器的布局及配線圖案的簡化圖，如圖2所顯示的，多個信號為了導體505、506、507、509上的局部字元線驅動器501的控制而提供，導體505、506、507、509是被實施在一個或多個圖案化導體層中，所述圖案化導體層因而借由層間連接器521、522、523、525而連接至局部字元線驅動器501。在此例子中，導體505、506、507、509全部是被實施在層M2中。所提供的這些信號包括NVSS、NVSSLWL, PP及AVX，如上結合圖4所述。一全域字元線500借由層間連接器530傳送連接至一導體507的GWL信號，層間連接器530因而借由層間連接器524而耦接至局部字元線驅動器501。字元線驅動器包括一借由層間連接器515連接至其輸出的導體503。導體503可以是在其中一個圖案化導體層中，例如在如在這個例子中所顯示的層Ml中，或在層M2中。多個局部字元線驅動器可使用不同層以供導體503的實行用。導體503傳送由局部字元線驅動器501輸出的信號LWL。導體503是借由層間連接器516而連接至局部字元線502(譬如由多晶硅所制成)，并連接至陣列區(qū)塊中的記憶胞的柵極。連接器507可被連接至在供一既定陣列區(qū)塊用的一組局部字元線驅動器中的所有的局部字元線驅動器。因此，連接器507可以連接至4個、8個、16個或更多的局部字元線驅動器。連接器507可以是一既定組中的一個局部字元線驅動器特有的，但可以由多個組中的局部字元線驅動器所共用。
[0136]局部字元線驅動器501可以以一種交錯方式被布局，以匹配此陣列中的局部字元線(例如502)的間隔。因此，局部字元線驅動器501可具有向左及向右的局部字元線驅動器，局部字元線驅動器是略向上及略向下交錯，俾能使對應于導體503的導體可平行排列而不需要變成讓扇出區(qū)，而這些導體是在扇出區(qū)中連接至多晶硅字元線。依此方式，用于將局部字元線驅動器連接至此陣列中的多晶硅局部字元線的臨界布局特征，可被制得更簡單，在制造上可導致更大的良率。
[0137]圖6是一種包括一像圖1所顯示的記憶體陣列的集成電路記憶體裝置的簡化圖，其顯示了結合全域字元線的一集成電路記憶體605，這些全域字元線覆蓋在陣列區(qū)塊(例如M3 GffL)上面，并在多個行的局部字元線驅動器之間被共用。在此例子中，記憶體陣列610包括一 NOR快閃記憶體，NOR快閃記憶體在此圖中是概要被分段，用以提議在陣列區(qū)塊的多個行之間的局部字元線驅動器區(qū)域的多個行，其中一全域字元線驅動器行位于左側。在其他例子中，可使用其他記憶體技術，包括DRAM、SRAM, NAND快閃，以及其他陣列型式的架構。概要地，一字元線驅動器及區(qū)塊解碼器模塊611是借由多個地址信號612，而耦接至此陣列中的全域字元線驅動器及局部字元線驅動器。一行解碼器及分頁緩沖器模塊613是借由多個導體614而耦接至此陣列中的位元線。這些地址是被提供給地址線615上的集成電路，而這些地址是被分配至模塊613及611中的解碼器。包括充電栗或其他適當的電壓源及產生器的偏壓供應電路，是被包括在偏壓供應模塊620中，偏壓供應模塊620提供適當的信號給陣列610及集成電路的其他元件。其他電路可被包括在模塊624中，模塊624是借由導體623連接至行解碼器及分頁緩沖器模塊613。其他電路可包括特殊目的邏輯、一通用處理器、可編程柵陣列邏輯或其他元件。在某些例子中，模塊624中的其他電路可包括用于系統(tǒng)單晶片實施例的元件。在此例子中，一控制模塊619包括一狀態(tài)機，狀態(tài)機是利用集成電路上的資源而設計成用于編程、抹除及讀取操作用。
[0138]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案內容，依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內。
【主權項】
1.一種記憶體，其特征在于其包括: 一記憶體陣列，包括部署在多個陣列區(qū)塊區(qū)域中的多個行與列的陣列區(qū)塊，該些陣列區(qū)塊包括排列在多個行與多個列中的多個子陣列的記憶胞，其中多條字元線沿著該些列被部署在一圖案化柵極層中，而包括多條位元線的一個或多個圖案化導體層是沿著該些行被部署； 多組的局部字元線驅動器，排列在行與數列中，該些組的局部字元線驅動器是被部署與對應的陣列區(qū)塊相鄰，而包括多個導體位于連接至在該些相對應的陣列區(qū)塊中的各條字元線的該一個或多個圖案化導體層中；以及 一組全域字元線驅動器，被部署在一全域字元線驅動器區(qū)域中，在該組全域字元線驅動器驅動全域字元線中的多個全域字元線，是被部署在該一個或多個圖案化導體層上面的一覆蓋的圖案化導體層中，每個全域字元線沿著一列的多組的局部字元線驅動器而連接至一群組的局部字元線驅動器。2.根據權利要求1所述的記憶體，其特征在于其中在該些組的局部字元線驅動器中的該些局部字元線驅動器包括兩個晶體管驅動器電路。3.根據權利要求1所述的記憶體，其特征在于其中在該組的全域字元線驅動器中的該些全域字元線驅動器包括一解碼器及一位準移相器，并產生一具有一選定大小的電源信號。4.根據權利要求1所述的記憶體，其特征在于其中該圖案化柵極層包括多晶硅。5.根據權利要求1所述的記憶體，其特征在于其中該圖案化柵極層包括多晶硅，該一個或多個圖案化導體層包括圖案化金屬的第一與第二層，且該覆蓋的圖案化導體層包括圖案化金屬的一第三層。6.根據權利要求5所述的記憶體，其特征在于其中在該些組的局部字元線驅動器中的一局部字元線驅動器具有第一與第二載電流端子、一柵極端子及一輸出端子，且其中該輸出端子是連接至在該第一層的圖案化金屬中的一導體，而該柵極與該第一與第二載電流端子是連接至在該第二層的圖案化金屬中的多個導體。7.根據權利要求6所述的記憶體，其特征在于其中連接至該局部字元線驅動器的該第一載電流端子的在該第二層的圖案化金屬中的該導體，是連接至該些全域字元線的其中一個，該全域字元線將該局部字元線驅動器的該第一載電流端子連接至在該組的全域字元線驅動器中的一對應的全域字元線驅動器。8.根據權利要求6所述的記憶體，其特征在于其中在對應于一特定陣列區(qū)塊的該組的局部字元線驅動器中的該些局部字元線驅動器中的該些第一載電流端子，是全部連接至在該組的全域字元線驅動器中的一個全域字元線驅動器。9.根據權利要求1所述的記憶體，其特征在于其中關于在一特定群組的陣列區(qū)塊中的一特定陣列區(qū)塊，在該組的局部字元線驅動器中的該些局部字元線驅動器，是被分配在該特定陣列區(qū)塊的一第一側的一第一局部字元線區(qū)域與該特定陣列區(qū)塊的一第二側的一第二局部字元線區(qū)域之間。10.根據權利要求1所述的記憶體，其特征在于其中一個或多個圖案化導體層包括陣列配線，將該陣列區(qū)塊的多個元件連接至多個周邊電路。11.一種記憶體，其特征在于其包括: 一記憶體陣列，包括多個行與列的陣列區(qū)塊，該些陣列區(qū)塊包括排列在多個行與多個列中的多個子陣列的記憶胞，其中多條字元線沿著該些列且多條位元線沿著該些行，而一組局部字元線驅動器部署在鄰近該陣列區(qū)塊，并連接至該些字元線； 多個局部字元線解碼器電路，耦接至在該些陣列區(qū)塊的一行中的該些組的局部字元線驅動器，并共同提供一組局部字元線選擇信號給該行中的該些組的局部字元線驅動器中的該些局部字元線驅動器； 一組全域字元線驅動器，產生多個輸出信號，具有供多組的局部字元線驅動器用的選定大?。灰约? 一組全域字元線，連接至該組的全域字元線驅動器，該些全域字元線覆蓋于該些陣列區(qū)塊的對應的列上，并將來自每個對應的全域字元線驅動器的該些輸出信號，予以連接至部署在鄰近在該些陣列區(qū)塊的相對應的列中的多個陣列區(qū)塊的多組的局部字元線驅動器。12.根據權利要求11所述的記憶體，其特征在于其中在該些組的局部字元線驅動器中的該些局部字元線驅動器包括二個晶體管驅動器電路，該些晶體管驅動器電路具有一連接至一對應的全域字元線的載電流端子，以及一連接至一局部字元線選擇信號的柵極端子。13.根據權利要求11所述的記憶體，其特征在于其中在該組的全域字元線驅動器中的一全域字元線驅動器包括一解碼器及一位準移相器。14.根據權利要求11所述的記憶體，其特征在于其中在該陣列區(qū)塊中的該些字元線是被部署在一第一圖案化導體層中，并包括: 第二及第三圖案化導體層，覆蓋于該些陣列區(qū)塊中的該第一圖案化導體層上；以及 其中該些全域字元線是被部署在該些陣列區(qū)塊中的該第二及第三圖案化導體層上面的一額外圖案化導體層中。15.根據權利要求14所述的記憶體，其特征在于其中該第一圖案化導體層包括多晶娃。16.根據權利要求14所述的記憶體，其特征在于其中該第一圖案化導體層包括多晶硅，該第二及第三圖案化導體層包括第一與第二層的圖案化金屬，且該附加的圖案化導體層包括一第三層的圖案化金屬。17.根據權利要求16所述的記憶體，其特征在于其中在該些組的局部字元線驅動器中的一局部字元線驅動器，是具有一連接至該全域字元線的第一載電流端子、一第二載電流端子、一柵極端子及一輸出端子，且其中該輸出端子是連接至在該第二層的圖案化金屬中的一導體，而該柵極及該些第二載電流端子是連接至在該第三層的圖案化金屬中的多個導體。18.根據權利要求17所述的記憶體，其特征在于其還包括多個導體，位于該第二及第三圖案化導體層的其中一個中，該些導體將在該些組的局部字元線驅動器中的多個局部字元線驅動器的該些第一載電流端子，予以連接至該相對應的全域字元線。19.根據權利要求11所述的記憶體，其特征在于其中關于在一特定群組的陣列區(qū)塊中的一特定陣列區(qū)塊，在該組的局部字元線驅動器中的該些局部字元線驅動器，是被分配在該特定陣列區(qū)塊的一第一側的一第一局部字元線區(qū)域與該特定陣列區(qū)塊的一第二側的一第二局部字元線區(qū)域之間。20.一種記憶體，其特征在于其包括: 一記憶體陣列，包括部署在多個行與多個列中的多個陣列區(qū)塊，該些陣列區(qū)塊包括多個子陣列的記憶胞，具有多條字元線及多條位元線； 多個局部字元線驅動器區(qū)域，被部署在該些列的陣列區(qū)塊中的多個陣列區(qū)塊之間的多個行中； 多個全域字元線驅動器區(qū)域，被部署在與該些行的陣列區(qū)塊平行的一行中； 多組的局部字元線驅動器，被部署在該些行的局部字元線驅動器區(qū)域中，并連接至在鄰近陣列區(qū)塊中的該些字元線； 一組全域字元線驅動器，被部署在該行的全域字元線區(qū)域中；以及一組全域字元線，連接至在該行的全域字元線驅動器區(qū)域中的該組的全域字元線驅動器，該些全域字元線延伸橫越過多個列的陣列區(qū)塊，并連接至在多個陣列區(qū)塊之間的該些行的局部字元線驅動器區(qū)域中的該些組的局部字元線驅動器。
【文檔編號】G11C8/08GK105825881SQ201510011191
【公開日】2016年8月3日
【申請日】2015年1月9日
【發(fā)明人】林佑聰, 劉建宏, 黃竣祥
【申請人】旺宏電子股份有限公司