單胞多位式的存儲器及其操作方法
【專利摘要】本發(fā)明公開了一種單胞多位式的存儲器及其操作方法，該單胞多位式的存儲器包括多個實體頁面，每一實體頁面具有N個可尋址的頁面p(n)。由邏輯實施多個可選擇程序操作以將被尋址的頁面編程。由邏輯選擇所述多個可選擇程序操作中的一者以利用表示特定實體頁面中另一可尋址的頁面的邏輯狀態(tài)的訊號來將所述特定實體頁面中的被尋址的頁面編程。所述邏輯狀態(tài)可表示所述另一可尋址的頁面是否含有無效數(shù)據(jù)。第一與第二程序操作分別覆寫與保持所述另一可尋址的頁面。第一程序操作可相較于第二程序操作更快地執(zhí)行。所述邏輯亦可應(yīng)用于將未以頁面模式配置的單胞多位式的存儲器編程。
【專利說明】
單胞多位式的存儲器及其操作方法
技術(shù)領(lǐng)域
[0001]本發(fā)明是有關(guān)于高密度存儲器裝置，且是有關(guān)于在每一單元中儲存多個位的裝置的運作及用于多位存儲器的變型操作次序，尤其是一種單胞多位式的存儲器及其操作方法。
[0002]本申請案主張于2014年11月25日提出申請的美國臨時專利申請案第62/084，526號的權(quán)益，所述申請案以全文并入本案的方式供參考。
[0003]本申請案與由發(fā)明人張育銘(Yu-Ming Chang)、李永駿(Yung-Chun Li)、李祥邦(Hsiang-Pang Li)、張原豪(Yuan-Hao Chang)、及郭大維(Te1-Wei Kuo)于2015年7月22 日提出申請的共同擁有的申請中美國專利申請案第14/805,498號(P1030306)相關(guān)，所述申請案以全文并入本案的方式供參考。
【背景技術(shù)】
[0004]反及(NAND)閃存被廣泛用作移動裝置的儲存媒體、膝上型計算機及服務(wù)器中的固態(tài)磁盤、以及用于其他數(shù)據(jù)處理系統(tǒng)。為了提高反及閃存芯片上的數(shù)據(jù)密度，供貨商已使用多電平單元(multilevel-cell，MLC)技術(shù)以在每一單元中儲存二或更多個位的信息。然而，相較于其中每一單元儲存一個位的信息的單電平單元(8；[1^16-16￥61-0611，5]^0芯片，]\0^芯片通常在讀取及程序操作中具有延遲時間(latency)較長、保持時間(retent1n time)較短以及因不同位值的臨限電壓之間的差異較小而存在較多可靠性問題的缺點。
[0005]在MLC閃存中，由于無法保證高頁面與低頁面的數(shù)據(jù)皆在頁面緩沖器中作好編程準(zhǔn)備，因此對同一字線(word line)的高頁面(high page)及低頁面(low page)進行編程可劃分成兩個階段。參見Chang等人發(fā)表于ACM Trans.Embed.Comput.Syst.第13卷第I期10:1-10:28，2013年9月的「針對基于多電平單元的閃存儲存系統(tǒng)的快閃轉(zhuǎn)換層下的可靠性增強設(shè)計(A reliability enhancement design under the flash translat1n layer formlc-based flash-memory storage systems)」。舉例而言，同一字線的所有單元最初皆處于具有最低(感測)臨限電壓的狀態(tài)。在第一階段，首先將高頁面數(shù)據(jù)編程至字線。儲存(高頁面的)位I的快閃單元保持處于相同狀態(tài)，但儲存位O的單元被編程至(programmedforward to)具有更高臨限電壓的(邏輯)狀態(tài)「O」。此種單元分布與將SLC頁面編程之后的單元分布類似。因此，高頁面的編程速度非常接近于SLC頁面的編程速度。
[0006]在第二階段，將低頁面數(shù)據(jù)編程至字線以具有分布至四種不同狀態(tài)的單元，以使得每一單元可代表兩個位的數(shù)據(jù)，其中一個位來自高頁面而另一個位來自低頁面。若為狀態(tài)「I」的單元儲存低頁面的位O，則所述單元被編程至狀態(tài)「10」；否則，所述單元被編程為狀態(tài)「11」。類似的操作亦適用于在狀態(tài)「O」中的單元。
[0007]用于第二階段的編程算法需要對臨限電壓的最終分布進行更精細的控制。因此，將低頁面編程相較于將高頁面編程將花費更多的時間。此種設(shè)計導(dǎo)致在將低頁面編程時具有耗時的延遲，并嚴重地損害MLC閃存中的整體編程速度以及存取效能。此外，此種設(shè)計亦將導(dǎo)致更大數(shù)目的錯誤位或更高的位錯誤率，此乃因多個電平所需要的電壓范圍(低于Vpass)被分割成多個狀態(tài)。需注意到Vpass是可導(dǎo)通(turn on)任何數(shù)據(jù)儲存狀態(tài)中的快閃單元的電壓。
[0008]針對高頁面及低頁面兩者的數(shù)據(jù)同時在頁面緩沖器中準(zhǔn)備就緒的情況提出了一些MLC編程方法，例如在Hsieh等人于2014年I月13日提出申請且標(biāo)題為「多位存儲器單元的編程(PROGRAMMING MULTIBIT MEMORY CELLS)」的美國專利申請案第14/153,934號(現(xiàn)在為美國專利公開案第2014/0198570)中所闡述。所述方法可以在成本相當(dāng)有限的狀態(tài)下提高效能。
[0009]因此，需要提供用于MLC存儲器的改良的運作方法，以提高通量(throughput)、降低平均延遲時間、并提高可靠性。

【發(fā)明內(nèi)容】

[0010]為解決上述多個技術(shù)問題，本發(fā)明提供一種技術(shù)，所述技術(shù)包括在已將多電平單元中的至少另一位編程之后選擇用于所述單元中的被尋址位的程序或讀取操作。舉例而言，在將單胞二位式存儲器(七￥0-13；[1:161—0611 memory)中的被尋址位編程時，可針對一個被尋址位選擇一個用于保持另一位的程序操作，且可選擇用于覆寫所述另一位的另一程序操作。相較于用于保持另一位的操作，用于覆寫另一位的操作可以更少的步驟執(zhí)行或被更快速地執(zhí)行。用于選擇可選擇程序操作中的一者的邏輯能夠因應(yīng)于(responsive to)表示所述另一位的邏輯狀態(tài)的訊號。位的邏輯狀態(tài)在位被編程之后可例如由于在主機系統(tǒng)中執(zhí)行的如耗損均衡(wear leveling)等存儲器管理算法而改變。
【附圖說明】
[0011]圖1是采用如本文中所述的多電平編程程序的存儲器系統(tǒng)的方塊圖。
[0012]圖2是現(xiàn)有技術(shù)中已知的反及快閃MLC存儲器中的單元區(qū)塊的簡化圖。
[0013]圖3是示出在現(xiàn)有技術(shù)中已知的MLC存儲器中各程序階段的臨限電壓分布的圖表。
[0014]圖4是示出在根據(jù)本文所述技術(shù)的MLC存儲器中各程序階段的臨限電壓分布的圖表。
[0015]圖5是示出在根據(jù)本文所述技術(shù)的MLC存儲器中各程序階段的臨限電壓分布的圖表，其中所述程序階段包括具有變型程序驗證電平的ISPP。
[0016]圖6是示出在根據(jù)本文所述技術(shù)的MLC存儲器中各程序階段的臨限電壓分布的圖表，其中所述程序階段包括具有變型程序脈沖增量電平的ISPP。
[0017]圖7是實施一種如本文中所述的用于運作MLC存儲器的方法的功能模塊的簡化圖。
[0018]圖8A及圖SB是可利用圖7所示的模塊運作的MLC存儲器的實體配置及邏輯配置的簡化圖。
[0019]圖9說明用于靜態(tài)頁面分配實施例的偽碼(pseudocode)。
[0020]圖1O至圖12是圖8A及圖8B形式的一系列圖式，其說明如本文中所述的操作方法。
[0021]圖13說明用于動態(tài)頁面分配實施例的偽碼。
[0022]圖14是說明利用本文中所述的技術(shù)的用于單胞二位式存儲器的程序操作的流程圖。
[0023]圖15是說明利用本文中所述的技術(shù)的用于單胞二位式存儲器的讀取操作的流程圖。
[0024]圖16至圖18是示出根據(jù)本文中所述的技術(shù)，在具有無效頁面的各種組合的單胞三位式MLC存儲器中各程序階段的臨限電壓分布的圖表。
[0025]圖19是示出在單胞四位式MLC存儲器中各程序階段的臨限電壓分布、并說明本文中所用的頁面命名規(guī)約(page naming convent1n)的圖表。
[0026]圖20至圖26是示出根據(jù)本文中所述的技術(shù)，在具有無效頁面的各種組合的單胞四位式MLC存儲器中各程序階段的臨限電壓分布的圖表。
[0027]【符號說明】
[0028]1:閃存裝置
[0029]2:主機
[0030]5:數(shù)據(jù)線
[0031]10:電路
[0032]11:集合
[0033]20:區(qū)塊
[0034]30:地址線
[0035]40:列譯碼器
[0036]45:字線
[0037]50:譯碼器
[0038]55:庫選擇線
[0039]60:存儲器陣列
[0040]65:位線[0041 ]70:行譯碼器
[0042]75:第一數(shù)據(jù)線
[0043]80:多電平單元(MLC)頁面緩沖電路
[0044]85:第二數(shù)據(jù)線
[0045]90:快取電路
[0046]91:輸入/輸出電路
[0047]93:數(shù)據(jù)路徑
[0048]100:區(qū)塊
[0049]101、102、103:反及(NAND)串
[0050]105:第一邏輯頁面[0051 ]106:第二邏輯頁面
[0052]110、111、112、113、114、115、116:范圍
[0053]120:第一曲線圖
[0054]121:第二曲線圖
[0055]122:第三曲線圖
[0056]150、151、152、153、154、155:范圍
[0057]160:第一曲線圖
[0058]161:第二曲線圖
[0059]162:第三曲線圖
[0060]163:第四曲線圖[0061 ]171:區(qū)域
[0062]171A:線
[0063]172、173、174、175、176:范圍
[0064]180:第一曲線圖
[0065]181:第二曲線圖
[0066]182、183:曲線圖
[0067]191:區(qū)域
[0068]191A:線
[0069]192、193、194、195、196:范圍
[0070]200:第一曲線圖
[0071]201:第二曲線圖
[0072]202、203:曲線圖
[0073]300:存儲器技術(shù)裝置MTD層模塊
[0074]301:操作處置器
[0075]302:頁面表
[0076]303:整修位映像
[0077]304:低頁面分配表
[0078]305、306、307:驅(qū)動器
[0079]310:閃存芯片
[0080]311、312:區(qū)
[0081]320、321、322、323:實體頁面
[0082]500 ?512:操作
[0083]550 ?555:操作
[0084]556:操作 / 區(qū)
[0085]557 ?560:操作
[0086]600、601、602、605、606、607:曲線圖
[0087]608、609:范圍
[0088]610、611、612:曲線圖[0089 ]613、614、615:范圍
[0090]700、701、702、703:曲線圖
[0091]710:第一曲線圖
[0092]711:曲線圖
[0093]720:第一曲線圖
[0094]721:曲線圖
[0095]722、723:分布
[0096]730:第一曲線圖
[0097]731:曲線圖
[0098]732、733、734:分布
[0099]740:第一曲線圖
[0100]741:曲線圖
[0101]742、743、744、745、746:分布
[0102]750:第一曲線圖
[0103]751:曲線圖
[0104]752、753、754、755:分布
[0105]760:第一曲線圖
[0106]761:曲線圖
[0107]762、763、764、765、766、767:分布
[0108]770:第一曲線圖
[0109]771:曲線圖
[0110]772、773、774、775、776、777、778:分布
[0111]Dpagel、Dpage2、Dpage3、Dpage4、Dpage5、Dpage6、Dpage7、Dpage8:數(shù)據(jù)
[0112]HH:高頁面
[0113]HL:第一中間頁面
[0114]LH:第二中間頁面
[0115]LL:低頁面
[0116]PVl、PV2、PV3、PV4:程序驗證電壓電平
[0117]Vpass:通過電壓
[0118]Vt:存儲器單元臨限電壓
[0119]δ?:范圍擴展量/干擾
[0120]δ2:干擾
[0121]δ3:范圍擴展量/干擾
[0122]δ4:干擾
【具體實施方式】
[0123]參照圖1至圖26提供對各實施例的詳細說明。
[0124]圖1是存儲器系統(tǒng)的簡化圖，所述存儲器系統(tǒng)包括:閃存裝置I，實行于集成電路上；以及主機2，被配置用于多電平編程操作，包括如本文中所述的用于MLC編程的邏輯。所述存儲器裝置可實行于單個集成電路芯片上、實行于多芯片模塊上、或?qū)嵭杏诒慌渲脼檫m合特定需求的多個芯片上。
[0125]在本實例中的存儲器裝置I在集成電路基板上包括存儲器陣列60，存儲器陣列60包括每一單元儲存二或更多個位的數(shù)據(jù)的多電平單元MLC。存儲器陣列60可為利用二維或三維陣列技術(shù)實行的反及閃存。
[0126]列譯碼器40耦合至多條字線45，并沿存儲器陣列60中的列排列。庫(bank)譯碼器50耦合至多條庫選擇線55(例如SSL線及GSL線)。行譯碼器70耦合至沿存儲器陣列60中的行排列的多條位線65，用于自存儲器陣列60讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入存儲器陣列60。在本實例中說明包括地址線30及數(shù)據(jù)線5的總線。在地址線30上將地址供應(yīng)至用于實行命令譯碼器及控制器模塊的電路10、供應(yīng)至行譯碼器70、供應(yīng)至庫譯碼器50、以及供應(yīng)至列譯碼器40。在其他實例中，可使用其中可在地址/數(shù)據(jù)總線中的共享在線提供地址及數(shù)據(jù)的輸入/輸出端口。此外，可部署(deploy)串行接口 (serial interface) ο
[0127]MLC頁面緩沖電路80在本實例中經(jīng)由第一數(shù)據(jù)線75而耦合至行譯碼器70 JLC頁面緩沖電路80可儲存用于進行多電平編程的頁面，所述多電平編程是對被排列用于頁面編程的單元區(qū)塊中的MLC單元進行。
[0128]行譯碼器70可包括電路，所述電路用于因應(yīng)于MLC頁面緩沖電路80中的數(shù)據(jù)值及用于設(shè)定欲被應(yīng)用的程序算法的控制訊號而選擇性地將程序電壓及抑制電壓施加至存儲器中的位線。
[0129]自MLC頁面緩沖電路80感測到的數(shù)據(jù)經(jīng)由第二數(shù)據(jù)線85而被供應(yīng)至快取電路(cache circuit)90，快取電路90繼而經(jīng)由數(shù)據(jù)路徑93而被耦合至輸入/輸出電路91。此外，在本實例中在線93上將輸入數(shù)據(jù)施加至快取電路90、在線85上將輸入數(shù)據(jù)施加至MLC頁面緩沖電路80，以用于支持如本文中所述的多電平程序操作。
[0130]輸入/輸出電路91提供與存儲器裝置I外的目的地之間的數(shù)據(jù)通訊路徑。輸入/輸出數(shù)據(jù)及控制訊號經(jīng)由數(shù)據(jù)線5而在輸入/輸出電路91、控制電路10、與存儲器裝置I上的輸入/輸出端口、或存儲器裝置I內(nèi)或外的其他數(shù)據(jù)源(例如通用處理器或?qū)Ｓ脩?yīng)用電路、或由存儲器陣列60支持的提供單芯片系統(tǒng)功能的模塊的組合)之間移動。
[0131]在圖1所示的實例中，控制電路10包括用于實行一或多個偏壓配置狀態(tài)機(biasarrangement state machine)的控制模塊，所述偏壓配置狀態(tài)機控制通過區(qū)塊20中的電壓供應(yīng)源而產(chǎn)生或提供的供應(yīng)電壓的施加，例如用于在本文所述MLC操作方法中所使用的一組可選擇的程序操作及讀取操作的讀取電壓、驗證電壓及程序電壓。
[0132]控制電路10耦合至快取電路90及存儲器陣列60，且視需要耦合至集成電路的其他組件。電路10中的控制模塊包括用以控制以下更詳細闡述的多電平程序操作的邏輯。
[0133]電路10可包括利用此項技術(shù)中已知的專用邏輯電路而實行的模塊。在其他實施例中，電路10可包括利用可實行于同一集成電路上的通用處理器而實行的模塊，所述模塊執(zhí)行計算機程序以控制存儲器裝置I的運作。在另一實施例中，可利用專用邏輯電路及通用處理器的組合來實行電路1中的模塊。
[0134]在所說明的實施例中，參數(shù)緩存器的集合(set)ll包括于存儲器裝置I上并耦合至電路10中的控制模塊。集合11中的參數(shù)緩存器可儲存用于多個可選擇程序操作及多個可選擇讀取操作的參數(shù)，所述多個操作可根據(jù)本文所述的程序而加以選擇。舉例而言，參數(shù)緩存器可儲存用于不同程序操作及讀取操作中的程序驗證電壓電平及讀取電壓電平。此外，參數(shù)緩存器可儲存程序次序(sequence)的細節(jié)，例如用于編程算法(例如，遞增步階式脈沖編程ISPP算法)中的脈沖高度、脈沖寬度、及脈沖量值(magnitude)增量。
[ΟΙ35] 存儲器陣列60可包括浮柵存儲器單元(floating gate memory cell)或介電電荷捕獲存儲器(dielectric charge trapping memory)單元，所述單元用以通過建立對應(yīng)于所儲存電荷量的多個程序電平并繼而建立存儲器單元臨限電壓VT而于每一單元中儲存多個位。本文中的說明是以使用電荷捕獲存儲器單元為主，例如浮柵閃存及介電電荷捕獲閃存。所述技術(shù)可與其他存儲器單元技術(shù)一起使用。在其他實例中，存儲器單元可包括可編程電阻存儲器單元，所述可編程電阻存儲器單元通過建立對應(yīng)于電阻量的多個程序電平而被配置用于多位單元。
[0136]在所說明的實例中，主機2耦合至存儲器裝置I上的地址線30及數(shù)據(jù)線5、以及圖中未示出的其他控制終端(例如，芯片選擇終端等)，且可向存儲器裝置I提供命令或指令。在某些實例中，主機2可利用串行總線技術(shù)、利用共享地址及數(shù)據(jù)線而耦合至所述存儲器裝置。主機2可包括通用處理器、專用處理器、被配置成存儲器控制器的處理器、或使用存儲器裝置I的其他處理器。主機2的全部或部分可與存儲器實行于同一集成電路上。
[0137]存儲器可在實體上被配置成多個扇區(qū)，以使得每一實體扇區(qū)為用于由存儲器支持的區(qū)塊擦除(block erase)操作的最小單元。存儲器的可擦除的區(qū)塊可例如對應(yīng)于一或多個實體扇區(qū)。舉例而言，存儲器的每一實體扇區(qū)的大小可為16千字節(jié)(KB)。存儲器的可擦除的區(qū)塊可包括一個實體扇區(qū)并具有與所述實體扇區(qū)相同的16KB的大小。存儲器的可擦除的區(qū)塊可包括4個實體扇區(qū)并具有64KB的大小。存儲器的可擦除的區(qū)塊可包括8個實體扇區(qū)并具有128KB的大小。
[0138]在被配置用于頁面模式操作的存儲器中，存儲器的每一可擦除的區(qū)塊可包括多個實體頁面，所述多個實體頁面包括可被并行存取的存儲器單元，例如區(qū)塊中共享單條字線的存儲器單元。存儲器單元的每一實體頁面可儲存多個邏輯頁面，且可通過由存儲器支持的頁面程序操作及頁面讀取操作而被編程或讀取。舉例而言，二千兆位(2-Gbit)多電平單元(MLC)反及閃存裝置可包括I千個可擦除的區(qū)塊，每一可擦除的區(qū)塊的大小為128千字節(jié)(Ki 1Byte )。每一可擦除的區(qū)塊可包括64個實體頁面，每一實體頁面的大小為2KB，從而每一實體頁面儲存兩個IKB的邏輯頁面。每一邏輯頁面可包括用于頻外(out-of-band)OOB元數(shù)據(jù)(例如錯誤修正碼、不良區(qū)塊信息、擦除計數(shù)器等)的額外儲存空間(例如，64字節(jié))。
[0139]此外，每一可擦除的區(qū)塊可包括用于頻外數(shù)據(jù)的額外儲存空間(例如，4KB)，所述頻外數(shù)據(jù)用于記錄不良頁面、擦除計數(shù)器、或其他數(shù)據(jù)。
[0140]閃存可被配置成使得存儲器的頁面可通過向存儲器供應(yīng)頁面程序命令或頁面讀取命令及對應(yīng)于所述頁面的地址而被編程或讀取。此外，閃存可被配置成使得存儲器的每一區(qū)塊可通過向存儲器供應(yīng)區(qū)塊擦除命令及對應(yīng)于所述區(qū)塊的地址而被擦除。舉例而言，上述實例的二千兆位MLC反及閃存裝置的每一具體頁面(particular page)可以16位地址而進行尋址，同時所述16位地址的10個最高有效位(significant bit)為包括所述具體頁面的區(qū)塊的地址。在此二千兆位MLC NAND的實例中，頁面可通過向反及閃存裝置供應(yīng)頁面讀取命令或頁面程序命令及對應(yīng)于所述邏輯頁面的地址而被編程或讀取。
[0141]主機2可包括根據(jù)來自應(yīng)用程序的請求而儲存、擷取、及更新儲存于存儲器中的數(shù)據(jù)的一或多個文件系統(tǒng)。所述文件系統(tǒng)可包括磁盤文件系統(tǒng)，例如檔案分配表(Fi IeAl locat1n Table，F(xiàn)AT)文件系統(tǒng)、第三擴展文件系統(tǒng)(Third Extended File System，EXT3)、或新技術(shù)文件系統(tǒng)(New Technology File System，NTFS)。所述文件系統(tǒng)亦可包括針對閃存設(shè)計的本機文件系統(tǒng)，例如日志登載快閃文件系統(tǒng)版本2(Journaling FlashFile System Vers1n 2，JFFS2)、未分類區(qū)塊影像文件系統(tǒng)(Unsorted Block Image FileSystem，UBIFS)、或另一種快閃文件系統(tǒng)(YetAnother Flash File System，YAFFS)。主機中的文件系統(tǒng)經(jīng)由例如讀取驅(qū)動器(用于頁面讀取操作)、程序驅(qū)動器(用于頁面程序操作)、及擦除驅(qū)動器(用于區(qū)塊擦除操作)等裝置驅(qū)動器來存取存儲器。軟件層(例如，存儲器技術(shù)裝置檔案)可提供裝置驅(qū)動器與文件系統(tǒng)之間的接口。
[0142]在一個實例中，主機2包括作為磁盤文件系統(tǒng)與裝置驅(qū)動器之間的接口的快閃轉(zhuǎn)換層模塊(或存儲器技術(shù)裝置檔案)?？扉W轉(zhuǎn)換層可提供用于執(zhí)行磁盤文件系統(tǒng)的邏輯地址與存儲器的地址之間的地址轉(zhuǎn)換的存儲器管理操作?？扉W轉(zhuǎn)換層可提供包括分配器模塊的存儲器管理操作，所述分配器模塊分配存儲器中的物理存儲器空間?？扉W轉(zhuǎn)換層可提供包括清潔器模塊(亦稱為垃圾收集)的存儲器管理操作，所述清潔器模塊回收利用存儲器中被過期數(shù)據(jù)或無效數(shù)據(jù)占據(jù)的實體空間?？扉W轉(zhuǎn)換層可提供包括損耗均衡器模塊的存儲器管理操作，所述損耗均衡器模塊對存儲器執(zhí)行損耗均衡程序。該等存儲器管理操作中的諸多操作可不時地標(biāo)記包括無效數(shù)據(jù)的邏輯頁面的數(shù)據(jù)，抑或產(chǎn)生其他類型的可用于選擇被尋址頁面的程序操作及讀取操作的狀態(tài)信息。
[0143]—般而言，主機2可包括用于執(zhí)行存儲器管理功能及可產(chǎn)生儲存于存儲器中的數(shù)據(jù)的狀態(tài)信息(包括作為此功能的結(jié)果將數(shù)據(jù)標(biāo)記為無效的信息)的其他功能的程序。此類功能可包括例如耗損均衡、不良區(qū)塊恢復(fù)、功率損耗恢復(fù)、垃圾收集、及錯誤修正等。此外，主機2可包括應(yīng)用程序、文件系統(tǒng)、快閃轉(zhuǎn)換層程序、及可產(chǎn)生儲存于存儲器中的數(shù)據(jù)的狀態(tài)信息(包括作為此功能的結(jié)果將數(shù)據(jù)標(biāo)記為無效的信息)的其他組件。在本文所述技術(shù)的實施例中，主機2包括地址映像邏輯，所述地址映像邏輯將邏輯頁面(或其他數(shù)據(jù)單元，例如字節(jié)、字符組、扇區(qū)、或區(qū)塊)映像至對應(yīng)實體頁面(或其他實體單元單元)，并如本文中所論述保持邏輯頁面的狀態(tài)信息。在本文中參照頁面模式操作來闡述所述技術(shù)以保持敘述的一致性。所述技術(shù)亦可擴展至其他存儲器架構(gòu)(memory organizat1n)，包括單單元操作、字節(jié)寬(byte-wide)操作等。
[0144]主機2可在總線上(例如被說明為包括輸入/輸出數(shù)據(jù)線5的總線)、在地址線30上、及在未示出的裝置之間的其他訊號在線將訊號遞送至存儲器裝置I。在一個實例中，主機2通過向存儲器裝置I提供具有唯一性的命令而間接地將狀態(tài)信息遞送至存儲器裝置，所述具有唯一性的命令辨識將自存儲器裝置I上的可選擇程序操作及可選擇讀取操作中選出的程序操作或讀取操作。在其他實施例中，主機提供具有直接數(shù)據(jù)字段(immediate datafield)的命令，所述直接數(shù)據(jù)字段攜帶有直接或間接表示用于選擇程序操作或讀取操作的狀態(tài)信息的信息。在其他實施例中，可在所述裝置之間的個別在線將狀態(tài)信息直接提供至控制電路。在另一些實施例中，狀態(tài)信息可儲存于存儲器裝置I上，且用以產(chǎn)生用以選擇程序操作或讀取操作的訊號。
[0145]命令譯碼器及控制電路10用以識別及譯碼所述命令，且用以在選擇程序操作及讀取操作時直接或間接地使用狀態(tài)信息。
[0146]圖2說明在反及快閃陣列中的存儲器單元區(qū)塊。存儲器單元區(qū)塊(例如在圖2中所說明者)可由可作為區(qū)塊被擦除的存儲器單元子陣列組成，且包括一定數(shù)目的耦合至對應(yīng)位線(位線1、位線2、...、位線M)的NAND串(101、102、103)。沿具體字線(例如，字線2)的區(qū)塊的列中的M個存儲器單元可經(jīng)由與所述區(qū)塊耦合的M個位線而被并行存取，且可為了本說明的目的而被視為存儲器單元的實體頁面。對于其中每一單元儲存二或更多個位的多電平存儲器，每一實體頁面可儲存二或更多個邏輯頁面。因此，對于每一單元儲存兩個位的存儲器陣列，字線2上具有M個單元的實體頁面上可儲存有具有M個位的第一邏輯頁面105、以及具有M個位的第二邏輯頁面106?？蓪⑺鰞蓚€邏輯頁面稱為高頁面及低頁面，其中高頁面在驅(qū)動器邏輯中被限制為第一寫入頁面，且低頁面在驅(qū)動器邏輯中被限制為第二寫入頁面。如圖2中所說明，每一邏輯頁面可包括數(shù)據(jù)與頻外OOB元數(shù)據(jù)(例如，錯誤修正碼、不良區(qū)塊信息、擦除計數(shù)器等)的組合。
[0147]對于能夠平行感測各自具有兩個位(AO)的512個單元(A9:A1)的存儲器陣列，邏輯頁面可通過地址位(AN: AlO及AO)而被辨識，其中N+1在此表述中是地址位的總數(shù)目。在此種情形中，頁面模式操作可僅操作多位單元中的被尋址位的值，且在讀取情形中將所述位的所述值提供至頁面緩沖器以供進一步處理。可將每一單元描述為儲存位Mn)，其中η等于O至。可將實體頁面描述為包括N個邏輯頁面ρ(η)，其中η等于O至H，且所述N個邏輯頁面中的每一者包括來自實體頁面中的每一MLC單元的位b(n)。
[0148]圖3包括示出根據(jù)現(xiàn)有技術(shù)編程及讀取算法，頁面中的存儲器單元的臨限值分布的三個曲線圖。編程操作可利用如同圖3中所示的雙階段程序(two-phase process)或其他類型的程序而進行。本文中闡述所述雙階段程序以提供本文的【背景技術(shù)】。
[0149]第一曲線圖120代表在擦除操作之后實體頁面的分布。擦除操作致使存儲器單元采用范圍110內(nèi)的臨限電壓。在此種情形中，實體頁面上的邏輯頁面皆處于未編程狀態(tài)或自由狀態(tài)。第二曲線圖121代表在將高頁面編程的操作之后實體頁面的分布。在此種情形中，具有「I」?fàn)顟B(tài)的高頁面中的位具有處于范圍111中的臨限電壓，而具有「O」?fàn)顟B(tài)的高頁面中的位具有處于范圍112中的臨限電壓。此臨限電壓分布可利用單電平編程操作來實行，例如ISPP，在ISPP中，在用于程序操作的驗證步驟中使用的程序驗證電壓電平位于范圍112的下邊緣處。第三曲線圖122代表將低頁面編程的操作之后的實體頁面的分布，其中將低頁面編程的操作是緊接著將高頁面編程的操作執(zhí)行。在此種情形中，若高頁面位是「I」，則單元將具有處于由分別為「I」或「O」的低頁面位確定的范圍113或范圍114中的臨限值。若高頁面位是「O」，則單元將具有處于由分別為「O」或「I」的低頁面位而確定的范圍115或范圍116中的臨限值。此臨限電壓分布可利用多電平編程操作來實行，例如ISPP，在ISPP中，在用于程序操作的驗證步驟中使用的程序驗證電壓電平包括PVl、PV2及PV3。
[0150]程序操作的準(zhǔn)確度、及因此電壓范圍的寬度因需要將臨限值范圍保持為低于在未被選擇的單元的讀取操作中使用的通過電壓(pass voltage)Vpass、以及在各范圍之間需要充足的邊限(margin)而受到限制。
[0151]對于ISPP操作，在用于程序驗證的多個臨限電壓中需要的準(zhǔn)確度需要很長的程序才能成功地建立所需的臨限值范圍。讀取操作亦為類似的情況，乃因讀取操作需要使用多個臨限電壓以自實體頁面讀取數(shù)據(jù)。
[0152]圖4示出四個臨限值分布曲線圖，其說明本文中所述的改良的編程算法，所述改良的編程算法通過保持儲存于實體頁面中的邏輯頁面的狀態(tài)信息而被支持。因此，在圖中可辨識出有效頁面及無效頁面的分布;且無效頁面是以斜線表示。第一曲線圖160代表在擦除操作之后的實體頁面的分布。擦除操作致使存儲器單元采用處于范圍150內(nèi)的臨限電壓。在此種情形中，實體頁面上的邏輯頁面皆處于未編程狀態(tài)或自由狀態(tài)。第二曲線圖161代表在將高頁面編程的操作之后的實體頁面的分布。在此種情形中，具有「I」?fàn)顟B(tài)的高頁面中的位具有處于范圍151中的臨限電壓，而具有「O」?fàn)顟B(tài)的高頁面中的位具有處于范圍152中的臨限電壓。此臨限電壓分布可利用單電平編程操作來實行，例如ISPP，在ISPP中，在用于程序操作的驗證步驟中使用的臨限電壓位于范圍152的下邊緣處。在將高頁面編程之后，高頁面通過系統(tǒng)在讀取操作及程序操作中使用的狀態(tài)信息而被標(biāo)記為「有效(valid)」。在高頁面編程階段之后，低頁面可保持被標(biāo)記為「自由(free) J。
[0153]所述高頁面將保持被標(biāo)記為「有效」，直至發(fā)生致使數(shù)據(jù)狀態(tài)變?yōu)椤笩o效」的事件。此類事件可發(fā)生于存儲器管理操作期間，例如用于閃存的損耗均衡操作等。因此，在編程之后被標(biāo)記為有效的高頁面可在將對應(yīng)的實體頁面的低頁面編程之前的某一時間變成無效的。第三曲線圖162代表此無效狀態(tài)，其表明所述高頁面可被舍棄而不會損失有效數(shù)據(jù)。儲存無效高頁面的存儲器單元仍可具有如區(qū)域153中所說明的臨限值范圍。
[0154]若在高頁面保持有效的同時發(fā)生對低頁面進行尋址的程序操作，則可利用如同參照圖3所論述的多電平操作。然而，若在高頁面變?yōu)楸粯?biāo)記為無效之后發(fā)生對低頁面進行尋址的程序操作，則可執(zhí)行用以建立如同第四曲線圖163所示的臨限值分布的操作。此程序操作可為利用用于程序驗證操作的單個驗證電壓電平(在圖4中標(biāo)記為PV4)的單電平操作，抑或可為相較于所有位所需要的多電平操作而具有更少步驟(或相對于所述多電平操作是經(jīng)整修的(trimmed))的程序操作。表示用于或欲用于每一低頁面的程序操作的類型的狀態(tài)信息可通過整修位映像(trim bitmap)來保持。隨著高頁面被標(biāo)記為無效的，僅低頁面的數(shù)據(jù)需要通過臨限值分布來表示。因此，若低頁面位為「I」，則程序操作將致使物理存儲器單元具有處于范圍154內(nèi)的臨限值。如圖4中所說明，此范圍154可包括與在高頁面變?yōu)闊o效的之前將高頁面編程時所產(chǎn)生的范圍對應(yīng)的兩個獨立的子范圍。若低頁面位為「O」，則施加程序驗證電平PV4的程序操作將致使存儲器單元具有范圍155內(nèi)的臨限值。此經(jīng)整修程序操作會形成低于通過電壓Vpass的寬的臨限值裕度，并大幅降低了將低頁面編程所需要的時間量。
[0155]只要低頁面保持為有效的，即可保持整修位映像中的狀態(tài)信息。因此，當(dāng)執(zhí)行讀取操作來對低頁面進行尋址時，為了讀取位，可使用范圍154與范圍155之間的讀取臨限值。此避免了需使用不同讀取電壓電平的多個讀取操作的此一需要。因此，在已使用經(jīng)整修程序操作的情況下讀取低頁面所需要的時間大幅減少。此外，只要低頁面保持為自由的，即可使用單臨限值讀取操作來讀取高位。
[0156]在對應(yīng)高頁面為無效的情況下，使用用于將低頁面編程的單電平單元式(SLC-1ike)編程算法能夠在代表位值「I」及「O」的臨限電壓的范圍之間提供寬的邊限。此容許對編程算法進行修改以利用寬的邊限的優(yōu)勢并進一步減少編程時間。
[0157]舉例而言，如圖5中所說明，可通過減小所使用的程序驗證電壓而修改編程算法。在圖5中，第一曲線圖180及第二曲線圖181說明對低頁面使用單電平式ISPP編程操作而實行的分布、以及無效高頁面的情況。即使高頁面為無效的，實體頁面亦可具有處于區(qū)域171內(nèi)的電壓范圍。電壓范圍的高邊緣由線171A表示。在高頁面變?yōu)闊o效的情況下，可執(zhí)行ISPP程序以建立如曲線圖181中所說明的范圍172及173。在此次序中，臨限電壓PV4是相對高的，例如可在多電平編程算法中用作最高位。因此，執(zhí)行相當(dāng)大數(shù)目標(biāo)程序脈沖，此致使在范圍172內(nèi)儲存位「I」的存儲器單元受到干擾。所述干擾使范圍擴展了量δ I，此將使范圍172與范圍173之間的邊限變窄。
[0158]圖5的曲線圖182及183說明對ISPP算法的修改。因此，在起始分布由曲線圖182中的范圍174表示的情況下，若高頁面變?yōu)闊o效的，則可執(zhí)行經(jīng)修改的ISPP編程算法以建立曲線圖183中所示的范圍175、及176。所述經(jīng)修改的ISPP編程算法可利用大幅低于在由曲線圖181表示的程序中所使用的臨限電壓的臨限電壓PV4。在此種情形中，將需要較少的程序脈沖且具有處于范圍175內(nèi)的臨限電壓的單元的干擾δ2將相對于干擾δ?減小。此可產(chǎn)生更快的操作并具有充足的邊限從而以低錯誤率感測數(shù)據(jù)。
[0159]由圖6中的曲線圖表示另一修改形式，此修改形式可用以利用寬的邊限的優(yōu)勢并減少編程時間。由圖6中的曲線圖表示的修改形式涉及在ISPP算法中所用的脈沖量值中利用更大的步階(Step)A V。在圖6中，第一曲線圖200及第二曲線圖201說明對低頁面使用單電平式ISPP編程操作而實行的分布、以及無效高頁面的情況。即使高頁面為無效的，高頁面亦可具有處于區(qū)域191內(nèi)的電壓分布。電壓分布的高邊緣由線191A表示。在高頁面變?yōu)闊o效的情況下，可執(zhí)行ISPP程序以建立如曲線圖201中所說明的范圍192及193。在此次序中，臨限電壓PV4可如參照圖5的曲線圖181所論述為相對高的。因此，干擾使范圍擴展了量δ3，此將使范圍192與范圍193之間的邊限變窄。
[0160]圖6的曲線圖202及203說明對ISPP算法的修改。因此，在起始分布由曲線圖202中的范圍194表示的情況下，若高頁面變?yōu)闊o效的，則可執(zhí)行經(jīng)修改的ISPP編程算法以建立曲線圖203所示的范圍195、及196。所述經(jīng)修改的ISPP編程算法可利用大幅低于在由曲線圖201表示的程序中所使用的臨限電壓的臨限電壓PV4。此外，程序操作可在ISPP算法中所使用的脈沖量值中使用更大的步階A V。在此種情形中，將需要較少的程序脈沖且具有處于范圍195內(nèi)的臨限電壓的單元的干擾δ4將相對于干擾δ3減小。此外，范圍196的寬度將變大，從而消耗VpassW下的某些邊限，但于范圍195與196之間保留充足的邊限。
[0161 ]圖7說明可由主機執(zhí)行以管理本文所述多電平程序操作的模塊。在本實例中，模塊可被實行為存儲器技術(shù)裝置MTD層模塊300的一部分，所述存儲器技術(shù)裝置MTD層模塊300自較高的層(例如，快閃轉(zhuǎn)換層或其他類型的文件系統(tǒng))接收數(shù)據(jù)寫入指令。模塊包括除較高層信息(例如，地址映像、數(shù)據(jù)有效性等)以外亦與狀態(tài)數(shù)據(jù)耦合的操作處置器(operat1nhandler)301，操作處置器301包括最后寫入的頁面表302、整修位映像303(其實例架構(gòu)繪示于區(qū)311中)、及低頁面分配表304(其實例架構(gòu)繪示于區(qū)312中)。操作處置器301與驅(qū)動器305通訊以執(zhí)行讀取功能、與驅(qū)動器306通訊以執(zhí)行程序功能、以及與驅(qū)動器307通訊以執(zhí)行擦除功能。
[0162]驅(qū)動器305、306、及307發(fā)出命令或指令以運作閃存芯片310，閃存芯片310在圖解說明中包括多個標(biāo)號為區(qū)塊I至區(qū)塊100的可擦除區(qū)塊。
[0163]如上所述，所述區(qū)塊中的每一者包括多列存儲器單元，其中以NAND閃存為例，耦合至單條字線的每一列皆對應(yīng)于可儲存多個邏輯頁面的單個實體頁面。
[0164]圖8A提供包括四個實體頁面320、321、322、及323的反及快閃區(qū)塊的實體視圖表示形式，所述實體頁面中的每一者被分配有一或多個邏輯頁面。在某些實行形式中，每一區(qū)塊可具有大量的列或?qū)嶓w頁面。為簡明起見，參照具有四個實體頁面的區(qū)塊來闡述本實例。
[0165]實體頁面320被分配用于邏輯高頁面I及邏輯低頁面5。實體頁面321被分配用于邏輯高頁面2。實體頁面322保持處于自由狀態(tài)，無邏輯頁面映像至實體頁面322。實體頁面323被分配用于邏輯高頁面4。
[0166]圖SB提供圖8A所示的區(qū)塊的邏輯視圖表示形式。對于具有四個實體頁面的每一單元儲存兩個位的區(qū)塊，可被分配八個邏輯頁面(即頁面l(Page I)至頁面8(Page 8))的數(shù)據(jù)(即DPagelSDPage8)?？蔀槊恳贿壿嬳撁姹３譅顟B(tài)信息，包括例如在將邏輯頁面成功編程為實體頁面之后進入的有效狀態(tài)、在邏輯頁面被存儲器管理例程(routine)標(biāo)記為無效之后進入的無效狀態(tài)、以及在成功擦除區(qū)塊之后進入的自由狀態(tài)。出于此解釋的目的，邏輯視圖標(biāo)出高頁面I及高頁面4被標(biāo)記為無效、高頁面2及低頁面5被標(biāo)記為有效、且高頁面3、低頁面
6、低頁面7、及低頁面8被標(biāo)記為自由或未被編程。
[0167]此外，如圖SB中所示，操作處置器對區(qū)塊中的邏輯頁面執(zhí)行自高頁面開始至低頁面的程序次序，并儲存最后寫入的頁面表，所述最后寫入的頁面表標(biāo)記區(qū)塊的最后寫入邏輯頁面，以表示區(qū)塊中的邏輯頁面的編程狀態(tài)的次序。
[0168]整修位映像303具有如圖7的區(qū)311中所說明的邏輯架構(gòu)。當(dāng)對映像至同一實體頁面的低頁面執(zhí)行程序操作時，操作處置器301需要知曉哪些高頁面已被標(biāo)記為無效的。在所述實例中，如圖SB所示，頁面3具有「自由」?fàn)顟B(tài)。然而，頁面4及頁面5已被亂序地編程。因此在此種情形中，頁面3將被視為其對應(yīng)的高頁面為無效的一般，并如圖7的表311中所反映，在區(qū)塊的整修位映像中被標(biāo)記為真。
[0169]此外，操作處置器301需要知曉哪些低頁面被映像至哪一高頁面。所述映像可為靜態(tài)的，其中低頁面與所具有的邏輯地址偏移達每一區(qū)塊的邏輯頁面數(shù)目的一半(對于每一實體頁面具有兩個邏輯頁面的系統(tǒng)而言)的高頁面被靜態(tài)地映像至同一實體列?；蛘呤牵?dāng)利用低頁面分配表304來實行時，低頁面可被動態(tài)地分配至所具有的高頁面在編程時被標(biāo)記為無效的實體頁面。此將增加經(jīng)整修程序操作可被施加于將低頁面編程的次數(shù)。若在低頁面5將被編程時，在字線I的高頁面中的高頁面I保持有效，則低頁面5可利用動態(tài)分配模式被分配至實體頁面，例如字線2的低頁面位置。
[0170]操作處置器可被實行為存儲器轉(zhuǎn)換裝置層驅(qū)動器中的模塊，所述存儲器轉(zhuǎn)換裝置層驅(qū)動器作為用于上覆(overlying)應(yīng)用程序的硬件抽象化層。MTD層上方的快閃轉(zhuǎn)換層或其他存儲器管理層可利用所述編程方法的優(yōu)勢而無需進行修改或僅進行有限的修改。
[0171]操作處置器利用儲存于表302、303、及304中的狀態(tài)信息來辨識適用于被存取的具體邏輯頁面的讀取功能、及程序功能。在操作處置器中所確定的及可供利用的表示將使用哪一讀取功能及哪一程序功能的信息可利用命令協(xié)議(protocol)而被傳送至閃存芯片，所述命令協(xié)議包括例如針對不同程序操作及讀取操作中的每一者利用專用命令的協(xié)議、或其中狀態(tài)信息攜帶有讀取命令或程序命令并在芯片級被解讀的命令協(xié)定。
[0172]在其他系統(tǒng)中，操作處置器及狀態(tài)信息可被保持于集成電路存儲器裝置上，且在原位被操作以用于選擇恰當(dāng)讀取功能或程序功能。
[0173]圖9中示出用于使用靜態(tài)頁面分配的單胞二位式存儲器的靜態(tài)操作處置器的偽碼表示形式。參數(shù)包括以下:
[0174]OP:請求類型(讀取、寫入、擦除、整修)。
[0175]addr:由快閃轉(zhuǎn)換層驅(qū)動器發(fā)布的絕對頁面地址。
[0176]data:頁面數(shù)據(jù)的緩沖器。
[0177]bitmap:標(biāo)記經(jīng)修剪程序操作的修剪位映像。
[0178]LWPT:最后寫入的頁面表。
[0179]根據(jù)所述程序，通過將邏輯addr除以區(qū)塊中的邏輯頁面的數(shù)目PAGEPERBL0CK而確定被存取的區(qū)塊地址Pba(行I)。對于其中每一單元儲存N個位的存儲器，每一區(qū)塊的頁面數(shù)目可為可擦除的區(qū)塊中的實體頁面或列的數(shù)目的N倍。
[0180]將被存取的頁面地址ppa設(shè)定為等于addr(mod)PAGEPERBLOCK(行2)。
[0181 ]自LWPT確定被存取的區(qū)塊地址pba的偏移值，且所述偏移值表示區(qū)塊中的最后寫入的頁面數(shù)目(行3)。
[0182]然后，對于寫入操作，偽碼判斷被存取的頁面地址ppa減去所述偏移值是否大于I。若是，則當(dāng)前操作是跳過至少一個自由頁面(未被編程的狀態(tài))的寫入操作。然后，通過確定整修功能的終點以標(biāo)記被跳過的無效頁面中的高頁面而辨識被跳過的自由頁面，所述終點是被存取的頁面地址ppa減去l(ppa-l)(被即刻跳過的自由頁面)與PAGEPERBL0CK的一半減去I (I / 2 PAGEPERBL0CK-1)(最后的高頁面)中的最小值。然后，以被跳過的頁面開始(最后寫入的頁面加I)，經(jīng)辨識的自由頁面在整修位映像中利用整修(TRM)功能而被標(biāo)記為真，所述整修功能設(shè)定位映像中的位以使被存取的區(qū)塊地址表示是否將施加經(jīng)整修程序操作，例如SLC式操作(行4-7)。
[0183]然后，整修位映像通過「假(false)」標(biāo)記來表示被存取的區(qū)塊中哪些高頁面是有效的(需要對對應(yīng)低頁面進行MLC編程)，并通過「真(true)」標(biāo)記來表示哪些高頁面是無效的(容許對對應(yīng)低頁面進行經(jīng)整修或SLC式編程)以用于寫入操作的目的。
[0184]如在偽碼中所表示，所述程序然后判斷被存取的頁面地址是否大于每一區(qū)塊的頁面數(shù)目的一半，亦即表示被存取的頁面地址是低頁面。在此種情形中，算法利用位映像、被存取的區(qū)塊地址、及被存取的頁面地址減去每一區(qū)塊的頁面數(shù)目的一半來執(zhí)行IS-BIT-SET程序，藉此判斷是否針對低頁面的經(jīng)整修編程標(biāo)記了位映像(行8-9)。
[0185]若整修位映像中的對應(yīng)表項(ent r y )是真，則所述程序?qū)⒉僮鬟x擇標(biāo)識「EnableSLC」設(shè)定為真(行10)，從而辨識舍棄高頁面數(shù)據(jù)的SLC式經(jīng)整修程序。否則，操作選擇標(biāo)識「EnableSLC」被設(shè)定為假，從而選擇保持高頁面數(shù)據(jù)的多電平程序(行11-12)。
[0186]若被存取的頁面地址是高頁面，則操作選擇標(biāo)識被設(shè)定為假，從而選擇正常的高頁面操作，此可為單電平操作(行13-14)。
[0187]對于讀取操作，偽碼確定被存取的頁面地址及被存取的區(qū)塊地址，并讀取操作選擇標(biāo)識。然后，命令進行經(jīng)辨識的讀取操作(行15-16)。
[0188]對于寫入操作，偽碼確定被存取的區(qū)塊地址、被存取的頁面地址、欲被寫入的數(shù)據(jù)、及操作選擇標(biāo)識。然后，命令進行所指示的寫入操作(即，單電平程序、SLC式程序、多電平程序)(行17-18)。
[0189]對于擦除操作，偽碼執(zhí)行整修操作，所述整修操作重設(shè)被存取的區(qū)塊的整修位映像及其他狀態(tài)信息以使得每一頁面被表示為自由的。然后，擦除被存取的區(qū)塊(行19-21)。
[0190]對于「整修」操作，若被存取的頁面地址與每一區(qū)塊的頁面數(shù)目的一半相加的值(針對被存取的低頁面辨識對應(yīng)的被靜態(tài)映像的高頁面)大于如由偏移值表示的最后寫入的頁面的地址，則所述「整修」操作將對應(yīng)于被存取的頁面地址的位設(shè)定為真(行22-24)。
[0191]圖10至圖12說明利用低頁面的動態(tài)分配而對區(qū)塊(例如在圖8A中所表示者)進行的頁面程序操作的次序。為增強效能，利用動態(tài)分配的操作處置器(例如圖7中所示者)將嘗試將低頁面編程至具有無效高頁面的實體頁面(字線)。
[0192]圖10說明在圖8A所示條件下對區(qū)塊的低頁面6進行頁面寫入的程序。頁面6的數(shù)據(jù)被編程至字線3(而非在靜態(tài)映像中將需要的字線2)上的實體頁面的低頁面。執(zhí)行此映像是因為字線2的高頁面在編程操作時含有有效數(shù)據(jù)，而字線3的高頁面是自由的且對于此算法而言被認為是無效頁面。通過制作將字線3的低頁面分配至高頁面6的表項而更新低頁面分配表。在編程之后，未來對頁面6的數(shù)據(jù)的讀取操作會根據(jù)低頁面分配表中的信息而自字線3的低頁面讀取數(shù)據(jù)。
[0193]圖11說明在圖10所示條件下寫入?yún)^(qū)塊的低頁面7的程序。如前所述，操作處置器找到具有無效高頁面的字線。如此一來，字線4是對頁面7的數(shù)據(jù)的最佳候選項，此乃因字線2的高頁面仍含有有效數(shù)據(jù)(即，DPage2)而字線4的高頁面(頁面4)是無效的。低頁面分配表被更新以將字線4的低頁面映射至頁面7。若操作處置器接收到要讀取頁面7的讀取操作，則其將自字線4的低頁面讀取數(shù)據(jù)。
[0194]圖12說明在使高頁面2變?yōu)闊o效的更新之后，在圖11所示條件下寫入?yún)^(qū)塊的低頁面8的程序。因此，在圖12所示的區(qū)塊100的邏輯圖式中，頁面1、2、及4被標(biāo)記為無效的。頁面8被分配至字線2的低頁面，且低頁面分配表被更新以表示所述映射。在區(qū)塊100的整修位映像中所有的低頁面(頁面I至頁面4)被表示為真，此乃因如上所解釋，若施加跳過頁面3且亂序地運作的編程操作，則自由頁面3被作為無效頁面處理。
[0195]圖13中示出用于單胞二位式存儲器的動態(tài)操作處置器的偽碼表示形式。參數(shù)包括以下:
[0196]op:請求類型(讀取、寫入、擦除、整修)。
[0197]addr:由快閃轉(zhuǎn)換層驅(qū)動器發(fā)布的絕對頁面地址。
[0198]data:頁面數(shù)據(jù)的緩沖器。
[0199]bitmap:標(biāo)記經(jīng)整修程序操作的整修位映像。
[0200]LWPT:最后寫入的頁面表。
[0201]LPAT:低頁面分配表。
[0202]如同靜態(tài)操作處置器一樣，通過將邏輯addr除以區(qū)塊中的邏輯頁面的數(shù)目PAGEPERBL0CK而確定被存取的區(qū)塊地址pba(行I)。此外，將被存取的頁面地址ppa設(shè)定為等于addr(mod)PAGEPERBLOCK(行2)。針對被存取的區(qū)塊，將「偏移(offset)」值設(shè)定至最后寫入的頁面表中的表項。(行3)。
[0203]若操作是寫入操作且被存取的頁面減去所述偏移值大于I，則所述寫入是亂序進行的。在此種情形中，最后寫入的頁面與被存取的頁面之間的邏輯高頁面(其被靜態(tài)地分配)的整修位映像中的表項需要被設(shè)定為真。因此，執(zhí)行以下循環(huán)(loop):所述循環(huán)在被存取的頁面之前的邏輯頁面與最后的高頁面兩者中的最小值處結(jié)束并在「偏移」值之后的邏輯頁面處開始。此通過在被存取的區(qū)塊的位映像中執(zhí)行整修操作而完成，所述位映像將被跳過的高頁面的實體頁面的表項設(shè)定為真。(行4-7)。
[0204]若被存取的頁面是低頁面，則值「tmp」被設(shè)定至與被存取的實體頁面及被存取的區(qū)塊對應(yīng)的邏輯頁面分配表中的表項的值。若不存在用于被存取的頁面的表項，則調(diào)用算法以將邏輯頁面分配至對應(yīng)的實體頁面。否則，將被存取的頁面地址設(shè)定至分配表中的表項。(行 8-13)。
[0205]此外，對于低頁面，所述程序讀取低頁面被映像至的實體頁面的整修位映像中的表項。若所述表項被標(biāo)記為真，則操作選擇標(biāo)識enableSLC被設(shè)定為真。若所述表項被標(biāo)記為假的，則對應(yīng)的高頁面是有效的且操作選擇標(biāo)識enableSLC被設(shè)定為假的(行14-17)。
[0206]若被存取的頁面地址是高頁面，則操作選擇標(biāo)識enableSLC被設(shè)定為假的(行18-19)。
[0207]對于讀取操作，利用由操作選擇標(biāo)識enableSLC辨識的讀取算法而讀取被存取的頁面(行20-21)。
[0208]對于寫入操作，利用由操作選擇標(biāo)識enableSLC辨識的程序算法而寫入被存取的頁面(行22-23)。
[0209]對于擦除操作，調(diào)用TRIM算法以重設(shè)被存取的區(qū)塊的整修位映像，調(diào)用算法來初始化被存取的區(qū)塊的邏輯頁面分配表，并擦除所述區(qū)塊(行24-27)。
[0210]若操作為「整修」功能(行28)，則目標(biāo)頁面必須為高頁面。由于在高頁面對應(yīng)的低頁面已被編程時無需在整修位映像中將所述高頁面標(biāo)記為真，故所述例程調(diào)用例程以檢查與高頁面映像至同一實體頁面的低頁面的程序狀態(tài)(即，ppa+1/2 PAGEPERBL0CK)(行29-33)。若所述例程確定低頁面未被編程，則整修位映像中的對應(yīng)位被設(shè)定為真，以表示以下對對應(yīng)低頁面的存取應(yīng)被提供經(jīng)整修功能(行34-35)。若根據(jù)LPAT表編程低頁面，則不改變實體頁面的整修位映像。
[0211]圖14是用于對多電平存儲器施加變型程序操作的基本操作方法的流程圖。在所述流程圖中所說明的次序不表示必須以此次序來執(zhí)行步驟。所述流程圖以例如被快閃管理例程調(diào)用的區(qū)塊擦除開始(500)。在下一步驟中設(shè)定區(qū)塊中的高頁面的頁面分配(501)。如上所述，該等頁面分配可被動態(tài)地設(shè)定或靜態(tài)地設(shè)定。當(dāng)靜態(tài)地設(shè)定時，實體頁面的整修位映像可被映像至高邏輯頁面地址。此外，在擦除操作之后將區(qū)塊中的邏輯頁面的狀態(tài)設(shè)定為自由狀態(tài)(502)。
[0212]根據(jù)所述操作方法，當(dāng)可自較高層級的應(yīng)用程序接收到用于具體邏輯區(qū)塊的寫入指令時(503)，所述程序判斷所述指令的頁面主體是高頁面還是低頁面(504)。若為高頁面，則所述程序判斷低頁面是否保持為自由的(505)。若否，則在處理次序中發(fā)生了錯誤，然后可停止所述操作，且視情況可執(zhí)行快閃區(qū)塊的某些種類的管理(506)。若低頁面保持為自由的，則可辨識第一單電平單元式操作來用于寫入高頁面(507)。
[0213]若在區(qū)塊504處確定目標(biāo)是低頁面，則所述程序判斷是否正在亂序地存取所述頁面(508)。若為亂序地存取所述頁面(508)，則在區(qū)塊508之后在整修位映像中將被跳過的高頁面設(shè)定為真(509)。若在區(qū)塊508處確定頁面并非被亂序地存取，則所述程序判斷在整修位映像中實體頁面是否被標(biāo)記為真(510)。若在整修位映像中實體頁面是真，則可辨識第二單電平單元式操作來用于寫入高頁面(511)。若在整修位映像中高頁面未被標(biāo)記為真，則辨識多電平單元操作以將低頁面編程。
[0214]圖15是一種辨識用于多電平存儲器的變型讀取操作的操作的簡化流程圖。圖15的操作以接收用于區(qū)塊中的具體邏輯頁面的讀取指令開始(550)。所述程序利用映像信息找到對應(yīng)的實體頁面(551)。接下來，判斷所述頁面是否儲存有效數(shù)據(jù)(552)。若所述頁面不是有效的，則需要區(qū)塊管理(553)。若所述頁面是有效的，則算法判斷其是高頁面還是低頁面(554)0
[0215]若為高頁面，則使用LPAT來辨識映像至同一實體頁面的低頁面，并判斷映像至同一實體頁面的所述低頁面已被編程還是保持為自由的(555)。若所述低頁面已被編程，則辨識用于高頁面的多電平單元讀取操作(556)。若所述低頁面未被編程，則可辨識第一 SLC讀取操作來用于高頁面(557)。
[0216]若在區(qū)塊554處確定目標(biāo)是低頁面，則所述算法判斷在用于表示SLC式編程的可用性(avaiIabi Iity)的整修位映像中的實體頁面是否被標(biāo)記為真(558)。若其在整修位映像中為真，則可辨識第二 SLC式讀取操作來用于低頁面(559)。若在區(qū)塊558處確定高頁面在整修位映像中不為真，則辨識多電平單元操作來用于讀取高頁面(560)。
[0217]上述用于操作多電平單元存儲器的方法著重于每一單元儲存兩個位的存儲器、以及儲存兩個邏輯頁面的實體頁面。所述技術(shù)可擴展至每一單元儲存多于兩個位的多電平單元。此外，可使用每一頁面使用單個位的整修位映像來選擇正常或經(jīng)整修的程序及讀取操作。在其他實施例中，可應(yīng)用多于一個經(jīng)整修程序及多于一個經(jīng)整修讀取操作，且整修位映像可每一頁面儲存多于一個位來辨識正確的讀取操作及程序操作。
[0218]圖16至圖18說明根據(jù)本文中所述的技術(shù)，針對單胞三位式存儲器的可選擇程序操作。每一實體頁面具有三個邏輯頁面的多電平單元程序或讀取需要能夠在每一單元中感測八個不同的數(shù)據(jù)值。此要求存儲器裝置支持可選擇程序操作及讀取操作，所述操作在所有三個邏輯頁面皆儲存有效數(shù)據(jù)時利用七個感測臨限值。存儲器裝置可被配置成支持所有所說明的程序操作，并因應(yīng)于直接或間接表示如上所解釋的數(shù)據(jù)的狀態(tài)的訊號而選擇恰當(dāng)?shù)牟僮?。在圖16至圖18所示的實例中的存儲器單元具有三個可尋址的位b(0)、b(l)、及b(2)，且被尋址的位是位b(0)(或可尋址的頁面)。存儲器裝置上的邏輯自多個變型程序操作中選擇待被應(yīng)用的程序操作，所述多個變型程序操作包括第一程序操作及第二程序操作以及第三程序操作，其中:
[0219]所述第一程序操作覆寫被編程的位(b(l)及b(2))(或頁面)，
[0220]所述第二程序操作保持其他位(b(l)及b(2))(或頁面)，且
[0221]所述第三程序操作覆寫所述其他位中的一者(例如b(l))并保持所述其他位(或頁面)中的另一者(例如b(2))。
[0222]圖16包括示出單胞三位式存儲器的臨限電壓分布的三個曲線圖，所述單胞三位式存儲器被配置成在單胞三位式系統(tǒng)的高頁面及中間頁面為無效的情況下對低頁面利用單電平單元式操作。因此，在將高頁面編程時，使用單電平單元式操作來建立曲線圖600所示的分布，此可通過對程序驗證使用單個驗證電壓電平來達成。為將中間頁面編程，使用多電平單元操作來建立曲線圖601所示的分布，此可利用三個驗證電壓電平來界定與高頁面與中間頁面的可能組合對應(yīng)的分布而達成。在將低頁面編程時，若高頁面及中間頁面為無效的，則可使用算法來建立曲線圖602所示的分布。用以建立曲線圖602所示的分布的算法可為對程序驗證使用單個驗證電壓電平的單電平單元式算法。
[0223]因此，若存儲器單元在低頁面中儲存「I」、且高頁面及中間頁面為無效的，則所述單元的臨限電壓將位于區(qū)556中所示的分布中。若存儲器單元在低頁面中儲存「O」、且高頁面及中間頁面為無效的，則所述單元的臨限電壓位于曲線圖602中以「O」標(biāo)記的分布中。
[0224]圖17包括示出單胞三位式存儲器的臨限電壓分布的三個曲線圖，所述單胞三位式存儲器被配置成在中間頁面變?yōu)闊o效的而高頁面保持有效的情況下對低頁面使用單胞二位式操作。因此，為將高頁面編程，使用算法來建立曲線圖605所示的分布，所述算法可對程序驗證使用單個驗證電壓電平。為將中間頁面編程，使用算法來建立曲線圖606所示的分布，所述算法可對程序驗證使用三個驗證電壓電平。若中間頁面隨后變?yōu)闊o效的(如由在曲線圖606上將數(shù)據(jù)位劃掉所表示)，則高頁面的值保持由具有處于范圍608及609內(nèi)的臨限值分布的單元表示?？墒褂盟惴▉韺⒌晚撁婢幊桃越⑶€圖607所示的分布，所述算法可對程序驗證使用三個驗證電壓電平，同時保留高頁面及低頁面的數(shù)據(jù)值。
[0225]圖18包括示出單胞三位式存儲器的臨限電壓分布的三個曲線圖，所述單胞三位式存儲器被配置成在高頁面變?yōu)闊o效的而中間頁面保持有效的情況下對低頁面使用單胞二位式操作。因此，為將高頁面編程，使用算法來建立曲線圖610所示的分布，所述算法可對程序驗證使用單個驗證電壓電平。為將中間頁面編程，使用算法來建立曲線圖611所示的分布，所述算法可對程序驗證使用三個驗證電壓電平。若高頁面隨后變?yōu)闊o效的(如由在曲線圖611上將數(shù)據(jù)位劃掉所表示)，則中間頁面的值保持由具有位「I」處于范圍613及615、以及位「O」處于范圍614內(nèi)的臨限值分布的單元表示。可使用算法來對低頁面進行編程以建立曲線圖612所示的分布，所述算法可對程序驗證使用三個驗證電壓電平，同時保留中間頁面及低頁面的數(shù)據(jù)值。
[0226]圖19至圖25說明根據(jù)本文中所述的技術(shù)，用于單胞四位式存儲器的編程操作。針對每一實體頁面四個邏輯頁面的多電平單元程序或讀取需要能夠在每一單元中感測16個不同的數(shù)據(jù)值。此需要在所有四個邏輯頁面皆儲存有效數(shù)據(jù)時利用15個驗證電壓電平的程序操作及讀取操作。存儲器裝置上的邏輯從多個變型程序操作中(即四個可尋址的位(或四個可尋址的頁面仆(0)4(1)、13(2)、及13(3)選擇一欲施加的程序操作，且被尋址的位是位匕
(O))。裝置上的邏輯自多個變型程序操作中選擇操作，所述多個變型程序操作包括第一程序操作、第二程序操作、第三程序操作、及第四程序操作，其中:
[0227]所述第一程序操作覆寫所有其他位(或頁面)(b(l)、b(2)及b(3))，
[0228]所述第二程序操作保持所有所述其他位(或頁面)(b(l)、b(2)及b(3))，
[0229]所述第三程序操作覆寫所述其他位(或頁面)中的一者(例如b(l))且保持所述其他位中的兩者(例如b(2)及b(3))，且
[0230]所述第四程序操作覆寫所述其他位(或頁面)中的兩者(例如b(l)及b(2))且保持所述其他位中的一者(例如b (3))。
[0231]圖19說明用于單胞四位式存儲器的驗證電壓電平，并提供在本說明中使用的頁面命名規(guī)約。所述頁面命名規(guī)約將頁面LL(曲線圖700)定義為低頁面、將頁面LH(曲線圖701)定義為第二中間頁面、將頁面HL(曲線圖702)定義為第一中間頁面、并將頁面HH(曲線圖703)定義為高頁面。
[0232]數(shù)據(jù)值可被配置為如曲線圖中所示，以使得對頁面HH的感測可利用如曲線圖703所示的代表1011與0011的分布之間的單個驗證電壓電平而達成。對頁面HL的感測可利用如曲線圖702所示的代表1101與1001的分布之間、以及代表0001與0101的分布之間的兩個驗證電壓電平而達成。對頁面LH的感測可利用曲線圖701所示的代表1110與1100的分布之間、代表1000與1010的分布之間、代表0010與0000的分布之間、以及代表0100與0110的分布之間的四個驗證電壓電平而達成。最后，對頁面LL的感測可利用曲線圖700所示的代表1111與1110的分布之間(電平I)、代表1100與1101的分布之間(電平2)、代表1001與1000的分布之間(電平3)、代表1010與1011的分布之間(電平4)、代表0011與0010的分布之間(電平5)、代表0000與0001的分布之間(電平6)、代表0101與0100的分布之間(電平7)、以及代表0110與0111的分布之間(電平8)的八個驗證電壓電平而達成。
[0233]圖20包括示出單胞四位式存儲器的臨限電壓分布的兩個曲線圖。第一曲線圖710示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。在將低頁面LL編程時，若HH頁面、HL頁面、及LH頁面中的所有三個頁面皆變?yōu)闊o效的，則可應(yīng)用編程操作以利用單個驗證電壓電平來實行曲線圖711所示的分布。
[0234]圖21包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖720示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若中間頁面HL及LH變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則高頁面HH的信息保持于分布722及723中。為將低頁面LL編程，可使用程序操作通過利用三個驗證電壓電平并同時保持高頁面HH的數(shù)據(jù)值且覆寫或舍棄中間頁面HL及LH的無效數(shù)據(jù)來建立曲線圖721所示的臨限值分布。在圖21所示的曲線圖721上的分布中，可利用單個驗證電壓電平來感測高頁面HH?？衫脙蓚€驗證電壓電平來感測低頁面LL。
[0235]圖22包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖730示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若高頁面HH及第二中間頁面LH變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則第一中間頁面HL的信息保持于位「I」的分布732及734、以及位「O」的分布733中。為將低頁面LL編程，可使用程序操作通過利用三個驗證電壓電平并同時保持第一中間頁面HL的數(shù)據(jù)值且覆寫高頁面HH及第二中間頁面LH的無效數(shù)據(jù)來建立曲線圖731所示的臨限值分布。在圖22所示的曲線圖731上的分布中，可利用三個驗證電壓電平來感測第一中間頁面HL?？衫脙蓚€驗證電壓電平來感測低頁面LL0
[0236]圖23包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖740示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若高頁面HH及第一中間頁面HL變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則第二中間頁面LH的信息保持在位「I」的分布742、744及746、以及位「O J的分布743及745中。為將低頁面LL編程，可使用程序操作通過利用三個驗證電壓電平并同時保持第二中間頁面LH的數(shù)據(jù)值且舍棄高頁面HH及第一中間頁面HL的無效數(shù)據(jù)來建立曲線圖741所示的臨限值分布。在圖23所示的曲線圖741上的分布中，可利用兩個驗證電壓電平來感測第二中間頁面LH?？衫萌齻€驗證電壓電平來感測低頁面LL。
[0237]圖24包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖750示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若第二中間頁面LH變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則高頁面HH及第一中間頁面HL的信息保持于分布752至755中。為將低頁面LL編程，可使用程序操作通過利用七個驗證電壓電平并同時保持高頁面HH及第一中間頁面HL的數(shù)據(jù)值且舍棄第二中間頁面的無效數(shù)據(jù)來建立曲線圖751所示的臨限值分布。在圖24所示的曲線圖751上的分布中，可利用單個驗證電壓電平來感測高頁面HH、可利用兩個驗證電壓電平來感測第一中間頁面HL、且可利用四個驗證電壓電平來感測低頁面。
[0238]圖25包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖760示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若第一中間頁面HL變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則高頁面HH、及第二中間頁面LH的信息保持于分布762至767中。為將低頁面LL編程，可使用程序操作通過利用七個驗證電壓電平并同時保持高頁面HH及第二中間頁面LH的數(shù)據(jù)值且覆寫第一中間頁面HL的無效數(shù)據(jù)來建立曲線圖761所示的臨限值分布。在圖25所示的曲線圖761上的分布中，可利用單個驗證電壓電平來感測高頁面HH、可利用四個驗證電壓電平來感測第一中間頁面LH、且可利用四個驗證電壓電平來感測低頁面。
[0239]圖26包括示出單胞四位式存儲器的臨限電壓分布的曲線圖。第一曲線圖770示出在將頁面HH、頁面HL、及頁面LH編程之后的分布。此使得在具有處于所說明的八個范圍內(nèi)的臨限電壓的頁面中的存儲器單元每一單元儲存三個有效位。若高頁面HH變?yōu)闊o效的(如由在圖式中將數(shù)據(jù)位劃掉所表示)，則第一中間頁面HL及第二中間頁面LH的信息保持于分布772至778中。為將低頁面LL編程，可使用程序操作通過利用七個驗證電壓電平并同時保持第一中間頁面HL及第二中間頁面LH的數(shù)據(jù)值且覆寫高頁面HH的無效數(shù)據(jù)來建立曲線圖771所示的臨限值分布。在圖26所示的曲線圖771上的分布中，可利用兩個驗證電壓電平來感測第一中間頁面HL、可利用四個驗證電壓電平來感測第二中間頁面LH、且可利用一個驗證電壓電平來感測低頁面。
[0240]由此，闡述了一種操作單胞多位式的存儲器的方法，所述方法可提高所儲存數(shù)據(jù)的通量及可靠性。已參照頁面模式裝置闡述了所述操作方法。所述操作方法亦適用于逐一單元(cel 1-by-cel I)電平、以及存儲器單元的其他架構(gòu)形式。
[0241]自操作單胞多位式的存儲器的觀點來看，對于儲存一定數(shù)目個可尋址位b(n)的單個存儲器單元(其中η等于O至N-1，且N至少為2)，所述方法可包括通過以下操作而對用于對存儲器單元中的具體一個位進行尋址的指令作出響應(yīng):因應(yīng)于所述單元中的另一位的有效性而確定將應(yīng)用的操作。用于應(yīng)用的操作是選自多個變型操作以形成命令。所述操作可選擇用以執(zhí)行命令的操作以使用最小數(shù)目個驗證電壓電平來進行編程操作或讀取操作。方法可包括:保持表示單元中的位的有效性的映像、以及因應(yīng)于所述映像而選擇所述操作。所述操作可為用于具體位的程序命令或讀取命令。
[0242]—般而言，因應(yīng)于對具體位進行尋址的程序命令，在單元中的另一位為無效的條件下，所述操作方法可發(fā)出訊號以表示執(zhí)行第一程序操作，否則發(fā)出訊號以表示執(zhí)行所述多個變型操作中的另一程序操作。所述第一程序操作可包括針對第一數(shù)目個程序驗證電壓電平的程序驗證步驟，且所述另一程序操作可包括針對第二數(shù)目個程序驗證電壓電平的程序驗證步驟，其中所述第一數(shù)目小于所述第二數(shù)目。
[0243]同樣地，因應(yīng)于對具體位進行尋址的讀取命令，在單元中的另一位為無效的條件下，可選擇第一讀取操作，否則可選擇第二讀取操作。所述第一讀取操作可包括針對第一數(shù)目個讀取電壓電平的一或多個讀取步驟，而所述第二讀取操作包括針對第二數(shù)目個讀取電壓電平的讀取步驟，且所述第一數(shù)目不同于所述第二數(shù)目。
[0244]本文中所述的技術(shù)能夠利用來自邏輯層的系統(tǒng)知識以確定用于每一實體頁面上的邏輯頁面的數(shù)據(jù)有效參數(shù)。此信息然后可用以調(diào)整編程及讀取操作以使系統(tǒng)效能優(yōu)化。
[0245]本文中所述的操作可實行為適合具體應(yīng)用的軟件或韌體層級。舉例而言，主機系統(tǒng)中的軟件可用以支持本文中所述的程序。此外，在作為主機系統(tǒng)的一部分而進行耦合的存儲器控制器裝置中的韌體或軟件可用以支持本文中所述的程序。此外，存儲器裝置自身上的軟件或韌體可用以支持本文中所述的程序。
[0246]本文中所述的技術(shù)可有效地提高存取效能及可靠性。所述技術(shù)可應(yīng)用于針對大量儲存、及其他閃存應(yīng)用而配置的閃存儲存系統(tǒng)。
[0247]本文中所述的技術(shù)根據(jù)儲存于多電平頁面中的邏輯頁面的狀態(tài)而提供如在某些條件下在單電平單元存儲器中所發(fā)現(xiàn)的較大的臨限電壓裕度?？煽s短程序延遲時間?？煽s短讀取延遲時間，且可降低位錯誤率。
[0248]本技術(shù)所達成的一個目標(biāo)是盡可能縮短將低頁面及多電平單元編程所需要的長的延遲時間，并有效地提高多電平單元頁面的整體可靠性。本文中所述的技術(shù)將系統(tǒng)知識與用于在芯片層級上進行編程及讀取的程序相結(jié)合以提高系統(tǒng)效能。
[0249]盡管通過參照以上詳細闡述的較佳實施例及實例而揭露了本技術(shù)，但應(yīng)理解，該等實例旨在具有說明性意義而非限制性意義。應(yīng)設(shè)想，熟習(xí)此項技術(shù)者可輕易地思及各種潤飾及組合形式，且所述潤飾及組合形式將處于本技術(shù)的精神及隨附權(quán)利要求范圍的范圍內(nèi)。
【主權(quán)項】
1.一種單胞多位式的存儲器，包括: 存儲器單元，具有至少兩個可尋址的位； 用以執(zhí)行多個可選擇程序操作以對所述存儲器單元的被尋址位進行編程的邏輯，所述多個可選擇程序操作包括用于覆寫所述存儲器單元的另一位的第一程序操作及用于保持所述另一位的第二程序操作；以及 用以選擇所述可選擇程序操作中的一者的邏輯。2.根據(jù)權(quán)利要求1所述的存儲器，其中所述第一程序操作使用第一數(shù)目個驗證電壓電平且所述第二程序操作使用第二數(shù)目個驗證電壓電平，所述第一數(shù)目小于所述第二數(shù)目。3.根據(jù)權(quán)利要求1所述的存儲器，其中所述用于選擇所述可選擇程序操作中的一者的邏輯能夠因應(yīng)于表示所述另一位的邏輯狀態(tài)的訊號。4.根據(jù)權(quán)利要求1所述的存儲器，包括用以利用讀取操作來讀取所述被尋址位的邏輯，所述讀取操作對應(yīng)于所述可選擇程序操作中所選擇的一者。5.根據(jù)權(quán)利要求1所述的存儲器，包括用以利用因應(yīng)于所述另一位的邏輯狀態(tài)而選擇的讀取操作來讀取所述被尋址位的邏輯。6.根據(jù)權(quán)利要求5所述的存儲器，包括: 用以執(zhí)行多個可選擇讀取操作以讀取所述存儲器單元的被尋址位的邏輯；以及 用以選擇所述可選擇讀取操作中的一者的邏輯。7.根據(jù)權(quán)利要求1所述的存儲器，其中所述存儲器單元具有三個可尋址位b(0)、b(l)及b(2)，且所述被尋址位是位b(0)，且所述多個可選擇程序操作包括所述第一程序操作及所述第二程序操作、以及第三程序操作， 所述第一程序操作覆寫其他位(b (I)及b (2))， 所述第二程序操作保持所述其他位(b (I)及b (2))，且 所述第三程序操作覆寫所述其他位中的一者(b(l)及b(2)中的一者)并保持所述其他位中的一者(b(l)及b(2)中的一者)。8.根據(jù)權(quán)利要求1所述的存儲器，其中所述存儲器單元具有四個可尋址位b(0)、b(l)、b(2)及b(3)，所述被尋址位是位b(O),且所述多個可選擇程序操作包括所述第一程序操作及所述第二程序操作、第三程序操作、以及第四程序操作， 所述第一程序操作覆寫所述其他位(b (I)、b (2)及b (3))， 所述第二程序操作保持所有所述其他位(b (I)、b (2)及b (3))， 所述第三程序操作覆寫所述其他位中的一者(b(l)、b(2)及b(3)中的一者)且保持所述其他位中的兩者(b(l)、b(2)及b(3)中的兩者)，且 所述第四程序操作覆寫所述其他位中的兩者(b(l)、b(2)及b(3)中的兩者)且保持所述其他位中的一者(b(l)、b(2)及b(3)中的一者)。9.根據(jù)權(quán)利要求1所述的存儲器，其中所述存儲器單元是具有多個可尋址頁面的單元頁面的構(gòu)件，所述單元頁面中的存儲器單元的每一可尋址位均為對應(yīng)的可尋址頁面的構(gòu)件，且所述用以選擇所述可選擇程序操作中的一者的邏輯使用表示與所述另一位對應(yīng)的所述可尋址頁面的邏輯狀態(tài)的訊號。10.一種操作單胞多位式的存儲器的方法，包括: 對于具有至少兩個可尋址位的存儲器單元進行以下步驟: 選擇第一程序操作及第二程序操作中的一者來將所述存儲器單元的被尋址位編程，其中所述第一程序操作覆寫除所述被尋址位以外的另一位，且所述第二程序操作保持所述另一位；以及 執(zhí)行所述第一程序操作及所述第二程序操作中的所述被選擇的一者。11.根據(jù)權(quán)利要求10所述的方法，其中所述第一程序操作使用第一數(shù)目個驗證電壓電平且所述第二程序操作使用第二數(shù)目個驗證電壓電平，所述第一數(shù)目小于所述第二數(shù)目。12.根據(jù)權(quán)利要求10所述的方法，包括使用表示所述另一位的邏輯狀態(tài)的訊號來選擇所述第一程序操作及所述第二程序操作中的一者。13.根據(jù)權(quán)利要求10所述的方法，其中所述單元儲存多于兩個可尋址位，且所述選擇包括自包括所述第一程序操作及所述第二程序操作的多個變型程序操作中進行選擇。14.根據(jù)權(quán)利要求13所述的方法，其中用以執(zhí)行命令的所述多個變型程序操作具有施加不同數(shù)目個驗證電壓電平的步驟。15.根據(jù)權(quán)利要求10所述的方法，包括使用與所述第一程序操作及所述第二程序操作中的所述被選擇的一者對應(yīng)的讀取操作來讀取所述被尋址位。16.根據(jù)權(quán)利要求15所述的方法，其中所述讀取包括選擇第一讀取操作，否則選擇第二讀取操作，其中所述第一讀取操作包括針對第一數(shù)目個讀取電壓電平的一或多個讀取步驟，且所述第二讀取操作包括針對第二數(shù)目個讀取電壓電平的多個讀取步驟，且所述第一數(shù)目小于所述第二數(shù)目。17.根據(jù)權(quán)利要求10所述的方法，其中所述存儲器單元具有三個可尋址位b(0)、b(l)及b(2)，且所述被尋址位是b(0)，且 所述選擇包括:自包括所述第一程序操作及所述第二程序操作、以及第三程序操作的多個變型程序操作中進行選擇， 所述第一程序操作覆寫其他位(b (I)及b (2))， 所述第二程序操作保持所述其他位(b (I)及b (2))，且 所述第三程序操作覆寫所述其他位中的一者(b(l)及b(2)中的一者)并保持所述其他位中的另一者(b(l)及b(2)中的另一者)。18.根據(jù)權(quán)利要求10所述的方法，其中所述存儲器單元具有四個可尋址位b(0)、b(l)、b(2)、b(3)，且所述被尋址位是位b(0);以及 所述選擇包括自包括所述第一程序操作及所述第二程序操作、第三程序操作、以及第四程序操作的多個變型程序操作中進行選擇， 所述第一程序操作覆寫所有其他位(b (I)、b (2)及b (3))， 所述第二程序操作保持所有所述其他位(b (I)、b (2)及b (3))， 所述第三程序操作覆寫所述其他位中的一者(b(l)、b(2)及b(3)中的一者)且保持所述其他位中的兩者(b(l)、b(2)及b(3)中的兩者)，且 所述第四程序操作覆寫所述其他位中的兩者(b(l)、b(2)及b(3)中的兩者)并保持所述其他位中的一者(b(l)、b(2)及b(3)中的一者)。19.根據(jù)權(quán)利要求10所述的方法，其中所述存儲器單元是具有多個可尋址頁面的單元頁面的構(gòu)件，所述單元頁面中的存儲器單元的每一可尋址位均為對應(yīng)的可尋址頁面的構(gòu)件;且所述方法更包括: 使用表示所述存儲器單元中除所述被尋址位以外的可尋址位的所述對應(yīng)的可尋址頁面的邏輯狀態(tài)的訊號來選擇所述第一程序操作及所述第二程序操作中的所述一者。20.一種單胞多位式的頁面模式存儲器，包括: 多個實體頁面，所述實體頁面中的每一實體頁面具有N個可尋址頁面p(n)，其中η等于O至 Ν-1; 用以實施多個可選擇程序操作以將被尋址頁面編程的邏輯；以及 用以利用表示特定實體頁面中的另一可尋址頁面的邏輯狀態(tài)的訊號來選擇所述多個可選擇程序操作中的一者以將被尋址頁面編程的邏輯，所述多個可選擇程序操作包括第一程序操作及第二程序操作，其中所述第一程序操作覆寫所述另一可尋址頁面，且所述第二程序操作保持所述另一可尋址頁面。21.根據(jù)權(quán)利要求20所述的存儲器，其中所述第一程序操作使用第一數(shù)目個驗證電壓電平且所述第二程序操作使用第二數(shù)目個驗證電壓電平，所述第一數(shù)目小于所述第二數(shù)目。22.根據(jù)權(quán)利要求20所述的存儲器，其中所述用以選擇所述多個可選擇程序操作中的一者的邏輯自外部源接收所述訊號。23.根據(jù)權(quán)利要求20所述的存儲器，包括用以利用讀取操作來讀取所述被尋址頁面的邏輯，所述讀取操作是利用表示所述另一可尋址頁面的邏輯狀態(tài)的訊號來選擇。24.根據(jù)權(quán)利要求20所述的存儲器，其中所述實體頁面具有三個可尋址頁面ρ(0)、ρ(1)及Ρ(2)，且所述被尋址頁面是頁面ρ(0);且 所述用以選擇的邏輯自包括所述第一程序操作及所述第二程序操作、以及第三程序操作的多個變型程序操作中進行選擇， 所述第一程序操作覆寫可尋址頁面(Ρ(I)及Ρ(2))， 所述第二程序操作保持所述可尋址頁面(P (I)及P (2))，且 所述第三程序操作覆寫所述可尋址頁面中的一者(P(I)及Ρ(2)中的一者)且保持所述可尋址頁面中的另一者(P(I)及Ρ(2)中的另一者)。25.根據(jù)權(quán)利要求20所述的存儲器，其中所述存儲器單元具有四個可尋址頁面ρ(0)、ρ(1)、ρ(2)及ρ(3)，且所述被尋址頁面是頁面p(0);且 所述用以選擇的邏輯自包括所述第一程序操作及所述第二程序操作、第三程序操作、以及第四程序操作的多個變型程序操作中進行選擇，其中: 所述第一程序操作覆寫所有其他可尋址頁面(Ρ(1)、Ρ(2)及ρ(3)); 所述第二程序操作保持所有所述其他可尋址頁面(P (I)、P (2)及P (3)); 所述第三程序操作覆寫所述可尋址頁面中的一者(Ρ(1)、Ρ(2)及ρ(3)中的一者)并保持所述可尋址頁面中的兩者(Ρ(1)、Ρ(2)及ρ(3)中的兩者)；且 所述第四程序操作覆寫所述可尋址頁面中的兩者(Ρ(1)、Ρ(2)及ρ(3)中的兩者)并保持所述可尋址頁面中的一者(Ρ(1)、Ρ(2)及ρ(3)中的一者)。26.根據(jù)權(quán)利要求20所述的存儲器，其中所述第一程序操作及所述第二程序操作包括各自的遞增步階式脈沖編程ISPP算法，所述各自的遞增步階式脈沖編程ISPP算法在ISPP期間的脈沖高度變化量值不同。27.根據(jù)權(quán)利要求20所述的存儲器，其中所述第一程序操作及所述第二程序操作包括各自的遞增步階式脈沖編程ISPP算法，所述各自的遞增步階式脈沖編程ISPP算法在ISPP期間的驗證電壓電平量值不同。
【文檔編號】G11C16/26GK105825892SQ201510799429
【公開日】2016年8月3日
【申請日】2015年11月19日
【發(fā)明人】張育銘, 李永駿, 李祥邦, 張原豪, 郭大維
【申請人】旺宏電子股份有限公司