測試模式電路及包括該測試模式電路的半導(dǎo)體器件的制作方法【專利摘要】一種半導(dǎo)體器件的測試模式電路，包括：測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于測試模式激活信號和控制時(shí)鐘來產(chǎn)生多個(gè)測試時(shí)鐘；測試控制信號發(fā)生單元，適用于基于控制信號輸入循環(huán)的多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號，其中，多個(gè)測試時(shí)鐘具有控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于測試控制信號和輸入數(shù)據(jù)來產(chǎn)生多個(gè)控制信號，以執(zhí)行測試操作?！緦＠f明】測試模式電路及包括該測試模式電路的半導(dǎo)體器件相關(guān)申請的交叉引用[0001]本申請要求于2015年I月23日在韓國知識(shí)產(chǎn)權(quán)局提交的第10-2015-0011436號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的全部公開內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域：
[0002]各種實(shí)施例總體上涉及一種電子器件，更具體地，涉及一種能夠執(zhí)行測試模式操作的測試模式電路以及包括該測試模式電路的半導(dǎo)體器件?！?br>背景技術(shù)：
】[0003]半導(dǎo)體存儲(chǔ)器件存儲(chǔ)輸入數(shù)據(jù)并輸出存儲(chǔ)的數(shù)據(jù)。半導(dǎo)體器件由諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)的半導(dǎo)體材料形成。半導(dǎo)體存儲(chǔ)器件分為易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件。[0004]在沒有恒定電源的情況下，易失性存儲(chǔ)器件丟失其存儲(chǔ)的數(shù)據(jù)。易失性存儲(chǔ)器件包括靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)器件、動(dòng)態(tài)RAM(DRAM)器件、同步DRAM(SDRAM)器件等。即便沒有電源，非易失性存儲(chǔ)器件仍保存其儲(chǔ)存的數(shù)據(jù)。非易失性存儲(chǔ)器包括只讀存儲(chǔ)(ROM)器件、可編程ROM(PROM)器件、電可編程ROM(EPROM)器件、電可擦除可編程ROM(EEPROM)器件、閃速存儲(chǔ)器件、相變RAM(PRAM)器件、磁RAM(MRAM)器件、電阻式RAM(RRAM)器件、鐵電RAM(FRAM)器件等。閃速存儲(chǔ)器件分為兩類:N0R型和NAND型。[0005]為了篩選出在生產(chǎn)時(shí)有缺陷的半導(dǎo)體器件，可以通過將測試裝置經(jīng)由半導(dǎo)體器件的焊盤連接到半導(dǎo)體器件來執(zhí)行測試。在測試期間，每個(gè)半導(dǎo)體器件上的多個(gè)焊盤可以連接到測試裝置。為了用單個(gè)測試裝置同時(shí)測試多個(gè)半導(dǎo)體器件，對每個(gè)半導(dǎo)體器件來講需要用減少數(shù)目的焊墊來執(zhí)行測試操作?！?br/>發(fā)明內(nèi)容】[0006]各種實(shí)施例涉及一種測試模式電路以及包括該測試模式電路的半導(dǎo)體器件，該測試模式電路能夠用連接到測試裝置的減少數(shù)目的焊盤執(zhí)行測試操作。[0007]根據(jù)實(shí)施例的半導(dǎo)體器件的測試模式電路可以包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于測試模式激活信號和控制時(shí)鐘來產(chǎn)生多個(gè)測試時(shí)鐘；測試控制信號發(fā)生單元，適用于基于控制信號輸入循環(huán)的多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號，其中，多個(gè)測試時(shí)鐘具有控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于測試控制信號和輸入數(shù)據(jù)來產(chǎn)生多個(gè)控制信號，以執(zhí)行測試操作。[0008]根據(jù)實(shí)施例的半導(dǎo)體器件的測試模式電路可以包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試控制信號發(fā)生電路，適用于響應(yīng)于測試模式激活信號和控制時(shí)鐘來在控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)期間產(chǎn)生多個(gè)測試時(shí)鐘，并適用于基于控制信號輸入循環(huán)的多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于測試控制信號和輸入數(shù)據(jù)來產(chǎn)生控制信號，以執(zhí)行測試操作。[0009]根據(jù)實(shí)施例的半導(dǎo)體器件包括:存儲(chǔ)器；測試模式電路，適用于分別通過半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收測試信號、控制時(shí)鐘和輸入數(shù)據(jù)，并適用于產(chǎn)生控制信號和輸入數(shù)據(jù)以執(zhí)行測試操作；以及控制邏輯，適用于根據(jù)控制信號和輸入數(shù)據(jù)來執(zhí)行存儲(chǔ)器的操作，并將結(jié)果輸出到測試裝置?！靖綀D說明】[0010]圖1是圖示根據(jù)實(shí)施例的耦接到測試裝置的半導(dǎo)體器件的框圖；[0011]圖2是圖示圖1中示出的半導(dǎo)體器件的框圖；[0012]圖3是圖示圖2中示出的測試模式電路的框圖；[0013]圖4是圖示圖3中示出的測試模式激活信號發(fā)生單元的框圖；[0014]圖5是圖示圖3中示出的芯片使能信號發(fā)生單元的電路圖；[0015]圖6是圖示圖4和圖5中示出的測試模式激活信號發(fā)生單元和芯片使能信號發(fā)生單元的操作的波形圖；[0016]圖7是圖示圖3中示出的測試時(shí)鐘發(fā)生單元的電路圖；[0017]圖8是圖示圖7中示出的測試時(shí)鐘發(fā)生單元的操作的波形圖；[0018]圖9是圖示圖3中示出的控制時(shí)鐘分離單元的電路圖；[0019]圖10是圖示圖9中示出的控制時(shí)鐘分離單元的操作的波形圖；[0020]圖11是圖示圖3中示出的測試控制時(shí)鐘發(fā)生單元的操作的波形圖；[0021]圖12是圖示圖3中示出的內(nèi)部控制信號發(fā)生單元的電路圖；[0022]圖13是圖示圖3中示出的信號發(fā)生單元的電路圖；[0023]圖14是圖示通過控制焊盤和輸入/輸出焊盤輸入的信號的波形圖；[0024]圖15是圖示圖2中示出的半導(dǎo)體器件的測試操作的波形圖；[0025]圖16是圖示包括圖2中示出的半導(dǎo)體器件的存儲(chǔ)系統(tǒng)的框圖；[0026]圖17是圖示圖16中示出的存儲(chǔ)系統(tǒng)的應(yīng)用示例的框圖；[0027]圖18是圖示包括圖17中示出的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖?！揪唧w實(shí)施方式】[0028]在下文中，將參照附圖對實(shí)施例的各種示例進(jìn)行詳細(xì)的描述。提供附圖以允許本領(lǐng)域的普通技術(shù)人員理解本發(fā)明的實(shí)施例的范圍。然而，本發(fā)明可以以不同的形式實(shí)現(xiàn)，且不應(yīng)解釋為局限于闡述的實(shí)施例。相反地，提供這些實(shí)施例使得本公開將徹底的和完全的。此外，提供這些實(shí)施例以將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。[0029]再者，“連接/耦接”表示一個(gè)組件直接電耦接到另一個(gè)組件，或者經(jīng)由另一個(gè)組件間接地電耦接。只要在句中未特別提到，單數(shù)形式可以包括復(fù)數(shù)形式。再者，在說明書中使用的“包括/包含”或“包括有/包含有”表示存在或已經(jīng)添加一個(gè)或更多個(gè)組件、步驟、操作和元件。[0030]圖1是圖示根據(jù)一個(gè)實(shí)施例的耦接到測試裝置200的半導(dǎo)體器件100的框圖。[0031]參見圖1，半導(dǎo)體器件100可以處于晶片級。測試裝置200可以測試半導(dǎo)體器件100。圖1示例性地示出了連接到測試裝置200的單個(gè)半導(dǎo)體器件100，然而，多個(gè)半導(dǎo)體器件100可以耦接到測試裝置200，從而可以對多個(gè)半導(dǎo)體器件100同時(shí)執(zhí)行測試操作。[0032]在測試操作期間，測試裝置200可以將測試使能信號Test_EN、控制時(shí)鐘Control_CLK和輸入數(shù)據(jù)DIN輸出到半導(dǎo)體器件100。半導(dǎo)體器件100可以接收測試使能信號Test_EN、控制時(shí)鐘Control_CLK和輸入數(shù)據(jù)DIN，執(zhí)行測試操作，并將結(jié)果作為輸出數(shù)據(jù)DOUT輸出到測試裝置200。測試裝置200可以分析輸出數(shù)據(jù)D0UT，并確定半導(dǎo)體器件100是否有缺陷。[0033]半導(dǎo)體器件100可以包括接合焊盤、控制焊盤和輸入/輸出(1)焊盤，以分別接收測試使能信號Test_EN、控制時(shí)鐘Control_CLK和輸入數(shù)據(jù)DIN。[0034]圖2是圖示圖1中示出的半導(dǎo)體器件100的框圖。[0035]參見圖2，半導(dǎo)體器件100可以包括測試模式電路110、控制邏輯120和存儲(chǔ)器130。[0036]測試模式電路110可以響應(yīng)于通過接合焊盤輸入的測試使能信號Test_EN來輸出芯片使能信號CE，并可以響應(yīng)于分別通過控制焊盤和1焊盤輸入的控制時(shí)鐘Control_CLK和輸入數(shù)據(jù)DIN來將地址鎖存信號ALE、命令鎖存信號CLE、寫入操作信號WE、讀取操作信號RE和內(nèi)部輸入數(shù)據(jù)INT_DQ〈0:7>輸出到控制邏輯120。[0037]控制邏輯120可以由從測試模式電路110輸出的芯片使能信號CE來激活，并根據(jù)地址鎖存信號ALE、命令鎖存信號CLE、寫入操作信號WE和讀取操作信號RE中的一個(gè)來確定要執(zhí)行的操作。此外，控制邏輯120通過內(nèi)部輸入數(shù)據(jù)INT_DQ〈0:7>來接收操作命令、地址和實(shí)際數(shù)據(jù)以控制存儲(chǔ)器130的操作?？刂七壿?20可以將輸出數(shù)據(jù)DOUT作為存儲(chǔ)器130的操作結(jié)果輸出到圖1中示出的測試裝置200。[0038]存儲(chǔ)器130可以包括存儲(chǔ)或讀取數(shù)據(jù)的多個(gè)存儲(chǔ)單元，并響應(yīng)于控制邏輯120的控制來執(zhí)行包括編程操作和讀取操作的操作。[0039]圖3是圖示圖2中示出的測試模式電路110的框圖。[0040]參見圖3，測試模式電路110可以包括測試模式激活信號發(fā)生單元111、芯片使能信號發(fā)生單元112、測試時(shí)鐘發(fā)生單元113、控制時(shí)鐘分離單元114、測試控制時(shí)鐘發(fā)生單元115、內(nèi)部控制信號發(fā)生單元116和信號選擇單元117。[0041]測試模式激活信號發(fā)生單元111可以響應(yīng)于通過接合焊盤輸入的測試使能信號Test_EN來產(chǎn)生測試激活信號WFBI_X1。[0042]芯片使能信號發(fā)生單元112可以響應(yīng)于測試激活信號WFBI_X1來產(chǎn)生芯片使能信號CE，芯片使能信號CE是低態(tài)有效信號。[0043]測試時(shí)鐘發(fā)生單元113可以響應(yīng)于測試激活信號WFBI_X1和通過控制焊盤輸入的控制時(shí)鐘Control_CLK來產(chǎn)生多個(gè)測試時(shí)鐘X1CLK〈8:1>和快速測試時(shí)鐘XlCLK_fast。[0044]控制時(shí)鐘分離單元114可以響應(yīng)于快速測試時(shí)鐘XlCLK_fast來輸出分離信號CTLH_DATL，以限定控制信號輸入循環(huán)與數(shù)據(jù)輸入循環(huán)。例如，高電平的分離信號CTLH_DATL可以表示控制信號輸入循環(huán)，低電平的分離信號CTLH_DATL可以表示數(shù)據(jù)輸入循環(huán)。[0045]在由分離信號CTLH_DATL限定的控制信號輸入循環(huán)期間，測試控制時(shí)鐘發(fā)生單元115可以響應(yīng)于測試時(shí)鐘X1CLK〈8:1>中的一些來輸出測試控制信號X1CLK_ALE/CLE/RE/WE。在控制信號輸入循環(huán)期間，測試控制時(shí)鐘發(fā)生單元115可以響應(yīng)于測試時(shí)鐘X1CLK<8:1>中對應(yīng)的一個(gè)來輸出測試控制信號X1CLK_ALE/CLE/RE/WE中的一個(gè)，這將參照圖11進(jìn)行描述。[0046]在控制信號輸入循環(huán)期間，內(nèi)部控制信號發(fā)生單元116可以響應(yīng)于從測試控制時(shí)鐘發(fā)生單元115輸出的測試控制信號X1CLK_ALE/CLE/RE/WE中的一個(gè)和輸入數(shù)據(jù)DIN來產(chǎn)生內(nèi)部控制信號INT_ALE/CLE/RE/WE中的一個(gè)。[0047]此外，在數(shù)據(jù)輸入循環(huán)期間，內(nèi)部控制信號發(fā)生單元116可以響應(yīng)于輸入數(shù)據(jù)DIN來產(chǎn)生內(nèi)部輸入數(shù)據(jù)INT_DQ〈0:7>，并將內(nèi)部輸入數(shù)據(jù)INT_DQ〈0:7>輸出到控制邏輯120。[0048]信號選擇單元117可以響應(yīng)于測試激活信號WFBI_X1來接收從內(nèi)部控制信號發(fā)生單元116輸出的內(nèi)部控制信號INT_ALE/CLE/RE/WE中的一個(gè)，并將接收的信號作為地址鎖存信號ALE、命令鎖存信號CLE、寫入操作信號WE或讀取操作信號RE輸出到控制邏輯120。[0049]圖4是圖示圖3中示出的測試模式激活信號發(fā)生單元111的框圖。[0050]參見圖4，測試模式激活信號發(fā)生單元111可以包括第一觸發(fā)器部分IllA和第二觸發(fā)器部分111B、第一脈沖發(fā)生部分IllC和第二脈沖發(fā)生部分IllD以及鎖存器111E。[0051]第一觸發(fā)器部分IllA和第二觸發(fā)器部分IllB中的每個(gè)可以包括D觸發(fā)器。第一觸發(fā)器部分IllA可以通過其數(shù)據(jù)輸入節(jié)點(diǎn)接收電源電壓VCCI，并通過其時(shí)鐘節(jié)點(diǎn)接收測試使能信號Test_EN，從而輸出輸出信號。第二觸發(fā)器部分IllB可以通過其數(shù)據(jù)輸入節(jié)點(diǎn)接收來自第一觸發(fā)器部分IllA的輸出信號，并通過其時(shí)鐘節(jié)點(diǎn)接收測試使能信號Test_EN,從而輸出輸出信號。[0052]第一脈沖發(fā)生部分11IC可以響應(yīng)于來自第二觸發(fā)器部分11IB的輸出信號來產(chǎn)生第一脈沖，并將第一脈沖輸出到鎖存器111E。第二脈沖發(fā)生部分IllD可以響應(yīng)于測試使能信號Test_EN的反相來產(chǎn)生第二脈沖，并將第二脈沖輸出到鎖存器111E。[0053]鎖存器11IE可以是SR鎖存器。鎖存器11IE可以通過其置位節(jié)點(diǎn)S來接收從第一脈沖發(fā)生部分11IC產(chǎn)生的第一脈沖，并通過其復(fù)位節(jié)點(diǎn)R來接收從第二脈沖發(fā)生部分11ID產(chǎn)生的第二脈沖，從而輸出測試激活信號WFBI_X1。[0054]圖5是圖3中示出的芯片使能信號發(fā)生單元112的電路圖。[0055]參見圖5，芯片使能信號發(fā)生單元112可以包括反相器IV以及與門AND。[0056]反相器IV可以將測試激活信號WFBI_X1反相并輸出反相的信號。與門AND可以響應(yīng)于來自反相器IV的輸出信號以及通過芯片使能焊盤CE_PAD輸入的信號來產(chǎn)生芯片使能信號CE，芯片使能信號CE是低態(tài)有效信號。[0057]圖6是圖示圖4和圖5中示出的測試模式激活信號發(fā)生單元111和芯片使能信號發(fā)生單元112的操作的波形圖。[0058]參見圖4到圖6，當(dāng)測試使能信號Test_EN從圖1中示出的測試裝置200輸入時(shí)，測試模式激活信號發(fā)生單元111可以在測試使能信號Test_EN切換一次然后具有高電平時(shí)激活并輸出具有高電平的測試激活信號WFBI_X1。因此，當(dāng)電源連接到接合焊盤時(shí)，可以防止測試模式中的不期望的操作。芯片使能信號發(fā)生單元112可以響應(yīng)于具有高電平的測試激活信號WFBI_X1來產(chǎn)生具有低電平的芯片使能信號CE。與門AND可以產(chǎn)生并輸出具有低電平的芯片使能信號CE，而無關(guān)于來自芯片使能焊盤CE_PAD的信號。[0059]圖7是圖示圖3中示出的測試時(shí)鐘發(fā)生單元113的電路圖。[0060]參見圖7，測試時(shí)鐘發(fā)生單元113可以包括順序時(shí)鐘發(fā)生部分113A和測試時(shí)鐘發(fā)生部分113B。[0061]順序時(shí)鐘發(fā)生部分113A可以包括多個(gè)觸發(fā)器113_1到113_9。圖7示例性地示出了包括用來產(chǎn)生8個(gè)時(shí)鐘的9個(gè)觸發(fā)器113_1到113_9的順序時(shí)鐘發(fā)生部分113A。[0062]觸發(fā)器113_1到113_9中的每個(gè)可以通過其時(shí)鐘節(jié)點(diǎn)來接收以預(yù)定間隔切換的控制時(shí)鐘Control_CLK，并通過其數(shù)據(jù)節(jié)點(diǎn)來接收來自前級觸發(fā)器的輸出信號，以輸出多個(gè)時(shí)鐘CLKl到CLK8中的對應(yīng)的一個(gè)。第一觸發(fā)器113_1可以通過其數(shù)據(jù)節(jié)點(diǎn)來接收來自最后的觸發(fā)器113_9的輸出信號。因此，順序時(shí)鐘發(fā)生部分113A可以產(chǎn)生以順序的方式切換的時(shí)鐘CLKl到CLK8。[0063]測試時(shí)鐘發(fā)生部分113B可以包括第一延時(shí)器113-11、第二延時(shí)器113-12、多個(gè)與非門NDll到ND14以及多個(gè)反相器IVll到IV14。[0064]第一延時(shí)器113-11可以接收控制時(shí)鐘Control_CLK，并通過將控制時(shí)鐘Control_CLK延遲預(yù)定時(shí)間段來輸出第一延遲時(shí)鐘。第二延時(shí)器113-12可以接收第一延遲時(shí)鐘，并通過將第一延遲時(shí)鐘延遲預(yù)定時(shí)間段來輸出第二延遲時(shí)鐘。[0065]與非門NDll可以響應(yīng)于第二延遲時(shí)鐘和多個(gè)時(shí)鐘CLKl到CLK8中的第一時(shí)鐘CLKl來產(chǎn)生輸出時(shí)鐘。反相器IVll可以將來自與非門NDll的輸出時(shí)鐘反相以輸出第一測試時(shí)鐘X1CLK〈1>。[0066]與非門ND12可以響應(yīng)于第二延遲時(shí)鐘和多個(gè)時(shí)鐘CLKl到CLK8中的第二時(shí)鐘CLK2來產(chǎn)生輸出時(shí)鐘，反相器IV12可以將來自與非門ND12的輸出時(shí)鐘反相以輸出第二測試時(shí)鐘X1CLK〈2>。[0067]與非門ND13可以響應(yīng)于第二延遲時(shí)鐘和時(shí)鐘CLKl到CLK8中的第八時(shí)鐘CLK8來產(chǎn)生輸出時(shí)鐘。反相器IV13可以將來自與非門ND13的輸出時(shí)鐘反相以輸出第八測試時(shí)鐘X1CLK〈8>。[0068]以類似的方式，測試時(shí)鐘發(fā)生部分113B可以輸出以順序的方式切換的多個(gè)測試時(shí)鐘X1CLK〈8:1>。[0069]與非門ND14可以響應(yīng)于第一延遲時(shí)鐘和第一時(shí)鐘CLKl來產(chǎn)生輸出時(shí)鐘。反相器IV14可以將來自與非門ND14的輸出時(shí)鐘反相以輸出快速測試時(shí)鐘XlCLK_fast。因此，快速測試時(shí)鐘XlCLK_fast可以在多個(gè)測試時(shí)鐘X1CLK〈8:1>之前切換。[0070]圖8是圖示圖3中示出的測試時(shí)鐘發(fā)生單元113的操作的波形圖。[0071]參見圖8，測試時(shí)鐘發(fā)生單元113可以根據(jù)以預(yù)定循環(huán)切換的控制時(shí)鐘ControlCLK來產(chǎn)生以順序的方式切換的多個(gè)時(shí)鐘CLKl到CLK8?？刂茣r(shí)鐘Control_CLK的預(yù)定循環(huán)可以包括一個(gè)或更多個(gè)切換，切換的數(shù)目等于通過輸入/輸出焊盤輸入的數(shù)據(jù)的數(shù)目。圖8示例性地示出了包括與通過輸入/輸出焊盤輸入的八個(gè)數(shù)據(jù)相對應(yīng)的八個(gè)切換的控制時(shí)鐘Control_CLK的預(yù)定循環(huán)。[0072]此外，測試時(shí)鐘發(fā)生單元可以響應(yīng)于控制時(shí)鐘Control_CLK和時(shí)鐘CLKl到CLK8來產(chǎn)生以順序的方式切換的測試時(shí)鐘X1CLK〈8:1>。[0073]圖9是圖示圖3中示出的控制時(shí)鐘分離單元114的電路圖。[0074]參見圖9，控制時(shí)鐘分離單元114可以包括反相器IV21和D觸發(fā)器DF/F。[0075]D觸發(fā)器DF/F可以通過其時(shí)鐘節(jié)點(diǎn)來接收快速測試時(shí)鐘XlCLK_fast以輸出分離信號CTLH_DATL。反相器IV21可以將分離信號CTLH_DATL反相并將反相的分離信號輸出到D觸發(fā)器DF/F的數(shù)據(jù)節(jié)點(diǎn)。[0076]圖10是圖示圖9中示出的控制時(shí)鐘分離單元114的波形圖。[0077]參見圖9和圖10，控制時(shí)鐘分離單元114可以響應(yīng)于第一次切換的快速測試時(shí)鐘XlCLK_fast來輸出具有高電平的分離信號CTLH_DATL(其表示控制信號輸入循環(huán))，并響應(yīng)于第二次切換的快速測試時(shí)鐘XlCLK_fast來輸出具有低電平的分離信號CTLH_DATL(其表示數(shù)據(jù)輸入循環(huán))。[0078]因此，控制時(shí)鐘Control_CLK的第一個(gè)8個(gè)切換可以代表控制信號輸入循環(huán)，控制時(shí)鐘ControlCLK的最后8個(gè)切換可以代表數(shù)據(jù)輸入循環(huán)。[0079]圖11是圖示圖3中示出的測試控制時(shí)鐘發(fā)生單元115的操作的波形圖。[0080]參見圖11，在由具有高電平的分離信號CTLH_DATL限定的控制信號輸入循環(huán)期間，測試控制時(shí)鐘發(fā)生單元115可以響應(yīng)于從測試時(shí)鐘發(fā)生單元113輸出的測試時(shí)鐘XICLK<8:1>的部分來輸出多個(gè)測試控制信號XICLK_ALE/CLE/RE/ffE中的一個(gè)。例如，如圖11所示，在控制信號輸入循環(huán)期間，測試控制時(shí)鐘發(fā)生單元115可以響應(yīng)于測試時(shí)鐘X1CLK<5:8>來分別輸出測試控制信號X1CLK_ALE、X1CLK_CLE、X1CLK_RE和X1CLK_WE。[0081]多個(gè)測試測試時(shí)鐘X1CLK〈8:1>中的除測試時(shí)鐘X1CLK〈8:5>之外剩下的測試時(shí)鐘X1CLK<4:1>可以用作用于測試模式操作的代碼。例如，當(dāng)對應(yīng)于4個(gè)測試時(shí)鐘X1CLK〈4:1>的比特與預(yù)定比特相同時(shí)，測試模式電路可以在測試模式中操作，否則，測試模式電路不可以在測試模式中操作。[0082]圖12是圖示圖3中示出的內(nèi)部控制信號發(fā)生單元116的電路圖。[0083]參見圖12，內(nèi)部控制信號發(fā)生單元116可以包括多個(gè)內(nèi)部控制信號發(fā)生部分116A到116D。[0084]第一內(nèi)部控制信號發(fā)生部分116A可以包括與門ANDl和鎖存器SRl。與門ANDl可以對測試控制信號X1CLK_CLE和輸入數(shù)據(jù)DIN執(zhí)行與操作。鎖存器SRl可以響應(yīng)于來自與門ANDl的輸出來輸出具有高電平的內(nèi)部控制信號INT_CLE。此外，鎖存器SRl可以響應(yīng)于初始化信號reset_CLE來將內(nèi)部控制信號INT_CLE初始化到低電平。[0085]第二內(nèi)部控制信號發(fā)生部分116B可以包括與門AND2和鎖存器SR2。與門AND2可以對測試控制信號X1CLK_ALE和輸入數(shù)據(jù)DIN執(zhí)行與操作。鎖存器SR2可以響應(yīng)于來自于與門AND2的輸出來輸出具有高電平的內(nèi)部控制信號INT_ALE。此外，鎖存器SR2可以響應(yīng)于初始化信號reset_ALE來將內(nèi)部控制信號INT_CLE初始化到高電平。[0086]第三內(nèi)部控制信號發(fā)生部分116C可以包括與門AND3和鎖存器SR3。與門AND3可以對測試控制信號X1CLK_WE和輸入數(shù)據(jù)DIN執(zhí)行與操作。鎖存器SR3可以響應(yīng)于來自與門AND3的輸出來輸出具有低電平的內(nèi)部控制信號INT_WE。此外，鎖存器SR3可以響應(yīng)于初始化信號reset_WE來將內(nèi)部控制信號INT_WE初始化到高電平。[0087]第四內(nèi)部控制信號發(fā)生部分116D可以包括與門AND4和鎖存器SR4。與門AND4可以對測試控制信號X1CLK_RE和輸入數(shù)據(jù)DIN執(zhí)行與操作。鎖存器SR4可以響應(yīng)于來自與門AND4的輸出來輸出具有低電平的內(nèi)部控制信號INT_RE。此外，鎖存器SR4可以響應(yīng)于初始化信號reset_RE來將內(nèi)部控制信號INT_RE初始化到高電平。[0088]圖13是圖示圖3中示出的信號選擇單元117的電路圖。[0089]參見圖13，信號選擇單元117可以包括多路器117A。例如，在測試激活信號WFBI_Xl被使能的測試操作模式期間，多路器117A可以將包括地址鎖存信號ALE、命令鎖存信號CLE、寫入操作信號WE以及讀取操作信號RE的內(nèi)部控制信號INT_ALE/CLE/RE/WE作為控制信號傳送到如圖1中所示的控制邏輯120。例如，在測試激活信號WFBI_X1被禁止的非測試操作模式期間，多路器117A可以將通過控制信號輸入焊盤ALE/CLE/RE/WEPAD輸入的控制信號傳送到如圖1中所示的控制邏輯120。例如，在測試操作模式期間，可以將內(nèi)部控制信號INT_ALE/CLE/RE/WE中的一個(gè)作為控制信號(ALE/CLE/RE/WE)輸出。在非測試操作模式期間，可以將通過控制信號輸入焊盤ALE/CLE/RE/WEPAD輸入的控制信號輸出到控制邏輯120。[0090]圖14是圖示通過控制焊盤和輸入/輸出焊盤而輸入的信號的波形圖。[0091]參見圖14，通過控制焊盤ControlPAD輸入的控制時(shí)鐘Control_CLK可以具有包括控制信號輸入循環(huán)CTRLCycle和數(shù)據(jù)輸入循環(huán)DATACycle的測試循環(huán)INCycle。例如，在控制信號輸入循環(huán)CTRLCycle期間，控制時(shí)鐘Control_CLK的預(yù)定數(shù)目(例如，八個(gè))的切換中的第一切換到第四切換可以用作測試代碼Xl的代碼。同樣，控制時(shí)鐘Control_CLK的在控制信號輸入循環(huán)CTRL_Cycle期間的剩余切換可以用作ALE使能信號ALEENXLE使能信號CLEEN、RE使能信號REEN以及WE使能信號WEEN0在控制信號輸入循環(huán)CTRL_Cycle中的控制時(shí)鐘Control_CLK的剩余切換期間，可以根據(jù)通過輸入/輸出焊盤1PAD輸入的輸入信號的切換時(shí)序來選擇使能信號。在數(shù)據(jù)輸入循環(huán)DATACycle期間，控制時(shí)鐘Contro1_CLK可以分別代表內(nèi)部輸入數(shù)據(jù)，可以根據(jù)通過輸入/輸出焊盤1PAD輸入的輸入信號的切換時(shí)序?qū)?nèi)部輸入數(shù)據(jù)的每個(gè)值設(shè)置為I或O。[0092]圖15是圖示圖2中示出的半導(dǎo)體器件100的測試操作的波形圖。[0093]參見圖15，當(dāng)在測試操作模式中輸入寫入命令90h時(shí)，在控制信號輸入循環(huán)CTRL_Cycle期間，輸入數(shù)據(jù)DIN可以在控制時(shí)鐘Control_CLK的第六切換和第八切換通過輸入/輸出焊盤1PAD輸入。結(jié)果，測試時(shí)鐘X1CLK〈6>和測試時(shí)鐘X1CLK〈8>可以切換，且內(nèi)部控制信號INT_WE可以被使能，從而半導(dǎo)體存儲(chǔ)器件可以執(zhí)行寫入操作。[0094]此外，在數(shù)據(jù)輸入循環(huán)DATACycle期間，對應(yīng)于寫入命令90h，輸入數(shù)據(jù)DIN可以在控制時(shí)鐘Control_CLK的第一切換和第四切換通過輸入/輸出焊盤1PAD輸入，且內(nèi)部輸入數(shù)據(jù)INT_DQ[7]和INT_DQ[4]的數(shù)據(jù)值可以設(shè)置為1，從而半導(dǎo)體存儲(chǔ)器件可以執(zhí)行寫入操作。[0095]如上所述，可以通過使用接合焊盤、控制焊盤和輸入/輸出焊盤來執(zhí)行半導(dǎo)體器件的測試操作以減少用于測試操作的焊盤的數(shù)目，從而可以同時(shí)測試多個(gè)半導(dǎo)體器件，其中，測試使能信號Test_EN通過接合焊盤輸入，控制時(shí)鐘通過控制焊盤輸入，輸入數(shù)據(jù)通過輸入/輸出焊盤輸入。因此，可以降低測試操作所花費(fèi)的時(shí)間和成本。[0096]圖16是圖示包括圖2中示出的半導(dǎo)體器件100的存儲(chǔ)系統(tǒng)的框圖。[0097]如圖16中所圖示的，根據(jù)實(shí)施例的存儲(chǔ)系統(tǒng)1000可以包括半導(dǎo)體器件100和控制器1100。[0098]可以以上述方式配置并操作半導(dǎo)體器件100。因此，將省略其詳細(xì)描述。[0099]控制器1100可以耦接到主機(jī)和半導(dǎo)體器件100?？刂破?100可以響應(yīng)于主機(jī)的請求來訪問半導(dǎo)體器件100。例如，控制器1100可以控制半導(dǎo)體器件100的讀取操作、編程操作、擦除操作、和/或后臺(tái)操作。控制器1100可以提供半導(dǎo)體器件100和主機(jī)之間的接口。控制器1100可以被配置為驅(qū)動(dòng)用于控制半導(dǎo)體器件100的固件。[0100]控制器1100可以包括隨機(jī)存取存儲(chǔ)器(RAM)1110、處理單元1120、主機(jī)接口1130、存儲(chǔ)器接口1140和錯(cuò)誤校正塊1150。RAM1110可以用作處理單元1120的操作存儲(chǔ)器、半導(dǎo)體器件100和主機(jī)之間的緩存器、和/或半導(dǎo)體器件100和主機(jī)之間的緩沖存儲(chǔ)器中的至少一種。處理單元1120可以控制控制器1100的操作。此外，在寫入操作期間，控制器1100可以暫時(shí)存儲(chǔ)從主機(jī)提供的程序數(shù)據(jù)。[0101]主機(jī)接口1130可以包括用于在主機(jī)和控制器1100之間交換數(shù)據(jù)的協(xié)議。例如，控制器1100可以通過諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外部組件互連(PCI)協(xié)議、PC1-快速(PC1-E)協(xié)議、先進(jìn)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)協(xié)議、增強(qiáng)型小硬盤接口(ESDI)協(xié)議、集成驅(qū)動(dòng)電子(IDE)協(xié)議、私人協(xié)議等的各種協(xié)議中的至少一種來與主機(jī)通信。[0102]存儲(chǔ)器接口1140可以與半導(dǎo)體器件100交互。例如，存儲(chǔ)器接口可以包括與非閃存接口或或非閃存接口。[0103]存儲(chǔ)系統(tǒng)1000還可以包括錯(cuò)誤校正塊1150。錯(cuò)誤校正塊1150可以通過使用錯(cuò)誤校正代碼(ECC)來檢測并校正從半導(dǎo)體器件100讀取的數(shù)據(jù)中的錯(cuò)誤。例如，錯(cuò)誤校正塊1150可以包括在控制器1100中。處理單元1120可以響應(yīng)于錯(cuò)誤校正塊1150的錯(cuò)誤檢測結(jié)果來控制讀取電壓，并控制半導(dǎo)體器件100以執(zhí)行重新讀取操作。[0104]可以將控制器1100和半導(dǎo)體器件100集成在一個(gè)半導(dǎo)體器件中。例如，可以將控制器1100和半導(dǎo)體器件100集成在單個(gè)半導(dǎo)體器件中以形成存儲(chǔ)卡(諸如PC卡(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際協(xié)會(huì)(PCMCIA)))、緊湊型閃存卡(CF)、智能媒體卡(SMC)、記憶棒、多媒體卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)、通用閃速存儲(chǔ)設(shè)備(UFS)等。[0105]在另一個(gè)示例中，可以將控制器1100和半導(dǎo)體器件100集成為固態(tài)驅(qū)動(dòng)(SSD)。SSD可以包括用于將數(shù)據(jù)存儲(chǔ)在半導(dǎo)體存儲(chǔ)器中的存儲(chǔ)設(shè)備。當(dāng)存儲(chǔ)系統(tǒng)1000被用作SSD時(shí)，可以顯著地提高耦接到存儲(chǔ)系統(tǒng)1000的主機(jī)的操作速度。[0106]存儲(chǔ)系統(tǒng)1000可以用作各種電子設(shè)備(諸如計(jì)算機(jī)、超移動(dòng)PC(UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助手(PDA)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)本(webtable)、無線電話、移動(dòng)電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、導(dǎo)航設(shè)備、黑匣子、數(shù)碼相機(jī)、三維電視、數(shù)字錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖像記錄儀、數(shù)字圖像播放儀、數(shù)字視頻錄像機(jī)、數(shù)字視頻播放器、用于在無線環(huán)境中傳送/接收信息的設(shè)備、用于家庭網(wǎng)絡(luò)的設(shè)備、用于計(jì)算機(jī)網(wǎng)絡(luò)的設(shè)備、用于遠(yuǎn)程信息處理網(wǎng)絡(luò)的設(shè)備、RFID設(shè)備、用于計(jì)算系統(tǒng)的其他設(shè)備等)中的若干元件中的一個(gè)。[0107]可以以各種形式封裝半導(dǎo)體器件100或存儲(chǔ)系統(tǒng)1000。例如，可以通過各種方法(諸如層疊封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料引腳芯片載體(PLCC)、塑料雙列直插式封裝(roiP)、華夫包中晶片、晶圓形式晶片、板上芯片(C0B)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶圓級制造封裝(WFP)、晶圓級處理層疊封裝(WSP)等)封裝半導(dǎo)體器件100或存儲(chǔ)系統(tǒng)1000。[0108]圖17是圖示圖16中示出的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例的框圖。[0109]參見圖17，存儲(chǔ)系統(tǒng)2000可以包括半導(dǎo)體存儲(chǔ)器件2100和控制器2200。半導(dǎo)體存儲(chǔ)器件2100可以包括半導(dǎo)體存儲(chǔ)芯片。半導(dǎo)體存儲(chǔ)芯片可以分成組。[0110]圖17圖示組通過第一信號CHl到第k信道CHk來與控制器2200通信?？梢砸耘c上面參照圖1描述的半導(dǎo)體器件100基本上相同的方式來配置并操作每個(gè)半導(dǎo)體存儲(chǔ)芯片。[0111]每個(gè)組可以通過單個(gè)通用信道來與控制器2200通信。可以以與參照圖16描述的控制器110基本上相同的方式來配置控制器2200，并且控制器2200可以被配置為控制半導(dǎo)體存儲(chǔ)器件2100的多個(gè)存儲(chǔ)芯片。[0112]圖18是圖示具有圖17中示出的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的框圖。[0113]參見圖18，計(jì)算系統(tǒng)3000可以包括中央處理單元3100、隨機(jī)存取存儲(chǔ)器(RAM)3200、用戶接口3300、電源3400、系統(tǒng)總線3500和存儲(chǔ)系統(tǒng)2000。[0114]存儲(chǔ)系統(tǒng)2000可以通過系統(tǒng)總線3500電連接到中央處理單元3100、RAM3200、用戶接口3300和電源3400?？梢詫⑼ㄟ^用戶接口3300提供的數(shù)據(jù)或由中央處理單元3100處理過的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)系統(tǒng)2000中。[0115]在圖18中，半導(dǎo)體存儲(chǔ)器件2100可以通過控制器2200耦接到系統(tǒng)總線3500。在一些實(shí)施例中，半導(dǎo)體存儲(chǔ)器件2100可以直接耦接到系統(tǒng)總線3500。中央處理單元3100和RAM3200可以執(zhí)行控制器2200的功能。[0116]如圖18中所圖示的，圖17中示出的存儲(chǔ)系統(tǒng)2000可以包括在存儲(chǔ)系統(tǒng)3000中。然而，在一些實(shí)施例中，可以用圖16中示出的存儲(chǔ)系統(tǒng)1000取代存儲(chǔ)系統(tǒng)2000。在一些實(shí)施例中，計(jì)算系統(tǒng)3000可以同時(shí)包括上面分別參照圖16和圖17描述的存儲(chǔ)系統(tǒng)1000和2000ο[0117]根據(jù)實(shí)施例，在半導(dǎo)體器件的測試操作期間可以通過使用接合焊盤、控制焊盤和輸入/輸出焊盤來產(chǎn)生多個(gè)操作命令信號和數(shù)據(jù)，使得在測試操作期間可以同時(shí)測試多個(gè)半導(dǎo)體器件，從而降低測試操作的時(shí)間和成本，其中，測試模式激活信號通過接合焊盤輸入，控制時(shí)鐘通過控制焊盤輸入，數(shù)據(jù)通過輸入/輸出焊盤輸入。[0118]通過以上實(shí)施例可見，本申請?zhí)峁┝艘韵录夹g(shù)方案:技術(shù)方案1.一種半導(dǎo)體器件的測試模式電路，所述測試模式電路包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于所述測試模式激活信號和控制時(shí)鐘來產(chǎn)生多個(gè)測試時(shí)鐘；測試控制信號發(fā)生單元，適用于基于控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號，其中，所述多個(gè)測試時(shí)鐘具有所述控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于所述測試控制信號和輸入數(shù)據(jù)來產(chǎn)生多個(gè)控制信號，以執(zhí)行測試操作。技術(shù)方案2.根據(jù)技術(shù)方案I所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元響應(yīng)于所述輸入數(shù)據(jù)來產(chǎn)生所述多個(gè)控制信號中的一個(gè)或更多個(gè)。技術(shù)方案3.根據(jù)技術(shù)方案2所述的測試模式電路，其中，所述測試模式電路分別通過所述半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收所述測試信號、所述控制時(shí)鐘和所述輸入數(shù)據(jù)。技術(shù)方案4.根據(jù)技術(shù)方案I所述的測試模式電路，其中，所述測試時(shí)鐘發(fā)生單元還響應(yīng)于所述控制時(shí)鐘來產(chǎn)生在所述多個(gè)測試時(shí)鐘之前切換的快速測試時(shí)鐘。技術(shù)方案5.根據(jù)技術(shù)方案4所述的測試模式電路，其中，所述測試時(shí)鐘發(fā)生單元包括:順序時(shí)鐘發(fā)生單元，適用于產(chǎn)生以順序的方式切換的N個(gè)時(shí)鐘，其中，N是自然數(shù)；以及測試時(shí)鐘發(fā)生單元，適用于通過將所述N個(gè)時(shí)鐘與所述控制時(shí)鐘同步來產(chǎn)生所述多個(gè)測設(shè)時(shí)鐘和所述快速測試時(shí)鐘。技術(shù)方案6.根據(jù)技術(shù)方案5所述的測試模式電路，其中，所述順序時(shí)鐘發(fā)生單元包括串聯(lián)耦接的N+1個(gè)觸發(fā)器部分，以及其中，所述N+1個(gè)觸發(fā)器部分中的每個(gè)響應(yīng)于來自于前級的觸發(fā)器部分的輸出信號和所述控制時(shí)鐘來產(chǎn)生所述N個(gè)時(shí)鐘中的一個(gè)。技術(shù)方案7.根據(jù)技術(shù)方案4所述的測試模式電路，還包括:控制時(shí)鐘分離單元，適用于響應(yīng)于所述快速測試時(shí)鐘來產(chǎn)生代表所述控制信號輸入循環(huán)和所述數(shù)據(jù)輸入循環(huán)的分離信號。技術(shù)方案8.根據(jù)技術(shù)方案7所述的測試模式電路，其中，所述測試控制信號發(fā)生單元響應(yīng)于由所述分離信號代表的所述控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘中的部分來產(chǎn)生所述測試控制信號。技術(shù)方案9.根據(jù)技術(shù)方案8所述的測試模式電路，其中，測試模式電路接收所述多個(gè)測試時(shí)鐘中的剩余部分作為代碼以進(jìn)入測試操作模式。技術(shù)方案10.根據(jù)技術(shù)方案I所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元包括多個(gè)內(nèi)部控制信號發(fā)生單元，以及其中，所述多個(gè)內(nèi)部控制信號發(fā)生單元中的每個(gè)響應(yīng)于所述測試控制信號中的相應(yīng)的一個(gè)和所述輸入數(shù)據(jù)來產(chǎn)生并輸出多個(gè)內(nèi)部控制信號中的一個(gè)。技術(shù)方案11.根據(jù)技術(shù)方案10所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元中的每個(gè)包括:邏輯門，響應(yīng)于所述測試控制信號中的一個(gè)和所述輸入數(shù)據(jù)來產(chǎn)生輸出信號；以及SR鎖存器，響應(yīng)于來自所述邏輯門的所述輸出信號來產(chǎn)生并輸出所述內(nèi)部控制信號中的一個(gè)。技術(shù)方案12.根據(jù)技術(shù)方案I所述的測試模式電路，還包括:信號選擇單元，響應(yīng)于所述測試模式激活信號來將所述控制信號輸出到內(nèi)部電路。技術(shù)方案13.根據(jù)技術(shù)方案I所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元響應(yīng)于所述數(shù)據(jù)輸入循環(huán)的輸入數(shù)據(jù)來產(chǎn)生并輸出內(nèi)部輸入數(shù)據(jù)。技術(shù)方案14.一種半導(dǎo)體器件的測試模式電路，所述測試模式電路包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試控制信號發(fā)生電路，適用于響應(yīng)于所述測試模式激活信號和控制時(shí)鐘來在控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)期間產(chǎn)生多個(gè)測試時(shí)鐘，并適用于基于所述控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于所述測試控制信號和輸入數(shù)據(jù)來產(chǎn)生控制信號，以執(zhí)行測試操作。技術(shù)方案15.根據(jù)技術(shù)方案14所述的測試模式電路，其中，所述測試控制信號發(fā)生電路包括:測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于所述測試模式激活信號和所述控制時(shí)鐘來產(chǎn)生所述多個(gè)測試時(shí)鐘和快速測試時(shí)鐘；控制時(shí)鐘分離單元，適用于響應(yīng)于所述快速測試時(shí)鐘來產(chǎn)生代表所述控制信號輸入循環(huán)和所述數(shù)據(jù)輸入循環(huán)的分離信號；以及測試控制信號發(fā)生單元，適用于基于所述控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生所述測試控制信號。技術(shù)方案16.根據(jù)技術(shù)方案14所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元響應(yīng)于所述數(shù)據(jù)輸入循環(huán)的所述輸入數(shù)據(jù)來產(chǎn)生并輸出內(nèi)部輸入數(shù)據(jù)。技術(shù)方案17.根據(jù)技術(shù)方案14所述的測試模式電路，其中，所述測試模式電路分別通過所述半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收所述測試信號、所述控制時(shí)鐘和所述輸入數(shù)據(jù)。技術(shù)方案18.根據(jù)技術(shù)方案14所述的測試模式電路，還包括:信號選擇單元，響應(yīng)于所述測試模式激活信號來將所述控制信號輸出到內(nèi)部電路。技術(shù)方案19.根據(jù)技術(shù)方案14所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元中的每個(gè)包括:邏輯門，響應(yīng)于所述測試控制信號中的一個(gè)和所述輸入數(shù)據(jù)來產(chǎn)生輸出信號；以及SR鎖存器，響應(yīng)于來自所述邏輯門的輸出信號來產(chǎn)生并輸出多個(gè)內(nèi)部控制信號中的一個(gè)。技術(shù)方案20.根據(jù)技術(shù)方案14所述的測試模式電路，還包括:芯片使能信號發(fā)生單元，適用于響應(yīng)于所述測試模式激活信號來產(chǎn)生芯片使能信號。技術(shù)方案21.—種半導(dǎo)體器件，包括:存儲(chǔ)器；測試模式電路，適用于分別通過所述半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收測試信號、控制時(shí)鐘和輸入數(shù)據(jù)，并適用于產(chǎn)生控制信號和輸入數(shù)據(jù)以執(zhí)行測試操作；以及控制邏輯，適用于根據(jù)所述控制信號和所述輸入數(shù)據(jù)來執(zhí)行所述存儲(chǔ)器的操作，并將結(jié)果輸出到測試裝置。技術(shù)方案22.根據(jù)技術(shù)方案21所述的半導(dǎo)體器件，其中，所述測試模式電路包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于所述測試信號來產(chǎn)生測試模式激活信號；測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于所述測試模式激活信號和所述控制時(shí)鐘來產(chǎn)生多個(gè)測試時(shí)鐘；測試控制信號發(fā)生單元，適用于基于控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號，其中，所述多個(gè)測試時(shí)鐘具有所述控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于所述測試控制信號和輸入數(shù)據(jù)來產(chǎn)生控制信號以執(zhí)行測試操作。技術(shù)方案23.根據(jù)技術(shù)方案22所述的半導(dǎo)體器件，其中，所述內(nèi)部控制信號發(fā)生單元響應(yīng)于所述輸入數(shù)據(jù)來產(chǎn)生所述控制信號中的一個(gè)或更多個(gè)。技術(shù)方案24.根據(jù)技術(shù)方案22所述的半導(dǎo)體器件，其中，所述測試時(shí)鐘發(fā)生單元還響應(yīng)于所述控制時(shí)鐘來產(chǎn)生在所述測試時(shí)鐘之前切換的快速測試時(shí)鐘。技術(shù)方案25.根據(jù)技術(shù)方案24所述的半導(dǎo)體器件，其中，所述測試模式電路還包括:控制時(shí)鐘分離單元，適用于響應(yīng)于所述快速測試時(shí)鐘來產(chǎn)生代表所述控制信號輸入循環(huán)和所述數(shù)據(jù)輸入循環(huán)的分離信號。【主權(quán)項(xiàng)】1.一種半導(dǎo)體器件的測試模式電路，所述測試模式電路包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試時(shí)鐘發(fā)生單元，適用于響應(yīng)于所述測試模式激活信號和控制時(shí)鐘來產(chǎn)生多個(gè)測試時(shí)鐘；測試控制信號發(fā)生單元，適用于基于控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號，其中，所述多個(gè)測試時(shí)鐘具有所述控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于所述測試控制信號和輸入數(shù)據(jù)來產(chǎn)生多個(gè)控制信號，以執(zhí)行測試操作。2.根據(jù)權(quán)利要求1所述的測試模式電路，其中，所述內(nèi)部控制信號發(fā)生單元響應(yīng)于所述輸入數(shù)據(jù)來產(chǎn)生所述多個(gè)控制信號中的一個(gè)或更多個(gè)。3.根據(jù)權(quán)利要求2所述的測試模式電路，其中，所述測試模式電路分別通過所述半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收所述測試信號、所述控制時(shí)鐘和所述輸入數(shù)據(jù)。4.根據(jù)權(quán)利要求1所述的測試模式電路，其中，所述測試時(shí)鐘發(fā)生單元還響應(yīng)于所述控制時(shí)鐘來產(chǎn)生在所述多個(gè)測試時(shí)鐘之前切換的快速測試時(shí)鐘。5.根據(jù)權(quán)利要求4所述的測試模式電路，其中，所述測試時(shí)鐘發(fā)生單元包括:順序時(shí)鐘發(fā)生單元，適用于產(chǎn)生以順序的方式切換的N個(gè)時(shí)鐘，其中，N是自然數(shù)；以及測試時(shí)鐘發(fā)生單元，適用于通過將所述N個(gè)時(shí)鐘與所述控制時(shí)鐘同步來產(chǎn)生所述多個(gè)測設(shè)時(shí)鐘和所述快速測試時(shí)鐘。6.根據(jù)權(quán)利要求5所述的測試模式電路，其中，所述順序時(shí)鐘發(fā)生單元包括串聯(lián)耦接的N+1個(gè)觸發(fā)器部分，以及其中，所述N+1個(gè)觸發(fā)器部分中的每個(gè)響應(yīng)于來自于前級的觸發(fā)器部分的輸出信號和所述控制時(shí)鐘來產(chǎn)生所述N個(gè)時(shí)鐘中的一個(gè)。7.根據(jù)權(quán)利要求4所述的測試模式電路，還包括:控制時(shí)鐘分離單元，適用于響應(yīng)于所述快速測試時(shí)鐘來產(chǎn)生代表所述控制信號輸入循環(huán)和所述數(shù)據(jù)輸入循環(huán)的分離信號。8.根據(jù)權(quán)利要求7所述的測試模式電路，其中，所述測試控制信號發(fā)生單元響應(yīng)于由所述分離信號代表的所述控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘中的部分來產(chǎn)生所述測試控制信號。9.一種半導(dǎo)體器件的測試模式電路，所述測試模式電路包括:測試模式激活信號發(fā)生單元，適用于響應(yīng)于測試信號來產(chǎn)生測試模式激活信號；測試控制信號發(fā)生電路，適用于響應(yīng)于所述測試模式激活信號和控制時(shí)鐘來在控制信號輸入循環(huán)和數(shù)據(jù)輸入循環(huán)期間產(chǎn)生多個(gè)測試時(shí)鐘，并適用于基于所述控制信號輸入循環(huán)的所述多個(gè)測試時(shí)鐘來產(chǎn)生測試控制信號；以及內(nèi)部控制信號發(fā)生單元，適用于響應(yīng)于所述測試控制信號和輸入數(shù)據(jù)來產(chǎn)生控制信號，以執(zhí)行測試操作。10.一種半導(dǎo)體器件，包括:存儲(chǔ)器；測試模式電路，適用于分別通過所述半導(dǎo)體器件的接合焊盤、控制焊盤和輸入/輸出焊盤來接收測試信號、控制時(shí)鐘和輸入數(shù)據(jù)，并適用于產(chǎn)生控制信號和輸入數(shù)據(jù)以執(zhí)行測試操作；以及控制邏輯，適用于根據(jù)所述控制信號和所述輸入數(shù)據(jù)來執(zhí)行所述存儲(chǔ)器的操作，并將結(jié)果輸出到測試裝置?！疚臋n編號】G11C29/14GK105825895SQ201510387985【公開日】2016年8月3日【申請日】2015年7月3日【發(fā)明人】金輔謙,辛泰承【申請人】愛思開海力士有限公司