一次可編程存儲器單元及存儲器單元陣列的制作方法
【專利摘要】一種反熔絲型OTP存儲器單元包括：具有第一編程區(qū)和第一選擇區(qū)的第一有源區(qū)，所述第一編程區(qū)具有第一寬度，所述第一選擇區(qū)具有大于所述第一寬度的第二寬度；與所述第一有源區(qū)間隔開并且具有第二編程區(qū)和第二選擇區(qū)的第二有源區(qū)，所述第二編程區(qū)具有第三寬度，所述第二選擇區(qū)具有大于所述第三寬度的第四寬度；與第一編程區(qū)域區(qū)和第二編程區(qū)域區(qū)相交的編程柵極；與第一選擇區(qū)相交的第一選擇柵極；與第二選擇區(qū)域區(qū)相交的第二選擇柵極。
【專利說明】一次可編程存儲器單元及存儲器單元陣列
[0001]相關申請的交叉引用
[0002]本申請要求于2014年9月16日提交的申請?zhí)枮?0-2014-0122624的韓國申請的優(yōu)先權，其全部內容通過引用結合于此。
技術領域
[0003]本公開的各種實施例涉及非易失性存儲器件，并且更具體而言涉及反熔絲型一次可編程(OTP，one-time programmable)存儲器單元和反恪絲型OTP存儲器單元陣列。
【背景技術】
[0004]非易失性存儲器件即使在它們的電源被阻斷時，也保持它們儲存的數據。這樣的非易失性存儲器件可以包括只讀存儲器(ROM)器件、OTP存儲器件、以及可重寫存儲器件。一般而言，非易失性存儲器件通過利用互補金屬氧化物半導體(CMOS)可兼容的工藝來實現(xiàn)。
[0005]OTP存儲器件可以分類為熔絲型OTP存儲器件或反熔絲型OTP存儲器件。包括在熔絲型OTP存儲器件中的每一個存儲器單元在它被編程之前可以提供短路，而在它被編程之后可以提供開路。相比之下，包括在反熔絲型OTP存儲器件中的每一個存儲器單元在它被編程之前可以提供開路，而在它被編程之后可以提供短路。在考慮到MOS晶體管的特性時，CMOS工藝可以適合于反熔絲型OTP存儲器件的制造。

【發(fā)明內容】

[0006]各種實施例針對于反熔絲型OTP存儲器單元以及反熔絲型OTP存儲器單元陣列。
[0007]根據一個實施例，一種反熔絲型OTP存儲器單元包括:具有第一編程區(qū)和第一選擇區(qū)的第一有源區(qū)，所述第一編程區(qū)具有第一寬度，所述第一選擇區(qū)具有大于所述第一寬度的第二寬度；與所述第一有源區(qū)間隔開并且具有第二編程區(qū)和第二選擇區(qū)的第二有源區(qū)，所述第二編程區(qū)具有第三寬度，所述第二選擇區(qū)具有大于所述第三寬度的第四寬度；與第一編程區(qū)域區(qū)和第二編程區(qū)域區(qū)相交的編程柵極；與第一選擇區(qū)相交的第一選擇柵極；與第二選擇區(qū)域區(qū)相交的第二選擇柵極。
[0008]根據另一實施例，一種反熔絲型OTP存儲器單元包括:具有第一溝道寬度的第一反熔絲晶體管；第一選擇晶體管，其與第一反熔絲晶體管共享第一有源區(qū)并且具有大于所述第一溝道寬度的第二溝道寬度；第二反熔絲晶體管，其與所述第一反熔絲晶體管共享編程柵極并且具有第三溝道寬度；以及第二選擇晶體管，其與所述第二反熔絲晶體管共享第二有源區(qū)并且具有大于所述第三溝道寬度的第四溝道寬度。
[0009]根據一實施例，一種反熔絲型OTP存儲器單元包括:第一反熔絲晶體管；第二反熔絲晶體管，其與所述第一反熔絲晶體管共享編程線；第一選擇晶體管，其串聯(lián)連接至所述第一反熔絲晶體管并且連接至第一字線和第一位線；以及第二選擇晶體管，其串聯(lián)連接至所述第二反熔絲晶體管并且連接至第二字線和第二位線。
[0010]根據一實施例，一種反熔絲型OTP存儲器單元陣列包括:在一個方向上延伸的多個編程線；多個字線，其包括分別被設置在所述編程線中的每一個的兩側的第一字線和第二字線，所述字線與所述編程線平行；多個與所述字線相交的位線；以及多個分別位于編程線與位線的交叉點的反熔絲型OTP存儲器單元，其中反熔絲型OTP存儲器單元中的每一個包括第一反熔絲晶體管、與所述第一反熔絲晶體管共享編程線中的任一個的第二反熔絲晶體管、第一選擇晶體管以及第二選擇晶體管，所述第一選擇晶體管串聯(lián)連接至第一反熔絲晶體管并且連接至所述第一字線中的任一個，所述第二選擇晶體管串聯(lián)連接至所述第二反熔絲晶體管并且連接至所述第二字線中的任一個，其中所述第一選擇晶體管與所述第二選擇晶體管共享所述位線中的任一個。
[0011]根據一實施例，一種反熔絲型OTP存儲器單元陣列包括:分別被設置在多個列中的多個平行的編程線；多個字線，其包括分別被設置在所述編程線中的每一個的兩側的第一字線和第二字線；多個位線，其分別被設置在多個行中以與所述編程線和所述字線相交；多個反熔絲晶體管，其被設置在每個列中以包括第一反熔絲晶體管和第二反熔絲晶體管并且連接至所述編程線中的任一個，所述第一反熔絲晶體管分別被設置在所述位線的第一側并且所述第二反熔絲晶體管分別被設置在所述位線的第二側；以及多個選擇晶體管，其被設置在每個列中以包括分別串聯(lián)連接至所述第一反熔絲晶體管的第一選擇晶體管以及分別串聯(lián)連接至所述第二反熔絲晶體管的第二選擇晶體管，在每個列中的第一選擇晶體管連接至所述第一字線中的任一個，并且在每個列中的第二選擇晶體管連接至所述第二字線中的任一個，其中在每個行中的第一選擇晶體管和第二選擇晶體管共同連接至所述位線中的任一個。
【附圖說明】
[0012]鑒于附圖和所附詳細描述，本公開的各種實施例將變得更明顯，其中:
[0013]圖1是圖示根據一實施例的反熔絲型OTP存儲器單元的平面圖；
[0014]圖2是用于解釋在圖1中所示的第一有源區(qū)和第二有源區(qū)的大小的布局圖；
[0015]圖3是沿著圖1的線1-1 ’截取的橫截面圖；
[0016]圖4是沿著圖1的線I1-1I ’截取的橫截面圖；
[0017]圖5是沿著圖1的線II1-1II ’截取的橫截面圖；
[0018]圖6是沿著圖1的線IV -1V ’截取的橫截面圖；
[0019]圖7是圖1中所示的反熔絲型OTP存儲器單元的等效電路圖；
[0020]圖8和圖9是圖示圖7中所示的反熔絲型OTP存儲器單元的編程操作的電路圖；
[0021]圖10是圖1中所示的反熔絲型OTP存儲器單元的另一等效電路圖；
[0022]圖11和圖12是圖示圖10中所示的反熔絲型OTP存儲器單元的編程操作的電路圖；
[0023]圖13是圖1中所示的反熔絲型OTP存儲器單元的又一等效電路圖；
[0024]圖14是圖示圖13中所示的反熔絲型OTP存儲器單元的編程操作的電路圖；
[0025]圖15是圖示根據一實施例的反熔絲型OTP存儲器單元陣列的等效電路圖；
[0026]圖16是圖示圖15中所示的反熔絲型OTP存儲器單元陣列的編程操作的電路圖；
[0027]圖17是圖示圖15中所示的反熔絲型OTP存儲器單元陣列的讀取操作的電路圖；
[0028]圖18是圖示根據另一實施例的反熔絲型OTP存儲器單元陣列的等效電路圖；
[0029]圖19是圖示圖18中所示的反熔絲型OTP存儲器單元陣列的編程操作的電路圖；
[0030]圖20是圖示圖18中所示的反熔絲型OTP存儲器單元陣列的讀取操作的電路圖；以及
[0031]圖21是圖示在根據實施例的反熔絲型OTP存儲器單元陣列中采用的選擇晶體管的電流相對字線偏置特性的圖。
【具體實施方式】
[0032]反熔絲元件可以被形成為初始具有絕緣狀態(tài)(S卩，電開路狀態(tài))，并且如果等于或大于臨界電壓的電壓被施加至反熔絲元件，則反熔絲元件可以被編程為具有導電狀態(tài)(即，電短路狀態(tài))。因此，在反熔絲型OTP存儲器單元中可以采用可編程反熔絲元件。一般而言，反熔絲型OTP存儲器單元可以包括反熔絲晶體管以及選擇晶體管。反熔絲型OTP存儲器單元只可以被編程一次。因而，把反熔絲型OTP存儲器單元設計成包括冗余方案或許是必要的。也就是說，反熔絲型OTP存儲器單元可以包括一對反熔絲晶體管以及一對選擇晶體管。在這樣的情形中，用于驅動反熔絲型OTP存儲器單元的譯碼器數目可能增加。施加至反熔絲晶體管的柵極(即，反熔絲存儲器柵極或編程柵極)的電壓可以高于施加至選擇晶體管的柵極(即，選擇柵極)的電壓。因此，譯碼器連接至反熔絲晶體管所在的平面面積可能大于譯碼器連接至選擇晶體管所占用的平面面積。本公開的各種實施例可以提供緊湊的反熔絲型OTP存儲器單元，其能夠通過使連接至反熔絲晶體管的譯碼器數目最小化來縮減反熔絲型OTP存儲器件的面積。此外，根據以下實施例，在編程操作期間流過選擇晶體管的溝道區(qū)的電流量可以增加，以改善編程效率。
[0033]應當理解，盡管本文使用術語第一、第二、第三等等來描述各種元件，但是這些元件不應當受限于這些術語。這些術語只是用來把一個元件與另一元件區(qū)分開。因此，在不偏離本公開的教導的情況下，在一些實施例中的第一元件在其它實施例中可以被稱為第二元件。
[0034]還將理解，當一元件被稱為位于另一元件“上”、“之上”、“上面”、“下”、“之下”或是“下面”時，它可以直接接觸另一元件或者在它們之間可以存在至少一個中間元件。因此，諸如本文所使用的“上”、“之上”、“上面”、“下”、“之下”、“下面”等之類的術語只是為了描述特定實施例的目的，并不意圖限制本公開的范圍。
[0035]在附圖中，構件的厚度及長度為了圖示的便利性而被夸大。在以下說明中，已知的相關功能及構造的詳細解釋可能會被省略，以避免不必要地模糊本主題。再者，“連接/耦接”表示一個構件直接耦接至另一構件或是通過另一構件間接耦接。在此說明書中，只要在句子中未特別提及，單數形式可以包括復數形式。再者，用在說明書中的“包括/包含”是表示存在或添加一個或多個構件、步驟、操作及元件。
[0036]圖1是圖示根據一實施例的反熔絲型OTP存儲器單元100的平面圖，并且圖2是用于解釋圖1中所示的第一有源區(qū)以及第二有源區(qū)的大小的布局圖。參照圖1和圖2，反熔絲型OTP存儲器單元100可以包括第一有源區(qū)110和第二有源區(qū)210，它們被排列在第二方向上以彼此面對并且與彼此間隔開。盡管未顯示在圖1和圖2中，第一有源區(qū)110和第二有源區(qū)210可以由隔尚層限走。
[0037]第一有源區(qū)110可以包括第一編程區(qū)IlOP以及第一選擇區(qū)110S。第一編程區(qū)IlOP可以被設置成在與第二方向相反的方向(S卩，在圖1和圖2中的向下的方向)上從第一選擇區(qū)IlOS的端部突出。第二有源區(qū)210可以包括第二編程區(qū)210P以及第二選擇區(qū)210S。第二編程區(qū)210P可以被設置成在第二方向(S卩，在圖1及2中的向上的方向)上從第二選擇區(qū)IlOS的端部突出。第一編程區(qū)IlOP可以在垂直于第二方向的第一方向(即，在圖1及2中的水平方向)上具有第一寬度W11，并且第一選擇區(qū)IlOS可以在第一方向上具有大于第一寬度Wll的第二寬度W12。第二編程區(qū)210P可以在第一方向上具有第三寬度W21，并且第二選擇區(qū)210S可以在第一方向上具有大于第三寬度W21的第四寬度W22。例如，第一編程區(qū)IlOP的第一寬度Wll可以基本等于第二編程區(qū)210P的第三寬度W21。此夕卜，第一選擇區(qū)IlOS的第二寬度W12可以基本等于第二選擇區(qū)210S的第四寬度W22。如上所描述的，第一至第四寬度Wl 1、W12、W21及W22可以對應于編程區(qū)I1P及21P以及選擇區(qū)IlOS及210S在第一方向上的寬度。因此，此后所用的術語“寬度”也可以意味著在第一方向上的尺寸。第一有源區(qū)110和第二有源區(qū)210相對于位于第一有源區(qū)110與第二有源區(qū)210之間的點可以是對稱的。
[0038]編程柵極(或反熔絲存儲器柵極)320可以被設置成與第一有源區(qū)110的第一編程區(qū)IlOP和第二有源區(qū)210的第二編程區(qū)210P相交。編程柵極320可以在第一方向上延伸以與第一編程區(qū)IlOP和第二編程區(qū)210P相交。編程柵極320也可以被設置于在第一方向上延伸的第一選擇柵極120與第二選擇柵極220之間。第一選擇柵極120可以在第一方向上延伸以與第一有源區(qū)110的第一選擇區(qū)IlOS相交。第一選擇柵極120可以沿著第二方向與編程柵極320間隔開。第一選擇柵極120可以包括諸如摻雜多晶硅層之類的導電層。第一柵極絕緣層(未顯示)可以被設置在第一選擇柵極120與第一選擇區(qū)IlOS之間。第二選擇柵極220可以在第一方向上延伸以與第二有源區(qū)210的第二選擇區(qū)210S相交。第二選擇柵極220可以沿著所述第二方向與編程柵極320間隔開。第二選擇柵極220可以包括諸如摻雜多晶硅層之類的導電層。第二柵極絕緣層(未顯示)可以被設置在第二選擇柵極220與第二選擇區(qū)210S之間。在本實施例中，第二方向可以對應于載流子漂移通過在第一選擇柵極120和第二選擇柵極220以及編程柵極320之下的溝道區(qū)所沿著的方向，而第一方向可以垂直于第二方向。甚至在其它實施例中，在整個說明書中，術語“第二方向”以及“第一方向”可以對應于載流子漂移通過柵極之下的溝道區(qū)所沿著的方向，以及術語“第一方向”可以垂直于第二方向。
[0039]第一編程區(qū)IlOP的與編程柵極320重疊的部分可以對應于第一溝道區(qū)41IC并且可以具有第一寬度Wl I。第二編程區(qū)210P的與編程柵極320重疊的部分可以對應于第二溝道區(qū)421C并且可以具有第三寬度W21。第一選擇區(qū)IlOS的與第一選擇柵極120重疊的部分可以對應于第三溝道區(qū)412C并且可以具有第二寬度W12。第二選擇區(qū)210S的與第二選擇柵極220重疊的部分可以對應于第四溝道區(qū)422C并且可以具有第四寬度W22。
[0040]第一選擇柵極120可以通過第一接觸件124電連接至第一字線(未顯示)，并且第二選擇柵極220可以通過第二接觸件224電連接至第二字線(未顯示)。編程柵極320可以通過第三接觸件324電連接至編程線(未顯示)。與第一選擇柵極120的與第一編程區(qū)IlOP相對的一側相鄰的第一選擇區(qū)IlOS可以通過第四接觸件134電連接至第一位線(未顯示)。與第二選擇柵極220的與第二編程區(qū)210P相對的一側相鄰的第二選擇區(qū)210S可以通過第五接觸件234電連接至第二位線(未顯示)。盡管未顯示在圖1和圖2中，第一雜質擴散區(qū)可以被設置在與第一選擇柵極120的一側相鄰的第一選擇區(qū)IlOS中以接觸第四接觸件134，并且第三雜質擴散區(qū)可以被設置在與第二選擇柵極220的一側相鄰的第二選擇區(qū)210S中以接觸第五接觸件234。此外，第二雜質擴散區(qū)可以被設置在第一選擇柵極120與編程柵極320之間的第一有源區(qū)110中，并且第四雜質擴散區(qū)可以被設置在第二選擇柵極220與編程柵極320之間的第二有源區(qū)210中。
[0041]圖3是沿著圖1的線1-1 ’截取的橫截面圖。參照圖3，第一有源區(qū)110和第二有源區(qū)210可以沿著第一方向排列在襯底102中，以便彼此間隔開。第一有源區(qū)110和第二有源區(qū)210可以由隔離層104限定。例如，隔離層104可以是溝槽隔離層或場絕緣層。反熔絲絕緣層322和編程柵極320可以順序地層疊在襯底102上。反熔絲絕緣層322可以包括與第一有源區(qū)110中的第一編程區(qū)IlOP的一部分重疊的第一反熔絲絕緣層322a以及與在第二有源區(qū)110中的第二編程區(qū)210P的一部分重疊的第二反熔絲絕緣層322b。編程柵極320可以通過第二接觸件324連接至編程線PL。例如，反熔絲絕緣層322可以包括硅氧化物層，并且編程柵極320可以包括摻雜多晶硅層。第一編程區(qū)IlOP的與編程柵極320重疊的上部區(qū)可以對應于第一溝道區(qū)411C。第二編程區(qū)210P的與編程柵極320重疊的上部區(qū)可以對應于第二溝道區(qū)421C。與編程柵極320重疊的第一編程區(qū)IlOP可以在與編程柵極320平行的第一方向上具有第一寬度Wll。與編程柵極320重疊的第二編程區(qū)210P可以在與編程柵極320平行的第一方向上具有第三寬度W21。例如，第一寬度Wll可以基本等于第三寬度W21。
[0042]圖4是沿著圖1的線I1-1I’截取的橫截面圖。參照圖4，第一柵極絕緣層122和第一選擇柵極120可以順序地層疊在襯底102上。如參考圖1所述的，第一柵極絕緣層122和第一選擇柵極120可以與第一有源區(qū)110的第一選擇區(qū)IlOS的一部分重疊。第一選擇區(qū)IlOS的與第一選擇柵極120重疊的上部區(qū)可以對應于第三溝道區(qū)412C。第一選擇柵極120可以通過第一接觸件124電連接至第一字線WL1。例如，第一柵極絕緣層122可以包括硅氧化物層，并且第一選擇柵極120可以包括摻雜多晶硅層。與第一選擇柵極120重疊的第三溝道區(qū)412C可以在與第一選擇柵極120平行的第一方向上具有第二寬度W12。在第一方向上沿著第二選擇柵極220截取的橫截面圖可以具有與圖4的橫截面圖基本相同的結構。
[0043]圖5是沿著圖1的線II1-1II’截取的橫截面圖。參照圖5，第一柵極絕緣層122和第一選擇柵極120可以順序地層疊在包括于襯底102中所限定的第一有源區(qū)110中的第一選擇區(qū)IlOS的一部分上。第一選擇柵極120可以電連接至第一字線WLl。第一反熔絲絕緣層322a和編程柵極320可以順序地層疊在限定于襯底102中的第一選擇區(qū)IlOS的另一部分上。編程柵極320可以電連接至編程線PL。第一柵極絕緣層122和第一反熔絲絕緣層322a可以沿著第二方向與彼此間隔開，并且第一選擇柵極120和編程柵極320也可以沿著第二方向與彼此間隔開。第二柵極絕緣層222和第二選擇柵極220可以順序地層疊在包括于在襯底102中限定的第二有源區(qū)210中的第二選擇區(qū)210S的一部分上。第二選擇柵極220可以電連接至第二字線WL2。
[0044]第一雜質擴散區(qū)132可以被設置在第一選擇區(qū)IlOS的上部區(qū)中，該上部區(qū)與第一選擇柵極120的與編程柵極320相對的一側相鄰。第一雜質擴散區(qū)132的端部可以與第一選擇柵極120的端部重疊。第二雜質擴散區(qū)136可以被設置在第一選擇區(qū)IlOS的在第一選擇柵極120與編程柵極320之間的上部區(qū)中。第二雜質擴散區(qū)136的兩個相對端部可以分別與第一選擇柵極120的端部和編程柵極320的端部重疊。第三雜質擴散區(qū)232可以被設置在第二選擇區(qū)210S的上部區(qū)中，該上部區(qū)與第二選擇柵極220的與編程柵極320相對的一側相鄰。第四雜質擴散區(qū)236可以被設置在第二選擇區(qū)210S的上部區(qū)中，該上部區(qū)與第二選擇柵極220的與第三雜質擴散區(qū)232相對的另一側相鄰。第三雜質擴散區(qū)232的端部可以與第二選擇柵極220的一個端部重疊，并且第四雜質擴散區(qū)236的端部可以與第二選擇柵極220的另一端部重疊。例如，如果襯底102是P型的(其具有P型雜質)，則第一雜質擴散區(qū)132、第二雜質擴散區(qū)136、第三雜質擴散區(qū)232及第四雜質擴散區(qū)236可以是N型的(其具有N型雜質)。盡管未顯示在附圖中，第一雜質擴散區(qū)132、第二雜質擴散區(qū)136、第三雜質擴散區(qū)232及第四雜質擴散區(qū)236中的每一個可以具有輕摻雜漏極(LDD，lightly doped drain)結構。第一雜質擴散區(qū)132可以通過第四接觸件134電連接至第一位線BLl，并且第三雜質擴散區(qū)232可以通過第五接觸件234電連接至第二位線BL2。
[0045]第一柵極絕緣層122、第一選擇柵極120、第一雜質擴散區(qū)132以及第二雜質擴散區(qū)136可以構成具有MOS結構的第一選擇晶體管421。在此情形中，第一雜質擴散區(qū)132和第二雜質擴散區(qū)136可以分別當作第一選擇晶體管421的漏極區(qū)和源極區(qū)。第一選擇區(qū)IlOS的在第一雜質擴散區(qū)132與第二雜質擴散區(qū)136之間的上部區(qū)可以對應于第三溝道區(qū)412C。第三溝道區(qū)412C可以具有與第一雜質擴散區(qū)132和第二雜質擴散區(qū)136之間的距離相對應的溝道長度。如參考圖2描述的，第三溝道區(qū)412C可以具有第二寬度W12。
[0046]第一反熔絲絕緣層322a、編程柵極320以及第二雜質擴散區(qū)136可以構成具有半MOS結構的第一反熔絲晶體管411。第一選擇區(qū)IlOS的與編程柵極320重疊的上部區(qū)可以對應于第一溝道區(qū)411C，第一溝道區(qū)411C當作第一反熔絲晶體管411的溝道區(qū)。如上所述，第一反熔絲晶體管411可以具有包括一個雜質擴散區(qū)的半MOS結構。因此，可以執(zhí)行第一反熔絲晶體管411的編程操作和讀取操作，而與第一溝道區(qū)411C無關。如參考圖2描述的，第一溝道區(qū)411C可以具有第一寬度W11。第三溝道區(qū)412C的第二寬度W12可以是第一溝道區(qū)41IC的第一寬度Wll的兩倍或更多倍。
[0047]圖6是沿著圖1的線IV-1V’截取的橫截面圖。參照圖6，第一柵極絕緣層122和第一選擇柵極120可以順序地層疊在限定于襯底102中的第一選擇區(qū)IlOS的一部分上。第一選擇柵極120可以電連接至第一字線WLl。第二反熔絲絕緣層322b和編程柵極320可以順序地層疊在限定于襯底102中的第二選擇區(qū)210S的一部分上。編程柵極320可以電連接至編程線PL。第二柵極絕緣層222和第二選擇柵極220可以順序地層疊在限定于襯底102中的第二選擇區(qū)210S的另一部分上。第二選擇柵極220可以電連接至第二字線WL2。第二柵極絕緣層222和第二反熔絲絕緣層322b可以沿著第二方向彼此間隔開，并且第二選擇柵極220和編程柵極320也可以沿著第二方向彼此間隔開。
[0048]第一雜質擴散區(qū)132可以被設置在第一選擇區(qū)IlOS的上部區(qū)中，該上部區(qū)與第一選擇柵極120的與編程柵極320相對的一側相鄰。第二雜質擴散區(qū)136可以被設置在第一選擇區(qū)IlOS的上部區(qū)中，該上部區(qū)與第一選擇柵極120的與第一雜質擴散區(qū)132相對的另一側相鄰。第一雜質擴散區(qū)132的端部可以與第一選擇柵極120的端部重疊，并且第二雜質擴散區(qū)136的端部可以與第一選擇柵極120的另一端部重疊。第三雜質擴散區(qū)232可以被設置在第二選擇區(qū)210S的上部區(qū)中，該上部區(qū)與第二選擇柵極220的與編程柵極320相對的一側相鄰。第三雜質擴散區(qū)232的端部可以與第二選擇柵極220的端部重疊。第四雜質擴散區(qū)236可以被設置在第二選擇區(qū)210S的在第二選擇柵極220與編程柵極320之間的上部區(qū)中。第四雜質擴散區(qū)236的兩個相對端部可以分別與第二選擇柵極220的端部和編程柵極320的端部重疊。例如，如果襯底102是P型的，則第一雜質擴散區(qū)132、第二雜質擴散區(qū)136、第三雜質擴散區(qū)232及第四雜質擴散區(qū)236可以是N型的。盡管未在附圖中示出，但是第一雜質擴散區(qū)132、第二雜質擴散區(qū)136、第三雜質擴散區(qū)232及第四雜質擴散區(qū)236中的每一個可以具有輕摻雜漏極(LDD)結構。第一雜質擴散區(qū)132可以通過第四接觸件134電連接至第一位線BLl，并且第三雜質擴散區(qū)232可以通過第五接觸件234電連接至第二位線BL2。
[0049]第二柵極絕緣層222、第二選擇柵極220、第三雜質擴散區(qū)232以及第四雜質擴散區(qū)236可以構成具有MOS結構的第二選擇晶體管422。在此情況中，第三雜質擴散區(qū)232和第四雜質擴散區(qū)236可以分別當作第二選擇晶體管422的漏極區(qū)和源極區(qū)。第二選擇區(qū)210S的在第三雜質擴散區(qū)232和第四雜質擴散區(qū)236之間的上部區(qū)可以對應于第四溝道區(qū)422C。第四溝道區(qū)422C可以具有與第三雜質擴散區(qū)232和第四雜質擴散區(qū)236之間的距離相對應的溝道長度。如參考圖2描述的，第四溝道區(qū)422C可以具有第四寬度W22。例如，第四溝道區(qū)422C的第四寬度W22可以基本等于第三溝道區(qū)412C的第二寬度W12。
[0050]第二反熔絲絕緣層322b、編程柵極320以及第四雜質擴散區(qū)236可以構成具有半MOS結構的第二反熔絲晶體管412。第二選擇區(qū)210S的與編程柵極320重疊的上部區(qū)可以對應于第二溝道區(qū)421C，第二溝道區(qū)421C當作第二反熔絲晶體管412的溝道區(qū)。如上所述，第二反熔絲晶體管412可以具有包括一個雜質擴散區(qū)的半MOS結構。因此，可以執(zhí)行第二反熔絲晶體管412的編程操作和讀取操作，而與第二溝道區(qū)421C無關。如參考圖2描述的，第二溝道區(qū)421C可以具有第三寬度W21。例如，第二溝道區(qū)421C的第三寬度W21可以基本等于第一溝道區(qū)41IC的第一寬度WlI。第四溝道區(qū)422C的第四寬度W22可以大于第二溝道區(qū)421C的第三寬度W21。例如，第四溝道區(qū)422C的第四寬度W22可以是第二溝道區(qū)42IC的第三寬度W21的兩倍或更多倍。
[0051]圖7是圖1中所示的反熔絲型OTP存儲器單元的等效電路圖。參照圖7，第一反熔絲晶體管411可以與第二反熔絲晶體管412共享編程柵極(圖1至6的320)。因此，第一反熔絲晶體管411也可以與第二反熔絲晶體管412共享連接至編程柵極320的編程線PL。第一選擇晶體管421和第一反熔絲晶體管411可以串聯(lián)連接。也即是說，如參考圖5描述的，第一選擇晶體管421可以與第一反熔絲晶體管411共享第二雜質擴散區(qū)136。如參考圖5描述的，第一反熔絲晶體管411可以具有半MOS結構。因此，如果第二雜質擴散區(qū)136對應于第一反熔絲晶體管411的漏極區(qū)，則第一反熔絲晶體管411的源極區(qū)可以浮置。當作第一選擇晶體管421的柵極的第一選擇柵極(圖1至6的120)可以電連接至第一字線WL1，并且當作第一選擇晶體管421的漏極區(qū)的第一雜質擴散區(qū)(圖1至6的132)可以電連接至第一位線BL1。第二選擇晶體管422和第二反熔絲晶體管412可以串聯(lián)連接。也就是說，如參考圖6描述的，第二選擇晶體管422可以與第二反熔絲晶體管412共享第四雜質擴散區(qū)236。如參考圖6描述的，第二反熔絲晶體管412可以具有半MOS結構。因此，如果第四雜質擴散區(qū)236對應于第二反熔絲晶體管412的漏極區(qū)，則第二反熔絲晶體管412的源極區(qū)可以浮置。當作第二選擇晶體管422的柵極的第二選擇柵極(圖1至6的220)可以電連接至第二字線WL2，并且當作第二選擇晶體管422的漏極區(qū)的第三雜質擴散區(qū)(圖1至6的232)可以電連接至第二位線BL2。
[0052]如參考圖1至6描述的，第一選擇晶體管421的第三溝道區(qū)412C的第二寬度W12可以大于第一反熔絲晶體管411的第一溝道區(qū)411C的第一寬度W11。此外，第二選擇晶體管422的第四溝道區(qū)422C的第四寬度W22可以大于第二反熔絲晶體管412的第二溝道區(qū)421C的第三寬度W21。例如，第一選擇晶體管421的第三溝道區(qū)412C的第二寬度W12可以基本等于第二選擇晶體管422的第四溝道區(qū)422C的第四寬度W22。再者，第一反熔絲晶體管411的第一溝道區(qū)41IC的第一寬度Wll可以基本等于第二反熔絲晶體管412的第二溝道區(qū)421C的第三寬度W21。
[0053]圖8和圖9是圖示圖7中所示的反熔絲型OTP存儲器單元的編程操作的電路圖。參照圖5、圖7及圖8，正編程電壓+Vpp可以施加至編程線PL以編程第一反熔絲晶體管411。例如，正編程電壓+Vpp可以被設定為大約6伏特。再者，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管421的第一選擇柵極120的第一字線WL1，第一選擇晶體管421連接至第一反熔絲晶體管411。正選擇電壓+Vsel可以被設定成具有能夠導通第一選擇晶體管421的電壓電平。例如，正選擇電壓+Vsel可以被設定為大約3伏特。相比之下，接地電壓可以施加到連接至第二選擇晶體管422的第二選擇柵極220的第二字線WL2，以關斷第二選擇晶體管422。此外，接地電壓也可以施加到連接至第一選擇晶體管421的第一位線BL1，并且正位線電壓+Vbl可以施加到連接至第二選擇晶體管422的第二位線BL2。正位線電壓+Vbl可以被設定為適當的電壓電平，使得正位線電壓+Vbl與正編程電壓+Vpp之間的電壓差防止第二反熔絲晶體管412的第二反熔絲絕緣層322b破裂。例如，如果正編程電壓+Vpp具有約6伏特的電壓電平，則正位線電壓+Vbl可以被設定成具有約3伏特的電壓電平?？商娲?，如果第二選擇晶體管422被關斷，則第二位線BL2可以接地。
[0054]在上面偏置條件下，第一選擇晶體管421可以被導通，并且第二選擇晶體管422可以被關斷。如果第一選擇晶體管421被導通，則通過施加至編程線PL的正編程電壓+Vpp與施加至第一位線BLl的接地電壓之間的電壓差可以使第一反熔絲絕緣層322a破裂。在這樣的情形中，導電長絲可以形成在第一反熔絲絕緣層322a中，以容許編程電流從編程柵極(圖5的320)通過第一反熔絲晶體管411的破裂的第一反熔絲絕緣層322a流到第二雜質擴散區(qū)(圖5的136)中。也就是說，第一反熔絲晶體管411可以被編程為使編程線PL電連接至第二雜質擴散區(qū)136。在第一反熔絲晶體管411的編程操作期間，第一選擇晶體管421可以供應充分的電流至第二雜質擴散區(qū)136和第一反熔絲絕緣層322a，這是因為對應于第一選擇晶體管421的溝道寬度的第二寬度W12大于對應于第一反熔絲晶體管411的溝道寬度的第一寬度W11。結果，相較于包括具有相同溝道寬度的第一選擇晶體管和第一反熔絲晶體管的反熔絲型OTP存儲器單元，在圖7中所圖示的反熔絲型OTP存儲器單元的編程效率可以得到改善。當第一反熔絲晶體管411被編程時，第二反熔絲晶體管412不被編程，這是因為第二選擇晶體管422被關斷了。然而，即使第二選擇晶體管422由于故障等原因被導通了，第二反熔絲晶體管412也不會被編程，這是因為施加至編程線PL的正編程電壓+Vpp與施加至第二位線BL2的正位線電壓+Vbl之間的電壓差低于能夠使第二反熔絲晶體管412的第二反熔絲絕緣層322b破裂的臨界電壓。
[0055]參照圖6、圖7及圖9，正編程電壓+Vpp可以施加至編程線PL以編程第二反熔絲晶體管412。例如，正編程電壓+Vpp可以被設定為大約6伏特。再者，正選擇電壓+Vsel可以施加到連接至第二選擇晶體管422的第二選擇柵極220的第二字線WL2，第二選擇晶體管422連接至第二反熔絲晶體管412。正選擇電壓+Vsel可以被設定成具有能夠導通第二選擇晶體管422的電壓電平。例如，正選擇電壓+Vsel可以被設定為大約3伏特。相比之下，接地電壓可以施加到連接至第一選擇晶體管421的第一選擇柵極120的第一字線WL1，以關斷第一選擇晶體管421。此外，接地電壓也可以施加到連接至第二選擇晶體管422的第二位線BL2，并且正位線電壓+Vbl可以施加到連接至第一選擇晶體管421的第一位線BL1。正位線電壓+Vbl可以被設定為適當的電壓電平，使得正位線電壓+Vbl與正編程電壓+Vpp之間的電壓差防止第一反熔絲晶體管411的第一反熔絲絕緣層322a破裂。例如，如果正編程電壓+Vpp具有約6伏特的電壓電平，則正位線電壓+Vbl可以具有約3伏特的電壓電平?？商娲?，如果第一選擇晶體管421被關斷，則第一位線BLl可以接地。
[0056]在上面偏置條件下，第二選擇晶體管422可以被導通，并且第一選擇晶體管421可以被關斷。如果第二選擇晶體管422被導通，則施加至編程線PL的正編程電壓+Vpp與施加至第二位線BL2的接地電壓之間的電壓差可以使第二反熔絲絕緣層322b破裂。在這樣的情形中，導電長絲可以形成在第二反熔絲絕緣層322b中，以容許編程電流從編程柵極(圖6的320)通過第二反熔絲晶體管412的破裂的第二反熔絲絕緣層322b流到第四雜質擴散區(qū)(圖6的236)中。也就是說，第二反熔絲晶體管412可以被編程為使編程線PL電連接至第四雜質擴散區(qū)236。在第二反熔絲晶體管412的編程操作期間，第二選擇晶體管422可以供應充分的電流至第四雜質擴散區(qū)236和第二反熔絲絕緣層322b，這是因為對應于第二選擇晶體管422的溝道寬度的第四寬度W22大于對應于第二反熔絲晶體管412的溝道寬度的第三寬度W21。結果，相較于包括具有相同溝道寬度的第二選擇晶體管和第二反熔絲晶體管的反熔絲型OTP存儲器單元，圖7中所圖示的反熔絲型OTP存儲器單元的編程效率可以得到改善。在第二反熔絲晶體管412被編程時，第一反熔絲晶體管411不被編程，這是因為第一選擇晶體管421被關斷了。然而，即使第一選擇晶體管421由于故障的原因被導通，第一反熔絲晶體管411也不會被編程，這是因為施加至編程線PL的正編程電壓+Vpp與施加至第一位線BLl的正位線電壓+Vbl之間的電壓差低于能夠使第一反熔絲晶體管411的第一反熔絲絕緣層322a破裂的臨界電壓。
[0057]圖10是圖1中所示的反熔絲型OTP存儲器單元的另一等效電路圖。參照圖10，根據本實施例的反熔絲型OTP存儲器單元的等效電路圖可以類似于圖7中所圖示的反熔絲型OTP存儲器單元的等效電路圖。因此，在本實施例中將省略或簡短提及與參考圖7描述的配置相同的配置的描述，以避免重復解釋。根據本實施例，第一選擇晶體管421可以與第二選擇晶體管422共享單個位線BL。在本實施例中，第一反熔絲晶體管411和第二反熔絲晶體管412中的任一個可以根據施加至第一字線WLl和第二字線WL2的偏置電壓的組合來選擇。
[0058]圖11及12是圖示圖10中所示的反熔絲型OTP存儲器單元的編程操作的電路圖。參照圖5、圖10及圖11，正編程電壓+Vpp可以施加至編程線PL以編程第一反熔絲晶體管411。例如，正編程電壓+Vpp可以被設定為大約6伏特。再者，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管421的第一選擇柵極120的第一字線WLl，第一選擇晶體管421連接至第一反熔絲晶體管411。正選擇電壓+Vsel可以被設定成具有能夠導通第一選擇晶體管421的電壓電平。例如，正選擇電壓+Vsel可以被設定為大約3伏特。相比之下，接地電壓可以施加到連接至第二選擇晶體管422的第二選擇柵極220的第二字線WL2，以關斷第二選擇晶體管422。此外，接地電壓也可以施加到共同連接至第一選擇晶體管421和第二選擇晶體管422的位線BL。
[0059]在上面偏置條件下，第一選擇晶體管421可以被導通，并且第二選擇晶體管422可以被關斷。如果第一選擇晶體管421被導通，則施加至編程線PL的正編程電壓+Vpp與施加至位線BL的接地電壓之間的電壓差可以使第一反熔絲絕緣層322a破裂。在這樣的情形中，導電長絲可以形成在第一反熔絲絕緣層322a中，以容許編程電流從編程柵極(圖5的320)通過第一反熔絲晶體管411的破裂的第一反熔絲絕緣層322a流到第二雜質擴散區(qū)(圖5的136)中。也就是說，第一反熔絲晶體管411可以被編程為使編程線PL電連接至第二雜質擴散區(qū)136。在第一反熔絲晶體管411的編程操作期間，第一選擇晶體管421可以供應充分的電流至第二雜質擴散區(qū)136和第一反熔絲絕緣層322a，這是因為對應于第一選擇晶體管421的溝道寬度的第二寬度W12大于對應于第一反熔絲晶體管411的溝道寬度的第一寬度W11。結果，相較于包括具有相同溝道寬度的第一選擇晶體管和第一反熔絲晶體管的反熔絲型OTP存儲器單元，圖10中圖示的反熔絲型OTP存儲器單元的編程效率可以得到改善。在第一反熔絲晶體管411被編程時，第二反熔絲晶體管412不被編程，這是因為第二選擇晶體管422被關斷了。
[0060]參照圖6、10及12，正編程電壓+Vpp可以施加至編程線PL，以編程第二反熔絲晶體管412。例如，正編程電壓+Vpp可以被設定為大約6伏特。再者，正選擇電壓+Vsel可以施加到連接至第二選擇晶體管422的第二選擇柵極220的第二字線WL2，第二選擇晶體管422連接至第二反熔絲晶體管412。正選擇電壓+Vsel可以被設定成具有能夠導通第二選擇晶體管422的電壓電平。例如，正選擇電壓+Vsel可以被設定為大約3伏特。相比之下，接地電壓可以施加到連接至第一選擇晶體管421的第一選擇柵極120的第一字線WL1，以關斷第一選擇晶體管421。此外，接地電壓也可以施加到共同連接至第一選擇晶體管421和第二選擇晶體管422的位線BL。
[0061]在上面偏置條件下，第二選擇晶體管422可以被導通，并且第一選擇晶體管421可以被關斷。如果第二選擇晶體管422被導通，則施加至編程線PL的正編程電壓+Vpp與施加至位線BL的接地電壓之間的電壓差可以使第二反熔絲絕緣層322b破裂。在這樣的情形中，導電長絲可以形成在第二反熔絲絕緣層322b中，以容許編程電流從編程柵極(圖6的320)通過第二反熔絲晶體管412的破裂的第二反熔絲絕緣層322b流到第四雜質擴散區(qū)(圖6的236)中。也就是說，第二反熔絲晶體管412可以被編程為使編程線PL電連接至第四雜質擴散區(qū)236。在第二反熔絲晶體管412的編程操作期間，第二選擇晶體管422可以供應充分的電流至第四雜質擴散區(qū)236和第二反熔絲絕緣層322b，這是因為對應于第二選擇晶體管422的溝道寬度的第四寬度W22大于對應于第二反熔絲晶體管412的溝道寬度的第三寬度W21。結果，相較于包括具有相同溝道寬度的第二選擇晶體管和第二反熔絲晶體管的反熔絲型OTP存儲器單元，圖10中所圖示的反熔絲型OTP存儲器單元的編程效率可以得到改善。在第二反熔絲晶體管412被編程時，第一反熔絲晶體管411不被編程，這是因為第一選擇晶體管421被關斷了。
[0062]圖13是圖1中所示的反熔絲型OTP存儲器單元的又一等效電路圖。參照圖13，根據本實施例的反熔絲型OTP存儲器單元的等效電路圖可以類似于圖7中圖示的反熔絲型OTP存儲器單元的等效電路圖。因此，將省略或簡短提及參考圖7所描述的配置的進一步說明，以避免重復解釋。根據本實施例，第一選擇晶體管421可以與第二選擇晶體管422共享單個字線WL和單個位線BL。在本實施例中，可以同時對第一反熔絲晶體管411和第二反熔絲晶體管412進行編程。再者，可以同時讀出第一反熔絲晶體管411和第二反熔絲晶體管412的數據。也就是說，第一反熔絲晶體管411和第二反熔絲晶體管412中的一個可以當作冗余單元。
[0063]圖14是圖示圖13中所示的反熔絲型OTP存儲器單元的編程操作的電路圖。參照圖5、圖6、圖13及圖14，正編程電壓+Vpp可以施加至編程線PL以編程第一反熔絲晶體管411。例如，正編程電壓+Vpp可以被設定為大約6伏特。再者，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管421的第一選擇柵極120的字線WL，并且接地電壓可以施加到連接至第一選擇晶體管421的位線BL。正選擇電壓+Vsel可以被設定成具有能夠導通第一選擇晶體管421的電壓電平。例如，正選擇電壓+Vsel可以被設定為大約3伏特。
[0064]在上面偏置條件下，第一選擇晶體管421可以被導通。如果第一選擇晶體管421被導通，則施加至編程線PL的正編程電壓+Vpp與施加至位線BL的接地電壓之間的電壓差可以使第一反熔絲絕緣層322a破裂。在此情形中，導電長絲可以形成在第一反熔絲絕緣層322a中，以容許編程電流從編程柵極(圖5的320)通過第一反熔絲晶體管411的破裂的第一反熔絲絕緣層322a流到第二雜質擴散區(qū)(圖5的136)中。也就是說，第一反熔絲晶體管411可以被編程為使編程線PL電連接至第二雜質擴散區(qū)136。在第一反熔絲晶體管411的編程操作期間，第一選擇晶體管421可以供應充分的電流至第二雜質擴散區(qū)136和第一反熔絲絕緣層322a，這是因為對應于第一選擇晶體管421的溝道寬度的第二寬度W12大于對應于第一反熔絲晶體管411的溝道寬度的第一寬度W11。結果，相較于包括具有相同溝道寬度的第一選擇晶體管和第一反熔絲晶體管的反熔絲型OTP存儲器單元，圖13中圖示的反熔絲型OTP存儲器單元的編程效率可以得到改善。
[0065]如圖13和14中所圖示的，第一反熔絲晶體管411可以與第二反熔絲晶體管412共享編程線PL，并且第一選擇晶體管421可以與第二選擇晶體管422共享單個字線WL和位線BL。因此，也可以在第一反熔絲晶體管412被編程時對第二反熔絲晶體管412進行編程。也就是說，第二反熔絲晶體管412可以當作第一反熔絲晶體管411的冗余晶體管。
[0066]圖15是圖示根據實施例的反熔絲型OTP存儲器單元陣列910的等效電路圖。參照圖15，反熔絲型OTP存儲器單元陣列910可以包括多個編程線，例如第一編程線PL1、第二編程線PL2及第三編程線PL3，它們被設置成在與多個字線平行的方向(S卩，在圖15中的垂直方向)上延伸。字線可以包括第一組字線WL1、WL4和WL5以及第二組字線WL2、WL3和WL6。第一組字線WL1、WL4和WL5中的每一個可以被設置在第一編程線PLl、第二編程線PL2及第三編程線PL3中的任一個的第一側，以與對應的編程線平行。類似地，第二組字線WL2、WL3和WL6中的每一個可以被設置在第一編程線PLl、第二編程線PL2及第三編程線PL3中的任一個的第二側，以與對應的編程線平行。多個位線，例如第一位線BLl和第二位線BL2，可以被設置成與字線WLl至WL6以及編程線PLl至PL3相交。多個反熔絲型OTP存儲器單元，例如第一至第六反熔絲型OTP存儲器單元911、912、913、921、922及923，可以分別位于編程線PL1、PL2及PL3與位線BLl及BL2的交叉點。如果第一編程線PL1、第二編程線PL2和第三編程線PL3分別設置在第一行、第二行和第三行中，并且第一位線BLl和第二位線BL2分別設置在第一列和第二列中，則第一至第六反熔絲型OTP存儲器單元911、912、913、921、922及923可以分別設置在第一行、第二行和第三行與第一列和第二列的交叉點。
[0067]位于第一編程線PLl (即，第一列)與第一位線BLl (即，第一行)的交叉點的第一反熔絲型OTP存儲器單元911可以包括第一反熔絲晶體管511、第二反熔絲晶體管512、第一選擇晶體管611以及第二選擇晶體管612。位于第二編程線PL2(即，第二列)與第一位線BLl (即，第一行)的交叉點的第二反熔絲型OTP存儲器單元912可以包括第一反熔絲晶體管513、第二反恪絲晶體管514、第一選擇晶體管613以及第二選擇晶體管614。位于第三編程線PL3 (即，第三列)與第一位線BLl (即，第一行)的交叉點的第三反熔絲型OTP存儲器單元913可以包括第一反熔絲晶體管515、第二反熔絲晶體管516、第一選擇晶體管615以及第二選擇晶體管616。
[0068]位于第一編程線PLl (即，第一列)與第二位線BL2(即，第二行)的交叉點的第四反熔絲型OTP存儲器單元921可以包括第一反熔絲晶體管521、第二反熔絲晶體管522、第一選擇晶體管621以及第二選擇晶體管622。位于第二編程線PL2(即，第二列)與第二位線BL2 (即，第二行)的交叉點的第五反熔絲型OTP存儲器單元922可以包括第一反熔絲晶體管523、第二反熔絲晶體管524、第一選擇晶體管623以及第二選擇晶體管624。位于第三編程線PL3 (即，第三列)與第二位線BL2 (即，第二行)的交叉點的第六反熔絲型OTP存儲器單元923可以包括第一反熔絲晶體管525、第二反熔絲晶體管526、第一選擇晶體管625以及第二選擇晶體管626。第一至第六反熔絲型OTP存儲器單元911、912、913、921、922及923中的每一個可以具有與參考圖10描述的反熔絲型OTP存儲器單元相同的配置。因此，在下文中將省略第一至第六反熔絲型OTP存儲器單元911、912、913、921、922及923的配置的說明，以避免重復解釋。
[0069]包括在排列于每個列中的反熔絲型OTP存儲器單元中的第一反熔絲晶體管和第二反熔絲晶體管可以與彼此共享第一編程線PLl、第二編程線PL2及第三編程線PL3中的任一個。例如，包括在排列于第一列中的反熔絲型OTP存儲器單元911及921中的第一反熔絲晶體管511及521以及第二反熔絲晶體管512及522可以與彼此共享第一編程線PLl，包括在排列于第二列中的反熔絲型OTP存儲器單元912及922中的第一反熔絲晶體管513及523以及第二反熔絲晶體管514及524可以與彼此共享第二編程線PL2，以及包括在排列于第三列中的反熔絲型OTP存儲器單元913及923中的第一反熔絲晶體管515及525以及第二反熔絲晶體管516及526可以與彼此共享第三編程線PL3。
[0070]排列在每個行中的反熔絲型OTP存儲器單元的第一反熔絲晶體管和第二反熔絲晶體管可以分別設置在第一位線BLl和第二位線BL2中的任一個的兩側。例如，排列在第一行中的反熔絲型OTP存儲器單元911、912及913的第一反熔絲晶體管511、513及515可以被設置在第一位線BLl的一側，以及排列在第一行中的反熔絲型OTP存儲器單元911、912及913的第二反熔絲晶體管512、514及516可以被設置在第一位線BLl的另一側。類似地，排列在第二行中的反熔絲型OTP存儲器單元921、922及923的第一反熔絲晶體管521、523及525可以被設置在第二位線BL2的一側，以及排列在第二行中的反熔絲型OTP存儲器單元921、922及923的第二反熔絲晶體管522、524及526可以被設置在第二位線BL2的另一側。
[0071]排列在每個列中的反熔絲型OTP存儲器單元的第一選擇晶體管可以共享第一至第六字線WLl至WL6中的任何一個字線，以及排列在每個列中的反熔絲型OTP存儲器單元的第二選擇晶體管可以共享第一至第六字線WLl至WL6中的另一字線。例如，排列在第一列中的反熔絲型OTP存儲器單元911及921的第一選擇晶體管611及621可以共享第一字線WLl，以及排列在第一列中的反熔絲型OTP存儲器單元911及921的第二選擇晶體管612及622可以共享第二字線WL2。類似地，排列在第二列中的反熔絲型OTP存儲器單元912及922的第一選擇晶體管613及623可以共享第四字線WL4，以及排列在第二列中的反熔絲型OTP存儲器單元912及922的第二選擇晶體管614及624可以共享第三字線WL3。此外，排列在第三列中的反熔絲型OTP存儲器單元913及923的第一選擇晶體管615及625可以共享第五字線WL5，以及排列在第三列中的反熔絲型OTP存儲器單元913及923的第二選擇晶體管616及626可以共享第六字線WL6。在反熔絲型OTP存儲器單元911、912、913、921、922及923的每一個中，第一選擇晶體管611、613、615、621、623或625可以串聯(lián)連接至第一反熔絲晶體管511、513、515、521、523或525，并且第二選擇晶體管612、614、616、622、624或626可以串聯(lián)連接至第二反熔絲晶體管512、514、516、522、524或526。
[0072]在本實施例中，可以反復地對每個行中的反熔絲型OTP存儲器單元進行排列以便相對于它們之間的假想線是對稱的。因此，包括在每個行中所設置的一對相鄰反熔絲型OTP存儲器單元中的一對第一選擇晶體管(或幾個第二選擇晶體管)可以串聯(lián)連接，并且可以連接至第一位線BLl和第二位線BL2中的一個。例如，包括在第一行中所設置的第二反熔絲型OTP存儲器單元912和第三反熔絲型OTP存儲器單元913中的第一選擇晶體管613及615可以串聯(lián)連接，并且可以連接至第一位線BLl以共享第一位線BL1。類似地，包括在第二行中所設置的第五反熔絲型OTP存儲器單元922和第六反熔絲型OTP存儲器單元923中的第一選擇晶體管623及625也可以是串聯(lián)連接，并且可以連接至第二位線BL2以共享第二位線BL2。此外，包括在第一行中所設置的第一反熔絲型OTP存儲器單元911和第二反熔絲型OTP存儲器單元912中的第二選擇晶體管612及614可以串聯(lián)連接，并且可以連接至第一位線BLl以共享第一位線BL1。類似地，包括在第二行中所設置的第四反熔絲型OTP存儲器單元921和第五反熔絲型OTP存儲器單元922中的第二選擇晶體管622及624可以串聯(lián)連接，并且可以連接至第二位線BL2以共享第二位線BL2。
[0073]圖16是圖示圖15中所示的反熔絲型OTP存儲器單元陣列910的編程操作的電路圖。盡管圖16圖示了第一反熔絲晶體管513被編程的例子，但是本發(fā)明的概念并不限于此。也就是說，在圖16中圖示的編程操作可以等同地應用于其它反熔絲晶體管。參照圖16，為了選擇性地編程第一反熔絲晶體管513，正編程電壓+Vpp可以施加到連接至第一反熔絲晶體管513的第二編程線PL2，并且接地電壓可以施加至其余的編程線PLl及PL3。此外，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管613的第四字線WL4，第一選擇晶體管613串聯(lián)連接至第一反熔絲晶體管513，并且接地電壓可以施加到連接至第一選擇晶體管613的第一位線BLl。再者，其余的字線WLl至WL3、WL5及WL6可以接地，并且正位線電壓+Vbl可以施加至其余的位線BL2。例如，正編程電壓+Vpp可以是大約6伏特，并且正選擇電壓+Vsel可以是大約3伏特。再者，正位線電壓+Vbl可以是大約3伏特。
[0074]在上面偏置條件下，第一反熔絲晶體管513可以通過與參考圖8描述的相同的機構來選擇性地編程。在這樣的情形中，如參考圖8所述的，與選中的第一反熔絲晶體管513共享第二編程線PL2和第一位線BLl的第二反熔絲晶體管514不被編程。與選中的第一反熔絲晶體管513共享第二編程線PL2的第一反熔絲晶體管523也可以不被編程。這是因為在施加至第二編程線PL2的正編程電壓+Vpp與施加至第二位線BL2的正位線電壓+Vbl之間的電壓差低于能夠使第一反熔絲晶體管523的反熔絲絕緣層破裂的臨界電壓。與選中的第一反熔絲晶體管513共享第二編程線PL2的第二反熔絲晶體管524也可以不被編程，這是因為第二選擇晶體管624被關斷了。其它反熔絲晶體管511、512、515、516、521、522、525及526也可以不被編程，這是因為連接至反熔絲晶體管511、512、515、516、521、522、525及526的編程線PLl及PL3被接地了。
[0075]圖17是圖示圖15中所示的反熔絲型OTP存儲器單元陣列910的讀取操作的電路圖。盡管圖17圖示了讀出第一反熔絲晶體管513的數據的例子，但是本發(fā)明的概念并不限于此。也就是說，在圖17中所圖示的讀取操作可以等同地應用于其它反熔絲晶體管。參照圖17，為了選擇性地讀出第一反熔絲晶體管513的數據，正讀取電壓+Vrd可以施加到連接至第一反熔絲晶體管513的第二編程線PL2，并且接地電壓可以施加至其余的編程線PLl及PL3。此外，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管613的第四字線WL4，第一選擇晶體管613串聯(lián)連接至第一反熔絲晶體管513，以及接地電壓可以施加到連接至第一選擇晶體管613的第一位線BLl。再者，其余的字線WLl至WL3、WL5及WL6可以接地，并且正位線電壓+Vbl可以施加至其余的位線BL2。例如，正讀取電壓+Vrd可以是大約2伏特，并且正選擇電壓+Vsel可以是大約1.2伏特。再者，正位線電壓+Vbl可以具有與正讀取電壓+Vrd相同的電壓電平。也就是說，正位線電壓+Vbl可以是大約2伏特。
[0076]在上面偏置條件下，第一選擇晶體管613可以被導通，并且如果第一反熔絲晶體管513處于編程狀態(tài)，則讀取電流可以從第二編程線PL2通過在第一反熔絲晶體管513中的反熔絲絕緣層的導電長絲流到第一位線BLl中。如果第一反熔絲晶體管513處于未編程狀態(tài)，則在上面偏置條件下，在第二編程線PL2與第一位線BLl之間沒有電流流動。在讀取操作期間，與選中的第一反熔絲晶體管513共享第二編程線PL2的反熔絲晶體管514、523及524的數據未被讀出。具體地，反熔絲晶體管514的數據不會通過第一位線BLl讀出，這是因為第二選擇晶體管614在讀取操作期間被關斷了。此外，反熔絲晶體管523的數據不會通過第二位線BL2讀出，這是因為在讀取操作期間，第二編程線PL2與第二位線BL2之間不存在電壓差。再者，反熔絲晶體管524的數據不會通過第二位線BL2讀出，這是因為在讀取操作期間，第二選擇晶體管624被關斷了。
[0077]圖18是圖示根據另一實施例的反熔絲型OTP存儲器單元陣列920的等效電路圖。參照圖18，根據本實施例的反熔絲型OTP存儲器單元陣列920可以類似于圖15中所圖示的反熔絲型OTP存儲器單元陣列910。因此，在本實施例中將省略或簡短提及與參考圖15所述的相同的配置的描述，以避免重復解釋。根據本實施例，排列在每個列中的反熔絲型OTP存儲器單元的所有的第一選擇晶體管和第二選擇晶體管可以彼此共享單個字線。也就是說，排列在第一列中的反熔絲型OTP存儲器單元911及921的第一及第二選擇晶體管611、612,621及622可以連接至單個字線，例如第一字線WL1，以及排列在第二列中的反熔絲型OTP存儲器單元912及922的第一及第二選擇晶體管613、614、623及624可以連接至單個字線，例如第二字線WL2。此外，排列在第三列中的反熔絲型OTP存儲器單元913及923的第一及第二選擇晶體管615、616、625及626也可以連接至單個字線，例如第三字線WL3。因此，在反熔絲型OTP存儲器單元911、912、913、921、922及923的每一個中，第一反熔絲晶體管和第二反熔絲晶體管中的任一個都可以當作冗余晶體管，如參考圖13所述的。
[0078]圖19是圖示圖18中所示的反熔絲型OTP存儲器單元陣列920的編程操作的電路圖。盡管圖19圖示了第一反熔絲晶體管513和當作冗余晶體管的第二反熔絲晶體管514同時被編程的例子，但是本發(fā)明的概念并不限于此。也就是說，在圖19中所圖示的編程操作可以等同地應用于其它反熔絲晶體管及其冗余晶體管。參照圖19，為了選擇性地編程第一反熔絲晶體管513和第二反熔絲晶體管514，正編程電壓+Vpp可以施加到連接至第一反熔絲晶體管513和第二反熔絲晶體管514的第二編程線PL2，并且接地電壓可以施加至其余的編程線PLl及PL3。此外，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管613和第二選擇晶體管614的第二字線WL2，第一選擇晶體管613和第二選擇晶體管614分別串聯(lián)連接至第一反熔絲晶體管513和第二反熔絲晶體管514，以及接地電壓可以施加到連接至第一選擇晶體管613和第二選擇晶體管614的第一位線BLl。再者，其余的字線WLl及WL3可以接地，以及正位線電壓+Vbl可以施加至其余的位線BL2。例如，正編程電壓+Vpp可以是大約6伏特，并且正選擇電壓+Vsel可以是大約3伏特。再者，正位線電壓+Vbl可以是大約3伏特。
[0079]在上面偏置條件下，第一反熔絲晶體管513和第二反熔絲晶體管514可以通過與參考圖14描述的相同的機制來選擇性地進行編程。在這樣的情形中，與選中的第一反熔絲晶體管513和第二反熔絲晶體管514共享第一位線BLl的第一反熔絲晶體管511及515以及第二反熔絲晶體管512及516不被編程，這是因為第一編程線PLl和第三編程線PL3被接地了。此外，與選中的第一反熔絲晶體管513和第二反熔絲晶體管514共享第二編程線PL2的第一反熔絲晶體管523和第二反熔絲晶體管524不被編程。這是因為施加至第二編程線PL2的正編程電壓+Vpp與施加至第二位線BL2的正位線電壓+Vbl之間的電壓差低于能夠使第一反熔絲晶體管523和第二反熔絲晶體管524的反熔絲絕緣層破裂的臨界電壓。
[0080]圖20是圖示圖18中所示的反熔絲型OTP存儲器單元陣列920的讀取操作的電路圖。盡管圖20圖示了讀出第一反熔絲晶體管513和第二反熔絲晶體管514(當作冗余晶體管)的數據的例子，但是本發(fā)明的概念并不限于此。也就是說，在圖20中圖示的讀取操作可以等同地應用于其它反熔絲晶體管。參照圖20，為了選擇性地讀出第一反熔絲晶體管513和第二反熔絲晶體管514的數據，正讀取電壓+Vrd可以施加到連接至第一反熔絲晶體管513和第二反熔絲晶體管514的第二編程線PL2，并且接地電壓可以施加至其余的編程線PLl及PL3。此外，正選擇電壓+Vsel可以施加到連接至第一選擇晶體管613和第二選擇晶體管614的第二字線WL2，第一選擇晶體管613和第二選擇晶體管614分別串聯(lián)連接至第一反熔絲晶體管513和第二反熔絲晶體管514，并且接地電壓可以施加到連接至第一選擇晶體管613和第二選擇晶體管614的第一位線BLl。再者，其余的字線WLl及WL3可以接地，并且正位線電壓+Vbl可以施加至其余的位線BL2。例如，正讀取電壓+Vrd可以是大約2伏特，并且正選擇電壓+Vsel可以是大約1.2伏特。再者，正位線電壓+Vbl可以具有與正讀取電壓+Vrd相同的電壓電平。也就是說，正位線電壓+Vbl可以是大約2伏特。
[0081 ] 在上面偏置條件下，第一選擇晶體管613和第二選擇晶體管614可以被導通，并且如果選中的第一反熔絲晶體管513和第二反熔絲晶體管514處于編程狀態(tài)，則讀取電流可以從第二編程線PL2通過在第一反熔絲晶體管513和第二反熔絲晶體管514的反熔絲絕緣層中的導電長絲流到第一位線BLl中。如果第一反熔絲晶體管513和第二反熔絲晶體管514處于未編程狀態(tài)，則在上面偏置條件下，在第二編程線PL2與第一位線BLl之間沒有電流流動。在讀取操作期間，不讀出第一反熔絲晶體管523和第二反熔絲晶體管524的數據。具體地，與選中的第一反熔絲晶體管513和第二反熔絲晶體管514共享第二編程線PL2的第一反熔絲晶體管523和第二反熔絲晶體管524的數據不會通過第一位線BLl讀出，這是因為在讀取操作期間第二編程線PL2與第二位線BL2之間不存在電壓差。再者，與選中的第一反熔絲晶體管513和第二反熔絲晶體管514共享第一位線BLl的第一反熔絲晶體管511及515以及第二反熔絲晶體管512及516的數據不會通過第一位線BLl讀出，因為在讀取操作期間未選中的編程線PLl及PL3被接地了或第一及第二選擇晶體管611、615、612及616被關斷了。
[0082]圖21是圖示在根據實施例的反熔絲型OTP存儲器單元陣列中采用的選擇晶體管的電流相對字線偏置特性的圖。在圖21中，橫坐標表示施加到連接至選擇晶體管的柵極的字線的電壓，而縱坐標表示選擇晶體管的漏極電流。如圖21中所圖示的，隨著施加至當作選擇晶體管的柵電極的字線的偏置電壓增加時，流過選擇晶體管的漏極電流也增加。這意味著如果字線偏置增加，則反熔絲型OTP存儲器單元的編程效率得到改善。根據實施例，選擇晶體管可以被設計成具有大于反熔絲晶體管的溝道寬度的溝道寬度。在這樣的情形中，甚至在不增加字線偏置的情況下選擇晶體管的漏極電流也會增加，從而改善了反熔絲型OTP存儲器單元的編程效率。換言之，即使降低了字線偏置，在根據實施例的反熔絲型OTP存儲器單元中采用的選擇晶體管也可以呈現(xiàn)與一般的反熔絲型OTP存儲器單元的選擇晶體管相同的漏極電流。在這樣的情形中，用于產生字線偏置的內部電路占用的面積可以被縮減，以增加反熔絲型OTP存儲器件的外圍電路的集成度。
[0083]為了舉例說明的目的已經公開了本公開的實施例已。本領域技術人員將意識到，不脫離如所附權利要求公開的范圍和精神的情況下，各種修改、添加及替代都是可能的。
[0084]通過本發(fā)明的實施例可以看出，本發(fā)明提供了下面技術方案:
[0085]1.一種反熔絲型一次可編程(OTP)存儲器單元，包括:
[0086]具有第一編程區(qū)和第一選擇區(qū)的第一有源區(qū)，所述第一編程區(qū)具有第一寬度，所述第一選擇區(qū)具有大于所述第一寬度的第二寬度；
[0087]與所述第一有源區(qū)間隔開并且具有第二編程區(qū)和第二選擇區(qū)的第二有源區(qū)，所述第二編程區(qū)具有第三寬度，所述第二選擇區(qū)具有大于所述第三寬度的第四寬度；
[0088]編程柵極，其與所述第一編程區(qū)和所述第二編程區(qū)相交；
[0089]第一選擇柵極，其與所述第一選擇區(qū)相交；以及
[0090]第二選擇柵極，其與所述第二選擇區(qū)相交。
[0091]2.如技術方案I所述的存儲器單元，其中，所述第二寬度是所述第一寬度的至少兩倍，并且所述第四寬度是所述第三寬度的至少兩倍。
[0092]3.如技術方案I所述的存儲器單元，其中，所述第一寬度基本等于所述第三寬度，并且所述第二寬度基本等于所述第四寬度。
[0093]4.如技術方案I所述的存儲器單元，其中，所述第一有源區(qū)和所述第二有源區(qū)相對于位于所述第一有源區(qū)和所述第二有源區(qū)之間的點是對稱的。
[0094]5.如技術方案I所述的存儲器單元，還包括:
[0095]所述第一有源區(qū)中的第一雜質擴散區(qū)，其與所述第一選擇柵極的與所述編程柵極相對的一側相鄰；
[0096]所述第一有源區(qū)中的第二雜質擴散區(qū)，其與所述第一選擇柵極的與所述第一雜質擴散區(qū)相對的另一側相鄰；
[0097]所述第一有源區(qū)中的第三雜質擴散區(qū)，其與所述第二選擇柵極的與所述編程柵極相對的一側相鄰；
[0098]所述第一有源區(qū)中的第四雜質擴散區(qū)，其與所述第二選擇柵極的與所述第三雜質擴散區(qū)相對的另一側相鄰。
[0099]6.如技術方案5所述的存儲器單元，其中，所述第一雜質擴散區(qū)、第二雜質擴散區(qū)、第三雜質擴散區(qū)和第四雜質擴散區(qū)中的每一個具有N型導電性。
[0100]7.如技術方案I所述的存儲器單元，
[0101]其中，所述第一編程區(qū)的與所述編程柵極重疊的部分對應于第一溝道區(qū)；
[0102]其中，所述第二編程區(qū)的與所述編程柵極重疊的部分對應于第二溝道區(qū)；
[0103]其中，所述第一選擇區(qū)的與所述第一選擇柵極重疊的部分對應于第三溝道區(qū)；以及
[0104]其中，所述第二選擇區(qū)的與所述第二選擇柵極重疊的部分對應于第四溝道區(qū)。
[0105]8.如技術方案7所述的存儲器單元，
[0106]其中，所述第一溝道區(qū)具有基本等于所述第一寬度的溝道寬度；
[0107]其中，所述第二溝道區(qū)具有基本等于所述第三寬度的溝道寬度；
[0108]其中，所述第三溝道區(qū)具有基本等于所述第二寬度的溝道寬度；以及
[0109]其中，所述第四溝道區(qū)具有基本等于所述第四寬度的溝道寬度。
[0110]9.如技術方案I所述的存儲器單元，還包括:
[0111]第一柵極絕緣層，其在所述編程柵極與所述第一編程區(qū)和第二編程區(qū)之間；
[0112]第二柵極絕緣層，其在所述第一選擇柵極與所述第一選擇區(qū)之間；以及
[0113]第三柵極絕緣層，其在所述第二選擇柵極與所述第二選擇區(qū)之間。
[0114]10.一種反熔絲型一次可編程(OTP)存儲器單元，包括:
[0115]第一反恪絲晶體管；
[0116]第二反熔絲晶體管，其與所述第一反熔絲晶體管共享編程線；
[0117]第一選擇晶體管，其串聯(lián)連接至所述第一反熔絲晶體管并且連接至第一字線和第一位線；以及
[0118]第二選擇晶體管，其串聯(lián)連接至所述第二反熔絲晶體管并且連接至第二字線和第二位線。
[0119]11.如技術方案10所述的存儲器單元，其中，所述第一選擇晶體管的溝道寬度大于所述第一反熔絲晶體管的溝道寬度，并且所述第二選擇晶體管的溝道寬度大于所述第二反熔絲晶體管的溝道寬度。
[0120]12.如技術方案10所述的存儲器單元，其中，所述第一反熔絲晶體管的溝道寬度基本等于所述第二反熔絲晶體管的溝道寬度，并且所述第一選擇晶體管的溝道寬度基本等于所述第二選擇晶體管的溝道寬度。
[0121]13.如技術方案10所述的存儲器單元，其中，所述第一位線與第二位線彼此電連接。
[0122]14.如技術方案10所述的存儲器單元，其中，所述第一字線與第二字線彼此電連接。
[0123]15.一種反熔絲型一次可編程(OTP)存儲器單元陣列，包括:
[0124]多個平行的編程線，其分別設置在多個列中；
[0125]多個字線，其包括分別設置在所述編程線中的每一個的兩側的第一字線和第二字線；
[0126]多個位線，其設置在多個行中以分別與所述編程線和所述字線相交；
[0127]多個反熔絲晶體管，其被設置在每個列中以包括第一反熔絲晶體管和第二反熔絲晶體管，并且被連接至所述編程線中的任一個，所述第一反熔絲晶體管分別被設置在所述位線的第一側，以及所述第二反熔絲晶體管分別被設置在所述位線的第二側；以及
[0128]多個選擇晶體管，其被設置在每個列中以包括分別串聯(lián)連接至所述第一反熔絲晶體管的第一選擇晶體管和分別串聯(lián)連接至所述第二反熔絲晶體管的第二選擇晶體管，每個列中的所述第一選擇晶體管連接至所述第一字線中的任一個，并且每個列中的所述第二選擇晶體管連接至所述第二字線中的任一個，
[0129]其中，在每個行中的所述第一選擇晶體管和所述第二選擇晶體管共同連接至所述位線中的任一個。
[0130]16.如技術方案15所述的存儲器單元陣列，其中，所述第一選擇晶體管的溝道寬度大于所述第一反熔絲晶體管的溝道寬度。
[0131]17.如技術方案15所述的存儲器單元陣列，其中，所述第二選擇晶體管的溝道寬度大于所述第二反熔絲晶體管的溝道寬度，并且所述第一選擇晶體管的溝道寬度基本等于所述第二選擇晶體管的溝道寬度。
[0132]18.如技術方案15所述的存儲器單元陣列，其中，設置在所述列中的每一個中的第一字線和第二字線彼此電連接。
[0133]19.如技術方案15所述的存儲器單元陣列，
[0134]其中，所述第一選擇晶體管之中的設置在每個行中的兩個相鄰晶體管串聯(lián)連接，并且共同電連接至所述位線中的任一個；以及
[0135]其中，所述第二選擇晶體管之中的設置在每個行中的兩個相鄰晶體管串聯(lián)連接，并且共同電連接至所述位線中的任一個。
【主權項】
1.一種反熔絲型一次可編程(OTP)存儲器單元，包括: 具有第一編程區(qū)和第一選擇區(qū)的第一有源區(qū)，所述第一編程區(qū)具有第一寬度，所述第一選擇區(qū)具有大于所述第一寬度的第二寬度； 與所述第一有源區(qū)間隔開并且具有第二編程區(qū)和第二選擇區(qū)的第二有源區(qū)，所述第二編程區(qū)具有第三寬度，所述第二選擇區(qū)具有大于所述第三寬度的第四寬度； 編程柵極，其與所述第一編程區(qū)和所述第二編程區(qū)相交； 第一選擇柵極，其與所述第一選擇區(qū)相交；以及 第二選擇柵極，其與所述第二選擇區(qū)相交。2.如權利要求1所述的存儲器單元，其中，所述第二寬度是所述第一寬度的至少兩倍，并且所述第四寬度是所述第三寬度的至少兩倍。3.如權利要求1所述的存儲器單元，其中，所述第一寬度基本等于所述第三寬度，并且所述第二寬度基本等于所述第四寬度。4.如權利要求1所述的存儲器單元，其中，所述第一有源區(qū)和所述第二有源區(qū)相對于位于所述第一有源區(qū)和所述第二有源區(qū)之間的點是對稱的。5.如權利要求1所述的存儲器單元，還包括: 所述第一有源區(qū)中的第一雜質擴散區(qū)，其與所述第一選擇柵極的與所述編程柵極相對的一側相鄰； 所述第一有源區(qū)中的第二雜質擴散區(qū)，其與所述第一選擇柵極的與所述第一雜質擴散區(qū)相對的另一側相鄰； 所述第一有源區(qū)中的第三雜質擴散區(qū)，其與所述第二選擇柵極的與所述編程柵極相對的一側相鄰； 所述第一有源區(qū)中的第四雜質擴散區(qū)，其與所述第二選擇柵極的與所述第三雜質擴散區(qū)相對的另一側相鄰。6.如權利要求5所述的存儲器單元，其中，所述第一雜質擴散區(qū)、第二雜質擴散區(qū)、第三雜質擴散區(qū)和第四雜質擴散區(qū)中的每一個具有N型導電性。7.如權利要求1所述的存儲器單元， 其中，所述第一編程區(qū)的與所述編程柵極重疊的部分對應于第一溝道區(qū)； 其中，所述第二編程區(qū)的與所述編程柵極重疊的部分對應于第二溝道區(qū)； 其中，所述第一選擇區(qū)的與所述第一選擇柵極重疊的部分對應于第三溝道區(qū)；以及 其中，所述第二選擇區(qū)的與所述第二選擇柵極重疊的部分對應于第四溝道區(qū)。8.如權利要求7所述的存儲器單元， 其中，所述第一溝道區(qū)具有基本等于所述第一寬度的溝道寬度； 其中，所述第二溝道區(qū)具有基本等于所述第三寬度的溝道寬度； 其中，所述第三溝道區(qū)具有基本等于所述第二寬度的溝道寬度；以及 其中，所述第四溝道區(qū)具有基本等于所述第四寬度的溝道寬度。9.一種反熔絲型一次可編程(OTP)存儲器單元，包括: 第一反熔絲晶體管； 第二反熔絲晶體管，其與所述第一反熔絲晶體管共享編程線； 第一選擇晶體管，其串聯(lián)連接至所述第一反熔絲晶體管并且連接至第一字線和第一位線；以及 第二選擇晶體管，其串聯(lián)連接至所述第二反熔絲晶體管并且連接至第二字線和第二位線。10.一種反熔絲型一次可編程(OTP)存儲器單元陣列，包括: 多個平行的編程線，其分別設置在多個列中； 多個字線，其包括分別設置在所述編程線中的每一個的兩側的第一字線和第二字線； 多個位線，其設置在多個行中以分別與所述編程線和所述字線相交； 多個反熔絲晶體管，其被設置在每個列中以包括第一反熔絲晶體管和第二反熔絲晶體管，并且被連接至所述編程線中的任一個，所述第一反熔絲晶體管分別被設置在所述位線的第一側，以及所述第二反熔絲晶體管分別被設置在所述位線的第二側；以及 多個選擇晶體管，其被設置在每個列中以包括分別串聯(lián)連接至所述第一反熔絲晶體管的第一選擇晶體管和分別串聯(lián)連接至所述第二反熔絲晶體管的第二選擇晶體管，每個列中的所述第一選擇晶體管連接至所述第一字線中的任一個，并且每個列中的所述第二選擇晶體管連接至所述第二字線中的任一個， 其中，在每個行中的所述第一選擇晶體管和所述第二選擇晶體管共同連接至所述位線中的任一個。
【文檔編號】G11C17/16GK105869678SQ201510030733
【公開日】2016年8月17日
【申請日】2015年1月21日
【發(fā)明人】樸圣根
【申請人】愛思開海力士有限公司