使用附加帶電區(qū)域來改善電荷俘獲存儲器結(jié)構(gòu)中的存儲的制作方法
【專利摘要】本發(fā)明公開了一種設(shè)備，該設(shè)備包括存儲器和讀/寫(R/W)單元。該存儲器包括耦接到公共電荷俘獲層的多個柵極。該R/W單元被配置為通過生成并讀取公共電荷俘獲層中的一組帶電區(qū)域來對存儲器進(jìn)行編程和讀取，其中該一組中的至少給定區(qū)域并非唯一地與柵極中的任何單個柵極相關(guān)聯(lián)。
【專利說明】
使用附加帶電區(qū)域來改善電荷俘獲存儲器結(jié)構(gòu)中的存儲
技術(shù)領(lǐng)域
[0001]本發(fā)明整體涉及存儲器設(shè)備，并且更具體地涉及用于在非易失性存儲器單元中存儲數(shù)據(jù)的方法和系統(tǒng)。
【背景技術(shù)】
[0002]多種類型的基于電荷捕獲(CT)的存儲器設(shè)備諸如基于硅-氧化物-氮化物-氧化物-硅(SONOS)的非易失性存儲器(NVM)設(shè)備在本領(lǐng)域中是已知的。例如美國專利8，395，942描述了一種在隧穿介質(zhì)層上方形成多個電荷存儲區(qū)域并使用該多個電荷存儲區(qū)域作為掩模來底切溝道的方法，該美國專利的公開內(nèi)容以引用方式并入本文。
[0003]美國專利6，151，249描述了具有通過增強(qiáng)型晶體管和耗盡型晶體管共同耦接的位線和源極線的NAND型EEPROM，該美國專利的公開內(nèi)容以引用方式并入本文。美國專利申請公開2010/0252877描述了一種非易失性存儲器設(shè)備，該非易失性存儲器設(shè)備包括被設(shè)置在基板上的字線、跨在字線上方的有源區(qū)、以及介于字線與有源區(qū)之間的電荷俘獲層，該美國專利申請公開的公開內(nèi)容以引用方式并入本文。
[0004]美國專利5，768，192描述了一種利用非對稱電荷俘獲的非易失性半導(dǎo)體存儲器單元，該美國專利的公開內(nèi)容以引用方式并入本文。該專利描述了對具有被置于兩個二氧化硅層之間的俘獲介質(zhì)的可編程只讀存儲器(PROM)進(jìn)行編程和讀取，其中該俘獲介質(zhì)極大地縮短了傳統(tǒng)PROM設(shè)備的編程時間。
[0005]美國專利8，068，370描述了一種具有非對稱隧穿勢皇的電荷俘獲浮柵，該美國專利的公開內(nèi)容以引用方式并入本文。美國專利7，209，386描述了一種多柵極存儲器單元，該多柵極存儲器單元包括半導(dǎo)體主體和串聯(lián)地設(shè)置在該半導(dǎo)體主體上的多個柵極，該美國專利的公開內(nèi)容以引用方式并入本文。該半導(dǎo)體主體上的電荷存儲結(jié)構(gòu)包括多個柵極中的柵極下方的電荷俘獲位置。

【發(fā)明內(nèi)容】

[0006]本文所述的本發(fā)明的實施方案提供了一種包括存儲器和讀/寫(R/W)單元的設(shè)備。該存儲器包括耦接到公共電荷俘獲層的多個柵極。該R/W單元被配置為通過生成并讀取公共電荷俘獲層中的一組帶電區(qū)域來對存儲器進(jìn)行編程和讀取，其中該一組中的至少給定區(qū)域并非唯一地與柵極中的任何單個柵極相關(guān)聯(lián)。
[0007]在一些實施方案中，該R/W單元被配置為通過同時向多個柵極施加編程電壓來生成給定區(qū)域。在其他實施方案中，該R/W單元被配置為通過設(shè)置被施加至多個柵極的相應(yīng)電壓幅值來控制給定區(qū)域相對于柵極的位置。在另外的實施方案中，該R/W單元被配置為通過同時向多個柵極施加讀取電壓來從給定區(qū)域讀取數(shù)據(jù)。
[0008]在一個實施方案中，該給定區(qū)域是在設(shè)備的制造過程期間被生成的。在另一個實施方案中，該R/W單元被配置為生成給定區(qū)域，以用于改善電荷水平表示所存儲的數(shù)據(jù)的相鄰帶電區(qū)域中的電荷保持。在另外一個實施方案中，該R/W單元被配置為通過改變給定區(qū)域中的電荷量來修改設(shè)備的熱系數(shù)。
[0009]在一些實施方案中，該R/W單元被配置為在存儲器的壽命期間修改給定區(qū)域中的電荷量。在其他實施方案中，該R/W單元被配置為通過在給定區(qū)域中生成表示數(shù)據(jù)的電荷水平來在給定區(qū)域中存儲數(shù)據(jù)。在另外的實施方案中，該R/W單元被配置為通過將給定區(qū)域定位在表示數(shù)據(jù)的公共電荷俘獲層中的位置處來在給定區(qū)域中存儲數(shù)據(jù)。
[0010]在一個實施方案中，該R/W單元被配置為生成第一數(shù)量的帶電區(qū)域，該第一數(shù)量大于在公共電荷俘獲層上方形成的柵極的第二數(shù)量。在另一個實施方案中，該R/W單元被配置為生成具有第一平均間距的帶電區(qū)域，該第一平均間距小于在公共電荷俘獲層上方形成的柵極之間的第二平均間距。在另外一個實施方案中，該R/W單元被配置為通過向并非柵極的晶體管端子施加編程電壓來生成帶電區(qū)域。
[0011]根據(jù)本發(fā)明的一個實施方案，還提供了一種方法，該方法包括提供包括耦接到公共電荷俘獲層的多個柵極的存儲器。通過生成并讀取公共電荷俘獲層中的一組帶電區(qū)域來對存儲器進(jìn)行編程和讀取，其中該一組中的至少給定區(qū)域并非唯一地與任何單個柵極相關(guān)聯(lián)。
[0012]結(jié)合附圖根據(jù)下文對本發(fā)明的實施方案的詳細(xì)描述將更加完全地理解本發(fā)明，在附圖中:
【附圖說明】
[0013]圖1是示意性地示出了根據(jù)本發(fā)明的實施方案的存儲器系統(tǒng)的框圖；
[0014]圖2-4是根據(jù)本發(fā)明的實施方案的基于SONOS的NVM的剖視圖。
[0015]圖5A和5B是根據(jù)本發(fā)明的實施方案的示出單級單元(SLC)NVM中的閾值電壓水平的不意圖；
[0016]圖5C是根據(jù)本發(fā)明的實施方案的示出具有中間帶電區(qū)域的SLCNVM中的閾值電壓水平的不意圖；和
[0017]圖6是根據(jù)本發(fā)明的實施方案的示出具有中間帶電區(qū)域的一組SLCNVM存儲器單元中的閾值電壓分布的不意圖。
【具體實施方式】
[0018]挺述
[0019]在各種存儲應(yīng)用程序中使用非易失性存儲器(NVM)設(shè)備，并且要求該NVM設(shè)備提供高存儲容量和高操作可靠性。NVM的結(jié)構(gòu)可如傳統(tǒng)二維(2D)NAND閃存存儲器設(shè)備中那樣是平面的，或者可如新的三維(3D)閃存結(jié)構(gòu)中所提出的那樣是垂直的。
[0020]下文描述的本發(fā)明實施方案提供一種用于在存儲器設(shè)備中存儲數(shù)據(jù)的改進(jìn)的方法和系統(tǒng)。在一些實施方案中，本發(fā)明所公開的技術(shù)通過使用并非唯一地與任何單個控制柵極相關(guān)聯(lián)的附加帶電區(qū)域來改善基于電荷俘獲(CT)的NVM設(shè)備中的存儲器存儲?；贑T的NVM設(shè)備包括在公共CT層上方形成的多個控制柵極。該控制柵極連接到向控制柵極施加適當(dāng)?shù)碾妷阂跃幊袒蜃x取存儲器中的數(shù)據(jù)的讀/寫(R/W)單元。
[0021]在一些實施方案中，該R/W單元生成并讀取電荷俘獲層內(nèi)的并非唯一地與任何單個控制柵極關(guān)聯(lián)的帶電區(qū)域。換句話講，本發(fā)明所公開的技術(shù)打破了控制柵極與存儲器單元或帶電區(qū)域之間的傳統(tǒng)的一對一關(guān)系。這個概念例如可用于提高數(shù)據(jù)存儲密度以及用于降低隨時間推移的電荷耗散。
[0022]在一些實施方案中，可應(yīng)用本發(fā)明所公開的技術(shù)來改善存儲器單元電荷保持(從而改善可靠性)，方法是對相鄰存儲器單元之間的帶電區(qū)域進(jìn)行編程。在這些實施方案中，該帶電區(qū)域不存儲數(shù)據(jù)，而是形成相鄰存儲器單元之間的CT層中的邊界。在其他實施方案中，作為對位于控制柵極下方的傳統(tǒng)存儲器單元的替代或補(bǔ)充，該帶電區(qū)域可被編程以提高基于CT的NVM設(shè)備的存儲器容量。
[0023]在一個實施方案中，該R/W單元通過同時向多個控制柵極施加編程電壓來生成不與給定控制柵極相關(guān)聯(lián)的帶電區(qū)域。以類似的方式執(zhí)行來自此類區(qū)域的讀出。在另選的實施方案中，該帶電區(qū)域中的一些或全部帶電區(qū)域可在設(shè)備制造過程期間形成。
[0024]在其他實施方案中，數(shù)據(jù)值由電荷區(qū)域在電荷俘獲層中的位置來表示(作為對電荷區(qū)域中的電荷量的替代或添加)。該R/W單元可例如通過調(diào)節(jié)被施加到相鄰柵極的電壓之間的關(guān)系來在不同位置中生成電荷區(qū)域。所施加的總電壓可保持恒定。
[0025]在另選的實施方案中，不同位置和不同電荷量的組合生成附加區(qū)域。這個組合進(jìn)一步提高了存儲器設(shè)備的存儲密度。
[0026]系統(tǒng)描述
[0027]圖1是根據(jù)本發(fā)明的實施方案的示意性地示出包括存儲器設(shè)備23和存儲器控制器45的存儲器系統(tǒng)22的框圖。存儲器設(shè)備23包括控制柵極48的多個級聯(lián)44。每個級聯(lián)44中的第一個控制柵極或最后一個控制柵極連接到相應(yīng)的位線52。各個級聯(lián)中的對應(yīng)的控制柵極48的控制柵極連接到相應(yīng)的字線56。
[0028]在本文所述的實施方案中，通過在公共隔離層中生成帶電區(qū)域以便形成相應(yīng)存儲器單元來將數(shù)據(jù)存儲在存儲器中。一個典型的示例是CT NAND閃存存儲器。本文所述的技術(shù)可與各種其他類型的存儲器一起使用，諸如CT NOR閃存、或各種類型的硅-氧化物-氮化物-氧化物-硅(SONOS)存儲器、金屬-氧化物-氮化物-氧化物-硅(MONOS)存儲器或鈦-氧化鋁-氮化物-氧化物-硅(TANOS)存儲器。本公開中的若干個示例涉及基于SONOS的NVM，然而本文所述的技術(shù)適用于任何類型的基于CT的NVM設(shè)備。
[0029]讀/寫(R/W)單元60使用下文詳細(xì)描述的方法來控制位線和字線以對存儲器單元進(jìn)行編程、讀取和擦除。R/W單元60通常連接到存儲器控制器45或主機(jī)，以用于接收用于在存儲器中進(jìn)行存儲的數(shù)據(jù)并且用于發(fā)送從存儲器檢索的數(shù)據(jù)。
[0030]圖1中所示的存儲器系統(tǒng)22的配置是純粹為了概念清晰的原因而選擇的示例性配置。在另選的實施方案中，可使用任何其他合適的配置來實現(xiàn)存儲器系統(tǒng)，尤其是實現(xiàn)存儲器設(shè)備23。可使用硬件諸如使用一個或多個專用集成電路(ASIC)或現(xiàn)場可編程門陣列(FPGA)或其他器件類型來實現(xiàn)存儲器系統(tǒng)22的某些元件。除此之外或另選地，存儲器系統(tǒng)22的某些元件可使用軟件或者使用硬件和軟件元件的組合來實現(xiàn)。
[0031]存儲器控制器45通常包括在軟件中被編程為執(zhí)行本文所述的功能的通用計算機(jī)。該軟件可例如通過網(wǎng)絡(luò)以電子形式下載到計算機(jī)，或者另選地或除此之外，其可在非暫態(tài)有形介質(zhì)諸如磁性、光學(xué)、或電子存儲器上被提供和/或存儲。
[0032]公共CT層中的附加帶電區(qū)域
[0033]典型的2D的基于CT的NVM諸如基于硅-氧化物-氮化物-氧化物-硅(SONOS)的NANDNVM設(shè)備包括阱上的層疊堆。該疊堆包括氮化物層(也被稱為阻擋層)下方的隧道氧化物層，該氮化物層在另一氧化物層(也被稱為柵極氧化物)下方。通常由多晶硅(也被稱為多晶硅)制成的控制柵極被形成在疊堆的頂部上。通過在控制柵極下方的阻擋(即氮化物)層中存儲電荷來在存儲器中存儲數(shù)據(jù)。
[0034]在典型的3DNAND配置中，電荷俘獲氮化物層在豎直方向上位于隧道氧化物層與柵極氧化物層之間。該控制柵極被形成在疊堆的邊緣上，并且耦接到柵極氧化物層。2D和3DNAND設(shè)備的不同描述分別涉及2D和3D NAND的水平結(jié)構(gòu)和垂直結(jié)構(gòu)。以下描述(其通常為2D取向的)同樣適用于2D和3D NAND配置兩者。
[0035]本文所述的本發(fā)明的實施方案提供一種用于在NVM中進(jìn)行數(shù)據(jù)存儲的改進(jìn)的方法和系統(tǒng)。本發(fā)明所公開的技術(shù)形成和利用在氮化物層中的任何期望位置處的電荷區(qū)域，而不是必須在給定控制柵極下方并并且不是必須與任何單獨的控制柵極相關(guān)聯(lián)。帶電區(qū)域可在設(shè)備操作期間通過在設(shè)備上施加恰當(dāng)?shù)碾妷夯蛘咄ㄟ^在NVM設(shè)備制造過程期間對預(yù)定義區(qū)域進(jìn)行充電而形成。雖然本文所述的實施方案主要涉及基于CT的NAND存儲器單元，但本發(fā)明所公開的技術(shù)可在其他適當(dāng)類型的存儲器單元中使用。
[0036]在一些實施方案中，本發(fā)明所公開的技術(shù)可用于通過例如在柵極下方、柵極之間、或R/W單元60與級聯(lián)44之間的不同位置處、或者在存儲器設(shè)備23內(nèi)的任何其他合適的位置處添加不在給定控制柵極48正下方的帶電區(qū)域來提高存儲密度(即對于每個給定級聯(lián)44存在更高的比特數(shù))。
[0037]在其他實施方案中，本發(fā)明所公開的技術(shù)可用于改善NVM中的電荷保持。在基于CT的NVM中，由于相同極性的電荷之間的電排斥力，所以電荷往往隨著時間推移而擴(kuò)散。隨著電荷擴(kuò)散，存儲器單元的閾值電壓逐漸改變并且劣化存儲器的保持性能，從而使得數(shù)據(jù)的讀取錯誤和丟失。在該實施方案中，本發(fā)明所公開的技術(shù)通過填充可在控制柵極48之間以對應(yīng)電荷生成的潛在電荷梯度來降低從指定電荷區(qū)域的電荷擴(kuò)散。這些附加帶電區(qū)域充當(dāng)將電荷保持在針對存儲器單元指定的區(qū)域內(nèi)并保持其(SLC或MLC)編程狀態(tài)的穩(wěn)定性的邊界區(qū)域。
[0038]以上實施方案純粹是以舉例的方式進(jìn)行描述的。在另選的實施方案中，R/W單元60可生成任何其他合適類型的中間電荷區(qū)域，以用于NVM存儲器設(shè)備中的任何類型的電荷管理。
[0039]圖2為根據(jù)本發(fā)明的實施方案的基于SONOS的NANDNVM的剖視圖。圖中示出沿給定級聯(lián)44的三個相鄰的控制柵極36A-.36BJAND NVM是在阱20上制造的，通常由硅晶片或多晶硅或任何其他合適的材料制成。存儲器包括氧化物層24(被稱為隧道氧化物)、氮化物層28(或任何其他阻擋層)和另一氧化物層32(被稱為柵極氧化物)?？刂茤艠O36通常由多晶硅制成。本示例中的每個控制柵極下方的區(qū)域充當(dāng)NVM單元。通過在控制柵極下方在氮化物層28中存儲電荷40來將數(shù)據(jù)存儲在存儲器單元中。電荷的量(和/或極性)表示所存儲的數(shù)據(jù)值。
[0040]給定存儲器單元通常通過向該單元的控制柵極施加一個或多個高電壓脈沖(例如?20V)而利用電荷進(jìn)行編程。相鄰單元的控制柵極通常在編程期間利用較低電壓(例如?5V)被偏壓。
[0041]從給定存儲器單元進(jìn)行讀出通常通過向該單元的控制柵極施加適當(dāng)?shù)淖x取電壓(Vr)、向其他控制柵極施加使得其他單元導(dǎo)通的通過電壓(ViM)、并使用電壓感測或電流感測對存儲器單元的級聯(lián)的導(dǎo)電性進(jìn)行感測而被執(zhí)行。存儲器單元的擦除通常通過在控制柵極接地期間向阱施加高的正電壓而被執(zhí)行。
[0042]例如在圖2中，為了讀取被存儲在控制柵極36B下方的存儲器單元中的數(shù)據(jù)，R/W單元60可向控制柵極36B施加讀取電壓并向控制柵極36A和36C施加通過電壓(Vai)。
[0043]圖2為了清楚只示出了三個控制柵極36A-36C(并且因此只有三個存儲器單元)。然而在實際存儲器設(shè)備中，可使用任意合適數(shù)量的存儲器單元。
[0044]此外，R/W單元60在氮化物層28內(nèi)并且在相鄰控制柵極之間生成附加中間電荷區(qū)域。例如在圖2中，中間電荷區(qū)域64A被形成在控制柵極36A和36B之間，并且中間電荷區(qū)域64B被形成在控制柵極36B和36C之間。電荷區(qū)域64A和64B用于防止電荷40隨著時間推移而從位于控制柵極36B下方的區(qū)域擴(kuò)散。
[0045]因此，存儲器的保持性能明顯改善。中間區(qū)域64A和64B中的電荷量通常與數(shù)據(jù)無關(guān)，并且在這個實施方案中，其唯一的目的是減少或防止電荷從區(qū)域40漂移。
[0046]在一些實施方案中，R/W單元60在存儲器單元被編程之前(即在電荷區(qū)域40生成之前)形成中間電荷區(qū)域(例如區(qū)域64A和64B) ο在一個示例性實施方案中，R/W單元60可通過向所有控制柵極施加一個或多個高電壓(例如15V)編程脈沖而在擦除控制柵極36B下方的存儲器之后立即形成電荷區(qū)域64A和64B。在另一個實施方案中，中間電荷區(qū)域(例如區(qū)域64A和64B)在制造期間形成，并且后續(xù)的數(shù)據(jù)編程和擦除操作不去除電荷。
[0047]R/W單元60可使用任何合適的技術(shù)來形成電荷區(qū)域64A和64B。例如，如果用于對存儲器單元進(jìn)行編程的標(biāo)稱脈沖量值為20V，則R/W單元60可通過向多個控制柵極施加略微更低電壓的脈沖來形成中間電荷區(qū)域。
[0048]例如，區(qū)域64A可通過同時向位于中間電荷區(qū)域的期望位置的任一側(cè)上的控制柵極36A和36B施加15V脈沖而被生成。這個脈沖量值對于對控制柵極下方的區(qū)域進(jìn)行編程而言太低，但是來自這兩個控制柵極的脈沖的組合對于生成中間電荷區(qū)域64A是足夠高的。類似地，R/W單元60通過同時向控制柵極36B和36C施加15V脈沖來生成區(qū)域64B。另選地，R/W單元可使用任何其他合適的方法來生成中間電荷區(qū)域。上述脈沖是通常應(yīng)當(dāng)伴隨有設(shè)備架構(gòu)的適當(dāng)設(shè)計的示例，例如脈沖電壓應(yīng)被調(diào)整以適應(yīng)兩個相鄰控制柵極之間的物理距離。
[0049]在圖2的示例中，每個中間電荷區(qū)域位于兩個控制柵極之間的中點附近。在另選的實施方案中，R/W單元可例如通過向相鄰控制柵極施加量值不相等的脈沖來在距控制柵極相距不相等的距離處生成中間電荷區(qū)域。例如，向控制柵極36A施加20V脈沖并且向控制柵極36B施加1V脈沖將生成更靠近控制柵極36A的電荷區(qū)域64A。
[0050]在一個另選的實施方案中，多個中間電荷區(qū)域可被形成在相鄰的存儲器單元之間。例如，向控制柵極36A施加20V脈沖并且向控制柵極36B施加1V脈沖將會生成更靠近控制柵極36A的第一電荷區(qū)域64A，然后通過向控制柵極36A施加1V脈沖并且向控制柵極36B施加20V脈沖將會生成與64A類似的第二中間電荷區(qū)域(介于控制柵極36A和36B之間)，但這個區(qū)域?qū)⒈欢ㄎ粸楦拷刂茤艠O36B。
[0051]NAND設(shè)備的性能和可靠性通常隨著隨時間推移而劣化。在另一個實施方案中，R/W單元可在NAND壽命期間修改單元之間的中間電荷量，以便提供改善的性能和可靠性。
[0052]例如，在單元之間添加大量中間電荷需要相對長的編程操作，這對設(shè)備速度性能有不利的影響。在一個實施方案中，在NAND設(shè)備壽命的早期，R/W單元僅插入少量中間電荷，這足以保證電荷保持，因此對設(shè)備編程速度的不利影響極小。在一定時間段之后(例如在SLC中100,000次編程/擦除循環(huán)之后)，設(shè)備的CT層老化并且需要改善的數(shù)據(jù)保持。在這個階段處的數(shù)據(jù)保持是通過R/W單元施加更大量的中間電荷來實現(xiàn)的，并且設(shè)備性能相應(yīng)地減慢。
[0053]在另一個實施方案中，R/W單元可通過控制中間電荷區(qū)域中的電荷量來控制設(shè)備23的熱系數(shù)(熱系數(shù)影響Vsi和設(shè)備的其他特性)。因此，對中間電荷量的控制為存儲器設(shè)備45提供自由度，以管理設(shè)備的熱系數(shù)。
[0054]以上實施方案純粹是以舉例的方式進(jìn)行描述的。在另選的實施方案中，R/W單元60可以任何其他合適的方式生成任何其他合適類型的中間電荷區(qū)域。在其他實施方案中，本發(fā)明所公開的技術(shù)還可用于實現(xiàn)一次性可編程(OTP)存儲器。
[0055]圖3為根據(jù)本發(fā)明的實施方案的基于SONOS的NANDNVM的剖視圖。在這個配置中，R/W單元60通過在氮化物層28中生成被標(biāo)記為68A-68E的電荷區(qū)域來對存儲器單元進(jìn)行編程。這些電荷區(qū)域中的一些電荷區(qū)域是通過向單個控制柵極施加編程脈沖而生成的。在本示例中，區(qū)域68A是通過向控制柵極36A施加編程脈沖而生成的，區(qū)域68C是通過向控制柵極36B施加編程脈沖而生成的，并且區(qū)域68E是通過向控制柵極36C施加編程脈沖而生成的。
[0056]其他電荷區(qū)域是通過同時向多個控制柵極施加編程脈沖而生成的。在本示例中，區(qū)域68B是通過同時向控制柵極36A和36B施加編程脈沖而生成的。區(qū)域68D是通過同時向控制柵極36B和36C施加編程脈沖而生成的。在圖3的示例中，電荷區(qū)域68B和68D位于兩個相鄰控制柵極之間的中點附近。
[0057]在另選的實施方案中，R/W單元60可例如通過向相鄰控制柵極施加量值不相等的脈沖而在距控制柵極相距不相等的距離處生成保持?jǐn)?shù)據(jù)的電荷區(qū)域諸如68B和68D，不同電荷量可用于區(qū)分不同的數(shù)據(jù)狀態(tài)。
[0058]在另一個實施方案中，R/W單元60可通過向相鄰控制柵極施加同時多組脈沖的序列而在兩個相鄰存儲器單元之間生成多個電荷區(qū)域。
[0059]在一些實施方案中，由電荷區(qū)域68A、68C和68E表示的數(shù)據(jù)可通過感測相應(yīng)位線而被讀取。由電荷區(qū)域68B和68D表示的數(shù)據(jù)可通過組合所感測的多個位線的輸出而被讀取。
[0060]如能在圖2-3中看到并且從以上描述能想到的那樣，氮化物層28中的一些電荷區(qū)域(例如圖2中的區(qū)域64A和64B以及圖3中的區(qū)域68B和68D)并不唯一地與任何單個控制柵極相關(guān)聯(lián)。
[0061]在該實施方案中，存儲數(shù)據(jù)的帶電區(qū)域的數(shù)量比控制柵極的數(shù)量多。換言之，存儲數(shù)據(jù)的帶電區(qū)域以比控制柵極之間的平均間距小的平均間距沿公共CT層分布。
[0062]圖4為根據(jù)本發(fā)明的實施方案的基于SONOS的NANDNVM的剖視圖。在這個配置中，R/W單元60通過在氮化物層28中生成多個電荷區(qū)域72來利用數(shù)據(jù)對存儲器進(jìn)行編程。
[0063]在該示例中，電荷區(qū)域中沒有任何一個電荷區(qū)域與任何單個控制柵極關(guān)聯(lián)。R/W單元60通過同時向多個(例如兩個)控制柵極施加編程脈沖而生成每個電荷區(qū)域72。通過編程脈沖的適當(dāng)設(shè)定，R/W單元60能夠配置每個區(qū)域72的位置、尺寸、電荷分布和電荷水平。例如，通過向控制柵極36A施加22V脈沖并且向控制柵極36B施加IlV脈沖，對應(yīng)區(qū)域72C的尺寸比通過向控制柵極36A施加18V脈沖并且向控制柵極36B施加9V脈沖所得到的區(qū)域72B大，但是這兩個區(qū)域72的中心被認(rèn)為應(yīng)當(dāng)在更靠近控制柵極36A的同一位置處。
[0064]在該實施方案中，R/W單元60能夠控制帶電區(qū)域在氮化物層28內(nèi)的準(zhǔn)確位置。在圖4所示的示例中，區(qū)域72E比區(qū)域72D更靠近控制柵極36B。區(qū)域72D是通過在控制柵極36B上施加18V脈沖并在控制柵極36A上施加12V脈沖而得到的，而區(qū)域72E是通過在控制柵極36B上施加22V脈沖并在控制柵極36A上施加8V脈沖而得到的。在該示例中，這兩個區(qū)域的尺寸相同，這是因為R/W單元60施加的總電壓相同(在這個示例中為30V)。但是區(qū)域72E更靠近控制柵極36B，這是因為R/W單元60在這個控制柵極上施加更高的電壓脈沖。
[0065]類似地，通過適當(dāng)?shù)亟M合位線感測，R/W單元60能夠讀取由各個電荷區(qū)域表示的數(shù)據(jù)。
[0066]以上圖2-4中所示的電荷區(qū)域星座圖以及編程和讀出方案純粹是以舉例的方式進(jìn)行描述的。在另選的實施方案中，可使用任何其他合適的電荷區(qū)域星座圖以及任何其他合適的編程和讀出方案。
[0067]圖3和4中所示的示例描述了其中在給定區(qū)域中所俘獲的電荷量表示給定數(shù)據(jù)值的實施方案。在其他實施方案中，該數(shù)據(jù)值由帶電區(qū)域在CT層中的相應(yīng)位置來表示。電荷位置可例如通過給定區(qū)域中的90%電荷的重心位置或者通過任何其他合適的量度來測量。例如在標(biāo)稱狀態(tài)中，R/W單元60對設(shè)備23進(jìn)行編程，以區(qū)域72、72A、72B、和72D，如圖4所示。在該示例中，帶電區(qū)域72D是通過在柵極36A上施加18V并在柵極36B上施加12V而得到的。
[0068]在一個實施方案中，R/W單元60預(yù)定義CT層中的一組可能位置以用于給定的帶電區(qū)域，其中該一組中的每個位置表示相應(yīng)數(shù)據(jù)值。R/W單元通過在與給定數(shù)據(jù)值對應(yīng)的位置中生成帶電區(qū)域來對該給定數(shù)據(jù)值進(jìn)行編程。
[0069]因此，R/W單元60通過將被施加在柵極36A上的電壓從18V改變?yōu)?2V并將柵極36B上的電壓從12V改變?yōu)?V來設(shè)置區(qū)域72(相對于72D)的不同位置。在該實施方案中，電壓總量基本上保持恒定(例如30V)，因此電荷量相同，但每個區(qū)域表示不同的數(shù)據(jù)值。
[0070]在另一個實施方案中，本發(fā)明所公開的技術(shù)可被應(yīng)用以提供不同位置和不同電荷量的組合。這個組合使得能夠在給定區(qū)域中實現(xiàn)附加數(shù)據(jù)值，并且因此實現(xiàn)該區(qū)域中的更高的存儲密度。
[0071]例如，本發(fā)明所公開的技術(shù)可被應(yīng)用以修改區(qū)域72B和72C之間的電荷。在該示例中，R/W單元60將被施加在柵極36A上的電壓從18V改變?yōu)?2V，并將被施加在柵極36B上的電壓從9V改變?yōu)?1V。因此，電荷量增大(例如區(qū)域72C比區(qū)域27B大)，以局部改變設(shè)備23中的數(shù)據(jù)值。
[0072]在其他實施方案中，R/W單元通過在設(shè)備的(并非控制柵極的)其他端子上諸如在源極或漏極端子上施加電壓來對設(shè)備23進(jìn)行編程，以便在CT層中生成帶電區(qū)域。
[0073]附加讀出考慮
[0074]設(shè)備23可包括每個單元包括一位并因此包括兩個編程級的單級單元(SLC)設(shè)備，或者可包括每個單元包括兩位并包括多于兩個編程級的多級單元(MLC)設(shè)備。為了清楚，以下描述主要涉及單級單元(SLC)NVM。但是，以下描述的原理也可在多級單元(MLC)NVM中使用。
[0075]SLC NVM可被擦除或編程，并且此類單元可使用被設(shè)置在已擦除級與已編程級之間的讀取電壓Vr而被讀取。當(dāng)使用以上方案來讀取給定單元時，通過施加通過電壓Vsi來使結(jié)構(gòu)中的其他單元偏壓以導(dǎo)通，而不管其處于哪個編程狀態(tài)(已編程或已擦除)。
[0076]現(xiàn)在考慮本發(fā)明所公開的在相鄰存儲器單元Cl和C2之間放置附加中間電荷區(qū)域S的技術(shù)(除了單獨編程每個單元之外還用于存儲數(shù)據(jù))。(參考上面圖3所示的示例，單元Cl和C2分別對應(yīng)于控制柵極36A和36B，并且中間電荷區(qū)域S對應(yīng)于電荷區(qū)域68B。)中間電荷區(qū)域S使得Cl的單元電壓偏移，并且因此需要更高的通過電壓。
[0077]圖5A是根據(jù)本發(fā)明的實施方案的示出沒有中間電荷區(qū)域的SLCNVM的閾值電壓水平的示意圖。如上所述，對于給定單元，讀取電壓Vr 78被設(shè)置在已擦除級74(被標(biāo)記為“E”)與編程級76(被標(biāo)記為“P”)之間。
[0078]圖5B是根據(jù)本發(fā)明的實施方案的示出沒有中間電荷區(qū)域的SLCNVM的閾值電壓水平的示意圖。當(dāng)使用圖5B的方案來讀取給定單元時，通過施加被設(shè)置在比編程級76(被標(biāo)記為“P”)高的電壓水平的通過電壓VM80來使結(jié)構(gòu)中的其他單元偏壓以導(dǎo)通，而不管其處于哪個編程狀態(tài)(已編程或已擦除)。
[0079]圖5C是根據(jù)本發(fā)明的實施方案的示出具有中間電荷區(qū)域的SLCNVM的閾值電壓水平的示意圖。在圖5C中，當(dāng)在氮化物層28中不存在中間電荷區(qū)域時，已擦除級E 74和編程級P 76被標(biāo)記以圓圈。用于該情形的通過電壓V?i80被標(biāo)記為VjM。級E ’ 84和P ’ 86 (利用框來標(biāo)記)分別表示當(dāng)在單元Cl和C2之間存在中間電壓區(qū)域S時的已擦除級和編程級。用于該情形的通過電壓被標(biāo)記為V?!’82。
[0080]如圖5C所示，中間電荷區(qū)域的形成使編程級和已擦除級分別從已擦除級E74和編程級P 76偏移到已擦除級E’84和編程級P’86。因此，R/W單元60通常將通過電壓的設(shè)定從通過電壓ν?ι80調(diào)節(jié)到通過電壓Vai’82。
[0081 ]圖6是根據(jù)本發(fā)明的實施方案的示出具有中間電荷區(qū)域的SLC NVM的陣列中的閾值電壓分布的示意圖。已擦除級E 90和編程級P 94分別表示在沒有中間電荷區(qū)域的情況下該已擦除級和編程級的分布。已擦除級E’92和編程級P’96分別表示在存在中間電荷區(qū)域的情況下該已擦除級和編程級的分布。該分布可能是由設(shè)備制造過程期間引起的變化、由編程和/或擦除過程中的損傷、由閾值電壓隨時間推移的漂移、或者出于其他任何原因而導(dǎo)致的。
[0082]在考慮一組存儲器單元而不是考慮單個單元時，這兩種可能性(存在或不存在中間電荷區(qū)域)產(chǎn)生總共四個而不是兩個可能的編程和已擦除級分布(例如E、E’、P、P’，而不是E、P)。通常，由中間電荷區(qū)域S表示的數(shù)據(jù)通過使用Vjm’來使結(jié)構(gòu)中(并非Cl和C2的)其他單元偏壓來讀取，如圖5C中所示。
[0083]R/W單元60對S的讀出可以多種方式來執(zhí)行。在一個實施方案中，單元C2是在V?!’被施加到單元Cl期間使用Vr來讀取的，從而V?!，>VM。在另一個實施方案中，讀取電壓的組合被施加到Cl和C2兩者，例如對Cl施加Vsi并且對C2施加Vri3S上的這兩個具體實施的凈效應(yīng)類似。
[0084]現(xiàn)在考慮三個相鄰單元C1、C2和C3(例如圖3的控制柵極36A-36C)的情況，其中中間電荷區(qū)域SI (例如圖3中的電荷區(qū)域68B)被形成在Cl和C2之間，中間電荷區(qū)域S2 (例如圖3中的電荷區(qū)域68D)被形成在C2和C3之間?；A(chǔ)假設(shè)是中間電荷區(qū)域SI更緊密地與單元Cl和C2中的一個單元相關(guān)聯(lián)。換句話講，假設(shè)在讀取Cl和C2時，可能識別SI或S2是否存在。
[0085]如果上述條件不成立，則可能的方案是僅每兩個單元才形成中間電荷區(qū)域。例如，對于存儲器單元(:1工2、-_、08的級聯(lián)，(存儲附加數(shù)據(jù)的)中間電荷區(qū)域僅形成于(:1和02之間、C3和C4之間、C5和C6之間、以及C7和C8之間。
[0086]因此，應(yīng)當(dāng)理解，上述實施方案是以舉例的方式援引的，并且本發(fā)明不限于上文特別示出和描述的內(nèi)容。相反地，本發(fā)明的范圍包括上文所述的各種特征的組合和子組合兩者，以及本領(lǐng)域的技術(shù)人員在閱讀前述描述時將想到的并且在現(xiàn)有技術(shù)中未公開的所述各種特征的變型和修改。在本專利申請中以引用方式并入的文獻(xiàn)被認(rèn)為是本申請不可分割的一部分，但如果任何術(shù)語在這些并入的文獻(xiàn)中被定義成與本說明書中明確地或隱含地作出的定義相沖突，應(yīng)僅考慮本說明書中的定義。
【主權(quán)項】
1.一種設(shè)備，包括: 存儲器，所述存儲器包括耦接到公共電荷俘獲層的多個柵極； 和 讀/寫(R/W)單元，R/W單元被配置為通過生成并讀取所述公共電荷俘獲層中的一組帶電區(qū)域來對所述存儲器進(jìn)行編程和讀取， 其中所述一組中的至少給定區(qū)域并非唯一地與所述柵極中的任何單個柵極相關(guān)聯(lián)。2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過同時向多個柵極施加編程電壓來生成所述給定區(qū)域。3.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述R/W單元被配置為通過設(shè)置被施加至所述多個柵極的相應(yīng)電壓幅值來控制所述給定區(qū)域相對于所述柵極的位置。4.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過同時向多個柵極施加讀取電壓來從所述給定區(qū)域讀取數(shù)據(jù)。5.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述給定區(qū)域是在所述設(shè)備的制造過程期間被生成的。6.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為生成所述給定區(qū)域，以用于改善其電荷水平表示存儲的數(shù)據(jù)的相鄰帶電區(qū)域中的電荷保持。7.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過改變所述給定區(qū)域中的電荷量來修改所述設(shè)備的熱系數(shù)。8.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為在所述存儲器的壽命期間修改所述給定區(qū)域中的電荷量。9.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過在所述給定區(qū)域中生成表示數(shù)據(jù)的電荷水平來在所述給定區(qū)域中存儲所述數(shù)據(jù)。10.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過將所述給定區(qū)域定位在表示數(shù)據(jù)的所述公共電荷俘獲層中的位置處來在所述給定區(qū)域中存儲所述數(shù)據(jù)。11.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為生成第一數(shù)量的所述帶電區(qū)域，所述第一數(shù)量大于在所述公共電荷俘獲層上方形成的所述柵極的第二數(shù)量。12.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為生成具有第一平均間距的所述帶電區(qū)域，所述第一平均間距小于在所述公共電荷俘獲層上方形成的所述柵極之間的第二平均間距。13.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述R/W單元被配置為通過向并非所述柵極的晶體管端子施加編程電壓來生成所述帶電區(qū)域。14.一種方法，包括: 提供存儲器，所述存儲器包括耦接到公共電荷俘獲層的多個柵極；以及 通過生成并讀取所述公共電荷俘獲層中的一組帶電區(qū)域來對所述存儲器進(jìn)行編程和讀取，其中所述一組中的至少給定區(qū)域并非唯一地與任何單個柵極相關(guān)聯(lián)。15.根據(jù)權(quán)利要求14所述的方法，其中生成所述給定區(qū)域包括同時向多個柵極施加編程電壓。16.根據(jù)權(quán)利要求15所述的方法，其中生成所述給定區(qū)域包括通過設(shè)置被施加至所述多個柵極的相應(yīng)電壓幅值來控制所述給定區(qū)域相對于所述柵極的位置。17.根據(jù)權(quán)利要求14所述的方法，其中對所述存儲器進(jìn)行讀取包括通過同時向多個柵極施加讀取電壓來從所述給定區(qū)域讀取數(shù)據(jù)。18.根據(jù)權(quán)利要求14所述的方法，其中對所述存儲器進(jìn)行編程包括生成所述給定區(qū)域，以用于改善其電荷水平表示存儲的數(shù)據(jù)的相鄰帶電區(qū)域中的電荷保持。19.根據(jù)權(quán)利要求14所述的方法，其中對所述存儲器進(jìn)行編程包括通過在所述給定區(qū)域中生成表示數(shù)據(jù)的電荷水平來在所述給定區(qū)域中存儲所述數(shù)據(jù)。20.根據(jù)權(quán)利要求14所述的方法，其中對所述存儲器進(jìn)行編程包括將所述給定區(qū)域定位在表示數(shù)據(jù)的所述公共電荷俘獲層中的位置處。
【文檔編號】G11C16/04GK105917412SQ201580004662
【公開日】2016年8月31日
【申請日】2015年1月8日
【發(fā)明人】A·黎薩爾, A·P·邁爾, Y·舒爾, E·格吉, B·鮑姆
【申請人】蘋果公司