半導體器件及其操作方法
【專利摘要】根據(jù)一個實施例的半導體器件，可以包括：單元串，包括耦接在位線與源極線之間且耦接到字線的多個存儲單元；外圍電路，適用于通過施加編程電壓到選中字線以及施加一個或更多個通過電壓到未選字線來對耦接到字線之中的選中字線的選中存儲單元編程；以及控制電路，適用于在選中存儲單元被編程時控制外圍電路來暫時地浮置未選字線。
【專利說明】半導體器件及其操作方法
[0001]相關申請的交叉引用
[0002]本申請要求于2015年3月9日提交的申請?zhí)枮?0-2015-0032461的韓國專利申請的優(yōu)先權，其全部公開內容通過引用整體合并于此。
技術領域
[0003]各種示例性實施例總體涉及一種半導體器件及其操作方法，更具體地，涉及一種編程方法。
【背景技術】
[0004]半導體存儲器件具有用于儲存數(shù)據(jù)的存儲單元陣列和被配置為執(zhí)行編程操作、讀取操作和擦除操作的外圍電路以及用于控制外圍電路的控制電路。存儲單元陣列包括具有基本上相同的結構的存儲塊。每個存儲塊包括多個單元串。當執(zhí)行編程操作時，選擇特定單元串和特定存儲塊。
[0005]在編程操作期間，施加編程許可電壓到選中單元串的溝道，而施加編程禁止電壓到未選單元串的溝道。例如，編程許可電壓可以為0V，而編程禁止電壓可以為電源電壓VCCo
[0006]當溝道電壓與編程電壓之間的差小時，更有效地防止未選單元串的未選存儲單元被編程。為了減小溝道電壓與編程電壓之間的電壓差，通過溝道增壓來增加未選單元串的溝道電壓。
[0007]溝道增壓是由于施加到未選字線的通過電壓與施加到溝道的編程禁止電壓之間的耦接而導致的溝道電壓的增加。然而，由于半導體器件的特性，在執(zhí)行編程操作時可以減小溝道增壓。當溝道增壓減小時，未選單元串的溝道電壓可以減小，而未選存儲單元可以意外地被編程。

【發(fā)明內容】

[0008]各種實施例針對一種半導體器件及其操作方法，該半導體器件能夠防止未選單元串的溝道增壓的減小。
[0009]根據(jù)一個實施例，半導體器件可以包括:單元串，包括耦接在位線與源極線之間且耦接到字線的多個存儲單元；外圍電路，適用于通過施加編程電壓到選中字線以及施加一個或更多個通過電壓到未選字線來對耦接到字線之中的選中字線的選中存儲單元編程；以及控制電路，適用于在選中存儲單元被編程時控制外圍電路來暫時地浮置未選字線。
[0010]根據(jù)一個實施例的操作半導體器件的方法可以包括:對選中存儲單元執(zhí)行編程操作，并在執(zhí)行編程操作時暫時地浮置耦接到未選存儲單元的未選字線。
[0011]根據(jù)一個實施例的操作半導體器件的方法可以包括:施加編程許可電壓到選中位線以及施加編程禁止電壓到未選位線；施加第一通過電壓到選中字線和未選字線；在第一通過電壓被施加了預定時間段之后施加編程電壓到選中字線；以及在編程電壓被施加到選中字線時暫時地浮置被施加了第一通過電壓的未選字線。
【附圖說明】
[0012]圖1是圖示根據(jù)一個實施例的半導體器件的示圖。
[0013]圖2和圖3是圖示根據(jù)各種實施例的單元串的示圖。
[0014]圖4是圖示根據(jù)一個實施例的編程操作的時序圖。
[0015]圖5是圖示根據(jù)另一個實施例的編程操作的時序圖。
[0016]圖6是圖示根據(jù)另一個實施例的編程操作的時序圖。
[0017]圖7是圖示包括根據(jù)一個實施例的半導體器件的固態(tài)驅動器的框圖。
[0018]圖8是圖示包括根據(jù)一個實施例的半導體器件的存儲系統(tǒng)的框圖。
[0019]圖9是圖示包括根據(jù)一個實施例的半導體器件的計算系統(tǒng)的示意性配置的示圖。
【具體實施方式】
[0020]在下文中，將參照附圖來詳細地描述各種實施例。提供附圖以允許那些本領域技術人員理解本發(fā)明的實施例的范圍。然而，本發(fā)明可以以不同方式實施，而不應被解釋為局限于所陳述的實施例。相反地，提供這些實施例使得本公開將徹底且完整。此外，提供這些實施例以將本發(fā)明的范圍充分地傳達給那些本領域技術人員。
[0021]圖1是圖示根據(jù)一個實施例的半導體器件的示圖。
[0022]參見圖1，半導體器件1000可以包括:存儲單元陣列100，被配置為儲存數(shù)據(jù)；夕卜圍電路200，被配置為對存儲單元陣列100執(zhí)行編程操作、讀取操作和擦除操作；以及控制電路300，被配置為控制外圍電路200。
[0023]存儲單元陣列100可以包括多個存儲塊。存儲塊可以以相似的方式來配置，且包括具有二維結構或三維結構的多個單元串。
[0024]外圍電路200可以包括:電壓發(fā)生器21、行解碼器22、列解碼器23和輸入/輸出電路24。
[0025]電壓發(fā)生器21可以響應于操作信號來產(chǎn)生各種電平的電壓。當電壓發(fā)生器21接收到編程操作信號PGM時，電壓發(fā)生器21可以產(chǎn)生執(zhí)行編程操作所必需的編程電壓Vpgm、第一通過電壓Vpassl和第二通過電壓Vpass2?？梢詫⒕幊屉妷篤pgm施加到選中字線以增加選中存儲單元的閾值電壓?？梢詫⒌谝煌ㄟ^電壓Vpassl和第二通過電壓Vpass2施加到未選字線。在編程操作期間，比施加到未選字線的第一通過電壓Vpassl高的第二通過電壓Vpass2可以用于增加未選單元串的溝道增壓。除上述電壓之外，電壓發(fā)生器21可以產(chǎn)生執(zhí)行讀取操作和擦除操作所必需的各種其他電壓。此外，在編程操作期間，電壓發(fā)生器21可以響應于控制電路300的控制來暫時地浮置被施加了通過電壓的字線。
[0026]行解碼器22可以響應于行地址RADD來選擇多個存儲塊中的一個，并且將由電壓發(fā)生器21產(chǎn)生的電壓傳送到耦接至選中存儲塊的字線。
[0027]列解碼器23可以響應于列地址CADD而通過位線BL來交換數(shù)據(jù)。在編程操作期間，列解碼器23可以響應于控制電路300的控制來將編程許可電壓施加到選中位線以及將編程禁止電壓施加到未選位線。編程許可電壓可以為接地電壓，而編程禁止電壓可以為電源電壓。
[0028]輸入/輸出電路24可以接收命令信號CMD、地址ADD和數(shù)據(jù)DATA，并將命令信號CMD和地址ADD傳送到控制電路300。輸入/輸出電路24可以與控制電路300或列解碼器23交換數(shù)據(jù)DATA。輸入/輸出電路24可以與外部設備交換數(shù)據(jù)DATA。
[0029]控制電路300可以響應于命令信號CMD和地址ADD來輸出編程操作信號PGM、行地址RADD和列地址CADD以控制外圍電路200。根據(jù)本發(fā)明的一個示例性實施例，在編程操作期間，為了防止未選單元串的溝道增壓減小，控制電路300可以在編程電壓Vpgm被施加到選中字線且第一通過電壓Vpassl被施加到未選字線時控制外圍電路200來將未選字線暫時地浮置一次或更多次。
[0030]圖2和圖3是圖示根據(jù)各種實施例的單元串的示圖。在圖2和圖3中，示出了三維單元串的電路。
[0031]參見圖2，根據(jù)一個實施例的單元串ST可以以“I”形形成在襯底之上。例如，在單元串ST中，源極線SL可以形成在襯底上，位線BL可以形成在源極線SL之上，以及源極選擇晶體管SST、存儲單元Cl到CS和漏極選擇晶體管DST可以形成在源極線SL與位線BL之間。源極選擇晶體管SST的柵極可以耦接到源極選擇線SSL，存儲單元Cl到CS的柵極可以分別耦接到字線WLl到WL8，以及漏極選擇晶體管DST的柵極可以耦接到漏極選擇線DSL0此外，第一虛設單元DCl可以耦接在源極選擇晶體管SST與第一存儲單元Cl之間，而第二虛設單元DC2可以耦接在第八存儲單元CS與漏極選擇晶體管DST之間。第一虛設單元DCl的柵極可以耦接到第一虛設線DLl，而第二虛設單元DC2的柵極可以耦接到第二虛設線DL2。包括在選中存儲塊中的單元串之中的每個未選單元串ST中的溝道可以耦接在源極選擇晶體管SST與漏極選擇晶體管DST之間。溝道增壓可以在源極選擇晶體管SST和漏極選擇晶體管DST被關斷且通過電壓被施加到未選字線時發(fā)生。
[0032]參見圖3，根據(jù)另一個實施例的單元串可以以“U”形形成在襯底之上。例如，單元串可以包括形成在襯底之上的管型晶體管PG和形成在管型晶體管PG的兩端處的第一子串STs和第二子串STd。第一子串STs和第二子串STd可以通過管型晶體管PG來耦接。第一子串STs可以包括串聯(lián)耦接在源極線SL與管型晶體管PG之間的源極選擇晶體管SST和存儲單元Cl到C4。第二子串STd可以包括串聯(lián)耦接在管型晶體管PG與位線BL之間的存儲單元C5到CS和漏極選擇晶體管DST。源極選擇晶體管SST的柵極可以耦接到源極選擇線SSL,而存儲單元Cl到C4的柵極可以分別耦接到字線WLl到WL4。存儲單元C5到C8的柵極可以耦接到字線WL5到WL8，漏極選擇晶體管DST的柵極可以耦接到漏極選擇線DSL，以及管型晶體管PG的柵極可以耦接到管線PL。
[0033]此外，第一虛設單元DCl可以耦接在源極選擇晶體管SST與第一存儲單元Cl之間，第二虛設單元DC2可以耦接在第四存儲單元C4與管型晶體管PG之間，第三虛設單元DC3可以耦接在管型晶體管PG與第五存儲單元C5之間，以及第四虛設單元DC4可以耦接在第八存儲單元CS與漏極選擇晶體管DST之間。第一虛設單元DCl到第四虛設單元DC4的柵極可以分別耦接到第一虛設線DLl到第四虛設線DL4。在包括在選中存儲塊中的單元串之中的每個未選單元串ST中，溝道可以形成在源極選擇晶體管SST與管型晶體管PG之間以及管型晶體管PG與漏極選擇晶體管DST之間。溝道增壓可以在源極選擇晶體管SST和漏極選擇晶體管DST被關斷且通過電壓被施加到未選字線時發(fā)生。
[0034]以下描述上述半導體器件1000的編程操作。
[0035]圖4是圖示根據(jù)一個實施例的編程操作的時序圖。
[0036]參見圖4，可以通過使用逐漸地增加編程電壓的增量步進脈沖編程(incrementalstep pulse program, ISPP)方法或通過將編程電壓施加到選中字線一次來執(zhí)行編程操作。本實施例適用于各種類型的編程操作，尤其是其中編程電壓被施加到選中字線的編程操作。
[0037]根據(jù)本實施例，在編程操作期間，可以通過暫時地浮置未選字線Unsel.WL來防止溝道電壓的減小?？梢栽诘谝煌ㄟ^電壓Vpassl被施加到未選字線Unsel.WL時暫時地浮置未選字線Unsel.WL。對其的詳細描述如下。
[0038]位線設置階段(SI到S3)
[0039]在位線設置階段開始時的時間點SI處，可以將編程禁止電壓Vin施加到位線BLe和BLo。在時間點S2處，耦接到選中單元串的選中位線BLe的電勢可以被減小到編程許可電壓電平，而編程禁止電壓Vin可以被持續(xù)施加到未選位線BLo。在時間點SI處，未選單元串的溝道電壓可以通過施加到未選位線BLo的編程禁止電壓Vin來開始增加。
[0040]編程操作(S3到S7)
[0041]當位線設置階段完成時，可以在時間點S3處將第一通過電壓Vpassl施加到所有字線Sel.WL和Unsel.WL0當?shù)谝煌ㄟ^電壓Vpassl被施加到字線Sel.WL和Usel.WL時，包括在選中存儲塊中的單元串之中的未選單元串的溝道電壓可以通過施加到未選位線BLo的編程禁止電壓Vin來維持在預定電平，而選中單元串的溝道電壓可以通過施加到選中位線BLe的編程許可電壓(例如，接地電壓)來維持在0V。在溝道穩(wěn)定地形成在單元串中時的時間點S4處，編程電壓Vpgm可以被施加到選中字線Se 1.WL，使得選中單元串的存儲單元可以被編程。未選單元串的溝道電壓可以通過第一通過電壓Vpassl來增加，使得未選單元串的源極選擇晶體管SST和漏極選擇晶體管DST可以被關斷。當源極選擇晶體管SST和漏極選擇晶體管DST被關斷時，溝道增壓可以通過第一通過電壓Vpassl與溝道電壓之間的耦接而發(fā)生。因此，未選單元串的溝道電壓可以增加到第一溝道電壓Vchl。甚至在編程電壓Vpgm被施加到選中字線Sel.WL時，第一溝道電壓Vchl仍可以防止未選單元串中的存儲單兀被編程。
[0042]在編程操作期間，盡管未選單元串的溝道電壓要保持在第一溝道電壓Vchl不變，但未選單元串的溝道電壓仍可以由于各種原因(諸如，為了減小泄漏電流)而減小。當未選單元串的溝道電壓減小時，包括在未選單元串中的未選存儲單元可以被編程。因此，為了防止未選存儲單元被編程，可以暫時地浮置未選字線Unsel.WL。
[0043]更具體地，未選字線Unsel.WL可以在編程電壓Vpgm被施加到選中字線Sel.WL時的時間間隔(從S4到S6)之內(例如，S5)被暫時地浮置。當未選字線Unsel.WL被暫時地浮置時，未選字線Unsel.WL與處于浮置狀態(tài)的溝道之間的耦接可以增加，從而未選單元串的溝道電壓可以再次增加到第一溝道電壓Vchl。
[0044]在暫時地浮置未選字線Unsel.WL之后，可以再次將第一通過電壓Vpassl施加到未選字線Unsel.WL。換言之，當未選字線Unsel.WL被維持在浮置狀態(tài)時，未選單元串的溝道電壓可以保持增加。因此，未選存儲單元可以被擦除。為了防止未選存儲單元被擦除，在浮置未選字線Unsel.WL之后，可以再次將第一通過電壓Vpassl施加到未選字線Unsel.WL。
[0045]當編程電壓Vpgm被施加到選中字線Sel.WL時(在時間點S6處)，編程電壓Vpgm可以減小。當施加到選中字線Sel.WL的編程電壓Vpgm快速減小時，可能影響與選中字線Sel.WL相鄰的線或存儲單元。因此，可以逐漸地減小編程電壓Vpgm。例如，選中字線Sel.WL的電勢可以減小到第一通過電壓Vpassl。
[0046]編程終止階段(S7和S8)
[0047]在編程操作終止時的時間點S7處，所有字線Sel.WL和Unsel.WL的電勢可以減小到0V。在時間點S8處，未選位線BLo的電勢可以減小到0V，由此減小溝道電壓。
[0048]如上所述，在編程操作期間，未選單元串的溝道電壓可以從第一溝道電壓Vchl逐漸地減小。然而，通過暫時地浮置未選字線Unsel.WL，未選單元串的減小的溝道電壓可以恢復到第一溝道電壓Vchl。因此，可以防止包括在未選單元串中的存儲單元被編程。
[0049]圖5是圖示根據(jù)另一個實施例的編程操作的時序圖。
[0050]參見圖5，可以通過使用逐漸地增加編程電壓的增量步進脈沖編程(ISPP)方法或通過將編程電壓施加到選中字線一次來執(zhí)行編程操作。本實施例適用于各種類型的編程操作，尤其是其中編程電壓被施加到選中字線的編程操作。
[0051]根據(jù)本實施例，在編程操作期間，可以暫時地浮置未選字線Unsel.WL若干次，使得可以防止溝道電壓的減小?？梢栽诘谝煌ㄟ^電壓Vpassl被施加到未選字線Unsel.WL時暫時地浮置未選字線Unsel.WL。以下描述對其的詳細描述。
[0052]位線設置階段(Tl到T3)
[0053]在位線設置階段開始時的時間點Tl處，可以將編程禁止電壓Vin施加到位線BLe和BLo。在時間點T2處，耦接到選中單元串的選中位線BLe的電勢可以減小到編程許可電壓電平，而編程禁止電壓Vin可以被持續(xù)施加到未選位線BLo。從時間點Tl開始，未選單元串的溝道電壓可以通過施加到未選位線BLo的編程禁止電壓Vin來開始增加。
[0054]編程操作(T3到T9)
[0055]當位線設置階段完成時，可以在時間點T3處將第一通過電壓Vpassl施加到所有字線Sel.WL和Unsel.WL0當?shù)谝煌ㄟ^電壓Vpassl被施加到字線Sel.WL和Unsel.WL時，包括在選中存儲塊中的單元串之中的未選單元串的溝道電壓可以通過被施加到未選位線BLo的編程禁止電壓Vin來維持在預定電平，而選中單元串的溝道電壓可以通過被施加到選中位線BLe的編程許可電壓(例如，接地電壓)來維持在0V。在溝道穩(wěn)定地形成在單元串中時的時間點T4處，編程電壓Vpgm可以被施加到選中字線Se 1.WL，且包括在選中單元串中的存儲單元可以被編程。第一通過電壓Vpassl可以導致未選單元串的溝道電壓增加，使得包括在未選單元串中的源極選擇晶體管SST和漏極選擇晶體管DST可以被關斷。當源極選擇晶體管SST和漏極選擇晶體管DST被關斷時，溝道增壓可以通過第一通過電壓Vpassl與溝道電壓之間的耦接而發(fā)生。因此，未選單元串的溝道電壓可以增加到第一溝道電壓Vchl。甚至在編程電壓Vpgm被施加到選中字線Sel.WL時，第一溝道電壓Vchl仍可以防止包括在未選單元串中的存儲單元被編程。
[0056]在編程操作期間，盡管未選單元串的溝道電壓要保持在第一溝道電壓Vchl不變，但未選單元串的溝道電壓仍可以由于各種原因(諸如，為了減小泄漏電流)而減小。當未選單元串的第一溝道電壓減小時，包括在未選單元串中的未選存儲單元可以被編程。因此，為了防止未選單元串被編程，根據(jù)一個實施例，可以暫時地浮置未選字線Unsel.WL。
[0057]更具體地，可以在編程電壓Vpgm被施加到選中字線Sel.WL時的時間間隔(從T4到T9)之內的預定時間點(例如，T5、T6和T7)處暫時地浮置未選字線Unsel.WL。時間點T5、T6和T7僅是示例，且未選字線Unsel.WL可以在多于三個時間點處被暫時地浮置。當未選字線Unsel.WL被暫時地浮置時，在未選字線Unsel.WL與具有浮置狀態(tài)的溝道之間的耦接可以增加，從而未選單元串的溝道電壓可以再次增加到第一溝道電壓Vchl。
[0058]在暫時地浮置未選字線Unsel.WL之后，可以將第一通過電壓Vpassl再次施加到未選字線Unsel.WL。換言之，當未選字線Unsel.WL維持在浮置狀態(tài)時，未選單元串的溝道電壓可以通過未選字線Unsel.WL與溝道之間的耦接來保持增加。因此，未選存儲單元可以被擦除。為了防止未選存儲單元被擦除，在浮置未選字線Unsel.WL之后，可以將第一通過電壓Vpassl再次施加到未選字線Unsel.WL。
[0059]當編程電壓Vpgm被再次施加到選中字線Sel.WL時(在時間點T8處)，編程電壓Vpgm可以減小預定時間段。然而，當被施加到選中字線Sel.WL的編程電壓Vpgm快速減小時，選中字線Sel.WL周圍的線或存儲單元可能受到影響。因此，編程電壓Vpgm可以逐漸地減小。例如，選中字線Sel.WL的電勢可以減小到第一通過電壓Vpassl。
[0060]編程終止階段(T9和T10)
[0061]在編程操作終止時的時間點T9處，所有字線Sel.WL和Unsel.WL的電勢可以減小到0V。在時間點TlO處，未選位線BLO的電勢可以減小到OV以減小溝道電壓。
[0062]如上所述，在編程操作期間，未選單元串的溝道電壓可以從第一溝道電壓Vchl逐漸地減小。然而，通過暫時地浮置未選字線Unsel.WL若干次，未選單元串的減小的溝道電壓可以恢復到第一溝道電壓Vchl。因此，可以防止包括在未選單元串中的存儲單元被編程。
[0063]圖6是圖示根據(jù)另一個實施例的編程操作的時序圖。
[0064]參見圖6，可以通過使用逐漸地增加編程電壓的增量步進脈沖編程(ISPP)方法或通過將編程電壓施加到選中字線一次來執(zhí)行編程操作。本實施例適用于各種類型的編程操作，尤其是其中編程電壓被施加到選中字線的編程操作。
[0065]根據(jù)該實施例，在編程操作期間，可以通過暫時地浮置未選字線Unsel.WL若干次來防止溝道電壓的減小?？梢栽诟鞣N通過電壓被施加到未選字線Unsel.WL時暫時地浮置未選字線Unsel.WL若干次。對其的詳細描述如下。
[0066]位線設置階段(Ul到U3)
[0067]在位線設置階段開始時的時間點Ul處，可以將編程禁止電壓Vin施加到位線BLe和BLo。在時間點U2處，耦接到選中單元串的選中位線BLe的電勢可以減小到編程許可電壓電平，以及編程禁止電壓Vin可以被持續(xù)地施加到未選位線BLo。從時間點Ul開始，未選單元串的溝道電壓可以通過施加到未選位線BLo的編程禁止電壓Vin來開始增加。
[0068]編程階段(U3到U7)
[0069]當位線設置階段完成時，可以在時間點U3處將第一通過電壓Vpassl施加到所有字線Sel.WL和Unsel.WL0當?shù)谝煌ㄟ^電壓Vpassl被施加到字線Sel.WL和Unsel.WL時，包括在選中存儲塊中的單元串之中的未選單元串的溝道電壓可以通過施加到未選位線BLo的編程禁止電壓Vin來維持在預定電平，而選中單元串的溝道電壓可以通過施加到選中位線BLe的編程許可電壓(例如，接地電壓)來維持在0V。
[0070]在溝道穩(wěn)定地形成在單元串中時的時間點U4處，可以將編程電壓Vpgm施加到選中字線Sel.WL，使得包括在選中單元串中的存儲單元可以被編程。未選單元串的溝道電壓可以通過第一通過電壓Vpassl來增加，使得包括在未選單元串中的源極選擇晶體管SST和漏極選擇晶體管DST可以被關斷。當源極選擇晶體管SST和漏極選擇晶體管DST被關斷時，溝道增壓可以通過第一通過電壓Vpassl與溝道電壓之間的耦接而發(fā)生。因此，未選單元串的溝道電壓可以增加到第一溝道電壓Vchl。甚至在編程電壓Vpgm被施加到選中字線Sel.WL時，第一溝道電壓Vchl仍可以防止包括在未選單元串中的存儲單元被編程。
[0071 ] 在編程操作期間，盡管未選單元串的溝道電壓要保持不變或比第一溝道電壓Vchl高，但未選單元串的溝道電壓可以由于各種原因(諸如，為了減小泄漏電流)而減小。當未選單元串的溝道電壓減小時，包括在未選單元串中的未選存儲單元可以被編程。因此，為了防止未選存儲單元被編程，可以浮置未選字線Unsel.WL。
[0072]更具體地，可以在編程電壓Vpgm被施加到選中字線Sel.WL時的時間間隔(從U4到U6)之內的預定時間點(例如，時間點U5)處暫時地浮置未選字線Unsel.WL。當未選字線Unsel.WL被暫時地浮置時，未選字線Unsel.WL與處于浮置狀態(tài)的溝道之間的耦接可以增加，從而未選單元串的溝道電壓可以再次增加。
[0073]在暫時地浮置未選字線Unsel.WL之后，可以將比第一通過電壓Vpassl高且比編程電壓Vpgm低的第二通過電壓Vpass2施加到未選字線Unsel.WL。當未選字線Unsel.WL被維持在浮置狀態(tài)時，未選單元串的溝道電壓可以保持增加。因此，未選存儲單元可以被擦除。因此，為了防止未選存儲單元被擦除，可以在未選字線Unsel.WL被浮置之后再次將通過電壓施加到未選字線Unsel.WL。考慮到在執(zhí)行編程操作時電壓將再次減小，可以將比第一通過電壓Vpassl高的第二通過電壓Vpass2施加到未選字線Unsel.WL。當?shù)诙ㄟ^電壓Vpass2被施加到未選字線Unsel.WL時，溝道的電勢可以增加到第二溝道電壓Vch2。
[0074]當編程電壓Vpgm被施加到選中字線Sel.WL預定時間段時(在時間點U6處)，編程電壓Vpgm可以減小。然而，當施加到選中字線Sel.WL的編程電壓Vpgm快速減小時，選中字線Sel.WL周圍的線或存儲單元可能受到影響。因此，編程電壓Vpgm可以逐漸地減小。例如，選中字線Sel.WL的電勢可以減小到第一通過電壓Vpassl。
[0075]編程終止階段(U7和U8)
[0076]在編程操作終止時的時間點U7處，所有字線Sel.WL和Unsel.WL的電勢可以減小到0V。在時間點U8處，未選位線BLo的電勢可以減小，使得溝道的電勢可以減小。
[0077]如上所述，盡管在編程操作期間未選單元串的溝道電壓可以從第一溝道電壓Vchl逐漸地減小，但未選單元串的減小的溝道電壓可以通過暫時地浮置未選字線Unsel.WL以及施加各種通過電壓來恢復到不變或比第一溝道電壓Vchl高。因此，可以防止包括在未選單元串中的存儲單元被編程。
[0078]圖7是圖示包括根據(jù)一個實施例的半導體器件的固態(tài)驅動系統(tǒng)的框圖。
[0079]參見圖7，固態(tài)驅動(SSD)系統(tǒng)2000可以包括主機2100和固態(tài)驅動器(SSD) 2200。SSD 2200可以包括SSD控制器2210、緩沖存儲器2220以及多個半導體存儲器件1000。
[0080]SSD控制器2210可以提供主機2100與SSD 2200之間的物理連接。換言之，SSD控制器2210可以根據(jù)主機2100的總線格式來執(zhí)行與SSD 2200的接口。SSD控制器2210可以將從主機2100提供的命令解碼。根據(jù)解碼結果，SSD控制器2210可以訪問半導體器件1000。作為主機2100的總線格式，可以包括:通用串行總線(USB)、小型計算機系統(tǒng)接口(SCSI)、外圍部件互連快速(PC1-E)、高級技術附件(ATA)、并行ATA(PATA)、串行ATA(SATA)以及串行附接SCSI (SAS)。
[0081]緩沖存儲器2220可以將從主機2100提供的程序數(shù)據(jù)或從半導體器件1000讀取的數(shù)據(jù)暫時地儲存。當主機2100作出讀取請求時，如果從半導體器件1000讀取的數(shù)據(jù)被高速緩存，則緩沖存儲器2220可以支持用于將高速緩存的數(shù)據(jù)直接提供給主機2100的高速緩存功能。一般而言，主機2100的總線格式(例如，SATA或SAS)的數(shù)據(jù)傳送速度可以比SSD 2200的存儲通道的傳送速度高。換言之，當主機2100的接口速度比SSD2200的存儲通道的傳送速度高時，可以通過提供具有大容量的緩沖存儲器2220來將由速度差導致的性能劣化最小化。緩沖存儲器2220可以被提供作為用于在SSD 2200中提供充足的緩沖的同步DRAM。
[0082]半導體器件1000可以被提供為SSD 2200的儲存媒介。例如，半導體器件1000中的每個可以被提供為具有大儲存容量的非易失性存儲器件。半導體器件1000中的每個可以被提供為與非型閃速存儲器。
[0083]圖8是圖示根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)3000的框圖。
[0084]參見圖8，存儲系統(tǒng)3000可以包括存儲控制單元3100和半導體器件1000。
[0085]半導體器件1000可以以與參照圖1描述的基本上相同的方式來配置。因此，可以省略對半導體器件1000的詳細描述。
[0086]存儲控制單元3100可以控制半導體器件1000。存儲控制單元3100可以包括:靜態(tài)隨機存取存儲器(SRAM) 3110、中央處理單元(CPU) 3120、主機接口(I/F) 3130、錯誤校正電路(ECC) 3140和半導體I/F 3150。SRAM 3110可以用作CPU 3120的工作存儲器。主機接口(I/F) 3130可以包括與存儲系統(tǒng)3000電耦接的主機的數(shù)據(jù)交換協(xié)議。錯誤校正電路(ECC) 3140可以檢測并校正從半導體器件1000讀取的數(shù)據(jù)中的錯誤。半導體I/F 3150可以與半導體器件1000接口。CPU 3120可以執(zhí)行用于存儲控制單元3100的數(shù)據(jù)交換的控制操作。此外，盡管在圖5中未圖示，但在存儲系統(tǒng)3000中可以提供用于儲存用來與主機接口的編碼數(shù)據(jù)的只讀存儲器(ROM)(未示出)。
[0087]存儲系統(tǒng)3000可以應用到計算機、超便攜PC(UMPC)、工作站、上網(wǎng)本、PDA、便攜式計算機、網(wǎng)絡板、無線電話、移動電話、智能電話、數(shù)字相機、數(shù)字錄音機、數(shù)字音頻播放器、數(shù)字圖像記錄儀、數(shù)字圖像播放器、數(shù)字錄像機、數(shù)字視頻播放器、在無線環(huán)境中傳送和接收信息的設備以及構成家庭網(wǎng)絡的各種設備中的一種。
[0088]圖9是圖示根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)4000的框圖。
[0089]參見圖9，計算系統(tǒng)4000可以包括電耦接到總線4300的半導體器件1000、存儲器控制器4100、調制解調器4200、微處理器4400和用戶接口 4500。當計算系統(tǒng)4000是移動設備時，可以額外提供用于供應計算系統(tǒng)4000的操作電壓的電池4600。計算系統(tǒng)4000可以包括應用芯片組(未示出)、相機圖像處理器(未示出)和移動DRAM(未示出)等。
[0090]半導體器件1000可以以與參照圖1描述的基本上相同的方式來配置。
[0091]存儲器控制器4100和半導體器件1000可以是SSD的部件。
[0092]半導體器件1000和存儲器控制器4100可以使用各種類型的封裝體來安裝。例如，半導體器件1000和存儲器控制器4100可以使用封裝體(諸如，堆疊式封裝(PoP)、球柵陣列(BGA)、芯片級封裝(CSP)、塑料引腳芯片載體(PLCC)、塑料雙列直插式封裝(TOIP)、華夫包(waffle pack)裸片、晶圓形式裸片、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料度量四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶圓級制造封裝(WFP)和晶圓級處理層疊封裝(WSP)等)來安裝。
[0093]根據(jù)一個實施例，在編程操作期間，通過防止未選單元串的溝道電壓減小，可以防止未選存儲單元被編程，使得可以改善半導體器件的可靠性。
[0094]對于那些本領域技術人員來說將明顯的是，在不脫離本發(fā)明的精神或范圍的情況下，能夠對本發(fā)明的上述示例性實施例做出各種變型。因此，意在假如所有這樣的變型在所附權利要求及其等價物的范圍之內，則本發(fā)明涵蓋所有這樣的變型。
[0095]通過以上實施例可以看出，本發(fā)明提供以下技術方案。
[0096]技術方案1.一種半導體器件，包括:
[0097]單元串，包括耦接在位線與源極線之間且耦接到字線的多個存儲單元；
[0098]外圍電路，適用于通過施加編程電壓到選中字線以及施加一個或更多個通過電壓到未選字線來對耦接到字線之中的選中字線的選中存儲單元編程；以及
[0099]控制電路，適用于在選中存儲單元被編程時控制外圍電路來暫時地浮置未選字線。
[0100]技術方案2.根據(jù)技術方案I所述的半導體器件，其中，外圍電路包括:
[0101]電壓發(fā)生器，適用于產(chǎn)生編程電壓和通過電壓，以及暫時地浮置被施加了通過電壓的字線；
[0102]行解碼器，適用于將編程電壓和通過電壓中的一個或更多個傳送到字線；
[0103]列解碼器，適用于施加編程許可電壓到選中位線，以及施加編程禁止電壓到未選位線；以及
[0104]輸入/輸出電路，適用于與列解碼器和外部設備交換數(shù)據(jù)。
[0105]技術方案3.根據(jù)技術方案I所述的半導體器件，
[0106]其中，在外圍電路的編程期間，控制電路控制外圍電路來施加編程許可電壓到選中位線，施加編程禁止電壓到未選位線，施加通過電壓到選中字線和未選字線，以及施加編程電壓到選中字線，以及
[0107]其中，控制電路在編程電壓被施加到選中字線時控制外圍電路來暫時地浮置被施加了通過電壓的未選字線。
[0108]技術方案4.根據(jù)技術方案3所述的半導體器件，其中，控制電路在通過電壓被施加到未選字線且編程電壓被施加到選中字線時控制外圍電路來將未選字線暫時地浮置一次或更多次。
[0109]技術方案5.根據(jù)技術方案4所述的半導體器件，
[0110]其中，通過電壓彼此不同，以及
[0111]其中，通過電壓的電壓電平比之前的通過電壓的電壓電平高且比編程電壓的電壓電平低。
[0112]技術方案6.根據(jù)技術方案4所述的半導體器件，
[0113]其中，通過電壓彼此相同，以及
[0114]其中，通過電壓的電壓電平比之前的通過電壓的電壓電平高且比編程電壓的電壓電平低。
[0115]技術方案7.—種操作半導體器件的方法，所述方法包括:
[0116]對選中存儲單元執(zhí)行編程操作；以及
[0117]在執(zhí)行編程操作時，暫時地浮置耦接到未選存儲單元的未選字線。
[0118]技術方案8.根據(jù)技術方案7所述的方法，其中，通過使用增量步進脈沖編程ISPP方法或通過將編程電壓施加到選中字線一次來執(zhí)行編程操作。
[0119]技術方案9.根據(jù)技術方案7所述的方法，其中，在執(zhí)行編程操作時，施加編程電壓到耦接至選中存儲單元的字線，以及施加通過電壓到未選字線。
[0120]技術方案10.根據(jù)技術方案7所述的方法，其中，暫時地浮置未選字線被執(zhí)行一次或更多次。
[0121]技術方案11.根據(jù)技術方案7所述的方法，還包括:在暫時地浮置未選字線之后，施加通過電壓到未選字線。
[0122]技術方案12.—種操作半導體器件的方法，所述方法包括:
[0123]施加編程許可電壓到選中位線，以及施加編程禁止電壓到未選位線；
[0124]施加第一通過電壓到選中字線和未選字線；
[0125]在第一通過電壓被施加了預定時間段之后，施加編程電壓到選中字線；以及
[0126]在編程電壓被施加到選中字線時，暫時地浮置被施加了第一通過電壓的未選字線。
[0127]技術方案13.根據(jù)技術方案12所述的方法，
[0128]其中，編程許可電壓為接地電壓，
[0129]其中，編程禁止電壓為電源電壓，以及
[0130]其中，第一通過電壓比編程電壓低。
[0131]技術方案14.根據(jù)技術方案12所述的方法，還包括:在暫時地浮置未選字線之后，再次施加第一通過電壓到未選字線。
[0132]技術方案15.根據(jù)技術方案12所述的方法，還包括:在浮置未選字線之后，將比第一通過電壓高且比編程電壓低的第二通過電壓施加到未選字線。
[0133]技術方案16.根據(jù)技術方案12所述的方法，其中，暫時地浮置未選字線被執(zhí)行一次或更多次。
【主權項】
1.一種半導體器件，包括: 單元串，包括耦接在位線與源極線之間且耦接到字線的多個存儲單元； 外圍電路，適用于通過施加編程電壓到選中字線以及施加一個或更多個通過電壓到未選字線來對耦接到字線之中的選中字線的選中存儲單元編程；以及 控制電路，適用于在選中存儲單元被編程時控制外圍電路來暫時地浮置未選字線。2.根據(jù)權利要求1所述的半導體器件，其中，外圍電路包括: 電壓發(fā)生器，適用于產(chǎn)生編程電壓和通過電壓，以及暫時地浮置被施加了通過電壓的字線； 行解碼器，適用于將編程電壓和通過電壓中的一個或更多個傳送到字線； 列解碼器，適用于施加編程許可電壓到選中位線，以及施加編程禁止電壓到未選位線；以及 輸入/輸出電路，適用于與列解碼器和外部設備交換數(shù)據(jù)。3.根據(jù)權利要求1所述的半導體器件， 其中，在外圍電路的編程期間，控制電路控制外圍電路來施加編程許可電壓到選中位線，施加編程禁止電壓到未選位線，施加通過電壓到選中字線和未選字線，以及施加編程電壓到選中字線，以及 其中，控制電路在編程電壓被施加到選中字線時控制外圍電路來暫時地浮置被施加了通過電壓的未選字線。4.根據(jù)權利要求3所述的半導體器件，其中，控制電路在通過電壓被施加到未選字線且編程電壓被施加到選中字線時控制外圍電路來將未選字線暫時地浮置一次或更多次。5.根據(jù)權利要求4所述的半導體器件， 其中，通過電壓彼此不同，以及 其中，通過電壓的電壓電平比之前的通過電壓的電壓電平高且比編程電壓的電壓電平低。6.根據(jù)權利要求4所述的半導體器件， 其中，通過電壓彼此相同，以及 其中，通過電壓的電壓電平比之前的通過電壓的電壓電平高且比編程電壓的電壓電平低。7.一種操作半導體器件的方法，所述方法包括: 對選中存儲單元執(zhí)行編程操作；以及 在執(zhí)行編程操作時，暫時地浮置耦接到未選存儲單元的未選字線。8.根據(jù)權利要求7所述的方法，其中，通過使用增量步進脈沖編程ISPP方法或通過將編程電壓施加到選中字線一次來執(zhí)行編程操作。9.根據(jù)權利要求7所述的方法，其中，在執(zhí)行編程操作時，施加編程電壓到耦接至選中存儲單元的字線，以及施加通過電壓到未選字線。10.一種操作半導體器件的方法，所述方法包括: 施加編程許可電壓到選中位線，以及施加編程禁止電壓到未選位線； 施加第一通過電壓到選中字線和未選字線； 在第一通過電壓被施加了預定時間段之后，施加編程電壓到選中字線；以及 在編程電壓被施加到選中字線時，暫時地浮置被施加了第一通過電壓的未選字線。
【文檔編號】G11C7/24GK105957550SQ201510535872
【公開日】2016年9月21日
【申請日】2015年8月27日
【發(fā)明人】鄭盛旭, 許惠銀, 白智唏, 李東訓, 李泰和
【申請人】愛思開海力士有限公司