抹除操作配置方法、存儲器控制電路單元與存儲器的制造方法【專利摘要】本發(fā)明提供一種抹除操作配置方法、存儲器控制電路單元與存儲器。所述方法包括：檢測第一實體單元的第一使用狀態(tài)；判斷第一使用狀態(tài)是否符合第一預設(shè)狀態(tài)；若第一使用狀態(tài)符合第一預設(shè)狀態(tài)，將對應第一實體單元的第一抹除操作從使用第一模式調(diào)整為使用第二模式。由此，可將處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍調(diào)整到適當?shù)姆秶?。【專利說明】抹除操作配置方法、存儲器控制電路單元與存儲器
技術(shù)領(lǐng)域：
[0001]本發(fā)明是有關(guān)于一種存儲器管理方法，且特別是有關(guān)于一種抹除操作配置方法、存儲器控制電路單元與存儲器?！?br>背景技術(shù)：
】[0002]數(shù)碼相機、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于可復寫式非易失性存儲器模塊(例如，快閃存儲器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種便攜式多媒體裝置中。[0003]然而，隨著可復寫式非易失性存儲器模塊的使用時間增加，可復寫式非易失性存儲器模塊中存儲單元的損耗程度也會對應增加。在這樣的情況下，若持續(xù)使用此可復寫式非易失性存儲器模塊可能會導致此可復寫式非易失性存儲器模塊的使用效率降低，特別是可能會對存儲單元的抹除操作產(chǎn)生不良的影響?！?br/>發(fā)明內(nèi)容】[0004]本發(fā)明提供一種抹除操作配置方法、存儲器控制電路單元與存儲器，可降低因存儲單元的磨損而對抹除操作造成的影響。[0005]本發(fā)明的一范例實施例提供一種抹除操作配置方法，其用于可復寫式非易失性存儲器模塊，其中所述可復寫式非易失性存儲器模塊具有多個實體單元，所述抹除操作配置方法包括:檢測所述實體單元中的第一實體單元的第一使用狀態(tài)；判斷所述第一使用狀態(tài)是否符合第一預設(shè)狀態(tài)；若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，將對應所述第一實體單元的第一抹除操作從使用第一模式調(diào)整為使用第二模式，其中所述第一模式與所述第二模式不同；以及若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，維持所述第一抹除操作在使用所述第一模式。[0006]在本發(fā)明的一范例實施例中，所述判斷所述實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的步驟包括:判斷所述第一實體單元的所述第一磨損程度值是否符合一預設(shè)磨損程度值，其中所述第一磨損程度值與所述第一實體單元的抹除次數(shù)、程序化次數(shù)、讀取次數(shù)、錯誤比特數(shù)及錯誤比特率的至少其中之一有關(guān)。[0007]在本發(fā)明的一范例實施例中，所述判斷所述實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的步驟包括:判斷所述第一實體單元是否從使用第一程序化模式被切換為使用第二程序化模式，其中在所述第一程序化模式中，所述第一實體單元中的第一存儲單元儲存第一數(shù)量的第一比特數(shù)據(jù)，而在所述第二程序化模式中，所述第一實體單元中的所述第一存儲單元儲存第二數(shù)量的第二比特數(shù)據(jù)，其中所述第一數(shù)量大于所述第二數(shù)量。[0008]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而上述根據(jù)所述第一實體單元的所述第一磨損程度值來將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的增量步脈沖抹除遞增值從第一遞增值調(diào)整為第二遞增值，其中所述第二遞增值小于所述第一遞增值。[0009]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的初始抹除脈沖電壓值從第一初始抹除電壓值調(diào)整為第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。[0010]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的抹除脈沖寬度值從第一脈沖寬度值調(diào)整為第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。[0011]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一所述抹除-驗證循環(huán)包括抹除脈沖與驗證脈沖，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述抹除-驗證循環(huán)的最大循環(huán)次數(shù)從第一循環(huán)次數(shù)調(diào)整為第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。[0012]在本發(fā)明的一范例實施例中，所述第一實體單元包括基底、多個第一存儲單元、多條比特線、多條字符線及源極線，每一所述比特線電性連接至所述源極線，所述源極線用以在所述第一抹除操作中提供源極電壓，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從第一源極電壓值調(diào)整為第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。[0013]在本發(fā)明的一范例實施例中，所述將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟還包括:將所述第一抹除操作的抹除驗證電壓值從第一抹除驗證電壓值調(diào)整為第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同。[0014]本發(fā)明的一范例實施例提供一種存儲器，其包括連接接口單元、可復寫式非易失性存儲器模塊與存儲器控制電路單元。連接接口單元用以電性連接至主機系統(tǒng)?？蓮蛯懯椒且资源鎯ζ髂K具有多個實體單元。存儲器控制電路單元電性連接至所述連接接口單元與所述可復寫式非易失性存儲器模塊。所述存儲器控制電路單元用以判斷所述實體單元中的第一實體單元的第一使用狀態(tài)是否符合第一預設(shè)狀態(tài)。若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，所述存儲器控制電路單元還用以發(fā)送抹除模式調(diào)整指令，其中所述抹除模式調(diào)整指令指示將對應所述第一實體單元的第一抹除操作從使用第一模式調(diào)整為使用第二模式，其中所述第一模式與所述第二模式不同。以及，若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，所述存儲器控制電路單元還用以維持所述第一抹除操作在使用所述第一模式。[0015]在本發(fā)明的一范例實施例中，在上述所述存儲器控制電路單元判斷所述實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的運作中，所述存儲器控制電路單元判斷所述第一實體單元的第一磨損程度值是否符合一預設(shè)磨損程度值，其中所述第一磨損程度值與所述第一實體單元的抹除次數(shù)、程序化次數(shù)、讀取次數(shù)、錯誤比特數(shù)及錯誤比特率的至少其中之一有關(guān)。[0016]在本發(fā)明的一范例實施例中，所述存儲器控制電路單元判斷所述實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的操作包括:判斷所述第一實體單元是否從使用第一程序化模式被切換為使用第二程序化模式，其中在所述第一程序化模式中，所述第一實體單元中的第一存儲單元儲存第一數(shù)量的第一比特數(shù)據(jù)，而在所述第二程序化模式中，所述第一實體單元中的所述第一存儲單元儲存第二數(shù)量的第二比特數(shù)據(jù)，其中所述第一數(shù)量大于所述第二數(shù)量。[0017]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一增量步脈沖抹除遞增值從第一遞增值調(diào)整為第二遞增值，其中所述第二遞增值小于所述第一遞增值。[0018]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一初始抹除脈沖電壓值從第一初始抹除電壓值調(diào)整為第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。[0019]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一抹除脈沖寬度值從第一脈沖寬度值調(diào)整為第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。[0020]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一所述抹除-驗證循環(huán)包括一抹除脈沖與一驗證脈沖，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述抹除-驗證循環(huán)的一最大循環(huán)次數(shù)從一第一循環(huán)次數(shù)調(diào)整為一第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。[0021]在本發(fā)明的一范例實施例中，所述第一實體單元包括基底、多個第一存儲單元、多條比特線、多條字符線及源極線。每一所述比特線電性連接至所述源極線，所述源極線用以在所述第一抹除操作中提供源極電壓，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從第一源極電壓值調(diào)整為第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。[0022]在本發(fā)明的一范例實施例中，所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作還包括:將所述第一抹除操作的抹除電壓驗證值從第一抹除驗證電壓值調(diào)整為第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同。[0023]本發(fā)明的一范例實施例提供用于控制可復寫式非易失性存儲器模塊的一種存儲器控制電路單元。所述可復寫式非易失性存儲器模塊包括多個實體單元。所述存儲器控制電路單元包括主機接口、存儲器接口與存儲器管理電路。主機接口用以電性連接至主機系統(tǒng)。存儲器接口用以電性連接至所述可復寫式非易失性存儲器模塊。存儲器管理電路電性連接至所述主機接口與所述存儲器接口，其中所述存儲器管理電路用以判斷所述實體單元中的第一實體單元的第一使用狀態(tài)是否符合第一預設(shè)狀態(tài)。若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，所述存儲器管理電路還用以發(fā)送抹除模式調(diào)整指令，其中所述抹除模式調(diào)整指令指示將對應所述第一實體單元的第一抹除操作從使用第一模式調(diào)整為使用第二模式，其中所述第一模式與所述第二模式不同。若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，所述存儲器管理電路還用以維持所述第一抹除操作在使用所述第一模式。[0024]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的增量步脈沖抹除遞增值從第一遞增值調(diào)整為第二遞增值，其中所述第二遞增值小于所述第一遞增值。[0025]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的初始抹除脈沖電壓值從第一初始抹除電壓值調(diào)整為第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。[0026]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一抹除脈沖寬度值從第一脈沖寬度值調(diào)整為第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。[0027]在本發(fā)明的一范例實施例中，所述第一抹除操作是基于增量步脈沖抹除模型而執(zhí)行，而所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一所述抹除-驗證循環(huán)包括抹除脈沖與驗證脈沖，而所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述抹除-驗證循環(huán)的最大循環(huán)次數(shù)從第一循環(huán)次數(shù)調(diào)整為第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。[0028]在本發(fā)明的一范例實施例中，所述第一實體單元包括基底、多個第一存儲單元、多條比特線、多條字符線及源極線。每一所述比特線電性連接至所述源極線。所述源極線用以在所述第一抹除操作中提供一源極電壓。所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從第一源極電壓值調(diào)整為第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。[0029]在本發(fā)明的一范例實施例中，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作還包括:將所述第一抹除操作的一抹除驗證電壓值從第一抹除驗證電壓值調(diào)整為第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同。[0030]基于上述，本發(fā)明可根據(jù)可復寫式非易失性存儲器模塊中實體單元的磨損程度來調(diào)整對應的抹除操作的操作模式。由此，本發(fā)明可盡量地將處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍調(diào)整到適當?shù)姆秶?，減少此后從這些存儲單元讀取數(shù)據(jù)時讀取到錯誤數(shù)據(jù)的機率增加及/或程序化這些存儲單元的時間較長等情形發(fā)生。[0031]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉范例實施例，并配合附圖作詳細說明如下?！靖綀D說明】[0032]圖1是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器的示意圖；[0033]圖2是根據(jù)本發(fā)明的一范例實施例所示出的電腦、輸入/輸出裝置與存儲器的示意圖；[0034]圖3是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器的示意圖；[0035]圖4是示出圖1所示的存儲器的概要方塊圖；[0036]圖5是根據(jù)本發(fā)明的一范例實施例所示出的可復寫式非易失性存儲器模塊的概要方塊圖；[0037]圖6是根據(jù)本發(fā)明的一范例實施例所示出的一個NAND串的俯視圖；[0038]圖7是根據(jù)本發(fā)明的一范例實施例所示出的一個NAND串的等效電路圖；[0039]圖8是根據(jù)本發(fā)明的一范例實施例所示出的NAND串的側(cè)視圖；[0040]圖9是根據(jù)本發(fā)明的一范例實施例所示出的一個實體抹除單元的示意圖；[0041]圖10是根據(jù)本發(fā)明的一范例實施例所示出的存儲器控制電路單元的概要方塊圖；[0042]圖11是根據(jù)本發(fā)明的一范例實施例所示出的管理可復寫式非易失性存儲器模塊的不意圖；[0043]圖12是根據(jù)本發(fā)明的一范例實施例所示出的增量步脈沖抹除模型的示意圖；[0044]圖13是根據(jù)本發(fā)明的一范例實施例所示出的處于抹除狀態(tài)的存儲單元的臨界電壓分布的示意圖；[0045]圖14是根據(jù)本發(fā)明的一范例實施例所示出的抹除操作配置方法的流程圖。[0046]附圖標記說明:[0047]10:存儲器；[0048]11:主機系統(tǒng)；[0049]12:電腦；[0050]122:微處理器；[0051]124:隨機存取存儲器；[0052]126:系統(tǒng)總線；[0053]128:數(shù)據(jù)傳輸接口；[0054]13:輸入/輸出裝置；[0055]21:鼠標；[0056]22:鍵盤；[0057]23:顯示器；[0058]24:打印機；[0059]25:隨身碟；[0060]26:存儲卡；[0061]27:固態(tài)硬盤；[0062]31:數(shù)碼相機；[0063]32:SD卡；[0064]33:MMC卡；[0065]34:記憶棒；[0066]35:CF卡；[0067]36:嵌入式存儲器；[0068]402:連接接口單元；[0069]404:存儲器控制電路單元；[0070]406:可復寫式非易失性存儲器模塊；[0071]502:存儲單元陣列；[0072]504:字符線控制電路；[0073]506:比特線控制電路；[0074]508:列解碼器；[0075]510:數(shù)據(jù)輸入/輸出緩沖器；[0076]512:控制電路；[0077]300、302、304、306、320、322、601、606:晶體管；[0078]320CG、300CG、302CG、304CG、306CG、322CG:控制柵極；[0079]300FG^302FG^304FG^306FG:浮動柵極；[0080]326、328:接觸點；[0081]340:基底；[0082]330、332、334、336、338:多晶硅層；[0083]360、STO?STN:NAND串；[0084]S⑶、SGS:選擇線；[0085]WLO?WL3:字符線；[0086]BL(O)?BL(N):比特線；[0087]602?605:存儲單元；[0088]610:源極線；[0089]1002:存儲器管理電路；[0090]1004:主機接口；[0091]1006:存儲器接口；[0092]1008:緩沖存儲器；[0093]1010:電源管理電路；[0094]1012:錯誤檢查與校正電路；[0095]810(0)?810(D):邏輯單元;[0096]408(O)?408(R):實體抹除單元；[0097]ΔV:增量步脈沖抹除遞增值；[0098]VE1、VE2、VE3:抹除脈沖；[0099]VEVerifyl、VEVerify2、VEVerify3:驗證脈沖；[0100]10pl、1οορ2、1οορ3:抹除-驗證循環(huán)；[0101]W:抹除脈沖寬度；[0102]D1、D2、D3:分布;[0103]S1401、S1403、S1405、S1407:步驟?！揪唧w實施方式】[0104]—般而言，存儲器(也稱，存儲器儲存系統(tǒng))包括可復寫式非易失性存儲器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲器是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器或從存儲器中讀取數(shù)據(jù)。[0105]圖1是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器的示意圖。圖2是根據(jù)本發(fā)明的一范例實施例所示出的電腦、輸入/輸出裝置與存儲器的示意圖。[0106]請參照圖1，主機系統(tǒng)11一般包括電腦12與輸入/輸出(input/output，簡稱:1/0)裝置13。電腦12包括微處理器122、隨機存取存儲器(randomaccessmemory，簡稱:RAM)124、系統(tǒng)總線126與數(shù)據(jù)傳輸接口128。輸入/輸出裝置13包括如圖2的鼠標21、鍵盤22、顯示器23與打印機24。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置13，輸入/輸出裝置13可還包括其他裝置。[0107]在一范例實施例中，存儲器10是通過數(shù)據(jù)傳輸接口128與主機系統(tǒng)11的其他元件電性連接。通過微處理器122、隨機存取存儲器124與輸入/輸出裝置13的運作可將數(shù)據(jù)寫入至存儲器10或從存儲器10中讀取數(shù)據(jù)。例如，存儲器10可以是如圖2所示的隨身碟25、存儲卡26或固態(tài)硬盤(SolidStateDrive，簡稱:SSD)27等的可復寫式非易失性存儲器。[0108]圖3是根據(jù)本發(fā)明的一范例實施例所示出的主機系統(tǒng)與存儲器的示意圖。[0109]一般而言，主機系統(tǒng)11為可實質(zhì)地與存儲器10配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實施例中，主機系統(tǒng)11是以電腦系統(tǒng)來作說明，然而，另一范例實施例中，主機系統(tǒng)11可以是數(shù)碼相機、攝像機、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機系統(tǒng)為數(shù)碼相機(攝像機)31時，可復寫式非易失性存儲器則為其所使用的SD卡32、MMC卡33、記憶棒(memorystick)34、CF卡35或嵌入式存儲器36(如圖3所示)。嵌入式存儲器36包括嵌入式多媒體卡(EmbeddedMMC，簡稱:eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機系統(tǒng)的基板上。[0110]圖4是示出圖1所示的存儲器的概要方塊圖。[0111]請參照圖4，存儲器10包括連接接口單元402、存儲器控制電路單元404與可復寫式非易失性存儲器模塊406。[0112]在本范例實施例中，連接接口單元402是相容于串行高級技術(shù)附件(SerialAdvancedTechnologyAttachment，簡稱:SATA)標準。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并行高級技術(shù)附件(ParallelAdvancedTechnologyAttachment，簡稱:PATA)標準、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers，簡稱:IEEE)1394標準、高速外設(shè)組件互連(PeripheralComponentInterconnectExpress，簡稱:PCIExpress)標準、通用串行總線(UniversalSerialBus，簡稱:USB)標準、安全數(shù)字(SecureDigital，簡稱:SD)接口標準、超高速一代(UltraHighSpeed-1，簡稱:UHS-1)接口標準、超高速二代(UltraHighSpeed-1I，簡稱:UHS-1I)接口標準、記憶棒(MemoryStick，簡稱:MS)接口標準、多媒體卡(MultiMediaCard，簡稱:MMC)接口標準、炭入式多媒體卡(EmbeddedMultimediaCard，簡稱:eMMC)接口標準、通用快閃存儲器(UniversalFlashStorage，簡稱:UFS)接口標準、小型快閃(CompactFlash，簡稱:CF)接口標準、電子集成驅(qū)動器(IntegratedDeviceElectronics，簡稱:IDE)標準或其他適合的標準。連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)于一包含存儲器控制電路單元404的芯片外。[0113]存儲器控制電路單元404用以執(zhí)行以硬件形式或固件形式實作的多個邏輯閘或控制指令并且根據(jù)主機系統(tǒng)11的指令在可復寫式非易失性存儲器模塊406中進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0114]可復寫式非易失性存儲器模塊406是電性連接至存儲器控制電路單元404并且用以儲存主機系統(tǒng)11所寫入的數(shù)據(jù)?？蓮蛯懯椒且资源鎯ζ髂K406可以是存儲單元單層單元(SingleLevelCell，簡稱:SLC)NAND型快閃存儲器模塊(S卩，一個存儲單元中可儲存I個比特數(shù)據(jù)的快閃存儲器模塊)、存儲單元多層單元(MultiLevelCell，簡稱:MLC)NAND型快閃存儲器模塊(即，一個存儲單元中可儲存2個比特數(shù)據(jù)的快閃存儲器模塊)、存儲單元三層單元(TripleLevelCell，TLC)NAND型快閃存儲器模塊(即，一個存儲單元中可儲存3個比特數(shù)據(jù)的快閃存儲器模塊)、其他快閃存儲器模塊或其他具有相同特性的存儲器豐旲塊。[0115]圖5是根據(jù)本發(fā)明的一范例實施例所示出的可復寫式非易失性存儲器模塊的概要方塊圖。[0116]請參照圖5，可復寫式非易失性存儲器模塊406包括存儲單元陣列502、字符線控制電路504、比特線控制電路506、列解碼器(columndecoder)508、數(shù)據(jù)輸入/輸出緩沖器510與控制電路512。[0117]存儲單元陣列502包括用以儲存數(shù)據(jù)的多個存儲單元。這些存儲單元是以陣列的方式配置在多條字符線與多條比特線的交叉點上。當從存儲器控制電路單元404接收到寫入指令或讀取指令時，控制電路512會控制字符線控制電路504、比特線控制電路506、列解碼器508、數(shù)據(jù)輸入/輸出緩沖器510來寫入數(shù)據(jù)至存儲單元陣列502或從存儲單元陣列502中讀取數(shù)據(jù)。此外，字符線控制電路504用以控制施予至字符線的電壓，比特線控制電路506用以控制施予至比特線的電壓，列解碼器508依據(jù)指令中的解碼列地址以選擇對應的比特線，并且數(shù)據(jù)輸入/輸出緩沖器510用以暫存數(shù)據(jù)。[0118]存儲單元陣列502中的每一個存儲單元是以臨界電壓的改變來儲存一或多個比特。具體來說，每一個存儲單元的控制柵極(controlgate)與通道之間有一個電荷捕捉層。通過施予一寫入電壓至控制柵極，可以改變電荷補捉層的電子量，因而改變了存儲單元的臨界電壓。此改變臨界電壓的程序化也稱為”把數(shù)據(jù)寫入至存儲單元”或”程序化存儲單元”。隨著臨界電壓的改變，存儲單元陣列502的每一個存儲單元具有多個儲存狀態(tài)。并且通過讀取電壓可以判斷存儲單元是屬于哪一個儲存狀態(tài)，由此取得存儲單元所儲存的一或多個比特。[0119]存儲單元陣列502具有多個實體抹除單元。這些實體抹除單元可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。以NAND型快閃存儲器為例，一個實體抹除單元會包括多個NAND串(NANDstring)。每一個NAND串會包括多個彼此串聯(lián)的晶體管。[0120]圖6是根據(jù)本發(fā)明的一范例實施例所示出的一個NAND串的俯視圖。圖7是根據(jù)本發(fā)明的一范例實施例所示出的一個NAND串的等效電路圖。[0121]請參照圖6與圖7，NAND串360包括了晶體管320、300、302、304、306與322。從接觸點326至接觸點328之間的線路也可稱為一條比特線。晶體管320上的控制柵極320CG是電性連接至選擇線S⑶；晶體管300上的控制柵極300CG是電性連接至字符線WL3;晶體管302上的控制柵極302CG是電性連接至字符線WL2;晶體管304上的控制柵極304CG是電性連接至字符線WLl;晶體管306上的控制柵極306CG是電性連接至字符線WLO;晶體管322上的控制柵極322CG是電性連接至選擇線SGS。每一個晶體管300、302、304與306還包括一個電荷補捉層。電荷補捉層是用以儲存電子或是電洞。在此范例實施例中，電荷捕捉層被稱為浮動柵極(floatinggate)，其材料包括經(jīng)參雜的多晶娃。然而，在另一范例實施例中，電荷捕捉層可包括一個氧化硅-氮化硅-氧化硅復合層，或是其他可用以儲存電子或電洞的材料，本發(fā)明并不在此限。在圖6的范例實施例中，晶體管300具有浮動柵極300FG;晶體管302具有浮動柵極302FG;晶體管304具有浮動柵極304FG;晶體管306具有浮動柵極306FG。在此，晶體管300、302、304與306也可被稱為存儲單元。[0122]圖8是根據(jù)本發(fā)明的一范例實施例所示出的NAND串的側(cè)視圖。請參照圖6?圖8，NAND串360是設(shè)置在基底340上?？刂茤艠O300CG、302CG、304CG與306CG是分別設(shè)置在浮動柵極300FG、302FG、304FG與306FG上?？刂茤艠O300CG、302CG、304CG、306CG與浮動柵極300FG、302FG、304FG、306FG之間設(shè)置了介電層。浮動柵極300FG、302FG、304FG、306FG與基底340之間則設(shè)置了氧化層。圖8中鄰近的晶體管會分享經(jīng)參雜的多晶硅層330、332、334、336與338，并且一個多晶硅層會形成一個晶體管的源極或漏極。當要把數(shù)據(jù)寫入(也稱為程序化)至晶體管300、302、304和306時，適當?shù)碾妷簳皇┘釉诳刂茤艠O320CG與322CG上，使得晶體管320與322會被導通；并且接觸點326與接觸點328之間會有一電流。一個寫入電壓會被施加在欲被程序化的晶體管上的控制柵極，在此以控制柵極302CG為例，使得上述電流中的電子或是電洞會移動至浮動柵極302FG。當電子或是電洞被注入浮動柵極302FG以后，晶體管302的臨界電壓會改變，由此可以等效地儲存一或多個比特。值得注意的是，在其他的范例實施例中，NAND串360也可以包括更多的存儲單元，本發(fā)明并不限制一個NAND串中存儲單元的數(shù)目。此外，圖6?圖8只是一個范例，本發(fā)明并不限制可復寫式非易失性存儲器模塊406中存儲單元的結(jié)構(gòu)或是電路的電性連接關(guān)系。例如，在一范例實施例中，多個存儲單元是彼此推迭，由此形成三維的快閃存儲器。[0123]圖9是根據(jù)本發(fā)明的一范例實施例所示出的一個實體抹除單元的示意圖。[0124]請參照圖9，假設(shè)存儲單元陣列502包括實體抹除單元408(0)。實體抹除單元408(O)包括多個NAND串STO?STN。NAND串STO包括了晶體管601、606與存儲單元602?605。NAND串STO?STN與圖7的NAND串360類似，在此不再贅述。實體抹除單元408(O)也包括了多條字符線WLO?WL3與多條比特線BL(O)?BL(N)。一般來說，每一個存儲單元都會位于一條字符線與一條比特線上。同一條字符線上的多個存儲單元會形成一或多個實體程序化單元。若每一個存儲單元可儲存X個比特，則同一條字符線上的多個存儲單元至少會形成X個實體程序化單元，其中X為正整數(shù)。若正整數(shù)X大于1，則同一條字符線上的X個實體程序化單元還可被分類為下實體程序化單元與上實體程序化單元。然而，本發(fā)明并不限制正整數(shù)X的數(shù)值。一般來說，下實體程序化單元的寫入速度會大于上實體程序化單元的寫入速度。在此范例實施例中，實體程序化單元為程序化的最小單元。即，實體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實體程序化單元為實體頁面或是實體扇(sector)。若實體程序化單元為實體頁面，則每一個實體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余比特區(qū)。數(shù)據(jù)比特區(qū)包含多個實體扇，用以儲存用戶的數(shù)據(jù)，而冗余比特區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，錯誤糾錯碼)。在本范例實施例中，每一個數(shù)據(jù)比特區(qū)包含32個實體扇，且一個實體扇的大小為512比特組(byte，簡稱:B)。然而，在其他范例實施例中，數(shù)據(jù)比特區(qū)中也可包含8個、16個或數(shù)目更多或更少的實體扇，本發(fā)明并不限制數(shù)據(jù)比特區(qū)與實體扇的大小以及個數(shù)。[0125]另一方面，NAND串STO?STN都電性連接至源極線610。當實體抹除單元408(O)要被抹除時，一個抹除電壓會被施加于實體抹除單元408(0)中的基底，使得實體抹除單元408(0)中所有的浮動柵極中的電子或是電洞都會離開所屬的浮動柵極。在此范例實施例中，實體抹除單元為抹除的最小單位。亦即，每一實體抹除單元含有最小數(shù)目之一并被抹除的存儲單元。例如，實體抹除單元為實體區(qū)塊。此外，在一范例實施例中，在抹除實體抹除單元408(O)時，一個源極電壓會經(jīng)由源極線610被施予至NAND串STO?STN，而等效于提供一個負電壓至實體抹除單元408(O)中各個晶體管的控制柵極。[0126]圖10是根據(jù)本發(fā)明的一范例實施例所示出的存儲器控制電路單元的概要方塊圖。[0127]請參照圖10，存儲器控制電路單元404包括存儲器管理電路1002、主機接口1004及存儲器接口1006。[0128]存儲器管理電路1002用以控制存儲器控制電路單元404的整體運作。具體來說，存儲器管理電路1002具有多個控制指令，并且在存儲器10運作時，這些控制指令會被執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。以下說明存儲器管理電路1002的操作時，等同于說明存儲器控制電路單元404的操作。[0129]在本范例實施例中，存儲器管理電路1002的控制指令是以固件形式來實作。例如，存儲器管理電路1002具有微處理器單元(未示出)與只讀存儲器(未示出)，并且這些控制指令是被燒錄至此只讀存儲器中。當存儲器10運作時，這些控制指令會由微處理器單元來執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0130]在另一范例實施例中，存儲器管理電路1002的控制指令也可以程序代碼形式儲存于可復寫式非易失性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路1002具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有開機碼(bootcode),并且當存儲器控制電路單元404被使能時，微處理器單元會先執(zhí)行此開機碼來將儲存于可復寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路1002的隨機存取存儲器中。之后，微處理器單元會運轉(zhuǎn)這些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等運作。[0131]此外，在另一范例實施例中，存儲器管理電路1002的控制指令也可以一硬件形式來實作。例如，存儲器管理電路1002包括微控制器、存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元。存儲器管理單元、存儲器寫入單元、存儲器讀取單元、存儲器抹除單元與數(shù)據(jù)處理單元是電性連接至微控制器。其中，存儲器管理單元用以管理可復寫式非易失性存儲器模塊406的實體抹除單元；存儲器寫入單元用以對可復寫式非易失性存儲器模塊406下達寫入指令以將數(shù)據(jù)寫入至可復寫式非易失性存儲器模塊406中；存儲器讀取單元用以對可復寫式非易失性存儲器模塊406下達讀取指令以從可復寫式非易失性存儲器模塊406中讀取數(shù)據(jù)；存儲器抹除單元用以對可復寫式非易失性存儲器模塊406下達抹除指令以將數(shù)據(jù)從可復寫式非易失性存儲器模塊406中抹除；而數(shù)據(jù)處理單元用以處理欲寫入至可復寫式非易失性存儲器模塊406的數(shù)據(jù)以及從可復寫式非易失性存儲器模塊406中讀取的數(shù)據(jù)。[0132]主機接口1004是電性連接至存儲器管理電路1002并且用以接收與識別主機系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機接口1004來傳送至存儲器管理電路1002。在本范例實施例中，主機接口1004是相容于SATA標準。然而，必須了解的是本發(fā)明不限于此，主機接口1004也可以是相容于PATA標準、IEEE1394標準、PCIExpress標準、USB標準、SD標準、UHS-1標準、UHS-1I標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的數(shù)據(jù)傳輸標準。[0133]存儲器接口1006是電性連接至存儲器管理電路1002并且用以存取可復寫式非易失性存儲器模塊406。也就是說，欲寫入至可復寫式非易失性存儲器模塊406的數(shù)據(jù)會經(jīng)由存儲器接口1006轉(zhuǎn)換為可復寫式非易失性存儲器模塊406所能接受的格式。具體來說，若存儲器管理電路1002要存取可復寫式非易失性存儲器模塊406，存儲器接口1006會傳送對應的指令序列。這些指令序列可包括一或多個信號，或是在總線上的數(shù)據(jù)。例如，在讀取指令序列中，會包括讀取的識別碼、存儲器地址等信息。[0134]在一范例實施例中，存儲器控制電路單元404還包括緩沖存儲器1008、電源管理電路1010及錯誤檢查與校正電路1012。[0135]緩沖存儲器1008是電性連接至存儲器管理電路1002并且用以暫存來自于主機系統(tǒng)11的數(shù)據(jù)與指令或來自于可復寫式非易失性存儲器模塊406的數(shù)據(jù)。[0136]電源管理電路1010是電性連接至存儲器管理電路1002并且用以控制存儲器10的電源。[0137]錯誤檢查與校正電路1012是電性連接至存儲器管理電路1002并且用以執(zhí)行錯誤檢查與校正程序化以確保數(shù)據(jù)的正確性。具體來說，當存儲器管理電路1002從主機系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路1008會為對應此寫入指令的數(shù)據(jù)產(chǎn)生對應的錯誤糾錯碼(errorcorrectingcode，簡稱:ECC)及/或錯誤檢查碼(errordetectingcode，簡稱:EDC)，并且存儲器管理電路1002會將對應此寫入指令的數(shù)據(jù)與對應的錯誤糾錯碼及/或錯誤檢查碼寫入至可復寫式非易失性存儲器模塊406中。之后，當存儲器管理電路1002從可復寫式非易失性存儲器模塊406中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應的錯誤糾錯碼及/或錯誤檢查碼，并且錯誤檢查與校正電路1008會依據(jù)此錯誤糾錯碼及/或錯誤檢查碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序化。[0138]圖11是根據(jù)本發(fā)明的一范例實施例所示出的管理可復寫式非易失性存儲器模塊的示意圖。必須了解的是，在此描述可復寫式非易失性存儲器模塊406的實體抹除單元的運作時，以“選擇”、“分組”、“劃分”、“關(guān)聯(lián)”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可復寫式非易失性存儲器模塊的實體抹除單元的實際位置并未更動，而是邏輯上對可復寫式非易失性存儲器模塊的實體抹除單元進行操作。[0139]請參照圖11，在本范例實施例中，是假設(shè)可復寫式非易失性存儲器模塊406包括實體抹除單元408(O)?408(R)。存儲器管理電路1002可將實體抹除單元408(O)?408(R)邏輯地劃分為多個區(qū)域，例如為儲存區(qū)802與系統(tǒng)區(qū)806。[0140]儲存區(qū)802的實體抹除單元是用以儲存來自主機系統(tǒng)11的數(shù)據(jù)。儲存區(qū)802中會儲存有效數(shù)據(jù)與無效數(shù)據(jù)。例如，當主機系統(tǒng)要刪除一份有效數(shù)據(jù)時，被刪除的數(shù)據(jù)可能還是儲存在儲存區(qū)802中，但會被標記為無效數(shù)據(jù)。沒有儲存有效數(shù)據(jù)的實體抹除單元也被稱為閑置(spare)實體抹除單元。例如，被抹除以后的實體抹除單元便會成為閑置實體抹除單元。若儲存區(qū)802或系統(tǒng)區(qū)806中有實體抹除單元損壞時，儲存區(qū)802中的實體抹除單元也可以用來替換損壞的實體抹除單元。倘若儲存區(qū)802中沒有可用的實體抹除單元來替換損壞的實體抹除單元時，則存儲器管理電路1002會將整個存儲器10宣告為寫入保護(writeprotect)狀態(tài)，而無法再寫入數(shù)據(jù)。此外，有儲存有效數(shù)據(jù)的實體抹除單元也被稱為非閑置(non-spare)實體抹除單元。[0141]系統(tǒng)區(qū)806的實體抹除單元是用以記錄系統(tǒng)數(shù)據(jù)，其中此系統(tǒng)數(shù)據(jù)包括關(guān)于存儲器芯片的制造商與型號、存儲器芯片的實體抹除單元數(shù)、每一實體抹除單元的實體程序化單元數(shù)等。[0142]儲存區(qū)802與系統(tǒng)區(qū)806的實體抹除單元的數(shù)量會依據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器10的運作中，實體抹除單元關(guān)聯(lián)至儲存區(qū)802與系統(tǒng)區(qū)806的分組關(guān)系會動態(tài)地變動。例如，當系統(tǒng)區(qū)806中的實體抹除單元損壞而被儲存區(qū)802的實體抹除單元取代時，則原本在儲存區(qū)802的實體抹除單元會被關(guān)聯(lián)至系統(tǒng)區(qū)806。[0143]存儲器管理電路1002會配置邏輯單元810(0)?810(D)以映射至儲存區(qū)802中的實體抹除單元408(O)?408(A)。例如，在本范例實施例中，主機系統(tǒng)11是通過邏輯地址來存取儲存區(qū)802中的數(shù)據(jù)，因此，每一個邏輯單元810(O)?810(D)是指一個邏輯地址。此外，在一范例實施例中，每一個邏輯單元810(0)?810(D)也可以是指一個邏輯扇、一個邏輯程序化單元、一個邏輯抹除單元或者由多個連續(xù)的邏輯地址組成。每一個邏輯單元810(O)?810(D)是映射至一或多個實體單元。在本范例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一范例實施例中，一個實體單元也可以是一個實體地址、一個實體扇、一個實體程序化單元或者是由多個連續(xù)的實體地址組成，本發(fā)明不加以限制。存儲器管理電路1002會將邏輯單元與實體單元之間的映射關(guān)系記錄于一或多個邏輯-實體映射表。當主機系統(tǒng)11欲從存儲器10讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至存儲器10時，存儲器管理電路1002可根據(jù)此一或多個邏輯-實體映射表來執(zhí)行對于存儲器10的數(shù)據(jù)存取。[0144]在本范例實施例中，在對于可復寫式非易失性存儲器模塊406中的存儲單元執(zhí)行的抹除操作中，一個增量步脈沖抹除(IncrementalStepPulseErase，簡稱:ISPE)模型會被使用。一個增量步脈沖抹除模型包括多個抹除-驗證循環(huán)。一個抹除-驗證循環(huán)包括一個抹除脈沖與一個驗證脈沖。在一個抹除-驗證循環(huán)中，一個抹除脈沖會被施加于一個實體抹除單元以抹除此實體抹除單元中的存儲單元，并且一個驗證脈沖會接續(xù)地被施予至此實體抹除單元以驗證對于這些存儲單元的抹除是否已完成。若這些存儲單元的抹除已完成，則結(jié)束此次的抹除操作。若這些存儲單元的抹除尚未完成，則另一個抹除-驗證循環(huán)會被執(zhí)行。[0145]在一次的抹除操作中，可以被執(zhí)行的抹除-驗證循環(huán)的次數(shù)不會超過一最大循環(huán)次數(shù)。例如，在一范例實施例中，若某一次的抹除操作中已執(zhí)行的抹除-驗證循環(huán)的次數(shù)已達到最大循環(huán)次數(shù)，則此次的抹除操作會被判定為失敗并且對應的實體抹除單元可能會被停止使用?；蛘撸诹硪环独龑嵤├?，若某一次的抹除操作中已執(zhí)行的抹除-驗證循環(huán)的次數(shù)已達到最大循環(huán)次數(shù)，則使用不同的參數(shù)的另一次抹除操作可能會被執(zhí)行。然而，在另一范例實施例中，每一次的抹除操作也可以包含不同的操作細節(jié)及/或變化，本發(fā)明不加以限制。[0146]圖12是根據(jù)本發(fā)明的一范例實施例所示出的增量步脈沖抹除模型的示意圖。圖12中的橫軸為時間，例如，微秒(μs)，而縱軸則為電壓。[0147]請參照圖12，在對于某一個實體抹除單元的一個抹除操作中，一個抹除脈沖Vei(也稱為初始抹除脈沖)會被施加于此實體抹除單元中的基底。然后，一個驗證脈沖VEtoifyl會被施加在此實體抹除單元中的存儲單元。根據(jù)存儲單元反應于此驗證脈沖VEVerifyl所產(chǎn)生的信息，此實體抹除單元中的存儲單元是否已被抹除可被決定。若此實體抹除單元中的存儲單元被判定為抹除尚未完成，則另一個抹除脈沖Ve2會被施加于此實體抹除單元中的基底，并且另一個驗證脈沖vEVCTify2#接續(xù)地被施加在此實體抹除單元中的存儲單元。此后，根據(jù)存儲單元反應于此驗證脈沖VEVCTlfy2所產(chǎn)生的信息，若此實體抹除單元中的存儲單元仍被判定為抹除尚未完成，則又一個抹除脈沖Ve3會被施加于此實體抹除單元中的基底，并且又一個驗證脈沖VEVCTify3會接續(xù)地被施加在此實體抹除單元中的存儲單元；以此類推，直到抹除完成或判定抹除失敗為止。[0148]在本范例實施例中，抹除脈沖Vei與驗證脈沖VEVCTlfyl是屬于抹除-驗證循環(huán)loopl，抹除脈沖Ve2與驗證脈沖VEVCTify2是屬于抹除-驗證循環(huán)1οορ2，并且抹除脈沖V[；3與驗證脈沖^&%3是屬于抹除-驗證循環(huán)1οορ3，如圖12所示。然而，在另一范例實施例中，更多的抹除-驗證循環(huán)可以被包含在一個抹除操作中。[0149]在本范例實施例中，一個抹除-驗證循環(huán)中抹除脈沖的電壓值會小于下一個抹除-驗證循環(huán)中抹除脈沖的抹除脈沖電壓值。例如，抹除脈沖Vei的電壓值會小于抹除脈沖Ve2的電壓值，并且抹除脈沖Ve2的電壓值會小于抹除脈沖Ve3的電壓值。一般來說，可通過將某一個抹除-驗證循環(huán)中的抹除脈沖的電壓值加上一個增量步脈沖抹除遞增值來獲得下一個抹除-驗證循環(huán)中的抹除脈沖的抹除脈沖電壓值。例如，將抹除脈沖Vei的電壓值加上一個增量步脈沖抹除遞增值A(chǔ)V而獲得抹除脈沖Ve2的電壓值；將抹除脈沖V^的電壓值加上一個增量步脈沖抹除遞增值A(chǔ)V而獲得抹除脈沖Ve2的電壓值。[0150]在本范例實施例中，根據(jù)存儲單元反應于某一個驗證脈沖所產(chǎn)生的信息，若對于此實體抹除單元的抹除操作被判定已完成，則表示此實體抹除單元中的存儲單元已處于抹除狀態(tài)。[0151]圖13是根據(jù)本發(fā)明的一范例實施例所示出的處于抹除狀態(tài)的存儲單元的臨界電壓分布的示意圖。[0152]請參照圖13，在將某一個實體抹除單元中的存儲單元抹除之后，這些處于抹除狀態(tài)的存儲單元的臨界電壓分布例如是分布D1。然而，隨著可復寫式非易失性存儲器模塊406被使用的時間增加，可復寫式非易失性存儲器模塊406中存儲單元的損耗程度會增加。一個存儲單元的損耗程度是與此存儲單元的抹除次數(shù)、程序化次數(shù)、讀取次數(shù)、錯誤比特數(shù)及錯誤比特率的至少其中之一有關(guān)。例如，若一個存儲單元的抹除次數(shù)、程序化次數(shù)或讀取次數(shù)增加，則此存儲單元的損耗程度會增加。若某一個存儲單元的錯誤比特數(shù)或錯誤比特率增加，則可能是因為此存儲單元的損耗程度增加而造成的。此外，環(huán)境的溫度及/或濕度等外在因素也可能會影響到一個存儲單元的損耗程度。例如，若目前環(huán)境的溫度太高，則可復寫式非易失性存儲器模塊406中存儲單元的錯誤比特數(shù)或錯誤比特率可能也會增加，此情形同樣可視為是存儲單元的損耗程度增加。[0153]若存儲單元的損耗程度增加，則這些存儲單元被程序化或抹除后的臨界電壓分布可能會被影響。一般來說，若處于抹除狀態(tài)的存儲單元的臨界電壓分布的范圍越廣，表示這些存儲單元的損耗程度越高。例如，在圖13的另一范例實施例中，若這些存儲單元的損耗程度增加，則這些存儲單元被抹除之后的臨界電壓分布可能會從分布Dl改變?yōu)榉植糄2或D3。然而，圖13所示出的處于抹除狀態(tài)的存儲單元的臨界電壓分布僅為一個范例，實際上存儲單元的臨界電壓分布可能有所不同。此外，處于抹除狀態(tài)的存儲單元的臨界電壓基本上會小于圖12中所施予的驗證電壓VEVCTifyl。[0154]在本范例實施例中，是以一個實體單元作為評估存儲單元的損耗程度的單位。以下描述之一個實體單元的損耗程度，等同于以此損耗程度來描述一個實體單元中一或多個存儲單元的損耗程度。例如，此損耗程度可以是指某一個特定存儲單元的損耗程度或者多個存儲單元的平均損耗程度或最大損耗程度。例如，平均損耗程度可以是指多個存儲單元的損耗程度的平均值、加權(quán)平均值或中位數(shù)值。例如，最大損耗程度可以是指多個存儲單元的損耗程度中的最大者。[0155]在本范例實施例中，是以某一個實體單元的磨損程度值來作為評估此實體單元的磨損程度的依據(jù)。例如，某一個實體單元的磨損程度值可以是依據(jù)此實體單元的抹除次數(shù)、程序化次數(shù)、讀取次數(shù)、錯誤比特數(shù)、錯誤比特率、環(huán)境的溫度、環(huán)境的濕度等因素的至少其中之一來決定。例如，某一個實體單元的磨損程度值可以是由存儲器管理電路1002即時的更新并且記錄于一查找表。[0156]在本范例實施例中，可復寫式非易失性存儲器模塊406中每一個實體單元的損耗程度值都是以相同屬性的數(shù)值來表示，例如，每一個實體單元的損耗程度值都是根據(jù)抹除次數(shù)、程序化次數(shù)或讀取次數(shù)來決定。然而，在另一范例實施例中，可復寫式非易失性存儲器模塊406中不同的實體單元的損耗程度值也可以是以不同屬性的數(shù)值來表示。例如，某些實體單元較常被讀取，則可以用讀取次數(shù)來表示這些實體單元的損耗程度值，而若某些實體單元的錯誤比特率較高，則這些實體單元的損耗程度值可以是根據(jù)錯誤比特率來決定。[0157]在本范例實施例中，是以一個實體抹除單元作為實體單元的范例。然而，在另一范例實施例中，一個實體單元也可以是指一個存儲單元、一個實體扇、一個實體程序化單元或者是由任意數(shù)量/分布的存儲單元組成。[0158]一般來說，若處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍越廣，則這些存儲單元被程序化(即，被儲存數(shù)據(jù))之后的臨界電壓分布往往也會越廣，導致此后從這些存儲單元讀取數(shù)據(jù)時讀取到錯誤數(shù)據(jù)的機率增加。此外，若處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍越廣，則程序化這些存儲單元所需的時間可能也會較長。本發(fā)明可根據(jù)一個實體單元的磨損程度值來決定是否要調(diào)整往后用于此實體單元的抹除操作的操作模式。由此，對于具有不同磨損程度的實體單元，本發(fā)明可盡量地窄化這些實體單元中處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍，減少發(fā)生上述問題的情形。[0159]存儲器管理電路1002可檢測可復寫式非易失性存儲器模塊406中某一個實體單元(也稱為第一實體單元)的使用狀態(tài)(也稱為第一使用狀態(tài))。存儲器管理電路1002會判斷第一使用狀態(tài)是否符合一預設(shè)狀態(tài)(也稱為第一預設(shè)狀態(tài))。若第一使用狀態(tài)符合此第一預設(shè)狀態(tài)，存儲器管理電路1002會根據(jù)此第一磨損程度值來發(fā)送抹除模式調(diào)整指令至可復寫式非易失性存儲器模塊406。抹除模式調(diào)整指令可包括一或多個程序代碼或指令碼。抹除模式調(diào)整指令用以指示可復寫式非易失性存儲器模塊406將對應于第一實體單元的抹除操作(也稱為第一抹除操作)從使用某一模式(也稱為第一模式)調(diào)整為使用另一模式(也稱為第二模式)，其中第一模式與第二模式不同。例如，存儲器管理電路1002可以調(diào)整抹除參數(shù)來達到調(diào)整抹除操作的目的。例如，此抹除參數(shù)是指任何與往后用于此第一實體單元的抹除操作有關(guān)的各種參數(shù)。此外，若第一使用狀態(tài)不符合此第一預設(shè)狀態(tài)，則存儲器管理電路1002不會改變第一抹除操作的操作模式。例如，存儲器管理電路1002會將第一抹除操作維持在使用第一模式。也就是說，若第一使用狀態(tài)不符合此第一預設(shè)狀態(tài)，則存儲器管理電路1002不會發(fā)送上述抹除模式調(diào)整指令。相對于第一模式，在第二模式下執(zhí)行的抹除操作可更加地窄化處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍。[0160]在本范例實施例中，此第一使用狀態(tài)是指第一實體單元的磨損程度值(也稱為第一磨損程度值)。存儲器管理電路1002可以判斷第一磨損程度值是否符合一預設(shè)磨損程度值。若第一磨損程度值符合此預設(shè)磨損程度值，則存儲器管理電路1002會判定第一使用狀態(tài)符合此第一預設(shè)狀態(tài)。例如，若第一磨損程度值是以第一實體單元的抹除次數(shù)來表示，則此預設(shè)磨損程度值可以是3000。若第一實體單元的抹除次數(shù)達到此預設(shè)磨損程度值即表示第一實體單元的抹除次數(shù)達到3000次，則存儲器管理電路1002會反應于這樣的情形而調(diào)整往后對于第一實體單元的抹除操作的操作模式。此外，若第一磨損程度值不符合此預設(shè)磨損程度值，則存儲器管理電路1002會判定第一使用狀態(tài)不符合此第一預設(shè)狀態(tài)。[0161]在另一范例實施例中，此第一使用狀態(tài)也可以是指第一實體單元的程序化模式。例如，一個實體單元的程序化模式可包括第一程序化模式與第二程序化模式。第一程序化模式也稱為多層存儲單元模式。若是以第一程序化模式來使用可復寫式非易失性存儲器模塊106，則每一個存儲單元儲存有一第一數(shù)量的比特數(shù)據(jù)，其中此第一數(shù)量不小于2。例如，此第一數(shù)量為2或3。第二程序化模式包括單層存儲單元模式(SLCmode)、下實體程序化單元程序化模式(lowerphysicalprogrammingunitprogrammingmode)、混合程序化模式(mixtureprogrammingmode)及少層存儲單元模式的至少其中之一。若是以單層存儲單元模式來使用可復寫式非易失性存儲器模塊106，則每一個存儲單元只儲存一個比特數(shù)據(jù)。若是以下實體程序化模式來使用可復寫式非易失性存儲器模塊106，則可復寫式非易失性存儲器模塊106中只有屬于下實體程序化單元的實體程序化單元會被程序化，而下實體程序化單元所對應的上實體程序化單元可以不被程序化。若是以混合程序化模式來使用可復寫式非易失性存儲器模塊106，則有效數(shù)據(jù)(或真實數(shù)據(jù))會被程序化至屬于下實體程序化單元的實體程序化單元中，而不會被程序化至屬于上實體程序化單元的實體程序化單元中。此外，若是以混合程序化模式來使用可復寫式非易失性存儲器模塊106，則對應于有效數(shù)據(jù)(或真實數(shù)據(jù))的無效數(shù)據(jù)(或虛擬數(shù)據(jù))會被程序化至屬于上實體程序化單元的實體程序化單元中。若是以少層存儲單元模式來使用可復寫式非易失性存儲器模塊106，則每一個存儲單元儲存有一第二數(shù)量的比特數(shù)據(jù)，其中此第二數(shù)量小于第一數(shù)量。例如，此第二數(shù)量為I或2。特別是，對于使用第二程序化模式中的不同模式的多個實體程序化單元來說，被程序化的存儲單元的臨界電壓分布可能會不相同。[0162]—般來說，若某一個實體單元的磨損程度增加，則此實體單元的程序化模式可能會從使用第一程序化模式被切換為使用第二程序化模式，從而提升此實體單元的可靠度。提升此實體單元的可靠度也可視為是降低此實體單元的存儲單元儲存錯誤數(shù)據(jù)的機率。換言之，若某一個實體單元原先是操作在第一程序化模式此后被切換為操作在第二程序化模式，使得其中的存儲單元所儲存的比特數(shù)據(jù)的數(shù)量減少，則有很大的機率是因為此實體單元的磨損程度過高。[0163]在一范例實施例中，存儲器管理電路1002可以檢測第一實體單元的程序化模式并且判斷第一實體單元是否從使用第一程序化模式被切換為使用第二程序化模式。若第一實體單元從使用第一程序化模式被切換為使用第二程序化模式，則表示此實體單元的磨損程度可能過高，故存儲器管理電路1002會判定第一使用狀態(tài)符合此第一預設(shè)狀態(tài)并且反應于這樣的情形而執(zhí)行上述調(diào)整第一實體單元的抹除操作的操作模式的操作。反之，若第一實體單元仍維持在使用第一程序化模式，則存儲器管理電路1002會判定第一使用狀態(tài)不符合此第一預設(shè)狀態(tài)。[0164]值得一提的是，在另一范例實施例中，第一實體單元的磨損程度值與程序化模式也可以同時被作為是否改變第一實體單元的抹除操作的操作模式的參考依據(jù)。例如，只有在第一實體單元的磨損程度值符合預設(shè)磨損程度值且第一實體單元從使用第一程序化模式切換為使用第二程序化模式時，才會將第一實體單元的抹除操作從使用第一模式切換為使用第二模式。[0165]以下舉出調(diào)整抹除操作的操作模式的數(shù)個范例實施例。其中，調(diào)整抹除操作的操作模式的調(diào)整可以是預設(shè)的調(diào)整規(guī)則或者是根據(jù)所檢測的實體單元的磨損程度(或磨損程度值)來決定調(diào)整幅度，本發(fā)明不加以限制。[0166]在一范例實施例中，存儲器管理電路1002會將往后用于第一實體單元的增量步脈沖抹除模型的增量步脈沖抹除遞增值減小。例如，將圖12中的增量步脈沖抹除遞增值A(chǔ)V從當前使用的第一遞增值調(diào)整為第二遞增值，其中第二遞增值小于第一遞增值。第一遞增值與第二遞增值的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一遞增值與第二遞增值的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一遞增值與第二遞增值的差距越大。[0167]在一范例實施例中，存儲器管理電路1002會將往后用于第一實體單元的增量步脈沖抹除模型的初始抹除脈沖的電壓值(也稱為初始抹除電壓值)減小。例如，將圖12中的抹除脈沖Vei的電壓值從當前使用的第一初始抹除電壓值調(diào)整為第二初始抹除電壓值，其中第二初始抹除電壓值小于第一初始抹除電壓值。第一初始抹除電壓值與第二初始抹除電壓值的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一初始抹除電壓值與第二初始抹除電壓值的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一初始抹除電壓值與第二初始抹除電壓值的差距越大。[0168]在一范例實施例中，存儲器管理電路1002會將往后用于第一實體單元的增量步脈沖抹除模型的抹除脈沖的寬度(也稱為抹除脈沖寬度值)減小。例如，將圖12中的抹除脈沖寬度W從當前使用的第一脈沖寬度值調(diào)整為第二脈沖寬度值，其中第二脈沖寬度值小于第一脈沖寬度值。第一脈沖寬度值與第二脈沖寬度值的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一脈沖寬度值與第二脈沖寬度值的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一脈沖寬度值與第二脈沖寬度值的差距越大。[0169]在一范例實施例中，存儲器管理電路1002會增加往后用于第一實體單元的增量步脈沖抹除模型中抹除-驗證循環(huán)的上限。例如，將圖12中包含抹除-驗證循環(huán)10pl?1οορ3的抹除-驗證循環(huán)的最大循環(huán)次數(shù)從當前使用的第一循環(huán)次數(shù)調(diào)整為第二循環(huán)次數(shù)，其中第二循環(huán)次數(shù)大于第一循環(huán)次數(shù)。第一循環(huán)次數(shù)與第二循環(huán)次數(shù)的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一循環(huán)次數(shù)與第二循環(huán)次數(shù)的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一循環(huán)次數(shù)與第二循環(huán)次數(shù)的差距越大。[0170]在一范例實施例中，存儲器管理電路1002會將電性連接至第一實體單元的源極線在往后對于第一實體單元的抹除操作中提供的源極電壓的電壓值(也稱為源極電壓值)提高。例如，在圖9的范例實施例中，經(jīng)由源極線610提供至實體抹除單元408(0)的源極電壓的源極電壓值可被從當前使用的第一源極電壓值調(diào)整為第二源極電壓值，其中第二源極電壓值大于第一源極電壓值。第一源極電壓值與第二源極電壓值的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一源極電壓值與第二源極電壓值的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一源極電壓值與第二源極電壓值的差距越大。但應注意的是，在另一范例實施例中，根據(jù)不同的用途/情況，存儲器管理電路1002也可將電性連接至第一實體單元的源極線在往后對于第一實體單元的抹除操作中提供的源極電壓值降低(亦即，第二源極電壓值小于第一源極電壓值)。[0171]在一范例實施例中，存儲器管理電路1002會降低往后用于第一實體單元的增量步脈沖抹除模型的驗證脈沖的電壓值(也稱為抹除驗證電壓值)。例如，將圖12與圖13中驗證脈沖VEVCTlfyj^抹除驗證電壓值從當前使用的第一抹除驗證電壓值調(diào)整為第二抹除驗證電壓值，其中第二抹除驗證電壓值小于第一抹除驗證電壓值。第一抹除驗證電壓值與第二抹除驗證電壓值的差距可以是預設(shè)的或者是根據(jù)第一實體單元的第一磨損程度值而動態(tài)決定的。例如，第一抹除驗證電壓值與第二抹除驗證電壓值的差距可以是與第一實體單元的磨損程度呈正相關(guān)。亦即，若第一實體單元的磨損程度越高，則第一抹除驗證電壓值與第二抹除驗證電壓值的差距越大。在本范例實施例中，源極電壓值是與抹除驗證電壓值呈負相關(guān)。例如，反應于使用的源極電壓值提高，則使用的抹除驗證電壓值會相應地降低；反應于使用的源極電壓值降低，則使用的抹除驗證電壓值則會相應地提高；反應于使用的抹除驗證電壓值提高，則使用的源極電壓值會相應地降低；反應于使用的抹除驗證電壓值降低，則使用的源極電壓值則會相應地提高。亦即，根據(jù)不同的用途/情況，第二抹除驗證電壓值可能會大于第一抹除驗證電壓值。此外，在另一范例實施例中，源極電壓值的設(shè)定也可以是與抹除驗證電壓值的設(shè)定無關(guān)。[0172]值得一提的是，上述各范例實施例所指示調(diào)整的抹除參數(shù)可以被單獨使用或至少部分被合并使用，本發(fā)明不加以限制。此外，需明了的是，本發(fā)明并不以上述范例實施例為限。在其他的范例實施例中，任何在抹除操作中可用以窄化存儲單元的臨界電壓分布范圍的設(shè)定參數(shù)都可以是被調(diào)整的對象。此外，在某些特殊的應用中，部分的抹除參數(shù)的調(diào)整方式也可能與上述范例實施例中的介紹不同或者相反。例如，在一范例實施例中，反應于某一實體單元的特殊使用狀態(tài)，對于此實體單元的抹除操作中提供的源極電壓的電壓值可能會被降低等等。[0173]根據(jù)上述范例實施例，可復寫式非易失性存儲器模塊406中用于不同實體單元的抹除操作的操作模式可能不同。例如，某些實體單元是使用抹除操作的預設(shè)操作模式，而某些實體單元則是使用調(diào)整后的抹除操作的操作模式。此外，由于不同實體單元的抹除操作被調(diào)整過的次數(shù)及/或損耗程度不同，也可能會導致用于這些實體單元的抹除操作的操作模式不同。關(guān)于如何調(diào)整抹除操作的操作模式已詳述于上，在此便不贅述。[0174]圖14是根據(jù)本發(fā)明的一范例實施例所示出的抹除操作配置方法的流程圖。[0175]請參照圖14，在步驟S1401中，第一實體單元的第一使用狀態(tài)可被檢測。在步驟S1403中，第一使用狀態(tài)是否符合第一預設(shè)狀態(tài)會被判斷。若第一使用狀態(tài)符合第一預設(shè)狀態(tài)，在步驟S1405中，對應第一實體單元的第一抹除操作會被從使用第一模式調(diào)整為使用第二模式。若第一使用狀態(tài)不符合第一預設(shè)狀態(tài)，在步驟S1407中，第一抹除操作會被維持在使用第一模式。[0176]然而，圖14中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖14中各步驟可以實作為多個程序代碼或是電路，本發(fā)明不加以限制。此外，圖14的方法可以搭配以上范例實施例使用，也可以單獨使用，本發(fā)明不加以限制。[0177]綜上所述，本發(fā)明所提供的抹除操作配置方法以及使用此方法的存儲器控制電路單元與存儲器，可根據(jù)可復寫式非易失性存儲器模塊中實體單元的磨損程度來調(diào)整對應的抹除操作的操作模式。由此，本發(fā)明可盡量地將處于抹除狀態(tài)的存儲單元的臨界電壓分布范圍調(diào)整到適當?shù)姆秶?，減少此后從這些存儲單元讀取數(shù)據(jù)時讀取到錯誤數(shù)據(jù)的機率增加及/或程序化這些存儲單元的時間較長等情形發(fā)生。[0178]最后應說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應當理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍?！局鳈?quán)項】1.一種抹除操作配置方法，用于一可復寫式非易失性存儲器模塊，其特征在于，所述可復寫式非易失性存儲器模塊具有多個實體單元，所述抹除操作配置方法包括:判斷該些實體單元中的一第一實體單元的一第一使用狀態(tài)是否符合一第一預設(shè)狀態(tài)；若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，將對應所述第一實體單元的一第一抹除操作從使用一第一模式調(diào)整為使用一第二模式，其中所述第一模式與所述第二模式不同；以及若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，維持所述第一抹除操作在使用所述第一模式。2.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，判斷該些實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的步驟包括:判斷所述第一實體單元的一第一磨損程度值是否符合一預設(shè)磨損程度值，其中所述第一磨損程度值與所述第一實體單元的一抹除次數(shù)、一程序化次數(shù)、一讀取次數(shù)、一錯誤比特數(shù)及一錯誤比特率的至少其中之一有關(guān)。3.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，判斷該些實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的步驟包括:判斷所述第一實體單元是否從使用一第一程序化模式被切換為使用一第二程序化模式，其中在所述第一程序化模式中，所述第一實體單元中的一第一存儲單元儲存一第一數(shù)量的第一比特數(shù)據(jù)，而在所述第二程序化模式中，所述第一實體單元中的所述第一存儲單元儲存一第二數(shù)量的第二比特數(shù)據(jù)，其中所述第一數(shù)量大于所述第二數(shù)量。4.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的一增量步脈沖抹除遞增值從一第一遞增值調(diào)整為一第二遞增值，其中所述第二遞增值小于所述第一遞增值。5.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的一初始抹除脈沖電壓值從一第一初始抹除電壓值調(diào)整為一第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。6.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述增量步脈沖抹除模型的一抹除脈沖寬度值從一第一脈沖寬度值調(diào)整為一第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。7.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一該些抹除-驗證循環(huán)包括一抹除脈沖與一驗證脈沖，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將該些抹除-驗證循環(huán)的一最大循環(huán)次數(shù)從一第一循環(huán)次數(shù)調(diào)整為一第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。8.根據(jù)權(quán)利要求1所述的抹除操作配置方法，其特征在于，所述第一實體單元包括一基底、多個第一存儲單元、多條比特線、多條字符線及一源極線，每一該些比特線電性連接至所述源極線，所述源極線用以在所述第一抹除操作中提供一源極電壓，而將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從一第一源極電壓值調(diào)整為一第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。9.根據(jù)權(quán)利要求8所述的抹除操作配置方法，其特征在于，將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的步驟還包括:將所述第一抹除操作的一抹除驗證電壓值從一第一抹除驗證電壓值調(diào)整為一第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同。10.一種存儲器，其特征在于，包括:一連接接口單元，用以電性連接至一主機系統(tǒng)；一可復寫式非易失性存儲器模塊，具有多個實體單元；以及一存儲器控制電路單元，電性連接至所述連接接口單元與所述可復寫式非易失性存儲器模塊，其中所述存儲器控制電路單元用以判斷該些實體單元中的一第一實體單元的一第一使用狀態(tài)是否符合一第一預設(shè)狀態(tài)，其中若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，所述存儲器控制電路單元還用以發(fā)送一抹除模式調(diào)整指令，其中所述抹除模式調(diào)整指令指示將對應所述第一實體單元的一第一抹除操作從使用一第一模式調(diào)整為使用一第二模式，其中所述第一模式與所述第二模式不同，其中若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，所述存儲器控制電路單元還用以維持所述第一抹除操作在使用所述第一模式。11.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述存儲器控制電路單元判斷該些實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的操作包括:判斷所述第一實體單元的一第一磨損程度值是否符合一預設(shè)磨損程度值，其中所述第一磨損程度值與所述第一實體單元的一抹除次數(shù)、一程序化次數(shù)、一讀取次數(shù)、一錯誤比特數(shù)及一錯誤比特率的至少其中之一有關(guān)。12.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述存儲器控制電路單元判斷該些實體單元中的所述第一實體單元的所述第一使用狀態(tài)是否符合所述第一預設(shè)狀態(tài)的操作包括:判斷所述第一實體單元是否從使用一第一程序化模式被切換為使用一第二程序化模式，其中在所述第一程序化模式中，所述第一實體單元中的一第一存儲單元儲存一第一數(shù)量的第一比特數(shù)據(jù)，而在所述第二程序化模式中，所述第一實體單元中的所述第一存儲單元儲存一第二數(shù)量的第二比特數(shù)據(jù)，其中所述第一數(shù)量大于所述第二數(shù)量。13.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一增量步脈沖抹除遞增值從一第一遞增值調(diào)整為一第二遞增值，其中所述第二遞增值小于所述第一遞增值。14.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，而所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一初始抹除脈沖電壓值從一第一初始抹除電壓值調(diào)整為一第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。15.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一抹除脈沖寬度值從一第一脈沖寬度值調(diào)整為一第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。16.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一該些抹除-驗證循環(huán)包括一抹除脈沖與一驗證脈沖，所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將該些抹除-驗證循環(huán)的一最大循環(huán)次數(shù)從一第一循環(huán)次數(shù)調(diào)整為一第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。17.根據(jù)權(quán)利要求10所述的存儲器，其特征在于，所述第一實體單元包括一基底、多個第一存儲單元、多條比特線、多條字符線及一源極線，每一該些比特線電性連接至所述源極線，所述源極線用以在所述第一抹除操作中提供一源極電壓，所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從一第一源極電壓值調(diào)整為一第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。18.根據(jù)權(quán)利要求17所述的存儲器，其特征在于，所述存儲器控制電路單元將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作還包括:將所述第一抹除操作的一抹除電壓驗證值從一第一抹除驗證電壓值調(diào)整為一第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同。19.一種存儲器控制電路單元，用于控制一可復寫式非易失性存儲器模塊，其特征在于，所述可復寫式非易失性存儲器模塊包括多個實體單元，所述存儲器控制電路單元包括:一主機接口，用以電性連接至一主機系統(tǒng)；一存儲器接口，用以電性連接至所述可復寫式非易失性存儲器模塊；以及一存儲器管理電路，電性連接至所述主機接口與所述存儲器接口，其中所述存儲器管理電路用以判斷該些實體單元中的一第一實體單元的一第一使用狀態(tài)是否符合一第一預設(shè)狀態(tài)，其中若所述第一使用狀態(tài)符合所述第一預設(shè)狀態(tài)，所述存儲器管理電路還用以發(fā)送一抹除模式調(diào)整指令，其中所述抹除模式調(diào)整指令指示將對應所述第一實體單元的一第一抹除操作從使用一第一模式調(diào)整為使用一第二模式，其中所述第一模式與所述第二模式不同，其中若所述第一使用狀態(tài)不符合所述第一預設(shè)狀態(tài)，所述存儲器管理電路還用以維持所述第一抹除操作在使用所述第一模式。20.根據(jù)權(quán)利要求19所述的存儲器控制電路單元，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一增量步脈沖抹除遞增值從一第一遞增值調(diào)整為一第二遞增值，其中所述第二遞增值小于所述第一遞增值。21.根據(jù)權(quán)利要求19所述的存儲器控制電路單元，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一初始抹除脈沖電壓值從一第一初始抹除電壓值調(diào)整為一第二初始抹除電壓值，其中所述第二初始抹除電壓值小于所述第一初始抹除電壓值。22.根據(jù)權(quán)利要求19所述的存儲器控制電路單元，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述增量步脈沖抹除模型的一抹除脈沖寬度值從一第一脈沖寬度值調(diào)整為一第二脈沖寬度值，其中所述第二脈沖寬度值小于所述第一脈沖寬度值。23.根據(jù)權(quán)利要求19所述的存儲器控制電路單元，其特征在于，所述第一抹除操作是基于一增量步脈沖抹除模型而執(zhí)行，所述增量步脈沖抹除模型包括多個抹除-驗證循環(huán)，每一該些抹除-驗證循環(huán)包括一抹除脈沖與一驗證脈沖，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將該些抹除-驗證循環(huán)的一最大循環(huán)次數(shù)從一第一循環(huán)次數(shù)調(diào)整為一第二循環(huán)次數(shù)，其中所述第二循環(huán)次數(shù)大于所述第一循環(huán)次數(shù)。24.根據(jù)權(quán)利要求19所述的存儲器控制電路單元，其特征在于，所述第一實體單元包括一基底、多個第一存儲單元、多條比特線、多條字符線及一源極線，每一該些比特線電性連接至所述源極線，所述源極線用以在所述第一抹除操作中提供一源極電壓，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作包括:將所述源極線在所述第一抹除操作中提供的所述源極電壓從一第一源極電壓值調(diào)整為一第二源極電壓值，其中所述第二源極電壓值與所述第一源極電壓值不同。25.根據(jù)權(quán)利要求24所述的存儲器控制電路單元，其特征在于，所述存儲器管理電路將對應所述第一實體單元的所述第一抹除操作從使用所述第一模式調(diào)整為使用所述第二模式的操作還包括:將所述第一抹除操作的一抹除驗證電壓值從一第一抹除驗證電壓值調(diào)整為一第二抹除驗證電壓值，其中所述第二抹除驗證電壓值與所述第一抹除驗證電壓值不同?！疚臋n編號】G11C16/16GK105989887SQ201510092386【公開日】2016年10月5日【申請日】2015年3月2日【發(fā)明人】林緯,許祐誠,劉安城,林小東【申請人】群聯(lián)電子股份有限公司