具有積分電容器的感測放大器以及操作方法
【專利摘要】描述了一種包括感測放大器的非易失性存儲器，該感測放大器在讀取操作期間將位線電壓和感測放大器的輸出保持在基本上恒定的電壓。在預(yù)置階段期間，耦接至選中的位線的感測放大器的輸出端接地。在預(yù)置階段期間對至少一個(gè)電容器預(yù)充電。在感測階段期間，將感測放大器輸出端與地?cái)嚅_連接、同時(shí)將存儲器陣列偏置以對選中的存儲器單元進(jìn)行讀取。通過至少一個(gè)電容器對得到的單元電流進(jìn)行積分。經(jīng)積分的單元電流將感測節(jié)點(diǎn)從預(yù)充電電平放電至基于得到的單元電流的準(zhǔn)確的電壓電平。
【專利說明】
具有積分電容器的感測放大器從及操作方法
技術(shù)領(lǐng)域
[0001] 本公開內(nèi)容設(shè)及用于非易失性存儲裝置的技術(shù)。
【背景技術(shù)】
[0002] 半導(dǎo)體存儲器變得更廣泛地用在各種電子裝置中。例如，在蜂窩電話、數(shù)字?jǐn)z像裝 置、個(gè)人數(shù)字助理、移動計(jì)算裝置、非移動計(jì)算裝置W及其他裝置中使用非易失性半導(dǎo)體存 儲器。當(dāng)在消費(fèi)性電子裝置中使用半導(dǎo)體存儲器時(shí)，理想的是將半導(dǎo)體存儲器所使用的電 力量最小化，W便節(jié)約使用主機(jī)電子裝置化ost electronic device)的電池。此外，消費(fèi)者 通常希望半導(dǎo)體存儲器W足夠大的速度運(yùn)行，使得存儲器不會減慢主機(jī)電子裝置的操作。

【發(fā)明內(nèi)容】

[0003] 根據(jù)本發(fā)明的第一方面，提供了一種非易失性存儲系統(tǒng)，包括:感測放大器輸出 端，其選擇性地禪接至位線;第一電容器，其包括禪接至感測放大器輸出端的第一極板并且 包括第二極板;第二電容器，其包括禪接至感測放大器輸出端的第一極板和選擇性地禪接 至電壓源的第二極板;第一晶體管，其包括禪接至第一電容器的第二端子的柵極，第一晶體 管包括第一端子和第二端子，該第二端子接地；W及第二晶體管，其包括禪接至第一電容器 的第二端子的柵極，第二晶體管包括第一端子和第二端子，該第一端子禪接至電流源并且 選擇性地禪接至第一電容器的第二極板W及第二電容器的第二極板，第二晶體管的第二端 子禪接至第一晶體管的第一端子。
[0004] 根據(jù)本發(fā)明的第二方面，提供了一種用于在非易失性存儲器中進(jìn)行感測的方法， 包括:在預(yù)置階段期間，將感測放大器輸出端禪接至位線和地;在預(yù)置階段期間，基于第一 晶體管的闊值電壓將第一電容器充電至第一電壓，第一電容器包括第一端子和第二端子， 該第一端子禪接至感測放大器輸出端，該第二端子禪接至第一晶體管的柵極;在預(yù)置階段 期間，將第二電容器充電至第二電壓，其中，第二電容器禪接至感測節(jié)點(diǎn);在感測階段期間， 將感測放大器輸出端禪接至位線并且將感測放大器輸出端與地?cái)嚅_連接;在感測階段期 間，使用第二電容器對位線電流進(jìn)行積分；W及基于使用所述第二電容器對位線電流進(jìn)行 積分來提供感測節(jié)點(diǎn)處的電壓。
[0005] 根據(jù)本發(fā)明的第Ξ方面，提供了一種操作非易失性存儲裝置的方法，包括:在預(yù)置 階段期間，將感測放大器輸出端禪接至位線、接地端子、第一電容器的第一端子和第二電容 器的第一端子;在預(yù)置階段期間，將第一電容器的第二端子禪接至電流源、第一晶體管的柵 極和第二晶體管的柵極;在預(yù)置階段期間，將第二電容器的第二端子禪接至電壓源和感測 節(jié)點(diǎn)；在感測階段期間，將第一電容器的第二端子與電流源斷開連接;在感測階段期間，將 第二電容器的第二端子與電壓源斷開連接;在感測階段期間，提供通過第二電容器、第二晶 體管和第一晶體管至地的位線電流；W及在感測階段期間，基于位線電流來提供感測節(jié)點(diǎn) 處的電壓。
[0006] 根據(jù)本發(fā)明的第四方面，提供了一種非易失性存儲系統(tǒng)，包括:感測放大器輸出 端，其能夠連接至位線;第一電容器，其包括禪接至感測放大器輸出端的第一極板并且包括 第二極板;第二電容器，其包括禪接至感測放大器輸出端的第一極板并且包括第二極板;第 一晶體管，其包括禪接至第一電容器的第二端子的柵極，第一晶體管包括第一端子和第二 端子，該第二端子接地;第二晶體管，其包括禪接至第一電容器的第二端子的柵極，第二晶 體管包括第一端子和第二端子；電流源，其禪接至第二晶體管的第一端子;第一開關(guān)，其禪 接在電流源與第一電容器的第二端子之間；第二開關(guān)，其禪接至第二電容器的第二端子;電 壓源，其禪接至第二開關(guān)；W及第Ξ開關(guān)，其禪接在第二電容器的第二極板與第二晶體管的 第一端子之間。
[0007] 根據(jù)本發(fā)明的第五方面，提供了一種非易失性存儲系統(tǒng)，包括:感測放大器輸出 端，其能夠連接至位線;第一電容器，其包括第一極板和第二極板，所述第一極板能夠選擇 性地連接至感測放大器輸出端，第二極板能夠選擇性地連接至電壓源；W及運(yùn)算放大器，其 具有第一輸入端和第二輸入端，第一輸入端能夠選擇性地連接至感測放大器輸出端，第二 輸入端能夠選擇性地連接至接地端子和參考電壓，運(yùn)算放大器具有輸出端，該輸出端通過 將所述參考電壓與基于單元電流的電壓進(jìn)行比較來提供讀取數(shù)據(jù)。
【附圖說明】
[0008] 圖1是非易失性存儲器系統(tǒng)的一個(gè)實(shí)施例的框圖。
[0009] 圖2是存儲器單元的一個(gè)實(shí)施例的簡化透視圖。
[0010] 圖3是描繪了可逆電阻切換元件（reversible resistance-switching element) 的I-V特性的曲線圖。
[0011] 圖4A是Ξ維存儲器陣列的一個(gè)實(shí)施例的一部分的簡化透視圖。
[0012] 圖4B是Ξ維存儲器陣列的一個(gè)實(shí)施例的一部分的簡化透視圖。
[0013] 圖5A描繪了存儲器系統(tǒng)的頂視圖。
[0014] 圖5B描繪了 Ξ維存儲器的一個(gè)實(shí)施例的層的子組。
[0015] 圖6描繪了存儲器陣列的構(gòu)造的一個(gè)示例。
[0016] 圖7描繪了存儲器陣列的兩個(gè)條的結(jié)構(gòu)的一個(gè)實(shí)施例。
[0017]圖8描繪了盤位(bay)的一個(gè)實(shí)施例。
[0018] 圖9是針對可變電阻存儲器元件的示例Ξ維陣列的一部分的等效電路，可變電阻 存儲器元件包括具有豎直TFT選擇裝置的豎直位線架構(gòu)。
[0019] 圖10是根據(jù)實(shí)現(xiàn)方式的一個(gè)示例的、圖9所示的Ξ維陣列的一部分的等距視圖。
[0020] 圖11描繪了存儲器陣列的一部分W及正向讀取操作的偏置條件。
[0021] 圖12描繪了存儲器陣列的一部分W及反向讀取操作的偏置條件。
[0022] 圖13是描繪了根據(jù)一個(gè)實(shí)施例的感測放大器的電路圖。
[0023] 圖14是描繪了在預(yù)置階段期間用于讀取操作的、圖13的感測放大器的電路圖。
[0024] 圖15是描繪了在感測階段期間用于讀取操作的、圖13的感測放大器的電路圖。
[0025] 圖16是描述了根據(jù)一個(gè)實(shí)施例的、使用圖13的感測放大器進(jìn)行的讀取操作的流程 圖。
[0026] 圖17是描繪了在預(yù)置階段期間用于對本底電流(background current)進(jìn)行積分 的、具有附加電容器的圖13的感測放大器的電路圖。
[0027] 圖18是描繪了在感測階段期間用于對本底電流進(jìn)行積分的、圖17的感測放大器的 電路圖。
[0028] 圖19是描繪了在預(yù)置階段期間用于讀取操作的、根據(jù)一個(gè)實(shí)施例的感測放大器的 電路圖。
[0029] 圖20是描繪了根據(jù)一個(gè)實(shí)施例的、在感測階段期間用于讀取操作的圖19的感測放 大器的電路圖。
[0030] 圖21是描繪了根據(jù)一個(gè)實(shí)施例的、在比較階段期間用于讀取操作的圖19和圖20的 感測放大器的電路圖。
【具體實(shí)施方式】
[0031] 所公開的技術(shù)設(shè)及包括感測放大器的非易失性存儲器，該感測放大器在讀取操作 期間將位線電壓和感測放大器的輸出端保持在基本上恒定的電壓。在預(yù)置階段期間，禪接 至選中的位線的感測放大器的輸出端接地。在預(yù)置階段期間對至少一個(gè)電容器預(yù)充電。在 感測階段期間，將感測放大器輸出端與地?cái)嚅_連接、同時(shí)將存儲器陣列偏置W對選中的存 儲器單元進(jìn)行讀取。通過至少一個(gè)電容器對得到的單元電流進(jìn)行積分。經(jīng)積分的單元電流 將感測節(jié)點(diǎn)從預(yù)充電電平放電W準(zhǔn)確地提供基于得到的單元電流的電壓。
[0032] 在一個(gè)示例中，至少一個(gè)電容器包括積分電容器和第二電容器，二者都禪接至感 測放大器輸出端。在預(yù)置階段，將積分電容器預(yù)充電至第一電壓，并且將第二電容器預(yù)充電 至第二電壓。積分電容器的第二極板禪接至感測節(jié)點(diǎn)，該感測節(jié)點(diǎn)也被預(yù)充電至第一電壓。 第二電容器的第二極板禪接至第一晶體管和第二晶體管。第一晶體管和第二晶體管串聯(lián)形 成，其中，第二晶體管的第二端子禪接至感測節(jié)點(diǎn)并且第一晶體管的第一端子接地。第二電 容器的第一端子和第一電容器的第二端子相連接。第二電壓的電平是根據(jù)第一晶體管的闊 值電壓來設(shè)定的。在感測階段期間，第一電容器和第二電容器與其預(yù)充電源斷開連接。通過 由晶體管、電容器和電流源建立的反饋回路，將第二電容器的第二極板處的電壓保持在第 二電壓。W運(yùn)種方式，將第二電容器的第一極板W及感測放大器輸出端保持在0V。
[0033] 在一種實(shí)施例中，通過將選中的位線連接至零伏W及將選中的字線連接至讀取電 壓來進(jìn)行反向讀取操作。未選中的位線和未選中的字線被保持在零伏。使用運(yùn)些偏置條件 使得能夠快速預(yù)充電并使得能夠使用低位線建立時(shí)間（settling time)或零位線建立時(shí) 間?？蒞避免將位線預(yù)充電至高電壓電平W進(jìn)行感測的冗長時(shí)間W及負(fù)電壓源。在避免一 些系統(tǒng)可能使用的偏移電壓和大足跡(foo化rint)時(shí)可W使用單狀態(tài)晶體管電路。將第二 電容器禪接至第一晶體管和第二晶體管使得能夠在不使用準(zhǔn)確的電壓源或電流源的情況 下進(jìn)行準(zhǔn)確的感測?？蒞在不使用準(zhǔn)確的源電流或源電壓的情況下保持第二電容器和感測 放大器輸出端處的穩(wěn)定電壓。
[0034] 圖1是描繪了存儲器系統(tǒng)100的一個(gè)示例的框圖，其可W用于實(shí)現(xiàn)所公開的技術(shù)的 實(shí)施例。存儲器系統(tǒng)100包括存儲器陣列102,存儲器陣列102可W是存儲器單元的二維或Ξ 維陣列。在一個(gè)實(shí)施例中，存儲器陣列102是單片式Ξ維存儲器陣列。存儲器陣列102的陣列 端子線包括被構(gòu)造成行的各層字線W及被構(gòu)造成列的各層位線。然而，也可W實(shí)現(xiàn)其他定 向。
[0035] 單片式Ξ維存儲器陣列是W下存儲器陣列：其中，多個(gè)存儲器級形成在單個(gè)襯底 (諸如晶片)之上而沒有中間襯底。形成一個(gè)存儲器級的層直接沉積或生長在現(xiàn)有的一個(gè)或 多個(gè)級的層上方。作為對比，如Leedy的美國專利第5,915,167號"Three Dimensional S化ucture Memory"中那樣，通過在分離的襯底上形成存儲器級并且將存儲器級粘附在彼 此頂部來構(gòu)建堆疊式存儲器?？蒞在接合之前使襯底變薄或者將其從存儲器級移除，但是 由于存儲器級最初形成在分離的襯底上方，所W運(yùn)樣的存儲器并非真正的單片式Ξ維存儲 器陣列。
[0036] 存儲器系統(tǒng)100包括行控制電路系統(tǒng)120，行控制電路系統(tǒng)120的輸出端108連接至 存儲器陣列102的相應(yīng)的字線。針對該文獻(xiàn)的目的，連接可W是直接連接或間接連接(例如， 經(jīng)由一個(gè)或多個(gè)其他部件）。行控制電路系統(tǒng)120從系統(tǒng)控制邏輯電路130接收一組行地址 信號W及一個(gè)或多個(gè)各種控制信號，并且通?？蒞包括諸如行解碼器122、陣列驅(qū)動器124 和塊選擇電路系統(tǒng)126的電路W進(jìn)行讀取操作和編程操作二者。
[0037] 存儲器系統(tǒng)100還包括列控制電路系統(tǒng)110,列控制電路系統(tǒng)110的輸入端/輸出端 106連接至存儲器陣列102的相應(yīng)的位線。列控制電路系統(tǒng)110從系統(tǒng)控制邏輯130接收一組 列地址信號W及一個(gè)或多個(gè)各種控制信號，并且通?？蒞包括諸如列解碼器112、驅(qū)動器電 路系統(tǒng)114、塊選擇電路系統(tǒng)116W及感測放大器118的電路。在一個(gè)實(shí)施例中，感測放大器 118向位線提供信號并且感測位線上的信號。可W使用本領(lǐng)域已知的各種感測放大器。
[0038] 系統(tǒng)控制邏輯130從控制器134接收數(shù)據(jù)和命令，并且向控制器134提供輸出數(shù)據(jù)。 控制器134與主機(jī)進(jìn)行通信。系統(tǒng)控制邏輯130可W包括一個(gè)或多個(gè)狀態(tài)機(jī)131、頁面寄存器 133W及用于控制存儲器系統(tǒng)100的操作的其他控制邏輯。在其他實(shí)施例中，系統(tǒng)控制邏輯 130直接從主機(jī)接收數(shù)據(jù)和命令并且向該主機(jī)提供輸出數(shù)據(jù)，運(yùn)是因?yàn)橄到y(tǒng)控制邏輯130包 括控制器的功能。
[0039] 在一個(gè)實(shí)施例中，系統(tǒng)控制邏輯130、列控制電路系統(tǒng)110、行控制電路系統(tǒng)120 W 及存儲器陣列102形成在同一集成電路上。例如，系統(tǒng)控制邏輯130、列控制電路系統(tǒng)110和 行控制電路系統(tǒng)120可W形成在襯底的表面上，并且存儲器陣列102是形成在襯底之上(并 且因此形成在系統(tǒng)控制邏輯130、列控制電路系統(tǒng)110和行控制電路系統(tǒng)120中的全部或部 分之上）的單片式Ξ維存儲器陣列。在一些情況下，控制電路系統(tǒng)的一部分可W與存儲器陣 列中的部分形成在相同層上。控制器134可W與圖1中描繪的其他部件位于同一襯底或不同 襯底上。控制器134、系統(tǒng)控制邏輯130、列控制電路系統(tǒng)110、列解碼器112、驅(qū)動器電路系統(tǒng) 114、塊選擇116、感測放大器118、行控制電路系統(tǒng)120、行解碼器122、陣列驅(qū)動器124和/或 塊選擇126可W獨(dú)立地或W任何組合的形式被視為控制電路系統(tǒng)或者一個(gè)或多個(gè)控制電 路。
[0040] 存儲器陣列102包括多個(gè)存儲器單元。在一個(gè)實(shí)施例中，每個(gè)存儲器單元包括導(dǎo)引 元件(例如，二極管)和電阻元件。在一種示例實(shí)現(xiàn)方式中，存儲器單元可W是運(yùn)樣的：其可 W被編程一次和讀取多次。一個(gè)示例存儲器單元包括形成在上部導(dǎo)體與下部導(dǎo)體之間的交 叉處的層的柱(pillar)。在一個(gè)實(shí)施例中，該柱包括諸如二極管的導(dǎo)引元件，該導(dǎo)引元件與 諸如反烙絲層的狀態(tài)改變元件串聯(lián)連接。當(dāng)反烙絲層完整時(shí)，單元在電學(xué)上是開路。當(dāng)反烙 絲層被破壞時(shí)，單元在電學(xué)上是與被破壞的反烙絲層的電阻串聯(lián)的二極管。
[0041] 在另一實(shí)施例中，存儲器單元是可重寫的。例如，可重寫的非易失性存儲器單元可 W包括W串聯(lián)方式或W其他方式與可逆電阻切換元件禪接的二極管或其他選擇裝置?？赡?電阻切換元件包括電阻可w在兩種或更多種狀態(tài)之間可逆地切換的可逆電阻切換材料。例 如，可逆電阻切換元件可W在制造時(shí)處于初始高電阻狀態(tài)，在施加第一電壓和/或電流時(shí)可 變換至低電阻狀態(tài)。施加第二電壓和/或電流可W使可逆電阻切換材料返回至高電阻狀態(tài)。 替選地，可逆電阻切換元件可W在制造時(shí)處于初始低電阻狀態(tài)，當(dāng)施加（一個(gè)或多個(gè))適當(dāng) 電壓和/或電流時(shí)能夠可逆地變換至高電阻狀態(tài)。一種電阻狀態(tài)可W表示二進(jìn)制數(shù)"0"而另 一電阻狀態(tài)可W表示二進(jìn)制數(shù)"Γ?？蒞使用多于兩種的數(shù)據(jù)/電阻狀態(tài)，W使得存儲器單 元存儲兩位或更多位數(shù)據(jù)。在一個(gè)實(shí)施例中，將電阻從高電阻狀態(tài)切換至低電阻狀態(tài)的處 理稱為設(shè)置(SET)操作。將電阻從低電阻狀態(tài)切換至高電阻狀態(tài)的處理稱為重置(RESET)操 作。高電阻狀態(tài)與二進(jìn)制數(shù)據(jù)"0"相關(guān)聯(lián)，而低電阻狀態(tài)與二進(jìn)制數(shù)據(jù)"Γ相關(guān)聯(lián)。在其他實(shí) 施例中，可W對設(shè)置和重置W及/或者數(shù)據(jù)編碼進(jìn)行互換。在一些實(shí)施例中，第一次設(shè)置電 阻切換元件需要比正常電壓更高的電壓，并且被稱為形成(FROMING)操作。
[0042] 圖2是存儲器單元150的一個(gè)示例的簡化透視圖，該存儲器單元150包括串聯(lián)禪接 并位于第一導(dǎo)體166與第二導(dǎo)體168之間的可逆電阻切換元件162、導(dǎo)引元件164和屏障 (barrier)165?？赡骐娮枨袚Q元件162包括電阻可W在兩種或更多種狀態(tài)之間可逆地切換 的可逆電阻切換材料170。在一些實(shí)施例中，可逆電阻切換材料170可W由金屬氧化物形成。
[0043] 可W使用各種不同的金屬氧化物。在一個(gè)示例中，使用氧化儀。在一個(gè)實(shí)施例中， 可逆電阻切換材料170包括通過選擇性地沉積儀、然后使儀層氧化而形成的氧化儀層的至 少一部分。在其他實(shí)施例中，可W選擇性地沉積氧化儀本身。在其他實(shí)施例中，可W使用包 含給的前體(precursor)、通過原子層沉積處理來沉積氧化給?？蒞選擇性地沉積其他材 料，然后在需要時(shí)使其退火和/或氧化，W形成用在存儲器單元中的可逆電阻切換材料。例 如，可W諸如通過電鍛來選擇性地沉積師、了曰、￥、41、了1、(：〇、鉆儀合金等的層并使其氧化^ 形成可逆電阻切換材料。
[0044] 另一可變電阻材料是例如在Rose等人的美國專利第5,541，869號中描述的滲雜有 ￥、(：〇、化、口(1、化或胞的非晶娃。1邑11曰*16乂等人在美國專利第6,473,332號中教示了另一類材 料：巧鐵礦材料，諸如Pri-XCaxMn〇3 (PCM0)、Lai-XCaxMn〇3 (LCM0)、LaSrMn〇3 化SM0)或 6地曰(：〇<(^680))。該可變電阻材料的另一選擇是化(3〇63〇11等人在美國專利第6,072,716號 中教示的碳聚合物薄膜，該碳聚合物薄膜包括例如混合在塑料聚合物中的炭黑微粒或石 墨。另一示例是使用碳納米管作為可逆電阻切換材料。
[0045] Campbell等人在美國專利申請2003/0045054中W及Campbell在美國專利申請 2003/0047765中教示了另一種材料。該材料是分子式為AxBy的滲雜硫?qū)倩衔锊Ａ?，其中A 包括元素周期表中的 ΠΙΑ 族(B、Al、Ga、In、Ti)、IVA族(C、Si、Ge、Sn、饑）、VA族(N、P、As、Sb、 Bi)或VIIA族(F、C1、化、I、At)中的至少一種元素，其中Β選自S、Se、Te及其混合物。滲雜劑選 自貴金屬和過渡金屬，包括Ag、Au、Pt、化、Cd、Ir、Ru、Co、Cr、Mn或Ni。
[0046] 可逆電阻切換元件162包括電極172和電極174。電極172位于可逆電阻切換材料 170與導(dǎo)體168之間。在一個(gè)實(shí)施例中，電極172由銷制成。電極174位于可逆電阻切換材料 170與導(dǎo)引元件164之間。在一個(gè)實(shí)施例中，電極174由氮化鐵制成，并用作屏障層。在另一實(shí) 施例中，電極174是n+滲雜多晶娃，電阻切換材料170是氧化給W及電極172是氮化鐵。
[0047] 導(dǎo)引元件164可W是二極管或者是其他適合的導(dǎo)引元件，其通過選擇性地限制可 逆電阻切換元件162兩端的電壓或流經(jīng)可逆電阻切換元件162的電流來展現(xiàn)非歐姆傳導(dǎo) (non-ohmic conduction)。W運(yùn)種方式，存儲器單元150可W用作二維或Ξ維存儲器陣列的 一部分并且數(shù)據(jù)可W在不影響陣列中的其他存儲器單元的狀態(tài)的情況下被寫入存儲器單 元150或者從存儲器單元150讀取。導(dǎo)引元件164可W包括任何適合的二極管，諸如豎直的多 晶ρ-η或p-i-n二極管，無論是二極管的η區(qū)在Ρ區(qū)之上的向上指向還是二極管的Ρ區(qū)在η區(qū)之 上的向下指向。
[0048] 在一些實(shí)施例中，導(dǎo)引元件164可W是由多晶半導(dǎo)體材料形成的二極管，多晶半導(dǎo) 體材料為諸如多晶娃、多晶娃-錯(cuò)合金、多錯(cuò)材料(ρο 1 y german i皿)或任何其他適合的材料。 例如，導(dǎo)引元件164可W是下述二極管，該二極管包括重滲雜n+多晶娃區(qū)182、在n+多晶娃區(qū) 182之上的輕滲雜或本征(非有意滲雜的）多晶娃區(qū)180、W及在本征區(qū)180之上的重滲雜P+ 多晶娃區(qū)186。在一些實(shí)施例中，可W在n+多晶娃區(qū)182上形成薄（例如幾百埃W下）的錯(cuò)層 和/或娃錯(cuò)合金層(未示出）W防止和/或減少滲雜劑從n+多晶娃區(qū)182遷移進(jìn)入本征區(qū)180， 其中，當(dāng)使用娃錯(cuò)合金層時(shí)大約具有10%或更多的錯(cuò)。要理解的是，n+區(qū)和P+區(qū)的位置可W 互換。當(dāng)導(dǎo)引元件164由沉積娃(例如，非晶或多晶）制造而成時(shí)，一個(gè)實(shí)施例可W包括將娃 化物層形成在二極管上W將沉積娃置于低電阻狀態(tài)。
[0049] 導(dǎo)體166和導(dǎo)體168包括任何適合的導(dǎo)電材料，諸如鶴、任何適當(dāng)?shù)慕饘?、重滲雜的 半導(dǎo)體材料、導(dǎo)電娃化物、導(dǎo)電的娃化物-錯(cuò)化物、導(dǎo)電的錯(cuò)化物等。在圖2的實(shí)施例中，導(dǎo)體 166和導(dǎo)體168呈軌道狀并且在不同方向上（例如，基本上彼此垂直)延伸?？蒞使用其他導(dǎo) 體形狀和/或配置。在一些實(shí)施例中，屏障層、粘附層、抗反射涂層等（未示出）可W與導(dǎo)體 166和導(dǎo)體168-起使用，W改進(jìn)裝置性能W及/或者有助于裝置制造。在一個(gè)實(shí)施例中，導(dǎo) 體166和導(dǎo)體168可W是位線或字線。
[0050] 盡管在圖2中將可逆電阻切換元件162示為位于導(dǎo)引元件164之上，但是應(yīng)理解的 是，在替選實(shí)施例中，可逆電阻切換元件162可W位于導(dǎo)引元件164下方。盡管圖2示出了存 儲器單元的一個(gè)示例，但是本文中公開的技術(shù)不需要一種特定類型或結(jié)構(gòu)的存儲器單元。 可W使用許多不同類型的存儲器單元。
[0051] 圖3是針對金屬氧化物可逆電阻切換元件的一個(gè)示例實(shí)施例的電壓與電流的關(guān)系 曲線的曲線圖。線250表示可逆電阻切換元件在處于高電阻狀態(tài)時(shí)的I-V特性。線252表示可 逆電阻切換元件在處于低電阻狀態(tài)時(shí)的I-V特性。為了確定可逆電阻切換元件處于哪個(gè)狀 態(tài)，施加電壓并測量得到的電流。所測量出的電流較高(參見線252)指示可逆電阻切換元件 處于低電阻狀態(tài)。所測量出的電流較低（參見線250)指示可逆電阻切換元件處于高電阻狀 態(tài)。注意，具有不同I-V特性的可逆電阻切換元件的其他變型也可W與本文中的技術(shù)一起使 用。
[0052] 當(dāng)處于高電阻狀態(tài)（參見線250)時(shí)，如果對存儲器單元施加電壓Vset和足夠大的 電流，則可逆電阻切換元件將被設(shè)置為低電阻狀態(tài)。線254示出了當(dāng)施加 Vset時(shí)的行為。電 壓會保持相當(dāng)恒定，并且電流會朝向Iset_l imit增大。在某點(diǎn)處，可逆電阻切換元件將被設(shè) 置并且裝置行為將基于線252。注意，可逆電阻切換元件第一次被設(shè)置時(shí)，需要Vf(形成電 壓)來設(shè)置裝置。此后，可W使用Vset。形成電壓Vf可W大于Vset。
[0053] 當(dāng)處于低電阻狀態(tài)（參見線252)時(shí)，如果對存儲器單元施加電壓化eset和足夠大 的電流（Ireset)，則可逆電阻切換元件將被重置為高電阻狀態(tài)。線256示出了當(dāng)施加化eset 時(shí)的行為。在某點(diǎn)處，可逆電阻切換元件將被重置并且裝置行為將基于線250。
[0化4] 在一個(gè)實(shí)施例中，Vset為大約5伏，化eset為大約3伏，為大約扣A，w及 Ireset電流可W高達(dá)30μΑ。在一些實(shí)施例中，Vset可W低于化eset，不需要形成操作W及/ 或者設(shè)置或重置所需的時(shí)間可W不同。
[0055] 本領(lǐng)域已知用于設(shè)置和重置可逆電阻切換材料的電阻的編程操作。用于設(shè)置和重 置可逆電阻切換材料的電阻的電路的許多不同實(shí)現(xiàn)方式是已知的并且可W與本文中描述 的技術(shù)一起使用。
[0056] 在一些實(shí)現(xiàn)方式中，設(shè)置操作之后是驗(yàn)證操作W查看設(shè)置操作是否成功。如果未 成功，則重試設(shè)置操作。在一種示例實(shí)現(xiàn)方式中，驗(yàn)證操作是讀取操作。因此，系統(tǒng)控制邏輯 130首先使一個(gè)或多個(gè)存儲器單元被編程(設(shè)置或重置），然后讀取被編程的所有存儲器單 元。如果所讀取的數(shù)據(jù)與要編程的數(shù)據(jù)匹配，則處理完成。如果時(shí)讀取的數(shù)據(jù)中的一部分與 被編程的數(shù)據(jù)不匹配(最可能是因?yàn)榫幊滩怀晒Γ?，則重復(fù)編程。
[0057] 存儲器陣列102包括多個(gè)存儲器單元。圖4A是單片式Ξ維陣列102的一部分的簡化 透視圖，該單片式Ξ維陣列102包括位于第二存儲器級220下方的第一存儲器級218。在圖4A 的實(shí)施例中，每個(gè)存儲器級218和220包括交叉點(diǎn)陣列中的多個(gè)存儲器單元200。將理解的 是，附加層(例如，中間級電介質(zhì)）可W存在于第一存儲器級218與第二存儲器級220之間，但 是在圖4A中為了簡化而未示出?？蒞使用其他存儲器陣列配置，如可W使用附加的存儲器 級。在圖4A的實(shí)施例中，所有二極管可指向"同一方向，諸如根據(jù)采用了P滲雜區(qū)位于二 極管底部還是頂部的p-i-n二極管而向上或向下，從而簡化了二極管制造。存儲器單元200 可W與存儲器單元150相同或不同。
[005引圖4B是單片式Ξ維陣列102的第二實(shí)施例的一部分的簡化透視圖，該單片式Ξ維 陣列102包括位于第二存儲器級221下方的第一存儲器級219。圖4B的存儲器陣列包括多個(gè) 存儲器單元200。相對于第一存儲器級219,存儲器單元200位于一組位線207與一組字線209 之間并且連接至該組位線207和該組字線209。相對于第二存儲器級221，存儲器單元200位 于一組位線210與一組字線209之間并且連接至該組位線210和該組字線209。如圖4B所示， 第一存儲器級的上部導(dǎo)體可W用作位于第一存儲器級之上的第二存儲器級的下部導(dǎo)體。
[0059] 在圖4B的實(shí)施例中，在一個(gè)示例中相鄰存儲器級上的二極管(或其他導(dǎo)引裝置)指 向相反方向。例如，第一存儲器級219的二極管可W為如箭頭Ai所指示的向上指向二極管 (例如，P區(qū)在二極管的底部），而第二存儲器級221的二極管可W為如箭頭A2所指示的向下 指向二極管(例如，η區(qū)在二極管的底部），或者反之亦然。
[0060] 在單片式Ξ維存儲器陣列的一個(gè)實(shí)施例中，位線沿第一方向布置，字線沿垂直于 位線的第二方向布置。在具有附加存儲器單元層的單片式Ξ維存儲器陣列中，存在附加位 線層和字線層。支持電路系統(tǒng)(例如，列控制電路系統(tǒng)110、行控制電路系統(tǒng)120和系統(tǒng)控制 邏輯130)布置在襯底的表面上，其中，存儲器陣列被制造在支持電路系統(tǒng)的整體或一部分 之上。例如，圖5Α示出了位于襯底280上方的存儲器陣列102的頂視圖。支持電路系統(tǒng)282位 于襯底280的表面上。存儲器陣列102位于支持電路系統(tǒng)282之上。支持電路系統(tǒng)282的一部 分位于存儲器陣列102下方。支持電路系統(tǒng)282的一部分在存儲器陣列102外部。對于"存儲 器陣列外部"，意味著存儲器陣列不位于存儲器陣列外部的電路上方。
[0061] 描繪了集成電路的各層的圖5Β示出了位于襯底之上的存儲器陣列。存儲器陣列包 括位線層化0、化1和化2W及字線層WL0和WL1。在其他實(shí)施例中，還可W實(shí)現(xiàn)附加的位線層 和字線層。實(shí)現(xiàn)半導(dǎo)體存儲器系統(tǒng)的集成電路還包括用于在支持電路系統(tǒng)的不同部件之間 W及在支持電路系統(tǒng)與位線和字線之間路由信號的多個(gè)金屬層。運(yùn)些金屬層布置在于襯底 表面上且在存儲器陣列下方實(shí)現(xiàn)的支持電路系統(tǒng)之上。圖5B示出了用于進(jìn)行路由的兩個(gè)金 屬層R1和R2;然而，其他實(shí)施例可W包括多于或少于兩個(gè)的金屬層。在一個(gè)示例中，運(yùn)些金 屬層R1和R2由鶴形成(大約1.5歐姆/平方），其具有相對高的電阻和相對高的電容。
[0062] 用于在存儲器系統(tǒng)的不同部件之間路由信號的一個(gè)或多個(gè)金屬層可W位于存儲 器陣列之上。圖5B示出了在存儲器陣列之上的一個(gè)運(yùn)樣的金屬層，其被標(biāo)記為頂部金屬層。 在一個(gè)示例中，頂部金屬層由侶或銅形成（大約0.05歐姆/平方），與層R1和R2相比，頂部金 屬層具有較小的電阻和電容。并非使用與用于頂部金屬的材料相同的材料來實(shí)現(xiàn)金屬層R1 和R2,運(yùn)是因?yàn)橛糜赗1和R2的金屬需要經(jīng)受用于在R1和R2頂部制造存儲器陣列的處理步 驟。
[0063] 可W在相鄰金屬層之間添加通孔來進(jìn)行連接?？蒞在不相鄰的層之間添加過孔 (zia)來進(jìn)行連接。過孔是多層通孔并且可W連接多于兩層(在運(yùn)種情況下過孔看起來像階 梯)。
[0064] 如圖6中描繪的那樣，存儲器陣列102被細(xì)分成條。每個(gè)條被分割成塊并且塊被分 組成盤位。在一個(gè)實(shí)施例中，每個(gè)塊包括兩個(gè)條。在其他實(shí)施例中，可W在一條或一條的一 部分中實(shí)現(xiàn)一個(gè)盤位。在一些實(shí)現(xiàn)方式中，可W跨越兩個(gè)或更多個(gè)條中的全部或一部分來 實(shí)現(xiàn)盤位。每個(gè)盤位包括多個(gè)塊。盤位中的塊的數(shù)量可W變化。
[0065] 圖7示出了兩個(gè)條(條0和條1)的示例實(shí)現(xiàn)方式，其中，每個(gè)盤位(盤位0、盤位1、…、 盤位N)跨越兩個(gè)相鄰條的一部分而被實(shí)現(xiàn)。例如，盤位0部分位于條0中并且部分位于條1 中。因此，在圖7的示例中，盤位包括兩個(gè)條中的存儲器單元。條中的盤位的數(shù)量可W變化。 圖7示出了在條的相對側(cè)(例如，頂部和底部）的列控制電路系統(tǒng)now及在條的不同的相對 偵U(例如，左部和右部)的行控制電路系統(tǒng)。
[0066] 圖8提供了盤位(例如，盤位0)的一個(gè)示例的更多細(xì)節(jié)，該盤位跨越兩個(gè)條(例如， 條0和條1)而被實(shí)現(xiàn)。在一個(gè)實(shí)施例中，盤位具有64個(gè)塊，其中，塊0、塊1、···、塊31位于條0中 W及塊32、塊33、···、塊63位于條1中。然而，其他實(shí)施例可W實(shí)現(xiàn)不同數(shù)量的塊。
[0067] 塊是具有鄰接的字線和位線的鄰接的存儲器單元組，其通常不被解碼器、驅(qū)動器、 感測放大器和輸入/輸出電路系統(tǒng)分開。運(yùn)是出于多種原因中的任意原因而做出的。例如， 在大陣列中，由于字線和位線的電阻和電容引起的向下橫越運(yùn)些線的信號延遲（即，RC延 遲)會非常顯著?？蒞通過將較大陣列細(xì)分成較小子陣列組來減小運(yùn)些RC延遲，W使得每條 字線和/或每條位線的長度縮短。作為另一示例，與訪問存儲器單元組相關(guān)聯(lián)的電力可W指 示在給定的存儲器周期期間可W同時(shí)訪問的存儲器單元的數(shù)量的上限。因此，通常將較大 存儲器陣列細(xì)分成較小子陣列W減少同時(shí)訪問的存儲器單元的數(shù)量。集成電路可W包括一 個(gè)或不止一個(gè)存儲器陣列。
[0068] 圖8示出了塊0的位線的子組。襯底比存儲器陣列寬，因此，列控制電路系統(tǒng)110的 部分可W從存儲器陣列下方向外突出W利于使用過孔和通孔連接至R1、R2、頂部金屬和位 線，而列控制電路110的其他部分可W位于存儲器陣列下方。列控制電路系統(tǒng)11〇(包括解碼 器和感測放大器)被劃分成兩組電路，其中，每組電路位于集成電路的相對側(cè)(例如，側(cè)A和 偵化），W使得列控制電路系統(tǒng)110的一組電路從存儲器陣列的第一側(cè)(側(cè)A)向外突出并且列 控制電路系統(tǒng)110的第二組電路從存儲器陣列的相對側(cè)(側(cè)B)向外突出。塊的一半位線連接 至在側(cè)A的列控制電路系統(tǒng)110的一組電路，而塊的另一半位線連接至在側(cè)B的列控制電路 系統(tǒng)110的第二組電路。在一個(gè)實(shí)施例中，運(yùn)兩組位線交錯(cuò)，W使得每隔一條位線連接至在 偵UA的列控制電路系統(tǒng)now及介于中間的位線連接至在側(cè)B的列控制電路系統(tǒng)110?？赡艽?在從側(cè)A挑選兩條相鄰位線并且從側(cè)B挑選接著的兩條位線的情況。運(yùn)取決于處理。盤位中 的其他塊被類似地布置(例如，側(cè)B和側(cè)C等）。在一個(gè)實(shí)施例中，在上部塊與下部塊之間共享 位線。例如，條1的塊32中的偶數(shù)位線與條0的塊0中的偶數(shù)位線一起被共用。類似地，條1的 塊32中的奇數(shù)位線與條0的塊0中的奇數(shù)位線一起被共用。W運(yùn)種方式，列控制電路系統(tǒng)110 可W對其上部塊或下部塊的位線進(jìn)行解碼和驅(qū)動。
[0069] 在一個(gè)實(shí)施例中，兩個(gè)相鄰塊共用字線（圖8中未描繪）。例如，連接至塊1的字線中 的一半還連接至塊0,并且連接至塊1的字線中的另一半還連接至塊2。在一個(gè)示例中，連接 至塊1的每隔一條位線還連接至塊0,其中介于中間的字線還連接至塊2。對于兩個(gè)相鄰塊共 用字線的實(shí)施例，字線驅(qū)動器位于襯底上并且在兩個(gè)相鄰塊之間。例如，連接至塊0和塊1的 字線由位于塊0與塊1之間的字線驅(qū)動器來驅(qū)動。W運(yùn)種方式，字線驅(qū)動器位于其所驅(qū)動的 存儲器單元的中間。運(yùn)樣的布置減小了字線驅(qū)動器所驅(qū)動的信號經(jīng)歷的電阻并且減小了當(dāng) 同時(shí)對位于驅(qū)動器兩側(cè)的多個(gè)存儲器單元進(jìn)行編程時(shí)沿著字線的I啡華。
[0070] 在一個(gè)實(shí)施例中，對于例如在襯底的表面上的塊下方的每個(gè)塊，存在兩個(gè)感測放 大器。兩個(gè)感測放大器之一用于連接至在側(cè)A的列控制電路系統(tǒng)110的位線，W及另一感測 放大器用于連接至在側(cè)B的列控制電路系統(tǒng)110的位線。在盤位中包括64個(gè)塊的一個(gè)實(shí)施例 中，對于盤位，存在64個(gè)感測放大器，其中，32個(gè)用于側(cè)AW及32個(gè)用于側(cè)B。在一個(gè)實(shí)施例 中，盤位的特性在于盤位中的所有塊共用相同的64個(gè)感測放大器。運(yùn)意味著可W同時(shí)選擇 盤位中的64個(gè)存儲器單元來進(jìn)行編程或讀取。從而，存儲器系統(tǒng)包括用于選擇64個(gè)存儲器 單元的電路W及用于在所選擇的64個(gè)存儲器單元與感測放大器之間路由信號的線路。在一 些實(shí)施例中，選擇少于64個(gè)存儲器單元來同時(shí)進(jìn)行編程，W便限制在任何給定時(shí)間使用的 電力。
[0071] 為了減小所選擇的存儲器單元與感測放大器之間的數(shù)據(jù)線的電阻和電容，可W使 用分段式數(shù)據(jù)線方案。針對每個(gè)段提供局部數(shù)據(jù)線，其中，該段可W包括一個(gè)塊、兩個(gè)塊、四 個(gè)塊或另一數(shù)量的塊。使用選擇電路來將局部數(shù)據(jù)線連接至適當(dāng)位線。向跨越盤位中的所 有塊的全局?jǐn)?shù)據(jù)線提供感測放大器輸出端?？蒞使用選擇電路來將全局?jǐn)?shù)據(jù)線連接至適當(dāng) 的局部數(shù)據(jù)線。
[0072] 圖9描繪了使用3D存儲器的一部分的等效電路的示意圖來描述的Ξ維存儲器10的 架構(gòu)。使用標(biāo)準(zhǔn)的Ξ維直角坐標(biāo)系11作為參考，向量x、y和Z中的每個(gè)向量的方向與其他兩 個(gè)向量的方向正交。在另一實(shí)施例中，方向X和方向y相互之間的夾角基本上為60度。圖9中 的陣列包括垂直位線。
[0073] 使用選擇裝置化Y來形成用于選擇性地將內(nèi)部存儲器元件與外部數(shù)據(jù)電路連接的 電路，其中X給出裝置在X方向上的相對位置并且y給出裝置在y方向上的相對位置。單獨(dú)的 選擇裝置QxY是根據(jù)實(shí)施例的垂直TFT。全局位線(GBLx)在y方向上伸長，并且在X方向上具有 由下標(biāo)表示的相對位置。雖然在讀取期間W及通常還在編程期間，在某一時(shí)刻只有與特定 全局位線連接的選擇裝置接通，但是全局位線(G化X)分別能夠與在X方向上具有相同位置 的垂直TFT選擇裝置舶γ的源極或漏極連接。單獨(dú)的選擇裝置QxY的源極或漏極中的另一個(gè)與 局部位線化BLxY)中的一條局部位線連接。局部位線在Z方向上垂直伸長，并且形成x(行)和y (列)方向上的常規(guī)二維陣列。
[0074] 為了將一組(在本示例中，被指定為一行）局部位線與相應(yīng)的全局位線連接，行選 擇線SGy在X方向上伸長并且與在y方向上具有共同位置的單行的豎直TFT選擇裝置舶Y的控 審IJ端子(柵極)連接。因此，根據(jù)哪條行選擇線SGy接收到將與其連接的豎直TFT選擇裝置接 通的電壓，豎直TFT選擇裝置舶Y在某一時(shí)刻將跨越X方向的(在y方向上具有相同位置的）一 行局部位線化BLxy)連接至與相應(yīng)的全局位線(GBLx)。剩余的行選擇線接收保持其連接的豎 直TFT選擇裝置舶Y關(guān)斷的電壓?？蒞注意到，由于僅一個(gè)豎直TFT選擇裝置(QxY)與每條局部 位線化化xy)-起使用，因此可使得在X方向和y方向上跨越半導(dǎo)體襯底的陣列的間距非常 小，從而，存儲器的存儲元件的密度較大。
[0075] 存儲器元件Mzxy形成在襯底之上（可W在柱選擇層下方）的位于Z方向上的不同距 離處的多個(gè)平面內(nèi)。圖1中示出了兩個(gè)平面即平面1和平面2,但是通常會存在另外的平面， 諸如4、6、8、16、32或者甚至更多的平面。在距離Z處的每個(gè)平面內(nèi)，字線WLzy在X方向上伸長 并且在y方向上在局部位線化化xy)之間隔開。每個(gè)平面的字線WLzy在字線的任一側(cè)分別與 局部位線LBLxy中的相鄰的兩條局部位線相交。單獨(dú)的存儲器存儲元件Mzxy連接在一條局部 位線LBLxy和與運(yùn)些單獨(dú)交叉點(diǎn)相鄰的一條字線WLzy之間。因此，可W通過對其間連接有單 獨(dú)的存儲器元件Mzxy的局部位線LBLxy和字線WLzy施加適當(dāng)?shù)碾妷簛韺υ摯鎯ζ髟M(jìn)行尋 址。選擇電壓W提供使存儲器元件的狀態(tài)從現(xiàn)有狀態(tài)改變?yōu)槠谕男聽顟B(tài)所需的電刺激。 當(dāng)裝置被首次制造之后，可W選擇電壓W提供"形成"存儲器元件所需的電刺激，運(yùn)是指從 原始狀態(tài)開始降低其電阻。運(yùn)些電壓的電平、持續(xù)時(shí)間和其它特性取決于存儲器元件所使 用的材料。
[0076] Ξ維存儲器結(jié)構(gòu)的每個(gè)"平面"通常由至少兩層形成，其中的一層是導(dǎo)電字線WLzy 所在的層，另一層是將平面彼此電隔離的介電材料。例如根據(jù)存儲器元件Mzxy的結(jié)構(gòu)，每個(gè) 平面中也可W存在附加層。平面在半導(dǎo)體襯底之上堆疊在彼此頂部，其中局部位線LBLxy與 該局部位線延伸穿過的每個(gè)平面的存儲元件Mzxy連接。
[0077] 圖10描繪了包括非易失性存儲器材料的豎直條的單片式Ξ維存儲器陣列的一部 分的一種實(shí)施例。圖10中所示的物理結(jié)構(gòu)可W包括針對圖9中所示的單片式Ξ維存儲器陣 列的一部分的一種實(shí)現(xiàn)方式。非易失性存儲器材料的豎直條可W形成在垂直于襯底的方向 上(例如，在Z方向上）。
[0078] 非易失性存儲器材料的豎直條414可W包括例如豎直氧化物層、豎直金屬氧化物 層(例如，氧化儀或氧化給）、相變材料的豎直層或者豎直電荷俘獲層(例如，氮化娃層）。材 料的豎直條可包括多個(gè)存儲器單元或裝置可W使用的材料的單個(gè)連續(xù)層。
[0079] 在一個(gè)示例中，非易失性存儲器材料的豎直條414的部分可W包括第一存儲器單 元的與WLi2和LBL13之間的橫截面相關(guān)聯(lián)的部分W及第二存儲器單元的與札22和LBL13之間的 橫截面相關(guān)聯(lián)的部分。在一些情況下，豎直位線(諸如LB^3)可W包括豎直結(jié)構(gòu)(例如，長方 體(rectangular prism)、圓筒或柱），W及非易失性材料可W完全地或部分地圍繞豎直結(jié) 構(gòu)(例如，相變材料的共形層圍繞豎直結(jié)構(gòu)的各側(cè)）。如所示的那樣，豎直位線中的每一條可 W經(jīng)由選擇晶體管連接至一組全局位線中的一條位線。選擇晶體管可W包括M0S裝置（例 如，NMOS裝置)或豎直TFT。
[0080] 圖11描繪了交叉點(diǎn)存儲器陣列饋如圖4A、圖4B、圖9或圖10中描繪的陣列）的一部 分。存儲器陣列包括字線365至368 W及位線361至364。字線366是選中的字線，W及位線362 是選中的位線。在選中的字線366與選中的位線362的交叉處為選中的存儲器單元(S單元）。 S單元兩端的電壓是選中字線電壓與選中位線電壓之間的差。
[0081] 位于選中的字線366與未選中的位線361、363和364的交叉處的存儲器單元包括未 選中的存儲器單元化單元）dH單元是共用選中的字線的未選中的存儲器單元，其中，該選中 的字線被偏置到選中字線電壓。Η單元兩端的電壓是選中字線電壓與未選中位線電壓之間 的差。
[0082] 位于選中的位線362與未選中的字線365、367和368的交叉處的存儲器單元包括未 選中的存儲器單元(F單元）"F單元是共用選中的位線的未選中的存儲器單元，其中，選中的 位線被偏置到選中的位線電壓。F單元兩端的電壓是未選中字線電壓與選中位線電壓之間 的差。
[0083] 位于未選中的字線365、367和368與未選中的位線361、363和364的交叉處的存儲 器單元包括未選中的存儲器單元化單元）。1]單元兩端的電壓是未選中字線電壓與未選中位 線電壓之間的差。
[0084] F單元的數(shù)量與位線的長度(或者連接至位線的存儲器單元的數(shù)量)有關(guān)，而Η單元 的數(shù)量與字線的長度(或者連接至字線的存儲器單元的數(shù)量)有關(guān)。U單元的數(shù)量與字線長 度與位線長度的乘積有關(guān)。在一種實(shí)施例中，共用特定字線(諸如字線365)的各存儲器單元 可W與存儲在交叉點(diǎn)存儲器陣列360中的特定頁面相關(guān)聯(lián)。
[0085] 圖11描繪了用于執(zhí)行正向偏置讀取操作的一組偏置條件。利用從位線至字線配置 的存儲元件，可W通過向選中的位線施加正讀取電壓化d、同時(shí)將選中的字線接地或者向選 中的字線施加0V來產(chǎn)生選中的存儲器單元兩端的正偏壓。處于低電阻狀態(tài)的存儲器單元將 引起從感測放大器經(jīng)由選中的存儲器單元向選中的位線且向選中的字線的較大電流流動。 未選中的字線和未選中的位線被偏置為化dW關(guān)斷未選中的存儲器單元并且禁止大電流流 過未選中的存儲器單元。
[0086] 圖12描繪了圖11中的具有用于執(zhí)行反向偏置讀取操作的一組電壓的存儲器陣列。 可W通過向選中的字線施加正讀取電壓化d、同時(shí)將選中的位線接地或者向選中的位線施 加0V來產(chǎn)生選中的存儲器單元兩端的反偏壓。處于低電阻狀態(tài)的存儲器單元將引起從選中 的字線經(jīng)由選中的存儲器單元向選中的位線且向感測放大器的較大電流流動。在反向偏置 讀取操作中，未選中的字線和未選中的位線被偏置為0V或接地W關(guān)斷未選中的存儲器單元 并且禁止大電流流過未選中的存儲器單元。在反向讀取操作中，可W將未選中的位線和未 選中的字線全部直接接地。運(yùn)樣可W節(jié)省電壓資源并且縮短可W執(zhí)行感測之前的建立時(shí) 間。
[0087] 圖13是描述根據(jù)所公開的技術(shù)的實(shí)施例的感測放大器503的示意圖。感測放大器 503是根據(jù)所公開的技術(shù)的一個(gè)實(shí)施例的、如圖1所示的感測放大器118的實(shí)現(xiàn)方式的一個(gè) 示例。感測放大器503禪接至存儲器陣列501，圖13中示出了該存儲器陣列501的一小部分。 在圖13中描繪的存儲器陣列501的該部分包括一條位線化及四條字線WL1、WL2、WL3和 WL4。在通常的實(shí)現(xiàn)方式中，如上所述，陣列501包括更多條位線和更多條字線。在一種實(shí)施 例中，存儲器陣列501的該部分可W包括位線布置在與襯底呈水平的方向上的存儲器陣列， 諸如圖4A和圖4B中所示的存儲器陣列。在另一種實(shí)施例中，存儲器陣列503的該部分可W包 括位線布置在垂直于襯底的豎直方向上的存儲器陣列，諸如圖9和圖10中所示的存儲器陣 列。
[0088] 感測放大器503通常進(jìn)行操作W在感測期間（包括在預(yù)置階段和感測階段期間）將 選中的位線BL1的電壓基本上保持在0V。感測放大器501進(jìn)一步進(jìn)行操作W在預(yù)置階段和感 測階段期間將感測放大器輸出端SA0UT 504基本上保持在OVdSAOUT 504通過第一晶體管 502禪接至位線化1，第一晶體管502具有連接至控制電壓VUX的柵極、連接至位線化1的第一 端子W及連接至SA0UT 504的第二端子。雖然未示出，但是晶體管502的第一端子可W連接 至列解碼器，該列解碼器又進(jìn)行操作W選擇性地將選中的位線(諸如位線化1)連接至SA0UT 504 dSAOUT 504進(jìn)一步連接至開關(guān)506,開關(guān)506被配置成選擇性地將SA0UT 504接地。開關(guān) 506包括將SA0UT 504與地?cái)嚅_連接的斷開位置或關(guān)斷狀態(tài)(示出及將SA0UT接地的閉合 位置或接通狀態(tài)(未示出）dSA0UT還連接至第一電容器化C 508的第一極板?；疌 508包括連 接至節(jié)點(diǎn)534的第二極板，節(jié)點(diǎn)534位于第二極板與第二晶體管512的柵極之間。節(jié)點(diǎn)534連 接至第二開關(guān)520,第二開關(guān)520被配置成選擇性地將節(jié)點(diǎn)534連接至電流源516并從而將 Cac 508的第二極板和晶體管512的柵極連接至電流源516。電流源516提供偏置電流，該偏 置電流用于在預(yù)置階段期間對Cac508進(jìn)行預(yù)充電并且在感測階段期間將節(jié)點(diǎn)534保持在預(yù) 充電電平。節(jié)點(diǎn)534還連接至第Ξ晶體管514的柵極。第Ξ晶體管514與第二晶體管512串聯(lián) 形成。晶體管514的第一端子連接至節(jié)點(diǎn)536,節(jié)點(diǎn)536又連接至電流源516、第二開關(guān)520和 第Ξ開關(guān)524。晶體管514的第二端子連接至晶體管512的第一端子。晶體管512的第二端子 接地。
[0089] SA0UT 504還連接至第二電容器Cint 510的第一極板。Cint 510是積分電容器，其 被配置成在感測階段期間對單元電流(也稱為位線電流)進(jìn)行積分。Cint 510包括連接至提 供感測電壓Vsense的感測節(jié)點(diǎn)526的第二極板。第二極板進(jìn)一步連接至第四開關(guān)522,第四 開關(guān)522進(jìn)而連接至電壓源518。在圖13中，電壓源518提供正電源電壓Vcp。開關(guān)522被配置 成選擇性地將Cint 510連接至電壓源518，W使得可W在預(yù)置階段期間對Cint 510預(yù)充電。 通過將開關(guān)524置于其閉合位置，在感測期間的選中單元電流將W由選中的存儲器單元的 電阻確定的速率使積分電容器Cint 510放電并從而使感測節(jié)點(diǎn)526放電。
[0090] 雖然各開關(guān)在圖13中被示為具有斷開位置和閉合位置的雙端子裝置，但是也可W 使用其他類型的開關(guān)。例如，可W使用基于Ξ端子晶體管的開關(guān)，其具有與閉合的開關(guān)對應(yīng) 的接通狀態(tài)和與斷開的開關(guān)對應(yīng)的關(guān)斷狀態(tài)?？蒞在柵極端子處提供控制信號W接通（閉 合)和關(guān)斷(斷開)基于晶體管的開關(guān)。
[0091] 圖14描繪了在預(yù)置階段期間的感測放大器503和存儲器陣列501，詳細(xì)描述了陣列 和感測放大器部件二者的偏置條件。在預(yù)置階段期間，所有字線和所有位線被偏置到未選 中電平。在本示例中，每條位線和每條字線被偏置到OVdVUX被設(shè)定為諸如化d(在一個(gè)示例 中為大約IV)的電平W接通第一晶體管502,該第一晶體管502將感測放大器輸出端SA0UT 504連接至選中的位線化1。開關(guān)506被置于閉合位置，使得SA0UT如電流541所示的那樣接 地。運(yùn)樣將SA0UT在預(yù)置階段期間置于零伏。
[0092] 開關(guān)520也被置于其閉合位置，從而將節(jié)點(diǎn)534連接至電流源516。通過閉合開關(guān) 520,提供了從電流源516通過晶體管512至地的第一電流528(例如，Ibias)。還提供了從電 流源516通過晶體管514和晶體管512至地的第二電流530。第一電流52則尋節(jié)點(diǎn)534和電容器 508預(yù)充電至第一電壓。該第一電壓等于晶體管512的柵極-源極電壓(Vgs)。在等式1中闡述 了柵極-源極電壓Vgs:
[0093] Vgs = Vth+dv 等式 1
[0094] Vth為晶體管512的闊值電壓，W及dv為使漏極-源極電流通過所需的電壓，即額外 過度驅(qū)動電壓Vgs。因此，電容器化C和節(jié)點(diǎn)536被預(yù)充電至基于晶體管512的闊值電壓的電 平。由于預(yù)置階段基于晶體管512;兩端的柵極-源極電壓來對電容Cac 508進(jìn)行預(yù)充電，因 此感測放大器503適于在感測放大器的不同部件間改變。柵極-源極電壓Vgs可能由于晶體 管512的工藝和溫度變化而改變。在感測階段期間保持該電壓電平，W使得感測放大器能夠 適配并生成與具有不同操作特性的裝置相關(guān)聯(lián)的跨越各種工藝和溫度角的準(zhǔn)確感測電壓。 [00M]在預(yù)置階段期間，積分電容器Cint 510被預(yù)充電至電壓源518的電壓電平V邱。在 預(yù)置階段期間，開關(guān)524被置于其斷開位置并且開關(guān)522被置于其閉合位置。通過斷開開關(guān) 524,將感測節(jié)點(diǎn)526與節(jié)點(diǎn)536斷開連接，并從而與電流源516和晶體管514的第一端子斷開 連接。通過閉合開關(guān)522,電壓源518連接至電容器Cint 510的第二極板。閉合開關(guān)522導(dǎo)致 電流540流向電容器Cint的第二極板，該電流540將Cint 510預(yù)充電至電壓源518的電壓電 平Vcp。運(yùn)進(jìn)而感應(yīng)出從電容器Cint 510的第一極板至地的電流542。此外，電流540將感測 節(jié)點(diǎn)526預(yù)充電至電壓源518的電壓Vcp。
[0096] 圖15描繪了在圖14中描繪的預(yù)置階段之后的感測階段期間的感測放大器503和存 儲器陣列501。在感測階段期間，選中的位線化1和未選中的字線WLUWL2和WL3保持在未選 中電平(例如，0V)。然而，選中的字線WL4被提升至讀取電平化d?；痙可W根據(jù)執(zhí)行的特定感 測而變化。在一個(gè)示例中，Vrd等于IV或基本上等于IV。雖然描述了反向讀取，但是該電路系 統(tǒng)與如圖11中所描述的正向讀取操作兼容。
[0097] VUX保持在一定的電平(諸如化d)W接通第一晶體管502,使得感測放大器輸出端 SA0UT 504保持連接至選中的位線化1。在感測階段期間，開關(guān)506被置于其斷開位置，使得 SA0UT與地?cái)嚅_連接。如W下將描述的那樣，由于電容器化C的偏置W及由晶體管512和514 提供的反饋，在將SA0UT與地?cái)嚅_連接之后，SA0UT 504保持在0V。
[0098] 在感測階段期間，開關(guān)520被置于其斷開位置W將節(jié)點(diǎn)534與電流源516斷開連接 并從而將電容器508與電流源516斷開連接。由于在預(yù)置階段期間對化C 508進(jìn)行預(yù)充電，因 此在斷開開關(guān)520之后，節(jié)點(diǎn)534和化C 508保持在Vgs。開關(guān)522進(jìn)而斷開，W同樣地將電容 器Cint 510與電壓源518斷開連接。同時(shí)，開關(guān)524閉合W提供從電容器Cint 510至節(jié)點(diǎn)536 然后通過晶體管514和512至地的路徑。電流源516保持連接至節(jié)點(diǎn)536,并繼續(xù)提供化ias電 流。由于開關(guān)520斷開，因此偏置電流被驅(qū)動僅通過晶體管514和512。
[0099] 對于感測階段中示出的開關(guān)位置和偏置條件，位線或單元電流Icell 546被驅(qū)動 通過SA0UT 504至電容器Cint 510。在電容器Cint 510上對單元電流Icell進(jìn)行積分，運(yùn)使 得電容器Cint 510放電。電容器Cint 510放電進(jìn)而使得感測節(jié)點(diǎn)基于對單元電流的積分從 其預(yù)充電電平放電。電容器510放電使得感測節(jié)點(diǎn)526的電壓Vsense從預(yù)充電電平Vcp降低， 如由等式2所示：
[0100]
[0101] Tsence等于感測時(shí)間，w及Cint等于電容器510的電容。因此，感測節(jié)點(diǎn)電壓 Vsense將基于單元電流而在感測節(jié)點(diǎn)526處變化(develop)。更具體地，感測節(jié)點(diǎn)電壓將基 于通過使用積分電容器Cint 510對單元電流Icell進(jìn)行積分來使感測節(jié)點(diǎn)放電而變化。雖 然未示出，但是可W使用Vsense來確定單元在感測期間是接通還是關(guān)斷。例如，Vsense可W 連接至與選通晶體管串聯(lián)形成的輸出晶體管的柵極。在選通期間，輸出晶體管將根據(jù) Vsense而接通或關(guān)斷。如果在選通晶體管接通時(shí)Vsense高到足W接通輸出晶體管，則預(yù)充 電電平可W被泄漏到地，運(yùn)表明單元在感測期間關(guān)斷。如果Vsense低并因而無法將控制晶 體管接通，則保持預(yù)充電電平，運(yùn)表明單元在感測期間接通。
[0102] 在圖14和15中的布置有利于準(zhǔn)確感測，而無需Vcp和化ias的精確值。Vcp的值可W 因不同裝置而異，但是不會影響感測準(zhǔn)確性。電壓Vcp僅用作預(yù)充電電平，W使得其電平的 變化不會影響Vsense的最終值。此外，該架構(gòu)能夠在感測階段期間將感測放大器SA0UT保持 在恒定的0V的電壓電平，使得感測節(jié)點(diǎn)基于選中的單元的狀態(tài)來提供準(zhǔn)確的感測電壓。運(yùn) 是通過包括電容器508和510 W及晶體管512和514的反饋回路提供的。例如，如果SA0UT處的 電壓開始上升，則在電容器化C 508的第二極板處電壓將相應(yīng)地升高。當(dāng)電容器508的第二 極板處的電壓升高(節(jié)點(diǎn)534)時(shí)，會從電流源516汲取更多的電流。Ibias增大，從而增大了 通過晶體管514和512的電流548。電流548的增大將拉低感測節(jié)點(diǎn)526處的電壓電平。當(dāng)感測 節(jié)點(diǎn)526處的電壓降低時(shí)，SA0UT處的電壓降低回到最初電平0V。相應(yīng)地，電容器508和510連 同晶體管512和514-起提供反饋回路，使得在感測期間SA0UT電壓保持在恒定的0V。
[0103] 圖16是描述可W使用圖13所示的感測放大器電路系統(tǒng)執(zhí)行的感測處理的流程圖。 在步驟604處，將所有選中的位線和字線W及未選中的位線和字線都偏置到未選中電平，諸 如0V。在步驟606處，將感測放大器輸出端SA0UT接地。如圖14所示，將感測放大器輸出端禪 接至第一電容器的第一極板和第二電容器的第一極板。在步驟608處，使用電流源將第一電 容器充電至第一電壓。第一電容器的第一電壓取決于第一晶體管的闊值電壓Vth，其中該第 一晶體管具有禪接至第一電容器的第二極板的柵極。在步驟610處，使用電壓源將第二電容 器充電至第二電壓。第二電容器被充電至電壓源的電壓電平。
[0104] 在步驟612處，在對兩個(gè)電容器進(jìn)行預(yù)充電之后，將選中的字線偏置到讀取電壓 (例如，Vrd)。未選中的字線和所有位線被偏置到未選中電壓(例如，0V)。在替選實(shí)施例中， 選中的位線可W被偏置到讀取電壓(例如，Vrd)并且選中的字線被偏置到0V。運(yùn)些電壓提供 用于執(zhí)行正向讀取操作的替選偏置條件。
[0105] 在步驟614處，將感測放大器輸出端SA0UT與地?cái)嚅_連接。如前所述，即使在與地?cái)?開連接之后，圖13的架構(gòu)仍然將SA0UT保持在0V。在步驟616處，將第一電容器與電流源斷開 連接。在步驟618處，將第二電容器與電壓源斷開連接。在步驟618處，將感測節(jié)點(diǎn)禪接至與 第一晶體管串聯(lián)形成的第二電容器。第一晶體管和第二晶體管提供從感測節(jié)點(diǎn)至地的路 徑。在步驟618處，通過在第二電容器中對單元電流進(jìn)行積分來使感測節(jié)點(diǎn)放電。步驟618基 于選中的單元的電阻來提供感測節(jié)點(diǎn)處的電壓。如果單元在感測期間是導(dǎo)通的，則由于由 第二電容器積分的單元電流，感測節(jié)點(diǎn)電壓將放電。如果單元不是導(dǎo)通的，則由于在位線中 存在很小的單元電流或者不存在單元電流，感測節(jié)點(diǎn)將不放電（或不會與導(dǎo)通單元一樣多 地放電）。
[0106] 在一種實(shí)施例中，附加積分電容器可W與電容器Cint 510并聯(lián)放置，W利于從感 測結(jié)果中除去本底電流。圖17和圖18描繪了具有與電容器Cint 510并聯(lián)地形成的附加積分 電容器Cint 550的感測放大器503。設(shè)置有開關(guān)552,開關(guān)552在第一位置將SA0UT 504連接 至電容器510的第一極板而在第二位置將SA0UT 504與電容器510斷開連接并將SA0UT 504 連接至電容器550的第一極板。在圖15所示的第二預(yù)置階段期間，可W將開關(guān)552置于第二 位置，使得電容器Cint 550被預(yù)充電至電源電壓電平Vcp。將開關(guān)552置于第二位置并且閉 合開關(guān)522導(dǎo)致電流554流向電容器Cint 550的第二極板，該電流554將Cint 550預(yù)充電至 電壓源518的電壓Vcp。運(yùn)進(jìn)而感應(yīng)出從電容器Cint 550至地的電流556。此外，電流554將感 測節(jié)點(diǎn)526預(yù)充電至電壓源518的電壓Vcp。
[0107] 然后，如圖18所示，進(jìn)行第二感測階段。在該第二感測階段期間，所有字線和位線 被偏置至0V。開關(guān)552處于第二位置，使得電容器550連接至SA0UT并且電容器510與SA0UT斷 開連接。W運(yùn)種方式，位線中僅有的電流來自本底噪聲，而不是實(shí)際的單元電流。本底噪聲 電流560被標(biāo)記為化grd。通過對本底電流化grd進(jìn)行積分來使積分電容器Cint 550放電。對 本底電流的積分使感測節(jié)點(diǎn)526放電，如等式3所示：
[010 引
[0109] 在使用電容器Cint 550來執(zhí)行使所有字線處于0V的感測階段之后，可W從單元電 流感測階段期間的Vsense的值中減去本底電流感測階段期間的Vsense的值。W運(yùn)種方式， 可W去除單元電流感測階段期間的本底噪聲的影響，W提供僅基于單元電流的更準(zhǔn)確的檢 巧。?？蒞在執(zhí)行用于確定單元電流的預(yù)置和感測階段之前或者在執(zhí)行用于確定單元電流的 預(yù)置階段和感測階段之后執(zhí)行附加預(yù)置階段和附加感測階段。
[0110] 圖19是根據(jù)本公開內(nèi)容的另一實(shí)施例的感測放大器電路703的電路圖。在圖19中， 諸如運(yùn)算跨導(dǎo)放大器(0TA)的運(yùn)算放大器718用于在讀取操作期間控制位線電壓。0TA被配 置成在讀取操作期間在感測放大器輸出端SA0UT 704處保持恒定的電壓(例如，0V)或基本 上恒定的電壓。
[0111] 圖19描述了預(yù)置階段，在該預(yù)置階段期間，從電壓源730將感測電容器726預(yù)充電 至第一電壓(例如，VCC)。在預(yù)置階段期間，位線處于0V并且選中的字線處于0V。未選中的字 線處于VSS。本示例中，VSS是0V，但是也可W使用其他電壓。
[0112] 電壓源730禪接至第一開關(guān)724,第一開關(guān)724在預(yù)置階段期間閉合，W提供電壓源 電流742至感測電容器726的路徑。電壓源將電容器726的第二極板和禪接至電容器726的第 二極板的節(jié)點(diǎn)728預(yù)充電至VCC。第二開關(guān)722禪接在第一開關(guān)與提供感測放大器讀取數(shù)據(jù) (SA_RDATA)的輸出節(jié)點(diǎn)720之間。開關(guān)722在預(yù)置階段期間閉合。SA0UT 704禪接在將SA0UT 禪接至存儲器陣列501的第一晶體管702與第Ξ開關(guān)706之間。第Ξ開關(guān)706還禪接至0TA 715的負(fù)輸入節(jié)點(diǎn)714。第四開關(guān)708禪接在輸入端714與地之間。在預(yù)置階段期間，開關(guān)706 和708均閉合，W提供電流740從SA0UT至地的路徑。通過閉合開關(guān)706和708,負(fù)輸入節(jié)點(diǎn)714 被驅(qū)動至OVdOTA 718包括禪接至開關(guān)710和712的正輸入節(jié)點(diǎn)716。開關(guān)710接地并且開關(guān) 712禪接至第二電壓源732。在預(yù)置階段期間，開關(guān)710閉合并且開關(guān)712斷開。正輸入節(jié)點(diǎn) 716通過開關(guān)710接地，從而導(dǎo)致在輸入節(jié)點(diǎn)716處為0V。
[0113] 圖20描繪了在預(yù)置階段之后的感測階段期間的感測放大器電路703。在感測階段 中，選中的位線化1保持在0V，而選中的字線WL4被升高至化d。未選中的字線保持在VSS。開 關(guān)706保持閉合而開關(guān)708斷開，W將SA0UT與地隔離。開關(guān)724斷開W將感測電容器726與電 壓源730斷開連接。開關(guān)722保持閉合。利用該配置中的開關(guān)，單元電流744被路由至感測電 容器726的第一極板。感測電容器726對單元電流（Icell)744進(jìn)行積分，感測電容器726感應(yīng) 經(jīng)過禪接至感測電容器的第二極板的節(jié)點(diǎn)728的電流746。電流746根據(jù)等式4使節(jié)點(diǎn)728放 電：
[0114]
[0115] 節(jié)點(diǎn)728處的電壓V基于所積分的單元電流而從預(yù)充電電平VCC放電。該電壓將通 過在時(shí)間化內(nèi)對單元電流除W電容器726的電容進(jìn)行積分而減小。
[0116] 0TA 718的輸入節(jié)點(diǎn)714和716在感測階段期間基本上保持在OVdOTA將負(fù)輸入節(jié)點(diǎn) 714處的電壓固至電容器726回路。開關(guān)710保持閉合而開關(guān)712保持?jǐn)嚅_。正輸入節(jié)點(diǎn)716通 過開關(guān)710接地，使得正輸入節(jié)點(diǎn)716保持在0V。
[0117] 在感測階段之后，執(zhí)行比較階段W將基于單元電流Icell的電壓與參考電壓進(jìn)行 比較，從而確定在所施加的偏置條件下化1和WL4處的單元接通還是關(guān)斷。由于在比較階段 期間陣列與感測放大器隔離，因此存儲器陣列501處的偏置條件可W變化。在一個(gè)示例中， 該偏置條件保持與在感測期間的偏置條件相同。
[0118] 圖21描繪了在一種實(shí)施例中在預(yù)置階段之后的感測階段期間的感測放大器電路 703。開關(guān)706、710和722斷開。開關(guān)708保持?jǐn)嚅_，并且開關(guān)724閉合。在該配置中，參考電壓 化ef從第二電壓源732被提供至至0TA 718的正輸入節(jié)點(diǎn)716?；痚f的值在二進(jìn)制存儲器單 元實(shí)現(xiàn)方式中可W是單一值，或者可W被設(shè)置為用于多電平感測的不同電平。存儲器陣列 501與SA0UT 704隔離。電容器726的第二極板再次連接至第一電壓源730,使得電容器726通 過電流750被充電至VCC。運(yùn)導(dǎo)致電流748從電容器726的第一極板傳遞至0TA 718的負(fù)輸入 節(jié)點(diǎn)714。電流748導(dǎo)致輸入節(jié)點(diǎn)處的電壓基于單元電流。該輸入節(jié)點(diǎn)處的電壓由等式5給 出：
[0119]
[0120] 電壓等于感測時(shí)間Tsence與電容器726的電容C的商與單元電流Icell的乘積。然 后，使用運(yùn)算放大器(〇pamp)718來將在輸入節(jié)點(diǎn)714處得到的電壓與輸入節(jié)點(diǎn)716處的參考 電壓化ef進(jìn)行比較。如果相應(yīng)的存儲器單元接通(在感測期間導(dǎo)通），則輸入節(jié)點(diǎn)714處的電 壓將低于參考電壓化ef。運(yùn)導(dǎo)致0TA 718產(chǎn)生等于邏輯"高"的輸出SAJ^DATA。如果存儲器單 元關(guān)斷（在感測期間未導(dǎo)通），則輸入節(jié)點(diǎn)714處的電壓將高于參考電壓化ef。運(yùn)導(dǎo)致0TA 718產(chǎn)生等于邏輯"低"的輸出SA_RDATA。
[0121] 因此，描述了一種非易失性存儲系統(tǒng)，其包括:能夠連接至位線的感測放大器輸出 端;第一電容器，其包括禪接至感測放大器輸出端的第一極板并且包括第二極板;第二電容 器，其包括禪接至感測放大器輸出端的第一極板和選擇性地禪接至電壓源的第二極板；W 及第一晶體管，其包括禪接至第一電容器的第二端子的柵極。第一晶體管包括第一端子和 第二端子，其中第二端子接地。該系統(tǒng)包括第二晶體管，該第二晶體管包括禪接至第一電容 器的第二端子的柵極。第二晶體管包括第一端子和第二端子。第一端子禪接至電流源并且 選擇性地禪接至第一電容器的第二極板W及第二電容器的第二極板。第二晶體管的第二端 子禪接至第一晶體管的第一端子。
[0122] 描述了一種用于在非易失性存儲器中進(jìn)行感測的方法，包括:在預(yù)置階段期間，將 感測放大器輸出端禪接至位線和地；W及在預(yù)置階段期間，基于第一晶體管的闊值電壓將 第一電容器充電至第一電壓。第一電容器包括第一端子和第二端子，第一端子禪接至感測 放大器輸出端，第二端子禪接至第一晶體管的柵極。該方法包括:在預(yù)置階段期間，將第二 電容器充電至第二電壓。第二電容器禪接至感測節(jié)點(diǎn)。該方法包括:在感測階段期間，將感 測放大器輸出端禪接至位線并且將感測放大器輸出端與地?cái)嚅_連接;在感測階段期間，使 用第二電容器對位線電流進(jìn)行積分；W及基于使用第二電容器對位線電流進(jìn)行積分來提供 感測節(jié)點(diǎn)處的電壓
[0123] 描述了一種操作非易失性存儲裝置的方法，包括:在預(yù)置階段期間，將感測放大器 輸出端禪接至位線、接地端子、第一電容器的第一端子和第二電容器的第一端子;在預(yù)置階 段期間，將第一電容器的第二端子禪接至電流源、第一晶體管的柵極和第二晶體管的柵極； 在預(yù)置階段期間，將第二電容器的第二端子禪接至電壓源和感測節(jié)點(diǎn);在感測階段期間，將 第一電容器的第二端子與電流源斷開連接;在感測階段期間，將第二電容器的第二端子與 電壓源斷開連接;在感測階段期間，提供通過第二電容器、第二晶體管和第一晶體管至地的 位線電流;W及在感測階段期間，基于位線電流來提供感測節(jié)點(diǎn)處的電壓。
[0124] 描述了一種非易失性存儲系統(tǒng)，包括:感測放大器輸出端，其能夠連接至位線;第 一電容器，其包括禪接至感測放大器輸出端的第一極板并且包括第二極板;第二電容器，其 包括禪接至感測放大器輸出端的第一極板并包括第二極板；W及第一晶體管，其包括禪接 至第一電容器的第二端子的柵極。第一晶體管包括第一端子和第二端子，其中第二端子接 地。該系統(tǒng)包括第二晶體管，該第二晶體管包括禪接至第一電容器的第二端子的柵極。第二 晶體管包括第一端子和第二端子。該系統(tǒng)包括：電流源，其禪接至第二晶體管的第一端子； 第一開關(guān)，其禪接在電流源與第一電容器的第二端子之間;第二開關(guān)，其禪接至第二電容器 的第二端子；電壓源，其禪接至第二開關(guān)；W及第Ξ開關(guān)，其禪接在第二電容器的第二極板 與第二晶體管的第一端子之間。
[0125] 描述了一種非易失性存儲系統(tǒng)，包括:感測放大器輸出端，其能夠連接至位線;第 一電容器，其包括第一極板和第二極板，第一極板能夠選擇性地連接至感測放大器輸出端， 第二極板能夠選擇性地連接至電壓源；W及運(yùn)算放大器，其具有第一輸入端和第二輸入端， 第一輸入端能夠選擇性地連接至感測放大器輸出端，第二輸入端能夠選擇性地連接至接地 端子和參考電壓。該運(yùn)算放大器包括輸出端，該輸出端通過將參考電壓與基于單元電流的 電壓進(jìn)行比較來提供讀取數(shù)據(jù)。
[0126] 出于說明和描述的目的而呈現(xiàn)了在前的詳細(xì)描述。其并不意在窮舉或?qū)⒈疚闹幸?求保護(hù)的主體限制為所公開的確切形式。根據(jù)W上教導(dǎo)可W進(jìn)行很多修改和變型。選擇所 描述的實(shí)施例是為了最佳地解釋所公開的技術(shù)及其實(shí)際應(yīng)用的原理，從而使得本領(lǐng)域技術(shù) 人員能夠W各種實(shí)施例利用本技術(shù)W及將本技術(shù)與適合所設(shè)想的特定應(yīng)用的各種修改一 起使用。本發(fā)明的范圍由所附權(quán)利要求限定。
【主權(quán)項(xiàng)】
1. 一種非易失性存儲系統(tǒng)，包括： 感測放大器輸出端，其選擇性地耦接至位線； 第一電容器，其包括耦接至所述感測放大器輸出端的第一極板并且包括第二極板； 第二電容器，其包括耦接至所述感測放大器輸出端的第一極板和選擇性地耦接至電壓 源的第二極板； 第一晶體管，其包括耦接至所述第一電容器的第二端子的柵極，所述第一晶體管包括 第一端子和第二端子，所述第二端子接地;以及 第二晶體管，其包括耦接至所述第一電容器的第二端子的柵極，所述第二晶體管包括 第一端子和第二端子，所述第一端子耦接至電流源并且選擇性地耦接至所述第一電容器的 第二極板以及所述第二電容器的第二極板，所述第二晶體管的第二端子耦接至所述第一晶 體管的第一端子。2. 根據(jù)權(quán)利要求1所述的非易失性存儲系統(tǒng)，其中： 在預(yù)置階段期間，所述第一電容器的第二極板耦接至所述電流源； 在所述預(yù)置階段期間，所述第二電容器的第二極板耦接至所述電壓源；以及 在所述預(yù)置階段期間，所述感測放大器輸出端接地。3. 根據(jù)權(quán)利要求2所述的非易失性存儲系統(tǒng)，其中： 在感測階段期間，所述第一電容器的第二極板與所述電流源斷開連接； 在所述感測階段期間，所述第二電容器的第二極板與所述電壓源斷開連接；以及 在所述感測階段期間，所述感測放大器輸出端與地?cái)嚅_連接。4. 根據(jù)權(quán)利要求3所述的非易失性存儲系統(tǒng)，其中： 在所述預(yù)置階段期間，所述第一電容器的第二極板從所述電流源被預(yù)充電至第一電 壓；以及 所述第一電壓基于所述第一晶體管的閾值。5. 根據(jù)權(quán)利要求4所述的非易失性存儲系統(tǒng)，其中： 在所述預(yù)置階段期間，所述第二電容器的第二極板被預(yù)充電至所述電壓源的電平。6. 根據(jù)權(quán)利要求5所述的非易失性存儲系統(tǒng)，還包括： 感測節(jié)點(diǎn)，其耦接至所述第二電容器的第二極板，所述感測節(jié)點(diǎn)在所述預(yù)置階段期間 被預(yù)充電至所述電壓源的電平； 所述第二電容器在所述感測階段期間對選中位線電流進(jìn)行積分；以及 所述感測節(jié)點(diǎn)在所述感測階段期間基于經(jīng)積分的選中位線電流而從所述電壓源的電 平放電。7. 根據(jù)權(quán)利要求6所述的非易失性存儲系統(tǒng)，其中： 在所述感測階段期間，所述第一電容器的第二極板保持在所述第一電壓；以及 在所述感測階段期間，所述感測放大器輸出端保持在零伏。8. 根據(jù)權(quán)利要求1所述的非易失性存儲系統(tǒng)，還包括： 包括所述位線的單片式三維非易失性存儲器陣列。9. 一種用于在非易失性存儲器中進(jìn)行感測的方法，包括： 在預(yù)置階段期間，將感測放大器輸出端耦接至位線和地； 在所述預(yù)置階段期間，基于第一晶體管的閾值電壓將第一電容器充電至第一電壓，所 述第一電容器包括第一端子和第二端子，所述第一端子耦接至所述感測放大器輸出端，所 述第二端子耦接至所述第一晶體管的柵極； 在所述預(yù)置階段期間，將第二電容器充電至第二電壓，其中，所述第二電容器耦接至感 測節(jié)點(diǎn)； 在感測階段期間，將所述感測放大器輸出端耦接至所述位線并且將所述感測放大器輸 出端與地?cái)嚅_連接； 在所述感測階段期間，使用所述第二電容器對位線電流進(jìn)行積分；以及 基于使用所述第二電容器對所述位線電流進(jìn)行積分來提供所述感測節(jié)點(diǎn)處的電壓。10. 根據(jù)權(quán)利要求9所述的方法，還包括： 在所述預(yù)置階段期間，將所述第一電容器的第二端子耦接至電流源，以對所述第一電 容器充電；以及 在所述感測階段期間，將所述第一電容器的第二端子與所述電流源斷開連接。11. 根據(jù)權(quán)利要求10所述的方法，還包括： 在所述預(yù)置階段期間，將所述第二電容器的第二端子耦接至電壓源；以及 在所述感測階段期間，將所述第二電容器的第二端子與所述電壓源斷開連接。12. 根據(jù)權(quán)利要求11所述的方法，還包括： 在所述預(yù)置階段期間，將所述第二電容器的第二極板與第二晶體管的第一端子斷開連 接，所述第二晶體管包括柵極和第二端子，所述柵極耦接至所述第一電容器的第二端子，所 述第二晶體管的第二端子耦接至所述第一晶體管的第一端子。13. 根據(jù)權(quán)利要求12所述的方法，還包括： 在所述感測階段期間，將所述第一電容器的第二端子保持在所述第一電壓。14. 根據(jù)權(quán)利要求13所述的方法，還包括： 在將所述感測放大器輸出端與地?cái)嚅_連接之后，在所述感測階段期間將所述感測放大 器輸出端保持在零伏。15. 根據(jù)權(quán)利要求14所述的方法，還包括:在所述感測階段期間， 將所述第一電容器的第一端子從零伏增大； 基于將所述第一端子從零伏增大來將所述第一電容器的第二端子從所述第一電壓增 大； 基于將所述第一電容器的第二端子從所述第一電壓增大來增大來自所述電流源的電 流； 基于增大來自所述電流源的電流來減小所述感測節(jié)點(diǎn)處的電壓；以及 基于減小所述感測節(jié)點(diǎn)處的電壓來將所述第一電容器的第一端子減小到零伏。16. 根據(jù)權(quán)利要求9所述的方法，其中： 提供所述感測節(jié)點(diǎn)處的電壓包括基于使用所述第二電容器對所述位線電流進(jìn)行積分 來將所述感測節(jié)點(diǎn)從所述第二電壓放電。17. -種操作非易失性存儲裝置的方法，包括： 在預(yù)置階段期間，將感測放大器輸出端耦接至位線、接地端子、第一電容器的第一端子 和第二電容器的第一端子； 在所述預(yù)置階段期間，將所述第一電容器的第二端子耦接至電流源、第一晶體管的柵 極和第二晶體管的柵極； 在所述預(yù)置階段期間，將所述第二電容器的第二端子耦接至電壓源和感測節(jié)點(diǎn)； 在感測階段期間，將所述第一電容器的第二端子與所述電流源斷開連接； 在所述感測階段期間，將所述第二電容器的第二端子與所述電壓源斷開連接； 在所述感測階段期間，提供通過所述第二電容器、所述第二晶體管和所述第一晶體管 至地的位線電流；以及 在所述感測階段期間，基于所述位線電流來提供所述感測節(jié)點(diǎn)處的電壓。18. 根據(jù)權(quán)利要求17所述的方法，還包括： 在所述預(yù)置階段期間，將所述第一電容器的第二端子耦接至所述第二晶體管的第一端 子；以及 在所述感測階段期間，將所述第一電容器的第二端子與所述第二晶體管的第一端子斷 開連接。19. 根據(jù)權(quán)利要求18所述的方法，還包括： 在所述預(yù)置階段期間，將所述感測節(jié)點(diǎn)與所述第二晶體管的第一端子斷開連接；以及 在所述感測階段期間，將所述感測節(jié)點(diǎn)耦接至所述第二晶體管的第一端子。20. 根據(jù)權(quán)利要求19所述的方法，還包括： 在所述預(yù)置階段期間，從所述電流源將所述第一電容器充電至第一電壓，所述第一電 壓取決于所述第一晶體管的閾值電壓；以及 在所述感測階段期間，將所述第一電容器的第二端子保持在所述第一電壓。21. 根據(jù)權(quán)利要求20所述的方法，還包括： 在所述預(yù)置階段期間，從所述電壓源將所述第二電容器和所述感測節(jié)點(diǎn)充電至第二電 壓； 在所述感測階段期間，通過對所述位線電流進(jìn)行積分來對所述第二電容器充電；以及 在所述感測階段期間，將所述感測節(jié)點(diǎn)從所述第二電壓放電，以在所述感測階段期間 提供所述感測節(jié)點(diǎn)處的電壓。22. 根據(jù)權(quán)利要求21所述的方法，還包括： 在將所述感測放大器輸出端與地?cái)嚅_連接之后，在所述感測階段期間將所述感測放大 器輸出端保持在零伏。23. -種非易失性存儲系統(tǒng)，包括： 感測放大器輸出端，其能夠連接至位線； 第一電容器，其包括耦接至所述感測放大器輸出端的第一極板并且包括第二極板； 第二電容器，其包括耦接至所述感測放大器輸出端的第一極板并且包括第二極板； 第一晶體管，其包括耦接至所述第一電容器的第二端子的柵極，所述第一晶體管包括 第一端子和第二端子，所述第二端子接地； 第二晶體管，其包括耦接至所述第一電容器的第二端子的柵極，所述第二晶體管包括 第一端子和第二端子； 電流源，其耦接至所述第二晶體管的第一端子； 第一開關(guān)，其耦接在所述電流源與所述第一電容器的第二端子之間； 第二開關(guān)，其耦接至所述第二電容器的第二端子； 電壓源，其耦接至所述第二開關(guān)；以及 第三開關(guān)，其耦接在所述第二電容器的第二極板與所述第二晶體管的第一端子之間。24. 根據(jù)權(quán)利要求23所述的非易失性存儲系統(tǒng)，其中： 在預(yù)置階段期間，所述第一開關(guān)將所述電流源耦接至所述第一電容器的第二極板； 在所述預(yù)置階段期間，所述第二開關(guān)將所述電壓源耦接至所述第二電容器的第二極 板；以及 在所述預(yù)置階段期間，所述第三開關(guān)將所述第二電容器的第二極板與所述第二晶體管 的第一端子斷開連接。25. 根據(jù)權(quán)利要求24所述的非易失性存儲系統(tǒng)，其中： 在感測階段期間，所述第一開關(guān)將所述電流源與所述第一電容器的第二極板斷開連 接； 在所述感測階段期間，所述第二開關(guān)將所述電壓源與所述第二電容器的第二極板斷開 連接；以及 在所述感測階段期間，所述第三開關(guān)將所述第二電容器的第二極板耦接至所述第二晶 體管的第一端子。26. -種非易失性存儲系統(tǒng)，包括： 感測放大器輸出端，其能夠連接至位線； 第一電容器，其包括第一極板和第二極板，所述第一極板能夠選擇性地連接至所述感 測放大器輸出端，所述第二極板能夠選擇性地連接至電壓源；以及 運(yùn)算放大器，其具有第一輸入端和第二輸入端，所述第一輸入端能夠選擇性地連接至 所述感測放大器輸出端，所述第二輸入端能夠選擇性地連接至接地端子和參考電壓，所述 運(yùn)算放大器具有輸出端，所述輸出端通過將所述參考電壓與基于單元電流的電壓進(jìn)行比較 來提供讀取數(shù)據(jù)。27. 根據(jù)權(quán)利要求26所述的非易失性存儲系統(tǒng)，其中： 在預(yù)置階段期間，所述第一電容器從所述電壓源被預(yù)充電至第一電壓； 在所述預(yù)置階段之后的感測階段期間，所述第一電容器對所述單元電流進(jìn)行積分； 在所述感測階段之后的比較階段期間，所述第一電容器生成基于所述單元電流的電 壓。
【文檔編號】G11C16/26GK105989889SQ201510883691
【公開日】2016年10月5日
【申請日】2015年12月4日
【發(fā)明人】陳映彰, 阿努拉格·尼加姆, ?！の鲓W
【申請人】桑迪士克科技有限責(zé)任公司