控制信號發(fā)生電路和包括其的非易失性存儲器件的制作方法
【專利摘要】一種控制信號發(fā)生電路可以包括：計數(shù)單元，適用于產生計數(shù)信息；第一信號發(fā)生單元，適用于基于計數(shù)信息、第一上升信息和第一下降信息來激活/去激活第一信號；第二信號發(fā)生單元，適用于基于計數(shù)信息、第二上升信息、第二下降信息和第一下降信息來激活/去激活第二信號；以及控制信號驅動單元，適用于響應于第一信號和第二信號來驅動控制信號。
【專利說明】控制信號發(fā)生電路和包括其的非易失性存儲器件
[0001]相關申請的交叉引用
[0002]本申請要求2015年3月31日提交的申請?zhí)枮?0-2015-0045206的韓國專利申請的優(yōu)先權，該韓國專利申請通過引用全部合并于此。
技術領域
[0003]本專利文件的示例性實施例涉及一種半導體設計技術，更具體地，涉及一種控制信號發(fā)生電路和包括其的非易失性存儲器件。
【背景技術】
[0004]半導體存儲器件被劃分為易失性存儲器件和非易失性存儲器件。易失性存儲器件具有較高的寫入速度和讀取速度，但是在無恒定電源的情況下不能保持數(shù)據(jù)。非易失性存儲器件具有較慢的寫入速度和讀取速度，但是即使在無恒定電源的情況下也能夠保持數(shù)據(jù)。因此，非易失性存儲器件用于儲存必須要保持的數(shù)據(jù)，而不管是否存在可用的恒定電源。非易失性存儲器件包括只讀存儲器(ROM)、掩模ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲器、相變隨機存取存儲器(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)。快閃存儲器被劃分為或非(NOR)型和與非(NAND)型。
[0005]快閃存儲器不僅具有RAM的優(yōu)點，在于其可以被自由地編程或擦除，其還具有ROM的優(yōu)點，在于即使在無恒定電源的情況下其也可以保持數(shù)據(jù)?？扉W存儲器被廣泛地用作便攜式電子設備(諸如，數(shù)字照相機、個人數(shù)字助理(PDA)和MP3播放器)中的儲存介質。
[0006]為了增大存儲器件的數(shù)據(jù)儲存容量，必須在有限的面積中形成更多的存儲單元。這意味著需要減小存儲單元的尺寸。然而，由于，減小存儲單元的尺寸的能力是有限的，因此已經(jīng)提出包括垂直層疊在半導體襯底上的存儲單元的三維(3D)存儲器件。在高集成的3D存儲器件中，信號通過各種傳輸線被傳輸至存儲器件的不同部分。然而，當傳輸線的負載增加時，在信號被傳輸?shù)臅r序之間可能發(fā)生失配，從而負面地影響存儲器件的操作。

【發(fā)明內容】

[0007]各種實施例針對一種控制信號發(fā)生電路以及包括其的非易失性存儲器件，該控制信號發(fā)生電路能夠通過提前激活用于控制耦接半串(half string)的晶體管的信號來使因線負載導致的信號之間的時序失配的影響最小化。
[0008]此外，各種實施例針對一種控制信號發(fā)生電路，其能夠通過兩步激活或去激活控制信號來靈活地調節(jié)控制信號的激活點或去激活點。
[0009]在實施例中，一種控制信號發(fā)生電路可以包括:計數(shù)單元，適用于在第一時段和第二時段期間通過對時鐘計數(shù)來產生計數(shù)信息；第一信號發(fā)生單元，適用于在第一時段期間當計數(shù)信息大于或等于第一上升信息時激活第一信號，以及在第二時段期間當計數(shù)信息大于或等于第一下降信息時去激活第一信號；第二信號發(fā)生單元，適用于在第一時段的起始點處激活第二信號，在第一時段期間當計數(shù)信息大于或等于第二上升信息時去激活第二信號，以及在第二時段期間當計數(shù)信息大于或等于第二下降信息時激活第二信號且當計數(shù)信息大于或等于第一下降信息時去激活第二信號；以及控制信號驅動單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在第一信號和第二信號被激活時將控制信號驅動至預激活電平，以及在第一信號被激活而第二信號被去激活時將控制信號驅動至比預激活電平高的激活電平。
[0010]在實施例中，一種非易失性存儲器件可以包括:管道晶體管，響應于管道控制信號來控制；第一半串，包括串聯(lián)耦接在位線與管道晶體管之間的多個第一存儲單元；第二半串，包括串聯(lián)耦接在源極線與管道晶體管之間的多個第二存儲單元；以及管道控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在讀取操作或驗證操作期間，在由第一上升信息和第二上升信息設置的時間點處通過兩步來激活管道控制信號以及在由第一下降信息和第二下降信息設置的時間點處通過兩步來去激活管道控制信號。
[0011]在實施例中，一種控制信號發(fā)生電路可以包括:儲存單元，適用于儲存第一上升信息、第二上升信息、第一下降信息和第二下降信息；以及控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在由第一上升信息設置的第一時間點處預激活控制信號，在由第二上升信息設置的第二時間點處激活控制信號，在由第二下降信息設置的第三時間點處預去激活控制信號，以及在由第一下降信息設置的第四時間點處去激活控制信號。
【附圖說明】
[0012]圖1是圖示根據(jù)本發(fā)明的實施例的控制信號發(fā)生電路的框圖。
[0013]圖2是圖示圖1中所示的控制信號發(fā)生電路的框圖。
[0014]圖3是用于描述圖1的控制信號發(fā)生電路的操作的時序圖。
[0015]圖4是圖示3D非易失性存儲器件的結構的透視圖。
[0016]圖5是圖示根據(jù)本發(fā)明的實施例的非易失性存儲器件的電路圖。
[0017]圖6是用于描述圖5中所示的非易失性存儲器件的管道控制信號發(fā)生單元的操作的時序圖。
【具體實施方式】
[0018]以下將參照附圖來更詳細地描述各種實施例。然而，本發(fā)明可以以不同的形式來實施并且不應當被解釋為局限于本文所闡述的實施例。更確切地說，這些實施例被提供使得本公開將是徹底和完整的，并且將本發(fā)明的范圍充分地傳達給本領域技術人員。貫穿本公開，相同的參考標記在本發(fā)明的各種附圖和實施例中指代相同的部分。
[0019]圖1是圖示根據(jù)本發(fā)明的實施例的控制信號發(fā)生電路的框圖。
[0020]參照圖1，控制信號發(fā)生電路可以包括儲存單元110和控制信號發(fā)生單元120。在下文中，第一模式可以指其中使用預激活和預去激活的模式，而第二模式可以指其中不使用預激活和預去激活的模式。由圖1的控制信號發(fā)生電路產生的控制信號PCG可以在第一模式被設置時通過兩步來激活或去激活，以及在第二模式被設置時通過一步來激活或去激活。
[0021]儲存單元110可以儲存第一上升信息RISE1〈0:M>和第二上升信息RISE2〈0:M>以及第一下降信息FALL1〈0:M>和第二下降信息FALL2〈0:M>，其中，M是自然數(shù)。當?shù)谝荒Ｊ奖辉O置時，第一上升信息RISEKO:M>可以確定控制信號PCG的預激活點(即，第一時間點)，第二上升信息RISE2〈0:M>可以確定控制信號PCG的激活點(S卩，第二時間點)，第二下降信息FALL2〈0:M>可以確定控制信號PCG的預去激活點(S卩，第三時間點)，第一下降信息FALL1〈0:M>可以確定控制信號PCG的去激活點(S卩，第四時間點)。各個信息片段RISEKO:M>、RISE2〈0:M>、FALLKO:M> 和 FALL2〈0:M> 的值可以被控制。
[0022]隨著各個信息片段RISEKO:M>、RISE2〈0:M>、FALLKO:M> 和 FALL2〈0:M> 的值減小，與各個信息片段相對應的時間點可以提前。另一方面，隨著各個信息片段RISE1〈0:M>、RISE2〈0:M>、FALLKO:M>和FALL2〈0:M>的值增大，與各個信息片段相對應的時間點可以被延遲。例如，第一時間點可以隨著第一上升信息RISE1〈0:M>的值減小而提前，以及隨著第一上升信息RISE1〈0:M>的值增大而延遲。第二上升信息RISE2〈0:M>可以具有比第一上升信息RI SE I〈O: M>大的值，以及第一下降信息FALL I〈O: M>可以具有比第二下降信息FALL2<0:M> 大的值。
[0023]當?shù)谝荒Ｊ奖辉O置時，預激活可以指示將控制信號PCG從非激活電平改變?yōu)轭A激活電平的操作，激活可以指示將控制信號PCG從預激活電平改變?yōu)榧せ铍娖降牟僮?，預去激活可以指示將控制信號PCG從激活電平改變?yōu)轭A激活電平的操作，去激活可以指示將控制信號PCG從預激活電平改變?yōu)榉羌せ铍娖降牟僮?。以供參考，預激活電平可以指示非激活電平與激活電平之間的預定電平。當激活電平高于非激活電平時，預激活電平可以指示預定電平高于非激活電平且低于激活電平，以及當非激活電平高于激活電平時，預激活電平可以指示預定電平高于激活電平且低于非激活電平。
[0024]以供參考，儲存單元110可以包括用于儲存各個信息片段RISEKO:M>、RISE2〈0:M>、FALLKO:M>和FALL2〈0:M>的多個非易失性存儲元件。非易失性存儲元件可以包括諸如熔絲、反熔絲、各種電阻元件和浮柵元件的各種元件。此外，儲存單元110可以儲存關于是第一模式被設置還是第二模式被設置的信息，以及基于儲存的信息來產生模式信號PCG_C0N。當?shù)谝荒Ｊ奖辉O置時，模式信號PCG_C0N可以被激活，以及當?shù)诙Ｊ奖辉O置時，模式信號PCG_C0N可以被去激活。
[0025]控制信號發(fā)生單元120可以產生控制信號PCG，并且當?shù)谝荒Ｊ奖辉O置時，在由信息RI SE I〈O: M>、RI SE2〈0: M>、FALLKO: M>和FALL2〈0: M>設置的時間點處預激活、激活、預去激活或去激活控制信號PCG。此外，當?shù)诙Ｊ奖辉O置時，控制信號發(fā)生單元120可以在預定時間點處激活或去激活控制信號PCG，而不預激活和預去激活控制信號PCG。
[0026]控制信號發(fā)生單元120可以在由第一上升信息RISEKO:M>設置的第一時間點處預激活控制信號PCG，在由第二上升信息RISE2〈0:M>設置的第二時間點處激活控制信號PCG，在由第二下降信息FALL2〈0:M>設置的第三時間點處預去激活控制信號PCG，以及在由第一下降信息FALL1〈0:M>設置的第四時間點處去激活控制信號PCG。
[0027]更具體地，控制信號發(fā)生單元120可以對時鐘CK計數(shù)，將計數(shù)值(在下文中，稱為“計數(shù)信息”)與各個信息片段RI SE I〈O: M>、RI SE2〈0: M>、FALL I〈0: M>和FALL2〈0: M>進行比較，以及確定第一時間點至第四時間點。在第一時段期間，控制信號發(fā)生單元120可以在計數(shù)信息大于或等于第一上升信息RISE1〈0:M>時預激活控制信號PCG，以及在計數(shù)信息大于或等于第二上升信息RISE2〈0:M>時激活控制信號PCG。此外，在第二時段期間，控制信號發(fā)生單元120可以在計數(shù)信息大于或等于第二下降信息FALL2〈0:M>時預去激活控制信號PCG,以及在計數(shù)信息大于或等于第一下降信息FALLKO:M>時去激活控制信號PCG。
[0028]以供參考，第一時段可以指示被設置為執(zhí)行將控制信號PCG從非激活狀態(tài)改變?yōu)榧せ顮顟B(tài)的操作的預定時段，以及第二時段可以指示被設置為執(zhí)行將控制信號PCG從激活狀態(tài)改變?yōu)榉羌せ顮顟B(tài)的操作的預定時段。可以在第一時段之內選擇性地調節(jié)第一時間點和第二時間點，且可以在第二時段之內選擇性地調節(jié)第三時間點和第四時間點。在圖1中，信號CNTEN可以在第一時段和第二時段期間被激活，以及信號RISERANGE可以在第一時段期間被激活。
[0029]當?shù)诙Ｊ奖辉O置時，控制信號發(fā)生單元120可以響應于信號PCGSEL來激活或去激活控制信號PCG?？刂菩盘柊l(fā)生單元120可以在信號PCGSEL被激活時將控制信號PCG從非激活狀態(tài)改變?yōu)榧せ顮顟B(tài)，以及在信號PCGSEL被去激活時將控制信號PCG從激活狀態(tài)改變?yōu)榉羌せ顮顟B(tài)。當?shù)诙Ｊ奖辉O置時，控制信號PCG可以在不經(jīng)過預激活電平的情況下被直接激活或去激活。
[0030]控制信號PCG的激活電平和預激活電平可以根據(jù)包括控制信號發(fā)生電路的半導體器件的操作而不同。例如，假設控制信號PCG控制非易失性存儲器件中的管道晶體管?？刂菩盘朠CG的激活電平可以在非易失性存儲器件執(zhí)行擦除操作時被設置為擦除電壓，或者在非易失性存儲器件執(zhí)行讀取操作、編程操作或驗證操作時被設置為通過電壓。此外，預激活電平可以比激活電平低預定電平。
[0031]控制信號發(fā)生電路可以通過這些步驟來激活控制信號PCG，并且控制何時改變控制信號PCG的電平。因此，控制信號PCG可以具有適用于由控制信號PCG控制的設備的波形。
[0032]圖2是圖示圖1中所示的控制信號發(fā)生單元120的框圖。
[0033]參照圖2，控制信號發(fā)生單元120可以包括計數(shù)單元210、第一信號發(fā)生單元220、第二信號發(fā)生單元230、控制信號驅動單元240、第一選擇單元201和第二選擇單元202。
[0034]計數(shù)單元210可以在第一時段和第二時段期間通過對時鐘CK計數(shù)來產生計數(shù)信息CNT〈0:M>。當信號CNTEN被激活時，計數(shù)單元210可以對時鐘CK計數(shù)。當信號CNTEN被去激活時，計數(shù)單元210可以維持在復位狀態(tài)而不進行計數(shù)。因此，在第一時段期間，計數(shù)信息CNT〈0:M>的值可以對應于從第一時段開始時已經(jīng)過去的時間。在第二時段期間，計數(shù)信息CNT〈0:M>的值可以對應于從第二時段開始時已經(jīng)過去的時間。
[0035]當模式信號PCG_C0N被激活時，第一信號發(fā)生單元220可以在第一時段期間響應于計數(shù)信息CNT〈0:M>、第一上升信息RISEKO:M>和第一下降信息FALLKO:M>來產生第一信號INT_PCGSEL。第一信號發(fā)生單元220可以在其中信號CNTEN和信號RISERANGE 二者被激活的第一時段期間，當計數(shù)信號CNT〈0:M>大于或等于第一上升信息RISE1〈0:M>時激活第一信號INT_PCGSEL，以及在其中信號CNTEN被激活而信號RISERANGE被去激活的第二時段期間，當計數(shù)信號CNT〈0:M>大于或等于第一下降信息FALL1〈0:M>時去激活第一信號INT_PCGSEL0第一信號發(fā)生單元220可以在模式信號PCG_C0N被去激活時被禁止。
[0036]當模式信號PCG_C0N被激活時，第二信號發(fā)生單元230可以響應于計數(shù)信息CNT〈0:M>、第二上升信息RISE2〈0:M>、第一下降信息FALL1〈0:M>和第二下降信息FALL2<0:M>來產生第二信號2STEP_PCG。第二信號發(fā)生單元230可以在其中信號CNTEN和信號RISERANGE 二者被激活的第一時段的起始點處激活第二信號2STEP_PCG，在第一時段期間當計數(shù)信息CNT〈0:M>大于或等于第二上升信息RISE2〈0:M>時去激活第二信號2STEP_PCG。此外，在第二時段期間，第二信號發(fā)生單元230可以在計數(shù)信息CNT〈0:M>大于或等于第二下降信息FALL2〈0:M>時激活第二信號2STEP_PCG，以及在計數(shù)信息CNT〈0:M>大于或等于第一下降信息FALL1〈0:M>時去激活第二信號2STEP_PCG。第二信號發(fā)生單元230可以在模式信號PCG_CON被去激活時被禁止。
[0037]第一選擇單元201可以在模式信號PCG_C0N被激活時選擇第一信號INT_PCGSEL，以及在模式信號PCG_C0N被去激活時選擇信號PCGSEL。第二選擇單元202可以在模式信號PCG_C0N被激活時選擇第二信號2STEP_PC，以及在模式信號PCG_C0N被去激活時選擇接地電壓。
[0038]當?shù)谝荒Ｊ奖辉O置時，控制信號驅動單元240可以在第一信號INT_PCGSEL和第二信號2STEP_PCG 二者被激活時將控制信號PCG驅動至預激活電平，以及在第一信號INT_PCGSEL被激活而第二信號2STEP_PCG被去激活時將控制信號PCG驅動至激活電平?？刂菩盘栻寗訂卧?40可以在第一信號INT_PCGSEL被去激活時將控制信號PCG驅動至非激活電平。當?shù)诙Ｊ奖辉O置時，控制信號驅動單元240可以在信號PCGSEL被激活時將控制信號PCG驅動至激活電平，以及在信號PCGSEL被去激活時將控制信號PCG驅動至非激活電平。
[0039]控制信號驅動單元240可以包括激活電壓發(fā)生器241和信號驅動器242。激活電壓發(fā)生器241可以產生激活電壓VSRCl至VSRC3，所述激活電壓VSRCl至VSRC3在第二信號2STEP_PCG被去激活時具有激活電平，以及在第二信號2STEP_PCG被激活時具有預激活電平。激活電壓VSRCl至VSRC3可以在第二信號2STEP_PCG被去激活時具有激活電平，以及在第二信號2STEP_PCG被激活時具有比激活電平低預定電平的不同的預激活電平。
[0040]例如，當激活電壓VSRCl、VSRC2和VSRC3的激活電平被分別設置為IV、2V和3V并且預定電平被設置為0.5V時，激活電壓發(fā)生器241可以在第二信號2STEP_PCG被去激活時產生IV的激活電壓VSRCl、2V的激活電壓VSRC2和3V的激活電壓VSRC3，以及在第二信號2STEP_PCG被激活時產生0.5V(lV-0.5V)的激活電壓VSRCl、1.5V(2V~0.5V)的激活電壓VSRC2 和 2.5V(3V-0.5V)的激活電壓 VSRC3。
[0041]當?shù)谝荒Ｊ奖辉O置時，信號驅動器242可以在第一信號INT_PCGSEL被去激活時將控制信號PCG驅動至具有非激活電平(例如，接地電壓電平)的去激活電壓(例如，接地電壓)，以及在第一信號INT_PCGSEL被激活時將控制信號PCG驅動至從激活電壓VSRCl至VSRC3中選擇的激活電壓。當操作信號0P〈1: 3>的對應的操作信號被激活時，激活電壓VSRCl至VSRC3中的每個可以被選中。例如，當操作信號0P〈1>被激活時，激活電壓VSRCl可以被選中，當操作信號0P〈2>被激活時，激活電壓VSRC2可以被選中，以及當操作信號0P〈3>被激活時，激活電壓VSRC3可以被選中。圖2圖示了其中產生三種類型的激活電壓的示例。然而，根據(jù)設計，可以產生一種或更多種類型的激活電壓。
[0042]當?shù)诙Ｊ奖辉O置時，信號驅動器242可以在信號PCGSEL被去激活時將控制信號PCG驅動至去激活電壓，以及在信號PCGSEL被激活時將控制信號PCG驅動至激活電壓。
[0043]圖3是用于描述圖1的控制信號發(fā)生電路的操作的時序圖。
[0044]參照圖3，使用信號CNTEN、信號RISERANGE、第一信號INT_PCGSEL、第二信號2STEP_PCG和控制信號PCG的波形來描述控制信號發(fā)生電路的操作。
[0045]當信號CNTEN被激活時，計數(shù)單元210可以產生計數(shù)信息CNT〈0:M>。在其中信號CNTEN和信號RISERANGE 二者被激活的第一時段ENl的起始點處，第二信號2STEP_PCG可以被激活。在第一時段ENl期間，第一信號INT_PCGSEL可以當在第一時間點Tl處計數(shù)信息CNT<0:M>的值大于或等于第一上升信息RISE1〈0:M>時被激活，以及第二信號2STEP_PCG可以當在第二時間點T2處計數(shù)信息CNT〈0:M>的值大于或等于第二上升信息RISE2〈0:M>時被去激活。
[0046]在其中信號RISERANGE被去激活而信號CNTEN被激活的第二時段EN2期間，第二信號2STEP_PCG可以當在第三時間點T3處計數(shù)信息CNT〈0:M>的值大于或等于第二下降信息FALL2〈0:M>時被激活，以及第一信號INT_PCGSEL和第二信號2STEP_PCG可以當在第四時間點T4處計數(shù)信息CNT〈0:M>大于或等于第一下降信息FALLKO:M>時被去激活。
[0047]控制信號PCG可以在第一時間點Tl處從非激活電平INACT_LV被預激活為預激活電平PRE_ACT_LV，在第二時間點T2處從預激活電平PRE_ACT_LV被激活為激活電平ACT_LV,在第三時間點T3處從激活電平ACT_LV被預去激活為預激活電平PRE_ACT_LV，以及在第四時間點T4處從預激活電平PRE_ACT_LV被去激活為非激活電平INACT_LV。
[0048]圖4是圖示3D非易失性存儲器件的結構的透視圖。為了方便起見，在圖4中未圖示層間電介質層。
[0049]參照圖4，3D非易失性存儲器件可以包括掩埋在管柵PG中的管道溝道PCH、源極側半溝道SCH和漏極側半溝道DCH。源極側半溝道SCH和漏極側半溝道DCH可以連接至管道溝道PCH。源極側半溝道SCH、管道溝道PCH和漏極側半溝道DCH可以形成一個完整的溝道CH0
[0050]存儲器件還可以包括源極側字線S_WL和漏極側字線D_WL。源極側字線S_WL可以在圍繞源極側半溝道SCH的同時層疊，漏極側字線D_WL可以在圍繞漏極側半溝道DCH的同時層疊。源極側字線S_WL和漏極側字線D_WL可以平行于第一方向Ι-Γ延伸。此外，源極選擇線SSL可以形成在源極側字線S_WL之上，漏極選擇線DSL可以形成在漏極側字線D_WL之上。
[0051]串ST的沿第二方向ΙΙ-ΙΓ鄰近的源極側溝道SCH可以連接至一個源極線SL，且串ST的沿第二方向ΙΙ-ΙΓ延伸的漏極側溝道DCH可以連接至一個位線BL。
[0052]圖5圖示根據(jù)本發(fā)明的實施例的非易失性存儲器件的電路圖。圖5圖示了包括源極側半溝道SCH、管道溝道PCH和漏極側半溝道DCH的一個串。
[0053]參照圖5，漏極側半溝道DCH可以包括存儲單元MO至M3和漏極選擇晶體管DST。存儲單元MO至M3中的每個可以用包括浮柵的晶體管來實施。管道溝道PCH可以包括管道晶體管PT。源極側半溝道SCH可以包括存儲單元M4至M7和源極選擇晶體管SST。存儲單元M4至M7中的每個可以用包括浮柵的晶體管來實施。
[0054]在上述實施例中，字線WLO至WL7的數(shù)量被設置為8，以及包括在一個串中的存儲單元MO至M7的數(shù)量被設置為8。然而，這僅是示例，且包括在一個串中的字線的數(shù)量和存儲單元的數(shù)量可以是32或64等。
[0055]管道晶體管PT可以由通過管道控制信號發(fā)生單元510產生的管道控制信號PCG來控制。圖5的管道控制信號發(fā)生單元510可以對應于圖1的控制信號發(fā)生電路。在管道晶體管PT與管道控制信號發(fā)生單元510之間，控制信號傳輸線可以將管道控制信號發(fā)生單元510耦接至管道晶體管PT的柵極，并且將管道控制信號PCG從管道控制信號發(fā)生單元510傳輸至管道晶體管PT的柵極。
[0056]與漏極側半溝道DCH相對應的第一半串HSTl可以包括串聯(lián)耦接在管道晶體管PT與位線BL之間的漏極選擇線DSL和多個存儲單元MO至M3。與源極側半溝道SCH相對應的第二半串HST2可以包括串聯(lián)耦接在管道晶體管PT與源極線SL之間的源極選擇線SSL和多個存儲單元M4至M7。管道晶體管PT、第一半串HSTl和第二半串HST2形成U形3D完整串O
[0057]當?shù)谝荒Ｊ奖辉O置時，在讀取操作或驗證操作期間，管道控制信號發(fā)生單元510可以在由第一上升信息RISE1〈0:M>和第二上升信息RISE2〈0:M>設置的時間點處通過兩步來激活管道控制信號PCG，以及在由第一下降信息FALL1〈0:M>和第二下降信息FALL2〈0:M>設置的時間點處通過兩步來去激活管道控制信號PCG。在下文中，非易失性存儲器件的編程操作、驗證操作、擦除操作和讀取操作將被描述如下。
[0058][編程操作]
[0059]在下文中，用于編程存儲單元MO的編程操作將作為示例。在編程操作期間，可以根據(jù)編程數(shù)據(jù)的邏輯值來將電源電壓或接地電壓施加至位線BL。可以將電源電壓施加至漏極選擇線DSL和源極線SL，可以將用于導通存儲單元的通過電壓施加至未選中字線WLl至WL7，可以將與大于或等于15V的高壓相對應的編程電壓施加至選中字線WL0，以及可以將接地電壓施加至源極選擇線SSL。存儲單元MO可以在位線BL的電壓是接地電壓時被編程，而在位線BL的電壓是電源電壓時不被編程。此外，可以將通過電壓施加至管道晶體管PT。
[0060][擦除操作]
[0061]在擦除操作期間，可以將與15V的高壓相對應的擦除電壓施加至位線BL和源極線SL。此時，可以將具有比擦除電壓低的電平的高壓施加至漏極選擇線DSL和源極選擇線SSL，以及可以將擦除電壓施加至管道晶體管PT。此外，可以將接地電壓施加至字線WLO至WL7。然后，當在漏極選擇晶體管DST和源極選擇晶體管SST中發(fā)生柵極誘導漏極泄漏(GIDL，Gate Induced Drain Leakage)時，空穴可以被注入至溝道。結果，存儲單元MO至M7的數(shù)據(jù)可以被擦除。
[0062][讀取操作或驗證操作]
[0063]讀取操作是響應于讀取命令來輸出選中存儲單元的數(shù)據(jù)，驗證操作是輸出選中存儲單元的數(shù)據(jù)以驗證該選中存儲單元是否被適當?shù)鼐幊?。因此，在讀取操作和驗證操作期間，可以將類似的電壓施加至位線BL、源極線SL、選中字線和未選中字線。在下文中，當存儲單元MO被讀取或驗證時的讀取操作或驗證操作將作為示例。
[0064]可以將例如IV的預定預充電電壓施加至位線BL，以及可以將接地電壓施加至源極線SL。此外，可以將能夠導通對應晶體管的選擇電壓施加至漏極選擇線DSL和源極選擇線SSL。此外，可以將用于檢查選中存儲單元的閾值電壓是否高于預定電平的讀取電壓或驗證電壓施加至選中字線WL0，以及可以將通過電壓施加至未選中字線WLl至WL7和管道晶體管PT。當存儲單元MO的閾值電壓低于讀取電壓或驗證電壓時，通過包括存儲單元MO的串ST可以形成電流路徑。當存儲單元MO的閾值電壓大于或等于讀取電壓或驗證電壓時，通過包括存儲單元MO的串ST不會形成電流路徑。因此，可以檢測到位線BL的電壓降或從位線BL流向源極線SL的電流，以確定存儲單元MO的數(shù)據(jù)值。
[0065]當編程操作或擦除操作被執(zhí)行時，管道控制信號PCG可以通過一步來從接地電壓激活為通過電壓或擦除電壓，或者通過一步來從通過電壓或擦除電壓去激活為接地電壓。然而，在讀取操作或驗證操作期間，管道控制信號PCG可以通過兩步來從接地電壓激活為通過電壓，或者通過兩步來從通過電壓去激活為接地電壓。以下將參照圖6來詳細描述管道控制信號PCG。
[0066]圖6是用于描述圖5中所示的非易失性存儲器件的管道控制信號發(fā)生單元510的操作的時序圖。
[0067]參照圖6，使用信號CNTEN、信號RISERANGE、第一信號INT_PCGSEL、第二信號2STEP_PCG和控制信號PCG的波形來描述管道控制信號發(fā)生單元510的操作。在圖6中，附圖標記“UNSELWL”表示未選中字線WLl至WL7的電壓波形，附圖標記“SELWL”表示選中字線WLO的電壓波形。
[0068]信號CNTEN可以在使能時段ENl和禁止時段EN2期間被激活，以及信號RISERANGE可以在使能時段ENl期間被激活。使能時段ENl可以對應于第一時段，禁止時段EN2可以對應于第二時段。使能時段ENl可以指示被設置為在讀取操作或驗證操作期間激活管道控制信號PCG的時段，禁止時段EN2可以指示被設置為在讀取操作或驗證操作期間去激活管道控制信號PCG的時段。使能時段ENl可以在未選中字線UNSELWL和選中字線SELWL被使能之前和之后持續(xù)若干微秒(μ s)，禁止時段ΕΝ2可以在未選中字線UNSELWL和選中字線SELffL被禁止之前和之后持續(xù)若干微秒(μ s)。
[0069]在其中信號CNTEN和信號RISERANGE 二者被激活的使能時段ENl的起始點處，第二信號2STEP_PCG可以被激活。在使能時段ENl期間，第一信號INT_PCGSEL可以當在第一時間點Tl處計數(shù)信息CNT〈0:M>的值大于或等于第一上升信息RISE1〈0:M>時被激活，以及第二信號2STEP_PCG可以當在第二時間點T2處計數(shù)信息CNT〈0:M>的值大于或等于第二上升信息RISE2〈0:M>時被去激活。
[0070]在禁止時段EN2期間，第二信號2STEP_PCG可以當在第三時間點T3處計數(shù)信息CNT<0:M>的值大于或等于第二下降信息FALL2〈0:M>時被激活，以及第一信號INT_PCGSEL和第二信號2STEP_PCG可以當在第四時間點T4處計數(shù)信息CNT〈0:M>的值大于或等于第一下降信息FALL1〈0:M>時被去激活。
[0071]未選中字線UNSELWL可以在讀取操作或驗證操作期間的預定時間點處被激活至通過電壓Vpass，以及在讀取操作或驗證操作完成之后的預定時間點處被去激活至接地電壓。選中字線SELWL可以在讀取操作或驗證操作期間的預定時間點處被激活至讀取電壓Vread或驗證電壓Vverify，以及在讀取操作或驗證操作完成之后的預定時間點處被去激活至接地電壓。
[0072]控制信號PCG可以在第一時間點Tl處從非激活電平INACT_LV預激活為預激活電平PRE_ACT_LV，在第二時間點T2處從預激活電平PRE_ACT_LV激活為激活電平ACT_LV，在第三時間點T3處從激活電平ACT_LV預去激活為預激活電平PRE_ACT_LV，以及在第四時間點T4處從預激活電平PRE_ACT_LV去激活為非激活電平INACT_LV。激活電平ACT_LV可以對應于通過電壓Vpass的電平，預激活電平PRE_ACT_LV可以對應于通過從激活電平ACT_LV減去預定電平而獲得的電平，以及非激活電平INACT_LV可以對應于接地電壓電平。
[0073]參照圖5，管道控制信號PCG可以在未選中字線UNSELWL和選中字線SELWL被使能之前被預激活，以及在未選中字線UNSELWL和選中字線SELWL被禁止之前被預去激活。在圖4的3D非易失性存儲器件中，字線WLO至WL7與控制信號PCG經(jīng)由其傳輸?shù)目刂菩盘杺鬏斁€之間的距離可以不同。由于字線WLO至WL7與控制信號PCG經(jīng)由其傳輸?shù)目刂菩盘杺鬏斁€之間的負載差異，在信號之間可能發(fā)生時序失配。圖5的非易失性存儲器件可以選擇性地控制管道控制信號PCG被預激活、被激活、被預去激活和被去激活的時間點，從而使信號之間的時序失配最小化。
[0074]以供參考，在對非易失性存儲器件執(zhí)行測試操作之后，信息片段RISE1〈0:M>、RISE2〈0:M>、FALLKO:M>和FALL2〈0:M>可以被設置為這樣的值，即在該值處控制信號PCG的時序與被傳輸至各個字線的信號的時序基于測試結果而可靠地匹配。
[0075]根據(jù)本發(fā)明的實施例，控制信號發(fā)生電路可以通過兩步來激活用于控制非易失性存儲器件的耦接半串的晶體管的信號，從而使因線負載而導致的信號之間的時序失配的影響最小化。
[0076]控制信號發(fā)生電路可以以兩步來激活或去激活控制信號，并且選擇性地控制激活點或去激活點。
[0077]雖然出于說明的目的已經(jīng)描述了各種實施例，但是對于本領域技術人員將明顯的是，在不脫離如所附權利要求限定的本發(fā)明的精神和范圍的情況下，可以做出各種改變和變型。
[0078]通過以上實施例可以看出，本發(fā)明提供以下技術方案。
[0079]技術方案1.一種控制信號發(fā)生電路，包括:
[0080]計數(shù)單元，適用于在第一時段和第二時段期間通過對時鐘計數(shù)來產生計數(shù)信息；
[0081]第一信號發(fā)生單元，適用于:在第一時段期間當計數(shù)信息大于或等于第一上升信息時激活第一信號，以及在第二時段期間當計數(shù)信息大于或等于第一下降信息時去激活第一信號;
[0082]第二信號發(fā)生單元，適用于:在第一時段的起始點處激活第二信號，在第一時段期間當計數(shù)信息大于或等于第二上升信息時去激活第二信號，以及在第二時段期間當計數(shù)信息大于或等于第二下降信息時激活第二信號以及當計數(shù)信息大于或等于第一下降信息時去激活第二信號；以及
[0083]控制信號驅動單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在第一信號和第二信號被激活時將控制信號驅動至預激活電平，以及在第一信號被激活而第二信號被去激活時將控制信號驅動至比預激活電平高的激活電平。
[0084]技術方案2.如技術方案I所述的控制信號發(fā)生電路，其中，第二上升信息大于第一上升信息，并且第一下降信息大于第二下降信息。
[0085]技術方案3.如技術方案I所述的控制信號發(fā)生電路，其中，計數(shù)單元在除了第一時段和第二時段之外的時段期間被禁止。
[0086]技術方案4.如技術方案I所述的控制信號發(fā)生電路，其中，控制信號驅動單元在第一信號被去激活時將控制信號驅動至非激活電平。
[0087]技術方案5.如技術方案I所述的控制信號發(fā)生電路，其中，控制信號驅動單元包括:
[0088]激活電壓發(fā)生器，適用于產生激活電壓，所述激活電壓在第二信號被去激活時具有激活電平，且在第二信號被激活時具有預激活電平；以及
[0089]信號驅動器，適用于在第一信號被去激活時將控制信號驅動至具有非激活電平的去激活電壓，以及在第一信號被激活時將控制信號驅動至激活電壓。
[0090]技術方案6.如技術方案I所述的控制信號發(fā)生電路，其中，第一上升信息的值、第二上升信息的值、第一下降信息的值和第二下降信息的值基于測試結果來調節(jié)。
[0091]技術方案7.如技術方案4所述的控制信號發(fā)生電路，其中，當?shù)诙Ｊ奖辉O置時，控制信號驅動單元在第三信號被激活時將控制信號驅動至激活電平，以及在第三信號被去激活時將控制信號驅動至非激活電平。
[0092]技術方案8.—種非易失性存儲器件，包括:
[0093]管道晶體管，所述管道晶體管響應于管道控制信號來控制；
[0094]第一半串，包括串聯(lián)耦接在位線與管道晶體管之間的多個第一存儲單元；
[0095]第二半串，包括串聯(lián)耦接在源極線與管道晶體管之間的多個第二存儲單元；以及
[0096]管道控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在讀取操作或驗證操作期間，在由第一上升信息和第二上升信息設置的時間點處通過兩步來激活管道控制信號以及在由第一下降信息和第二下降信息設置的時間點處通過兩步來去激活管道控制信號。
[0097]技術方案9.如技術方案8所述的非易失性存儲器件，其中，管道控制信號發(fā)生單元在由第一上升信息設置的時間點處將管道控制信號驅動至預激活電平，在由第二上升信息設置的時間點處將管道控制信號驅動至激活電平，在由第二下降信息設置的時間點處將管道控制信號驅動至預激活電平，以及在由第一下降信息設置的時間點處將管道控制信號驅動至非激活電平。
[0098]技術方案10.如技術方案9所述的非易失性存儲器件，其中，第二上升信息大于第一上升信息，以及第一下降信息大于第二下降信息。
[0099]技術方案11.如技術方案9所述的非易失性存儲器件，其中，第一上升信息的值、第二上升信息的值、第一下降信息的值和第二下降信息的值基于測試結果來調節(jié)。
[0100]技術方案12.如技術方案8所述的非易失性存儲器件，其中，當?shù)诙Ｊ奖辉O置時，在讀取操作或驗證操作期間，管道控制信號發(fā)生單元通過一步來激活管道控制信號以及通過一步來去激活管道控制信號。
[0101]技術方案13.如技術方案8所述的非易失性存儲器件，還包括:
[0102]多個第一字線，耦接至對應的第一存儲單元，并且垂直地層疊在位線與管道晶體管之間；以及
[0103]多個第二字線，耦接至對應的第二存儲單元，并且垂直地層疊在源極線與管道晶體管之間。
[0104]技術方案14.如技術方案13所述的非易失性存儲器件，其中，管道晶體管、第一半串和第二半串形成U形3D完整串。
[0105]技術方案15.如技術方案8所述的非易失性存儲器件，其中，激活電平是通過電壓電平，預激活電平低于通過電壓電平，以及非激活電平是接地電壓電平。
[0106]技術方案16.如技術方案8所述的非易失性存儲器件，其中，管道控制信號發(fā)生單元在編程操作期間通過一步來將管道控制信號激活至通過電壓電平，以及在擦除操作期間通過一步來將管道控制信號激活至擦除電壓電平。
[0107]技術方案17.如技術方案8所述的非易失性存儲器件，其中，當?shù)谝荒Ｊ奖辉O置時，管道控制信號發(fā)生單元在使能時段期間在由第一上升信息和第二上升信息設置的時間點處通過兩步來激活管道控制信號，以及在禁止時段期間在由第一下降信息和第二下降信息設置的時間點處通過兩步來去激活管道控制信號，以及
[0108]當?shù)诙Ｊ奖辉O置時，管道控制信號發(fā)生單元在使能時段的預定時間點處激活管道控制信號，以及在禁止時段的預定時間點處去激活管道控制信號。
[0109]技術方案18.如技術方案8所述的非易失性存儲器件，還包括:
[0110]控制信號傳輸線，適用于:將管道控制信號發(fā)生單元耦接至管道晶體管的柵極，以及將管道控制信號傳輸至管道晶體管的柵極。
[0111]技術方案19.一種控制信號發(fā)生電路，包括:
[0112]儲存單元，適用于儲存第一上升信息、第二上升信息、第一下降信息和第二下降信息；以及
[0113]控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在由第一上升信息設置的第一時間點處預激活控制信號，在由第二上升信息設置的第二時間點處激活控制信號，在由第二下降信息設置的第三時間點處預去激活控制信號，以及在由第一下降信息設置的第四時間點處去激活控制信號。
[0114]技術方案20.如技術方案19所述的控制信號發(fā)生電路，其中，控制信號發(fā)生單元在第一時間點處將控制信號預激活為預激活電平，在第二時間點處將控制信號激活為比預激活電平高的激活電平，在第三時間點處將控制信號預去激活為預激活電平，以及在第四時間點處將控制信號去激活為比預激活電平低的非激活電平。
[0115]技術方案21.如技術方案19所述的控制信號發(fā)生電路，其中，控制信號發(fā)生單元通過將通過對時鐘計數(shù)而獲得的計數(shù)信息與第一上升信息進行比較來設置第一時間點，通過將計數(shù)信息與第二上升信息進行比較來設置第二時間點，通過將計數(shù)信息與第二下降信息進行比較來設置第三時間點，以及通過將計數(shù)信息與第一下降信息進行比較來設置第四時間點。
[0116]技術方案22.如技術方案19所述的控制信號發(fā)生電路，其中，第一上升信息的值、第二上升信息的值、第一下降信息的值和第二下降信息的值基于測試結果來調節(jié)。
[0117]技術方案23.如技術方案19所述的控制信號發(fā)生電路，其中，當?shù)诙Ｊ奖辉O置時，控制信號發(fā)生單元在預定時間點處激活控制信號，以及在預定時間點處去激活控制信號，而不預激活和預去激活控制信號。
【主權項】
1.一種控制信號發(fā)生電路，包括: 計數(shù)單元，適用于在第一時段和第二時段期間通過對時鐘計數(shù)來產生計數(shù)信息； 第一信號發(fā)生單元，適用于:在第一時段期間當計數(shù)信息大于或等于第一上升信息時激活第一信號，以及在第二時段期間當計數(shù)信息大于或等于第一下降信息時去激活第一信號; 第二信號發(fā)生單元，適用于:在第一時段的起始點處激活第二信號，在第一時段期間當計數(shù)信息大于或等于第二上升信息時去激活第二信號，以及在第二時段期間當計數(shù)信息大于或等于第二下降信息時激活第二信號以及當計數(shù)信息大于或等于第一下降信息時去激活第二信號；以及 控制信號驅動單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在第一信號和第二信號被激活時將控制信號驅動至預激活電平，以及在第一信號被激活而第二信號被去激活時將控制信號驅動至比預激活電平高的激活電平。2.如權利要求1所述的控制信號發(fā)生電路，其中，第二上升信息大于第一上升信息，并且第一下降信息大于第二下降信息。3.如權利要求1所述的控制信號發(fā)生電路，其中，計數(shù)單元在除了第一時段和第二時段之外的時段期間被禁止。4.如權利要求1所述的控制信號發(fā)生電路，其中，控制信號驅動單元在第一信號被去激活時將控制信號驅動至非激活電平。5.如權利要求1所述的控制信號發(fā)生電路，其中，控制信號驅動單元包括: 激活電壓發(fā)生器，適用于產生激活電壓，所述激活電壓在第二信號被去激活時具有激活電平，且在第二信號被激活時具有預激活電平；以及 信號驅動器，適用于在第一信號被去激活時將控制信號驅動至具有非激活電平的去激活電壓，以及在第一信號被激活時將控制信號驅動至激活電壓。6.如權利要求1所述的控制信號發(fā)生電路，其中，第一上升信息的值、第二上升信息的值、第一下降信息的值和第二下降信息的值基于測試結果來調節(jié)。7.如權利要求4所述的控制信號發(fā)生電路，其中，當?shù)诙Ｊ奖辉O置時，控制信號驅動單元在第三信號被激活時將控制信號驅動至激活電平，以及在第三信號被去激活時將控制信號驅動至非激活電平。8.一種非易失性存儲器件，包括: 管道晶體管，所述管道晶體管響應于管道控制信號來控制； 第一半串，包括串聯(lián)耦接在位線與管道晶體管之間的多個第一存儲單元； 第二半串，包括串聯(lián)耦接在源極線與管道晶體管之間的多個第二存儲單元；以及 管道控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在讀取操作或驗證操作期間，在由第一上升信息和第二上升信息設置的時間點處通過兩步來激活管道控制信號以及在由第一下降信息和第二下降信息設置的時間點處通過兩步來去激活管道控制信號。9.如權利要求8所述的非易失性存儲器件，其中，管道控制信號發(fā)生單元在由第一上升信息設置的時間點處將管道控制信號驅動至預激活電平，在由第二上升信息設置的時間點處將管道控制信號驅動至激活電平，在由第二下降信息設置的時間點處將管道控制信號驅動至預激活電平，以及在由第一下降信息設置的時間點處將管道控制信號驅動至非激活電平。10.一種控制信號發(fā)生電路，包括: 儲存單元，適用于儲存第一上升信息、第二上升信息、第一下降信息和第二下降信息；以及 控制信號發(fā)生單元，適用于:當?shù)谝荒Ｊ奖辉O置時，在由第一上升信息設置的第一時間點處預激活控制信號，在由第二上升信息設置的第二時間點處激活控制信號，在由第二下降信息設置的第三時間點處預去激活控制信號，以及在由第一下降信息設置的第四時間點處去激活控制信號。
【文檔編號】G11C16/34GK106024057SQ201510925448
【公開日】2016年10月12日
【申請日】2015年12月14日
【發(fā)明人】金炳烈
【申請人】愛思開海力士有限公司