用在低功率納米閃存裝置中的改進的感測電路的制作方法
【專利摘要】公開了用在低功率納米閃存裝置中的改進的感測電路。
【專利說明】
用在低功率納米閃存裝置中的改進的感測電路
技術領域
[0001]公開了用在低功率納米閃存裝置中的改進的感測電路。
【背景技術】
[0002]使用浮柵來在其上存儲電荷的閃存單元以及形成于半導體襯底中的此類非易失性存儲器單元的存儲器陣列，在本領域中是眾所周知的。通常，此類浮柵存儲器單元一直是分裂柵類型或疊柵類型的。
[0003]圖1中示出一種現(xiàn)有技術的非易失性存儲器單元10。分裂柵超快閃(SuperFlash,SF)存儲器單元10包括第一導電類型(諸如P型)的半導體襯底I。襯底I具有表面，在該表面上形成第二導電類型(諸如N型)的第一區(qū)2(也稱為源極線SL)。同樣第二導電類型(諸如N型)的第二區(qū)3(也稱為漏極線)形成在襯底I的該表面上。第一區(qū)2和第二區(qū)3之間是溝道區(qū)
4。位線(BL) 9連接到第二區(qū)3。字線(WL) 8(也稱為選擇柵)被定位在溝道區(qū)4的第一部分上方并與其絕緣。字線8幾乎不與或完全不與第二區(qū)3重疊。浮柵(FG) 5在溝道區(qū)4的另一部分上方。浮柵5與該另一部分絕緣，并與字線8相鄰。浮柵5還與第一區(qū)2相鄰。耦合柵(CG) 7(也稱為控制柵)位于浮柵5上方并與其絕緣。擦除柵(EG) 6在第一區(qū)2上方并與浮柵5和耦合柵7相鄰，且與浮柵和耦合柵絕緣。擦除柵6也與第一區(qū)2絕緣。
[0004]現(xiàn)有技術的非易失性存儲器單元10的擦除和編程的一個示例性操作如下。通過福勒-諾德海姆隧穿機制(Fowler-Nordheim tunneling mechanism)，借助在擦除柵EG 6上施加高電壓以及其他端子等于零伏來擦除單元10。電子從浮柵FG 5隧穿到擦除柵EG 6中，導致浮柵FG 5帶正電，從而接通處于讀取狀態(tài)的單元10。所得的單元擦除狀態(tài)被稱為‘I’狀態(tài)。用于擦除的另一個實施例是通過在擦除柵EG 6上施加正電壓Vegp、在耦合柵CG 7上施加負電壓Vcgn，以及其他端子等于零伏的。負電壓Vcgn負耦合浮柵FG 5，因此擦除要求較小的正電壓Vcgp。電子從浮柵FG 5隧穿到擦除柵EG 6中，導致浮柵FG 5帶正電，從而接通處于讀取狀態(tài)(單元狀態(tài)‘I’)的單元10?？商鎿Q地，字線WL 8 (Vwle)和源極線SL 2 (Vsle)可以為負，以進一步降低擦除柵FG 5上用于擦除所需的正電壓。在這種情況下負電壓Vwle和Vsle的量值小到不足以使p/n結正向。通過源極側熱電子編程機制，借助在耦合柵CG 7上施加高電壓、在源極線SL 2上施加高電壓、在擦除柵EG 6上施加中等電壓以及在位線BL 9上施加編程電流，來對單元10編程。流經(jīng)字線WL 8與浮柵FG 5之間的間隙的電子的一部分獲得足夠的能量而注入浮柵FG 5之中，導致浮柵FG 5帶負電，從而斷開處于讀取狀態(tài)的單元1 ο所得的單元編程狀態(tài)被稱為‘ O，狀態(tài)。
[0005]可在編程中，通過在位線BL 9上施加抑制電壓來抑制單元10(例如，如果將要對單元10的行中的另一單元進行編程，但不將對單元10進行編程)。分裂柵閃存操作和各種電路在Hieu Van Tran等人的“Sub Volt Flash Memory System”(亞電壓閃存系統(tǒng))的美國專利N0.7，990，773，以及 Hieu Van Tran 等人的 “Array of Non-Volati Ie Memory CellsIncluding Embedded Local and Global Reference Cells and Systems”(包括嵌入式本地和全局基準單元和系統(tǒng)的非易失性存儲器單元陣列)的美國專利N0.8，072，815中進行描述，所述專利通過弓I用并入本文。
[0006]圖2描繪了二維現(xiàn)有技術閃存系統(tǒng)的典型現(xiàn)有技術架構。管芯12包括:用于存儲數(shù)據(jù)的存儲器陣列15和存儲器陣列20，存儲器陣列任選地利用如圖1中的存儲器單元10;用于使管芯12的其他部件通常與絲焊(未示出)之間能夠電連通的墊35和墊80，所述絲焊繼而連接到用于從封裝芯片外部訪問集成電路的引腳(未示出)或封裝凸塊;用于為系統(tǒng)提供正和負電壓源的高電壓電路75;用于提供諸如冗余和內建自測試的各種控制功能的控制邏輯70;模擬邏輯65;分別用于從存儲器陣列15和存儲器陣列20讀取數(shù)據(jù)的感測電路60和61;行譯碼器電路45和行譯碼器電路46，分別用于訪問存儲器陣列15和存儲器陣列20中的將要從其讀取或寫入到其的行；列譯碼器55和列譯碼器56，分別用于訪問存儲器陣列15和存儲器陣列20中的將要從其讀取或寫入到其的列；電荷栗電路50和電荷栗電路51，分別用于為存儲器陣列15和存儲器陣列20提供用于編程和擦除操作的升高電壓；由存儲器陣列15和存儲器陣列20共享的、用于讀取和寫入(擦除/編程)操作的高電壓驅動器電路30;存儲器陣列15在讀取和寫入操作期間使用的高電壓驅動器電路25，以及存儲器陣列20在讀取和寫入(擦除/編程)操作期間使用的高電壓驅動器電路26;以及位線抑制電壓電路40和位線抑制電壓電路41，分別用于取消選擇在存儲器陣列15和存儲器陣列20的寫入操作期間不打算編程的位線。本領域的技術人員理解這些功能塊，并且圖2中所示的塊布局在現(xiàn)有技術中是已知的。
[0007 ]圖3描繪現(xiàn)有技術的感測電路100。感測電路100是可用作圖2中的感測電路60和61的電路類型的例子。感測電路100包括存儲器數(shù)據(jù)讀取塊110、存儲器基準讀取塊120和差分放大器塊130。
[0008]本例中的存儲器數(shù)據(jù)讀取塊110包括電流源111、共源共柵感測NMOS晶體管113、位線鉗位NMOS晶體管114和二極管連接的感測負載PMOS晶體管112。
[0009 ]本例中的存儲器基準讀取塊120包括電流源121、基準位線鉗位NMOS晶體管124、共源共柵感測NMOS晶體管123和二極管連接的感測負載PMOS晶體管122。
[0010]在本例中，差分放大器塊130包括輸入差分對匪OS晶體管131和134、電流鏡負載PMOS晶體管132和13 3、輸出PMOS晶體管13 5、電流偏置NMOS晶體管136、輸出電流偏置NMOS晶體管137和輸出140。
[0011]節(jié)點116耦合到將讀取的所選存儲器單元(未示出)，并且節(jié)點117耦合到將用來確定所選存儲器單元的值的基準存儲器單元(未示出)，或可替換地，將諸如來自副本偏置(諸如來自帶隙或者對設計或工藝環(huán)境誤差具有適當補償?shù)钠渌鶞孰娐?的非存儲器單元基準偏置用于確定所選存儲器單元的值。
[0012]差分放大器塊130用于比較接收自存儲器數(shù)據(jù)讀取塊110和存儲器基準讀取塊120的信號以生成輸出140，該輸出指示存儲在所選存儲器單元中的數(shù)據(jù)的值。這些部件如圖3所示彼此連接。
[0013]在操作期間，差分放大器塊130將比較存儲器數(shù)據(jù)讀取塊110(通過節(jié)點116)汲取的電流與存儲器基準讀取塊120(通過節(jié)點117)汲取的電流以生成輸出140。如果存儲器數(shù)據(jù)讀取塊110汲取的電流超過從存儲器基準讀取塊120汲取的基準電流(意味著在所選的存儲器單元中存儲“I”)，則輸出140將為高。如果從存儲器數(shù)據(jù)讀取塊110汲取的電流小于從存儲器基準讀取塊120汲取的電流(意味著在所選的存儲器單元中存儲“O”)，則輸出140將為低。
[0014]感測電路100通常需要1.8-3.3伏的操作電壓。隨著閃存單元和陣列的大小在大小方面縮減，需要對感測電路100的改進，該改進可在較低的操作電壓(諸如〈1.1伏)和較低的功率消耗的情況下發(fā)揮功能。還需要的是可補償非理想性(諸如晶體管不匹配和存儲器陣列不匹配)的感測電路。

【發(fā)明內容】

[0015]本文描述若干實施例以提供一種較低功率、較低電壓的感測電路。這些實施例使用多種技術補償非理想性，諸如晶體管不匹配和存儲器陣列不匹配。
【附圖說明】
[0016]圖1描繪現(xiàn)有技術分裂柵閃存單元。
[0017]圖2描繪現(xiàn)有技術閃存陣列的布局。
[0018]圖3描繪供閃存陣列使用的現(xiàn)有技術感測電路。
[0019]圖4描繪供閃存陣列使用的感測電路的第一實施例。
[0020]圖5描繪供閃存陣列使用的感測電路的第二實施例。
[0021 ]圖6描繪供閃存陣列使用的感測電路的第三實施例。
[0022]圖7描繪供閃存陣列使用的感測電路的第四實施例。
[0023]圖8描繪供閃存陣列使用的感測電路的第五實施例。
[0024]圖9描繪供閃存陣列使用的感測電路的第六實施例。
[0025]圖10描繪供閃存陣列使用的感測電路的第七實施例。
[0026]圖11描繪供閃存陣列使用的感測電路的第七實施例。
[0027]圖12描繪供閃存陣列感測使用的比較器電路的另一個實施例。
[0028]圖13描繪供閃存陣列感測使用的比較器電路的另一個實施例。
[0029]圖14描繪供閃存陣列感測使用的比較器電路的另一個實施例。
[0030]圖15描繪供閃存陣列感測使用的比較器電路的另一個實施例。
[0031]圖16描繪供閃存陣列感測使用的比較器電路的另一個實施例。
[0032]圖17描繪供閃存陣列感測使用的感測電路的另一個實施例。
[0033]圖18描繪供閃存陣列感測使用的感測序列的實施例。
【具體實施方式】
[0034]參考圖4，描繪了一個實施例。感測電路200補償晶體管不匹配和陣列不匹配。感測電路200包括存儲器數(shù)據(jù)讀取塊210、存儲器基準讀取塊220和差分放大器塊230。存儲器數(shù)據(jù)讀取塊210的部件中的許多與存儲器數(shù)據(jù)讀取塊110的那些部件相同，并且這里將不描述此類部件。類似地，存儲器基準讀取塊220的部件中的許多與存儲器基準讀取塊120的那些部件相同，并且這里將不加以描述。存儲器差分放大器塊230包括通過偏置NMOS晶體管264偏置的輸入NMOS晶體管對262和272。輸入對262和272的柵極分別連接到電容器260和270的端子。放大器塊230還包括交叉耦合的反相器對278，其中該交叉耦合的反相器對278的源極(虛接地)通過NMOS 264偏置。交叉耦合的反相器對的輸出連接到輸入晶體管262和272的漏極。存儲器差分放大器塊230包括由晶體管242、244和246組成的輸出級。晶體管274，其中漏極連接到晶體管264的漏極并且其柵極通過感測信號P2 252使能。這些裝置如圖4所示而連接。存儲器數(shù)據(jù)讀取塊210的晶體管212并非二極管連接，而是鏡像來自存儲器基準讀取塊220的晶體管222的基準電流，并且相對通過節(jié)點216耦合的數(shù)據(jù)電流進行比較。比較結果在節(jié)點280上輸出。
[0035]不同于現(xiàn)有技術，差分放大器塊230與存儲器數(shù)據(jù)讀取塊210和存儲器基準讀取塊220解耦。具體地，差分放大器塊230的一個輸入連接到電容器260，該電容器260繼而耦合到存儲器數(shù)據(jù)讀取塊210，具體地耦合到輸出節(jié)點280，并且差分放大器塊230的另一輸入耦合到電容器270，該電容器270繼而耦合到存儲器基準讀取塊220，具體地耦合到二極管連接的晶體管222的輸出節(jié)點290。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊210和存儲器基準讀取塊220而預充電差分放大器塊230。電容器260的示例值為5fF-80fF，并且電容器270的示例值為5fF-80fF。
[0036]在預充電階段期間，在感測比較操作前接通開關250。這確保差分放大器塊230耦合到電容器260的部分被充電至與差分放大器塊230親合到電容器270的部分相同的電壓電平。這可被視為差分放大器塊230的前置放大動作。這還有效地起到使差分放大器塊230的偏移自動歸零(消除)的作用，即，其在預充電階段期間在電容器上存儲偏移，而在感測階段期間予以消除。
[0037]在感測階段期間，開關250斷開，并隨后信號252將接通。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點280處的電壓會上升，并且如果所選的存儲器單元正存儲“I”，則其會下降?；鶞使?jié)點290將保持在一電壓電平處，該電壓電平大約是介于感測節(jié)點280的高電平與感測節(jié)點280的低電平之間的中間。差分放大器230然后將通過其分別經(jīng)由電容器260和270的電壓耦合來比較感測節(jié)點280與基準節(jié)點290，并且結果將在輸出240處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出240將為低。如果所選的存儲器單元存儲“I”，則輸出240將為高。交叉耦合的反相器對278在感測階段期間用來正反饋以加速感測時間。晶體管274通過添加與晶體管264的尾偏置電流并聯(lián)的尾偏置電流而用來增加感測時間，并且也用來向交叉耦合的反相器對278并因此向其輸出提供gnd (?Ον)電平。
[0038]本實施例的一個好處在于:通過使用差分放大器230內通過預充電階段建立的共同初始狀態(tài)以及電容器260和電容器270使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊210使用比在未解耦的情況下將可能的位線電流更高的位線電流。此外，差分放大器塊230的電源可能在與存儲器數(shù)據(jù)讀取塊210和存儲器基準讀取塊220的電源的電平不同的電平處被優(yōu)化(或解耦)。
[0039]參考圖5，描繪了一個實施例。感測電路300補償晶體管不匹配和陣列不匹配。感測電路300包括存儲器數(shù)據(jù)讀取塊310、存儲器基準讀取塊320和差分放大器塊330。存儲器數(shù)據(jù)讀取塊310、存儲器基準讀取塊320和差分放大器塊330的部件中的許多與先前實施例中所述的塊的那些部件相同，并且在這里將不加以描述。這些裝置如圖5所示而連接。
[0040]感測電路300與感測電路200類似。差分放大器塊330與存儲器數(shù)據(jù)讀取塊310和存儲器基準讀取塊320解耦。具體地，差分放大器塊330連接到電容器360，該電容器360繼而連接到存儲器數(shù)據(jù)讀取塊310 ；并且差分放大器塊330連接到電容器370，該電容器370繼而連接到基準讀取偏置塊342。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊310和存儲器基準讀取塊320而預充電差分放大器塊330。電容器360的示例值為5fF-80fF，并且電容器370的示例值為5fF-80fF。差分放大器塊330包括交叉耦合的反相器對378，該交叉耦合的反相器對378通過其源極(虛接地)從晶體管374偏置。該差分放大器塊330包括輸入對晶體管363和372，所述輸入對晶體管363和37 2從與偏置晶體管374不同(解親)的偏置晶體管364偏置。輸入對362和372的柵極分別連接到電容器360和370的端子。
[0041]在預充電階段期間，在感測操作前接通開關350。這確保差分放大器塊330耦合到電容器360的該部分被充電至與差分放大器塊330親合到電容器370的該部分相同的電壓電平。這可被視為差分放大器塊330的前置放大動作。這還有效地起到使放大器塊330的偏移自動歸零的作用。開關350在感測電路300中的安置與開關250在感測電路200中的安置稍有不同。具體地，開關350中的一個將感測節(jié)點380和290直接耦合到VDD電源。因此，在感測階段開始處，感測節(jié)點380將處于VDD JDD的示例值為1.1伏。
[0042]在感測階段期間，開關350被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點380處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會甚至進一步下降?；鶞使?jié)點392將通過信號352切換至在電壓電平355處，該電壓電平355大約是介于感測節(jié)點380的高電平與感測節(jié)點380的低電平之間的中間。差分放大器330然后將通過其分別經(jīng)由電容器360和370的電壓耦合來比較感測節(jié)點380與基準偏置節(jié)點392，并且結果將在輸出340處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出340將為低。如果所選的存儲器單元存儲T，則輸出340將為高。
[0043]本實施例的一個好處在于:通過使用差分放大器330內通過預充電階段建立的共同初始狀態(tài)以及電容器360和電容器370使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊310使用比在未解耦的情況下將可能的位線電流更高的位線電流。此外，差分放大器塊330的電源可能在與存儲器數(shù)據(jù)讀取塊310和存儲器基準讀取塊320的電源的電平不同的電平處被優(yōu)化(或解耦)。
[0044]參考圖6，描繪了一個實施例。感測電路400補償晶體管不匹配和陣列不匹配。感測電路400包括存儲器數(shù)據(jù)讀取塊410、存儲器基準讀取塊420和差分放大器塊430。存儲器數(shù)據(jù)讀取塊410、存儲器基準讀取塊420和差分放大器塊430的部件中的許多與先前實施例中所述的塊的那些部件相同，并且這里將不加以描述。這些裝置如圖6所示而連接。
[0045]感測電路400相較于感測電路300的一個差異在于:存儲器數(shù)據(jù)讀取塊410不具有電流源(諸如圖3及后續(xù)圖中所示的電流源111)，并且存儲器基準讀取塊420不具有電流源(諸如圖3及后續(xù)圖中所示的電流源121)。替代地，共源共柵感測NMOS晶體管411的柵極連接到電壓VCl的偏置電壓源，并且共源共柵感測NMOS晶體管42的柵極連接到電壓VC2的偏置電壓源。VCl的示例值為0.6-1.5V，并且VC2的示例值為0.6-1.5V。這些差異的作用在于感測電路400消耗比感測電路300少的功率。
[0046]差分放大器塊430與存儲器數(shù)據(jù)讀取塊410和存儲器基準讀取塊420解耦。具體地，差分放大器塊430連接到電容器460，該電容器460繼而連接到存儲器數(shù)據(jù)讀取塊410;并且差分放大器塊430連接到電容器470，該電容器470繼而連接到基準讀取偏置塊442。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊410和存儲器基準讀取塊420而預充電差分放大器塊430。電容器460的示例值為5fF-80fF，并且電容器470的示例值為5fF-80fF。
[0047]在預充電階段期間，在感測操作前接通開關450。這確保差分放大器塊430耦合到電容器460的該部分被充電至與差分放大器塊430親合到電容器470的該部分相同的電壓電平。這可被視為差分放大器塊430的前置放大動作。開關450中的一個將感測節(jié)點480直接耦合到VDD電源。因此，在感測階段開始處，感測節(jié)點480將處于VDD JDD的示例值為1.1伏。
[0048]在感測階段期間，開關450被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點480處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會甚至進一步下降。基準節(jié)點492將切換在電壓電平455處，該電壓電平455大約是介于感測節(jié)點480的高電平與感測節(jié)點480的低電平之間的中間。差分放大器430然后將通過其分別經(jīng)由電容器460和470的電壓耦合來比較感測節(jié)點480與基準偏置節(jié)點492，并且結果將在輸出440處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出440將為低。如果所選的存儲器單元存儲“I”，則輸出440將為尚。
[0049]本實施例的一個好處在于:通過使用差分放大器430內通過預充電階段建立的共同初始狀態(tài)以及電容器460和電容器470使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊410使用比在未解耦的情況下將可能的位線電流更高的位線電流。
[0050]參考圖7，描繪了另一個實施例。感測電路500補償晶體管不匹配和陣列不匹配。感測電路500包括存儲器數(shù)據(jù)讀取塊510、存儲器基準讀取塊520和差分放大器塊530。存儲器數(shù)據(jù)讀取塊510、存儲器基準讀取塊520和差分放大器塊530的部件中的許多與先前實施例中所述的塊的那些部件相同，并且這里將不加以描述。這些裝置如圖7所示而連接。
[0051 ] 感測電路500相較于感測電路400的一個差異在于:匪OS晶體管545的源極與匪OS晶體管555的源極互相連結，并且連結到交叉耦合的反相器塊565的漏極。
[0052]差分放大器塊530與存儲器數(shù)據(jù)讀取塊510和存儲器基準讀取塊520解耦。具體地，差分放大器塊530連接到電容器560，該電容器560繼而連接到存儲器數(shù)據(jù)讀取塊510;并且差分放大器塊530連接到電容器570，該電容器570繼而連接到存儲器基準讀取偏置塊542。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊510和存儲器基準讀取塊520而預充電差分放大器塊530。電容器560的示例值為5fF-80fF，并且電容器570的示例值為5fF-80fF。
[0053]在預充電階段期間，在感測操作前接通開關550。這確保差分放大器塊530耦合到電容器560的該部分被充電至與差分放大器塊530親合到電容器570的該部分相同的電壓電平。這可被視為差分放大器塊530的前置放大動作。開關550中的一個將感測節(jié)點580直接耦合到VDD電源。因此，在感測階段開始處，感測節(jié)點580將處于VDD JDD的示例值為1.1伏。
[0054]在感測階段期間，開關550被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點580處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會甚至進一步下降?；鶞使?jié)點592將切換在電壓電平555處，該電壓電平555大約是介于感測節(jié)點580的高電平與感測節(jié)點580的低電平之間的中間。差分放大器530然后將通過其分別經(jīng)由電容器560和570的電壓耦合來比較感測節(jié)點580與基準節(jié)點592，并且結果將在輸出540處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出540將為低。如果所選的存儲器單元存儲“I”，則輸出540將為尚O
[0055]本實施例的一個好處在于:通過使用差分放大器530內通過預充電階段建立的共同初始狀態(tài)以及電容器560和電容器570使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊510使用比在未解耦的情況下的將可能的位線電流更高的位線電流。
[0056]參考圖8，描繪了另一個實施例。感測電路600補償晶體管不匹配和陣列不匹配。感測電路600包括存儲器數(shù)據(jù)讀取塊610、存儲器基準讀取塊620和差分放大器塊630。存儲器數(shù)據(jù)讀取塊610、存儲器基準讀取塊620和差分放大器塊630的部件中的許多與先前實施例中所述的塊的那些部件相同，并且這里將不加以描述。這些裝置如圖8所示而連接。
[0057]差分放大器塊630與存儲器數(shù)據(jù)讀取塊610和存儲器基準讀取塊620解耦。具體地，差分放大器塊630連接到電容器660，該電容器660繼而連接到存儲器數(shù)據(jù)讀取塊610;并且差分放大器塊630連接到電容器670，該電容器670繼而連接到存儲器基準讀取塊620。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊610和存儲器基準讀取塊620而預充電差分放大器塊630。電容器660的示例值為5fF-80fF，并且電容器670的示例值為5fF-80fF。
[0058]在預充電階段期間，在感測操作前接通開關650。這確保差分放大器塊630耦合到電容器660的該部分被充電至與差分放大器塊630親合到電容器670的該部分相同的電壓電平。這可被視為差分放大器塊630的前置放大動作。開關650中的一個將感測節(jié)點680直接耦合到VDD電源。因此，在感測階段開始處，感測節(jié)點580將處于VDD。感測電路600與感測電路500之間的唯一差異在于:開關650中的一個將基準節(jié)點690直接耦合至VDD。因此，在感測階段開始處，基準節(jié)點690也將處于VDD。
[0059]在感測階段期間，開關650被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點680處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會更快且甚至進一步地下降。差分放大器630然后將在節(jié)點680和690的斜降期間比較感測節(jié)點680與基準節(jié)點690，并且結果將在輸出640處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出640將為低。如果所選的存儲器單元存儲“I”，則輸出640將為高?；鶞使?jié)點690將斜降至穩(wěn)態(tài)電壓電平，該穩(wěn)態(tài)電壓電平大約介于感測節(jié)點680的高電平與感測節(jié)點680的低電平之間，在節(jié)點680和690上具有適當?shù)碾娏骰螂娮柝撦d。
[0060]本實施例的一個好處在于:通過使用差分放大器630內通過預充電階段建立的共同初始狀態(tài)以及電容器660和電容器670使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊610使用比在未解耦的情況下將可能的位線電流更高的位線電流。
[0061]參考圖9，描繪了另一個實施例。感測電路700補償晶體管不匹配和陣列不匹配。感測電路700包括存儲器數(shù)據(jù)讀取塊710、存儲器基準讀取塊720和差分放大器塊730。存儲器數(shù)據(jù)讀取塊710、存儲器基準讀取塊720和差分放大器塊730的部件中的許多與先前實施例中所述的塊的那些部件相同，并且這里將不加以描述。這些裝置如圖9所示而連接。
[0062]差分放大器塊730與存儲器數(shù)據(jù)讀取塊710和存儲器基準讀取塊720解耦。具體地，差分放大器塊730連接到電容器760，該電容器760繼而連接到存儲器數(shù)據(jù)讀取塊710;并且差分放大器塊730連接到電容器770，該電容器770繼而連接到存儲器基準讀取塊720。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊710和存儲器基準讀取塊720而預充電差分放大器塊730。電容器760的示例值為5fF-80fF，并且電容器770的示例值為5fF-80fF。
[0063]在預充電階段期間，在感測操作前接通開關750。這確保差分放大器塊730耦合到電容器760的該部分被充電至與差分放大器塊730親合到電容器770的該部分相同的電壓電平。這可被視為差分放大器塊730的預充電或初始化動作。分別與電容器760與770耦合的輸入對762和772的漏極被預充電至VDD電平。
[0064]在感測階段期間，開關750被斷開，并且開關752被接通。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點780處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會甚至進一步下降。基準節(jié)點790將處于電壓電平，該電壓電平大約是介于感測節(jié)點780的高電平與感測節(jié)點780的低電平之間的中間。差分放大器730然后將通過其分別經(jīng)由電容器760和770的電壓耦合來比較感測節(jié)點780與基準節(jié)點790，并且結果將在輸出740處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出740將為低。如果所選的存儲器單元存儲“I”，則輸出740將為高。
[0065]本實施例的一個好處在于:通過使用差分放大器730內通過預充電階段建立的共同初始狀態(tài)以及電容器760和電容器770使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊710使用比在未解耦的情況下將可能的位線電流更高的位線電流。
[0066]參考圖10，描繪了另一個實施例。感測電路800補償晶體管不匹配和陣列不匹配。感測電路800包括存儲器數(shù)據(jù)讀取塊810、存儲器基準讀取塊820和差分放大器塊830。存儲器數(shù)據(jù)讀取塊810、存儲器基準讀取塊820和差分放大器塊830的部件中的許多與先前實施例中所述的塊的那些部件相同，并且這里將不加以描述。這些裝置如圖10所示而連接。
[0067]差分放大器塊830與存儲器數(shù)據(jù)讀取塊810和存儲器基準讀取塊820解耦。具體地，差分放大器塊830連接到電容器860，該電容器860繼而連接到存儲器數(shù)據(jù)讀取塊810;并且差分放大器塊830連接到電容器870，該電容器870繼而連接到存儲器基準讀取塊820。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊810和存儲器基準讀取塊820而預充電差分放大器塊830。電容器860的示例值為5fF-80fF，并且電容器870的示例值為5fF-80fF。分別與電容器860和870耦合的輸入對862和872的漏極被預充電至VDD電平。
[0068]在預充電階段期間，在感測操作前接通開關850。這確保差分放大器塊830耦合到電容器860的該部分被充電至與差分放大器塊830親合到電容器870的該部分相同的電壓電平。這可被視為差分放大器塊830的初始化動作。開關850中的一個將感測節(jié)點880連接到VDD，而開關850中的另一個將基準節(jié)點890連接到VDD。因此，在感測階段開始處，感測節(jié)點880和基準節(jié)點890兩者都將處于VDD的電壓電平。VDD的示例值為1.1伏。
[0069]在感測階段期間，開關850被斷開，并且開關852被接通。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點880處的電壓會下降，并且如果所選的存儲器單元正存儲“I”，則其會甚至進一步下降?；鶞使?jié)點890將從VDD斜降至電壓電平，該電壓電平大約是介于感測節(jié)點880的高電平與感測節(jié)點880的低電平之間的中間。差分放大器830然后將分別通過電容器860和870來比較感測節(jié)點880與基準節(jié)點890，并且結果將在輸出840處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出840將為低。如果所選的存儲器單元存儲“I”，則輸出840將為尚O
[0070]本實施例的一個好處在于:通過使用差分放大器830內通過預充電階段建立的共同初始狀態(tài)以及電容器860和電容器870使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器數(shù)據(jù)讀取塊810使用比在未解耦的情況下將可能的位線電流更高的位線電流。
[0071]參考圖11，描繪了另一個實施例。感測電路900補償晶體管不匹配和陣列不匹配。感測電路900包括存儲器數(shù)據(jù)讀取塊910、存儲器基準讀取塊920和差分放大器塊930。這些裝置如圖11所示而連接。存儲器數(shù)據(jù)讀取塊910包括感測節(jié)點980，該感測節(jié)點980耦合到由信號950控制的開關(至VDD)，并且耦合到存儲器單元電流916至接地。存儲器基準讀取塊920包括基準節(jié)點990，該基準節(jié)點990耦合到由信號950控制的開關至接地，并且耦合到存儲器單元電流917至VDD。
[0072]差分放大器塊930與存儲器數(shù)據(jù)讀取塊910和存儲器基準讀取塊920解耦。具體地，差分放大器塊930連接到電容器960，該電容器960繼而連接到存儲器數(shù)據(jù)讀取塊910;并且差分放大器塊930連接到電容器970，該電容器970繼而連接到存儲器基準讀取塊920。這使得系統(tǒng)能夠獨立于存儲器數(shù)據(jù)讀取塊910和存儲器基準讀取塊920以偏置電平操作差分放大器塊930。差分放大器塊930包括具有其輸出940的比較器988和用以初始化比較器988的開關954。差分放大器塊930的一個端子親合到電容器960和970兩者的端子。差分放大器塊930的另一個端子耦合到讀取基準電平955。
[0073]在預充電階段期間，在感測操作前接通開關950和954。這確保差分放大器塊930耦合到電容器960的該部分被充電至與差分放大器塊930親合到電容器970的該部分相同的電壓電平。這可被視為差分放大器塊930的初始化/自動歸零動作。開關850中的一個將感測節(jié)點980連接到VDD，而開關950中的另一個將基準節(jié)點990連接到GND。因此，在感測階段開始處，感測節(jié)點980和基準節(jié)點990將分別處于VDD和GND的互補電壓電平。
[0074]在感測階段期間，開關950和954被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點980處的電壓會緩慢下降，并且如果所選的存儲器單元正存儲“I”，則其會更快且甚至進一步地下降?；鶞使?jié)點990將以斜坡速率從GND斜升，該斜坡速率大約介于感測節(jié)點880的高斜坡速率水平與感測節(jié)點980的低斜坡速率水平之間。差分放大器930然后將對分別通過電容器960和970的感測節(jié)點980和基準節(jié)點990的在求和節(jié)點956處的總和與基準偏置節(jié)點955進行比較，并且結果將在輸出940處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出940將為低。如果所選的存儲器單元存儲“I”，則輸出940將為高。
[0075]本實施例的一個好處在于:通過使用差分放大器930內通過預充電階段建立的共同初始狀態(tài)以及電容器960和電容器970使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器讀取塊910和920使用比在未解耦的情況下將可能的位線電流更高的位線電流。
[0076]參考圖12，描繪了比較器的另一個實施例。比較器電路1000包括交叉耦合的反相器對NMOS 1030/PM0S 1032和NMOS 1040/PM0S 1042，其中其高電源(high power supply)由PMOS晶體管1050提供至由使能信號1070使能的VDD。該比較器電路1000包括輸入NMOS對1010和1020，所述輸入NMOS對1010和1020分別具有相應的使能柵極1060和1070以及連接到反相器1030/1032和1040/1042的輸出的相應漏極。至NMOS晶體管1010和1020的柵極的信號由諸如來自之前圖的感測節(jié)點和基準節(jié)點提供。晶體管1050在感測階段期間被使能。交叉耦合的反相器對在輸出處提供完全VDD和GND電平。
[0077]參考圖13，描繪了比較器的另一個實施例。比較器電路1100包括交叉耦合對PMOS1142和PMOS 1152，其在它們的源極上連接到VDD。該比較器電路1100包括輸入對NMOS 1110和NMOS 1120，其在它們的柵極上分別具有輸入1180和1190。輸入對1110和1120將它們的漏極(比較器1100的輸出)分別耦合到交叉耦合對1142和1152的漏極。輸入對1110/1120的源極通過NMOS 1130耦合到偏置電流1132。至NMOS晶體管11和1020的柵極的輸入信號由諸如來自之前圖的感測節(jié)點和基準節(jié)點提供。晶體管1160和1170將輸出預充電至VDD，并在感測階段期間被斷開。交叉耦合的PMOS對1142/1152在輸出處提供完全VDD電平。
[0078]參考圖14，描繪了比較器的另一個實施例。比較器電路1200包括交叉耦合的反相器對NMOS 1240/PM0S 1242以及NMOS 1250/PM0S 1252，其在它們的高電源上連接到VDD。該比較器電路1200包括輸入NMOS對1210和1220，其在它們的柵極上分別具有輸入1280和1290。輸入對1210和1220將它們的漏極分別耦合到交叉耦合對NMOS 1240/1250的源極。輸入對1210/1220的源極通過NMOS 1230耦合到GND。交叉耦合的反相器對1240/1242和1250/1252的輸出1244和1254為比較器1200的輸出。至NMOS晶體管1210和1220的柵極的輸入信號由諸如來自之前圖的感測節(jié)點和基準節(jié)點提供。晶體管1260和1270將輸出預充電至VDD，并在感測階段期間被斷開。晶體管1261和1271將輸入對1210和1220的漏極預充電至VDD，并在感測階段期間被斷開。交叉耦合的反相器對1240/1242和1250/1252在輸出處提供完全VDD/GND電平。
[0079]參考圖15，描繪了比較器的另一個實施例。比較器電路1300包括交叉耦合的反相器對NMOS 1310/PM0S 1312和NMOS 1320/PM0S 1322，其在它們的高電源上連接到VDD并在它們的低電源(low power supply)上連接到GND，并且其中第二反相器1310/1312的輸出通過開關1332耦合到反相器1320/1322的輸入。該比較器電路1300包括開關1360，以使反相器的輸入至輸出均衡。在預充電期間，開關1360接通而開關1332斷開，而在感測期間，開關1360斷開而開關1332接通，以創(chuàng)建用于加速感測的正反饋路徑。
[0080]參考圖16，描繪了比較器的另一個實施例。比較器電路1400包括反相器麗OS1410/PM0S 1412，其在它們的高電源上連接到VDD且在它們的低電源上連接到GND。該比較器電路1400包括開關1420，以使反相器的輸入至輸出均衡。在預充電期間，開關1420接通以用于均衡化，并且在感測期間，開關1420斷開以用于放大。
[0081]參考圖16，描繪了另一感測實施例。感測電路1500補償晶體管不匹配和陣列不匹配。感測電路1500包括存儲器讀取塊1510和差分放大器塊1530。這些裝置如圖17所示而連接。存儲器讀取塊1510包括感測節(jié)點1580，該感測節(jié)點1580通過基準存儲器單元電流1527耦合到VDD，并且耦合到存儲器單元電流1516至接地。
[0082]差分放大器塊1530與存儲器讀取塊1510解耦。具體地，差分放大器塊1530連接到電容器1560，該電容器1560繼而連接到存儲器讀取塊1510。這使得系統(tǒng)能夠獨立于存儲器讀取塊1510以偏置電平操作差分放大器塊1530。差分放大器塊1530包括具有其輸出1540的比較器1588和用以初始化比較器1588的開關1554。差分放大器塊1530的一個端子親合到電容器1560的端子。差分放大器塊1530的另一個端子親合到讀取基準偏置電平1555。
[0083]在預充電階段期間，在感測操作前接通開關1550和1554。這確保差分放大器塊1530耦合到電容器1560的該部分被充電至與感測節(jié)點1580的偏置電平相同的偏置電平。這可被視為差分放大器塊1530的初始化/自動歸零動作。
[0084]在感測階段期間，開關1550和1554被斷開。如果所選的存儲器單元正存儲“O”，則位于感測節(jié)點1580處的電壓會緩慢上升，并且如果所選的存儲器單元正存儲“I”，則其會更快且甚至進一步地下降。差分放大器1530然后將對通過電容器1560耦合到節(jié)點1556的感測節(jié)點1580與基準偏置節(jié)點955進行比較，并且結果將在輸出1540處出現(xiàn)。如果所選的存儲器單元存儲“O”，則輸出1540將為低。如果所選的存儲器單元存儲T，則輸出1540將為高。
[0085]本實施例的一個好處在于:通過使用差分放大器1530內通過預充電階段建立的共同初始狀態(tài)以及電容器1560使能的解耦來減輕晶體管不匹配。另外，解耦允許存儲器讀取塊1510使用比在未解耦的情況下將可能的位線電流更高的位線電流。比較器1588可實施為單端(singled ended)比較器，而不是差分比較器配置。
[0086]參考圖18，描繪了感測序列的一個實施例。信號PRECH 2010用于預充電和均衡化。信號SEN 2020用于感測階段。信號LATCH 2030用于鎖存感測輸出。信號BL 2040為所選存儲器單元的位線波形，該位線波形在預充電期間示出等于?VDD，并在感測階段示出向下穩(wěn)定至一電平，其中高/低電平和高/低斜坡速率分別取決于擦除或編程狀態(tài)。信號WL 2050為所選存儲器單元的字線波形，該字線波形在預充電期間示出等于0V，并在感測期間示出等于一電壓電平。WL 2050在預充電后被示出為使能(斜升)以降低預充電期間的功率消耗。在鎖存階段后，WL 2050等于0V。信號SOUT 2060為感測操作的感測輸出，等于與擦除/編程狀態(tài)相對應的1/0。
[0087]在替換實施例中，在之前的圖中實施單放大器，而不是差分放大器。
[0088]在替換實施例中，實現(xiàn)基準副本偏置，以代替用于感測的基準存儲器電流。基準副本偏置可由具有不同的期望溫度系數(shù)和/或具有不同芯片特性及產(chǎn)品規(guī)格的帶隙、電阻、MOS裝置、雙極型裝置等來實現(xiàn)。
[0089]本文中對本發(fā)明的引用并非旨在限制任何權利要求或權利要求項的范圍，而僅僅是對可由權利要求中的一項或多項涵蓋的一個或多個特征的引用。上文所述的材料、工藝和數(shù)值的例子僅為示例性的，而不應視為限制權利要求。應當指出的是，如本文所用，術語“在……上方”和“在……上”兩者都包括性地包括“直接在……上”(之間沒有設置中間材料、元件或空間)和“間接在……上”(之間設置有中間材料、元件或空間)。同樣，術語“鄰近”包括“直接鄰近”(之間未設置中間材料、元件或空間)和“間接鄰近”(之間設置有中間材料、元件或空間)。例如，“在襯底上方”形成元件可包括在之間無中間材料/元件的情況下直接在襯底上形成該元件，以及在之間有一種或多種中間材料/元件的情況下間接在襯底上形成該元件。
【主權項】
1.一種用在存儲器裝置中的感測電路，包括: 存儲器數(shù)據(jù)讀取塊，所述存儲器數(shù)據(jù)讀取塊用于感測所選的存儲器單元； 存儲器基準讀取塊，所述存儲器基準讀取塊用于感測基準存儲器單元； 差分放大器塊，所述差分放大器塊包括第一電容器、第二電容器、預充電電路和輸出； 其中所述第一電容器連接到所述存儲器數(shù)據(jù)讀取塊和所述差分放大器塊，并且所述第二電容器連接到所述存儲器基準讀取塊和所述差分放大器塊； 其中所述差分放大器塊的所述輸出指示存儲在所述所選的存儲器單元中的值。2.根據(jù)權利要求1所述的感測電路，其中所述所選的存儲器單元為分裂柵閃存單元。3.根據(jù)權利要求2所述的感測電路，其中所述基準存儲器單元為分裂柵閃存單元。4.根據(jù)權利要求1所述的感測電路，其中所述預充電電路包括多個開關，所述多個開關在感測操作前接通，并且在所述感測操作期間斷開。5.根據(jù)權利要求4所述的感測電路，其中所述多個開關中的一個在接通時使所述存儲器數(shù)據(jù)讀取塊的感測節(jié)點連接到電壓源。6.根據(jù)權利要求5所述的感測電路，其中所述多個開關中的一個在接通時使所述存儲器基準讀取塊的感測節(jié)點連接到電壓源。7.根據(jù)權利要求1所述的感測電路，其中所述存儲器數(shù)據(jù)讀取塊包括電流源、共源共柵感測NMOS晶體管、位線鉗位NMOS晶體管和二極管連接的感測負載PMOS晶體管。8.根據(jù)權利要求7所述的感測電路，其中所述存儲器基準讀取塊包括電流源、基準位線鉗位NMOS晶體管、共源共柵感測NMOS晶體管和二極管連接的感測負載PMOS晶體管。9.根據(jù)權利要求8所述的感測電路，其中所述差分放大器塊還包括輸入差分對NMOS晶體管、電流鏡負載PMOS晶體管、和輸出PMOS晶體管、電流偏置NMOS晶體管、和輸出電流偏置NMOS晶體管。10.根據(jù)權利要求1所述的感測電路，其中所述感測電路的操作電壓為約1.1伏。11.根據(jù)權利要求1所述的感測電路，其中所述差分放大器在差分輸入路徑中包括交叉親合的反相器對。12.根據(jù)權利要求1所述的感測電路，其中用于感測的基準電流為副本基準偏置。13.一種確定存儲在所選的存儲器單元中的值的方法，包括: 使用預充電電路預充電差分放大器塊； 使用存儲器數(shù)據(jù)讀取塊在感測節(jié)點處感測所選的存儲器單元； 使用存儲器基準讀取塊在基準節(jié)點處感測基準存儲器單元； 使用所述差分放大器塊比較所述感測節(jié)點與所述基準節(jié)點，所述差分放大器塊包括第一電容器、第二電容器和輸出，并且其中所述第一電容器連接到所述存儲器數(shù)據(jù)讀取塊和所述差分放大器塊，并且所述第二電容器連接到所述存儲器基準讀取塊和所述差分放大器塊； 在所述差分放大器塊的所述輸出處進行指示，指示了存儲在所述所選的存儲器單元中的值。14.根據(jù)權利要求13所述的方法，其中所述所選的存儲器單元為分裂柵閃存單元。15.根據(jù)權利要求14所述的方法，其中所述基準存儲器單元為分裂柵閃存單元。16.根據(jù)權利要求13所述的方法，其中所述預充電電路包括多個開關，并且其中所述預充電步驟包括接通所述多個開關。17.根據(jù)權利要求16所述的方法，其中所述預充電步驟包括將所述存儲器數(shù)據(jù)讀取塊的所述感測節(jié)點連接到電壓源。18.根據(jù)權利要求17所述的方法，其中預充電步驟還包括將所述基準讀取塊的所述感測節(jié)點連接到電壓源。19.根據(jù)權利要求13所述的方法，其中所述存儲器數(shù)據(jù)讀取塊包括電流源、共源共柵感測NMOS晶體管、位線鉗位NMOS晶體管和二極管連接的感測負載PMOS晶體管。20.根據(jù)權利要求19所述的方法，其中所述存儲器基準讀取塊包括電流源、基準位線鉗位NMOS晶體管、共源共柵感測NMOS晶體管和二極管連接的感測負載PMOS晶體管。21.根據(jù)權利要求20所述的方法，其中所述差分放大器塊還包括輸入差分對匪OS晶體管、電流鏡負載PMOS晶體管、輸出PMOS晶體管、電流偏置NMOS晶體管和輸出電流偏置NMOS晶體管。22.根據(jù)權利要求13所述的方法，其中所述感測電路的操作電壓為約1.1伏。23.根據(jù)權利要求13所述的方法，其中所述方法還包括使能預充電周期，然后利用字線使能來使能感測。24.一種確定存儲在所選的存儲器單元中的值的方法，包括: 使用預充電電路預充電差分放大器塊； 使用存儲器數(shù)據(jù)讀取塊在感測節(jié)點處感測所選的存儲器單元； 使用存儲器基準讀取塊在基準節(jié)點處感測基準存儲器單元； 使用所述差分放大器塊比較所述感測節(jié)點與所述基準節(jié)點，所述差分放大器塊包括第一電容器、第二電容器和輸出，其中所述第一電容器連接到所述存儲器數(shù)據(jù)讀取塊和所述差分放大器塊，并且所述第二電容器連接到固定偏置電平和所述差分放大器塊； 在所述差分放大器塊的所述輸出處指示存儲在所述所選的存儲器單元中的值。25.根據(jù)權利要求24所述的方法，其中所述所選的存儲器單元為分裂柵閃存單元。26.一種確定存儲在所選的存儲器單元中的值的方法，包括: 使用預充電電路預充電差分放大器塊； 使用存儲器數(shù)據(jù)讀取塊在感測節(jié)點處感測所選的存儲器單元； 使用存儲器基準讀取塊在基準節(jié)點處感測基準存儲器單元； 在斜坡周期期間使用所述差分放大器塊比較所述感測節(jié)點與所述基準節(jié)點，所述差分放大器塊包括第一電容器、第二電容器和輸出，其中所述第一電容器連接到所述存儲器數(shù)據(jù)讀取塊和所述差分放大器塊，并且所述第二電容器連接到所述存儲器基準讀取塊和所述差分放大器塊； 在所述差分放大器塊的所述輸出處指示存儲在所述所選的存儲器單元中的所述值。27.根據(jù)權利要求26所述的方法，其中所述所選的存儲器單元為分裂柵閃存單元。28.根據(jù)權利要求26所述的方法，其中所述感測節(jié)點在感測周期中斜降。29.根據(jù)權利要求26所述的方法，其中所述基準節(jié)點在所述感測周期中斜升。30.一種確定存儲在所選的存儲器單元中的值的方法，包括: 使用預充電電路預充電差分放大器塊； 使用存儲器讀取塊在感測節(jié)點處感測所選的存儲器單元； 使用存儲器讀取塊在基準節(jié)點處感測基準存儲器單元； 使用所述差分放大器塊比較所述感測節(jié)點與基準節(jié)點，所述差分放大器塊包括電容器和輸出，并且其中所述電容器連接到所述存儲器讀取塊和所述差分放大器塊； 在所述差分放大器塊的所述輸出處指示存儲在所述所選的存儲器單元中的值。31.根據(jù)權利要求30所述的方法，其中所述所選的存儲器單元為分裂柵閃存單元。32.根據(jù)權利要求30所述的方法，其中所述差分放大器塊包括比較器。33.根據(jù)權利要求32所述的方法，其中所述比較器為單比較器。
【文檔編號】G11C7/06GK106062877SQ201580011913
【公開日】2016年10月26日
【申請日】2015年2月13日 公開號201580011913.6, CN 106062877 A, CN 106062877A, CN 201580011913, CN-A-106062877, CN106062877 A, CN106062877A, CN201580011913, CN201580011913.6, PCT/2015/15919, PCT/US/15/015919, PCT/US/15/15919, PCT/US/2015/015919, PCT/US/2015/15919, PCT/US15/015919, PCT/US15/15919, PCT/US15015919, PCT/US1515919, PCT/US2015/015919, PCT/US2015/15919, PCT/US2015015919, PCT/US201515919
【發(fā)明人】H.V.特蘭, H.Q.阮, A.利, T.武
【申請人】硅存儲技術公司