一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于集成電路設(shè)計(jì)領(lǐng)域，提出了一種應(yīng)用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路結(jié)構(gòu)，根據(jù)內(nèi)部組合電路延時(shí)生成密鑰，提高了秘鑰的隱蔽性，使只讀存儲(chǔ)器數(shù)據(jù)更加安全。
【背景技術(shù)】
[0002]集成電路是電子產(chǎn)品的核心部件，伴隨集成電路在身份識(shí)別，金融支付等領(lǐng)域的廣泛應(yīng)用，如S頂卡，金融卡，身份證，U盾等，安全性成為此類芯片的核心特性之一，其中秘鑰是安全體系的根基，存儲(chǔ)在芯片內(nèi)部，必須保證不被竊取和非法利用。在安全芯片內(nèi)部，存在多個(gè)秘鑰，用于不同用途。有些秘鑰是在芯片出廠后，根據(jù)用戶信息寫(xiě)入到芯片的存儲(chǔ)器內(nèi)，每顆均不相同，用于用戶身份的識(shí)別；有些秘鑰是固定的，如用于只讀存儲(chǔ)器加密的秘鑰，同一型號(hào)的所有芯片均相同。只讀存儲(chǔ)器通常用于存放安全芯片的管理程序，在芯片生產(chǎn)階段固化到內(nèi)部。攻擊者通過(guò)芯片反向工程手段竊取到只讀存儲(chǔ)器的內(nèi)容后，將很容易攻破芯片的安全機(jī)制。所以，在安全芯片中，需要對(duì)只讀存儲(chǔ)器內(nèi)的數(shù)據(jù)進(jìn)行加密保護(hù)。
[0003]只讀存儲(chǔ)器的數(shù)據(jù)保護(hù)的現(xiàn)有技術(shù)是:對(duì)只讀存儲(chǔ)器內(nèi)數(shù)據(jù)進(jìn)行加密存儲(chǔ)，由晶體管開(kāi)關(guān)直接連接到電源或地作為密鑰，經(jīng)解密電路處理，送給數(shù)據(jù)存取電路。缺點(diǎn)是，通過(guò)芯片反向工程，比較容易就可以分辨出其特征并提取出該密鑰，從而失去使其失去保護(hù)作用。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型要解決的問(wèn)題在于提供一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，以解決上述【背景技術(shù)】中提出的問(wèn)題。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案:
[0006]—種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，包括解密電路、秘鑰生成電路、數(shù)據(jù)存取電路和只讀存儲(chǔ)器；所述解密電路分別連接秘鑰生成電路、數(shù)據(jù)存儲(chǔ)電路和只讀存儲(chǔ)器。
[0007]作為本實(shí)用新型的優(yōu)選方案:所述秘鑰生成電路產(chǎn)生固定二進(jìn)制數(shù)字序列形式的密鑰送給解密電路，只讀存儲(chǔ)器存儲(chǔ)經(jīng)加密處理后的密文，只讀存儲(chǔ)器中的密文由解密電路根據(jù)密鑰處理后，送給數(shù)據(jù)存取電路使用。
[0008]作為本實(shí)用新型的優(yōu)選方案:所述秘鑰生成電路包括密鑰位恢復(fù)模塊和線性反饋移位寄存器。所述密鑰位恢復(fù)模塊由多個(gè)基于內(nèi)部組合延時(shí)路徑構(gòu)成的秘鑰位恢復(fù)電路組成，包括至少二個(gè)密鑰密鑰位恢復(fù)電路。
[0009]作為本實(shí)用新型的優(yōu)選方案:所述密鑰位恢復(fù)電路基于內(nèi)部組合邏輯延時(shí)電路和觸發(fā)器恢復(fù)出種子并送給線性反饋移位寄存器，線性反饋移位寄存器進(jìn)行擾亂處理并把結(jié)果作為解密密鑰送給解密電路使用。
[0010]作為本實(shí)用新型的優(yōu)選方案:所述秘鑰位恢復(fù)電路包含兩路組合邏輯延時(shí)電路路徑和一個(gè)上升沿觸發(fā)器，組合邏輯延時(shí)電路路徑由緩沖器組成，對(duì)外部輸入的時(shí)鐘信號(hào)進(jìn)行延時(shí)，通過(guò)在電路設(shè)計(jì)中調(diào)節(jié)緩沖器的驅(qū)動(dòng)能力，使兩路組合路徑的延時(shí)不同，兩路路徑的尾端分別連接在觸發(fā)器的輸入數(shù)據(jù)D端和時(shí)鐘CK端，觸發(fā)器的輸出數(shù)據(jù)Q端作為密鑰位種子輸出，如設(shè)定恢復(fù)的密鑰位是0，則設(shè)定接在D端的組合路徑延時(shí)長(zhǎng)于接在CK端的路徑延時(shí)，如設(shè)定恢復(fù)的密鑰位是1，則設(shè)定接在D端的組合路徑延時(shí)短于接在CK端的路徑延時(shí)。
[0011]作為本實(shí)用新型的優(yōu)選方案:所述線性反饋移位寄存器把密鑰位恢復(fù)電路產(chǎn)生的種子加載入寄存器內(nèi)進(jìn)行移動(dòng)和xor擾亂，輸出給解密電路作為密鑰使用，該移位寄存器包括至少二個(gè)寄存器電路。
[0012]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:本實(shí)用新型提出了一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，由組合邏輯延時(shí)電路和觸發(fā)器構(gòu)成的密鑰位生成電路恢復(fù)出種子，結(jié)合反饋移位寄存器擾亂形成內(nèi)建密鑰輸出，結(jié)合解密電路和只讀存儲(chǔ)器對(duì)數(shù)據(jù)構(gòu)成了有效保護(hù)，提高了攻擊者采用集成電路逆向工程手段竊取密鑰的難度，提高了只讀存儲(chǔ)器的數(shù)據(jù)安全性。
【附圖說(shuō)明】
[0013]圖1為本實(shí)用新型的內(nèi)建秘鑰只讀存儲(chǔ)器保護(hù)電路的結(jié)構(gòu)框圖；
[0014]圖2為密鑰生成電路的結(jié)構(gòu)框圖，這里以15位作為示例；圖3為基于延時(shí)的密鑰位恢復(fù)電路的電路圖；圖4為線性反饋移位寄存器的電路圖。
【具體實(shí)施方式】
[0015]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0016]如圖1所示，本實(shí)用新型的一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，由秘鑰生成電路、解密電路、數(shù)據(jù)存取電路和只讀存儲(chǔ)器組成；其中秘鑰生成電路，采用片內(nèi)數(shù)字硬件電路實(shí)現(xiàn)，基于集成電路內(nèi)組合邏輯電路的延時(shí)特征和觸發(fā)器的工作特性，生成預(yù)設(shè)的固定的二進(jìn)制數(shù)字向量，作為密鑰，送給解密電路。只讀存儲(chǔ)器內(nèi)存放經(jīng)該密鑰加密后的密文。由解密電路對(duì)只讀存儲(chǔ)器的加密數(shù)據(jù)解密后，供數(shù)據(jù)存取電路使用。其中密鑰生成電路位于集成電路內(nèi)的數(shù)字邏輯區(qū)域內(nèi)部，與解密電路、數(shù)據(jù)存取電路采用相似的基本電路單元類型實(shí)現(xiàn)，使芯片逆向工程難以識(shí)別及分析。
[0017]如圖2所示，所述秘鑰生成電路包括密鑰位恢復(fù)模塊和線性反饋移位寄存器，密鑰位恢復(fù)模塊由多個(gè)基于延時(shí)的秘鑰位恢復(fù)子電路組成，這里以15位為例。由密鑰位恢復(fù)模塊產(chǎn)生種子，傳送到反饋移位寄存器，經(jīng)其擾亂處理后，作為密鑰輸出。
[0018]如圖3所示，秘鑰位恢復(fù)子電路由兩路組合邏輯延時(shí)電路路徑和上升沿觸發(fā)器連接后組成，每組組合電路路徑由至少二個(gè)緩沖器串聯(lián)組成，對(duì)外部時(shí)鐘信號(hào)進(jìn)行延時(shí)，分別連接到觸發(fā)器的時(shí)鐘及輸入數(shù)據(jù)端口，其輸出數(shù)據(jù)端口做為密鑰種子使用。其工作原理是:由緩沖器構(gòu)成延時(shí)鏈delay chainl及延時(shí)鏈delay chain2，外部時(shí)鐘分別經(jīng)過(guò)延時(shí)鏈delay chainl和延時(shí)鏈delay chain2到達(dá)觸發(fā)器的數(shù)據(jù)和時(shí)鐘端，根據(jù)預(yù)設(shè)的密鑰種子數(shù)值，設(shè)定延時(shí)鏈的延時(shí)數(shù)值。當(dāng)延時(shí)鏈delay chianl的延時(shí)大于延時(shí)鏈delay chain2，則觸發(fā)器將輸出0，則恢復(fù)出的key bit是0 ;當(dāng)延時(shí)鏈delay chianl的延時(shí)小于延時(shí)鏈delay chain2，則觸發(fā)器將輸出1，則恢復(fù)出的key bit是1。在時(shí)鐘的上升邊沿，自動(dòng)進(jìn)行恢復(fù)。
[0019]如圖4所示，線性反饋移位寄存器由多位移位寄存器組成，這里以48位為例，在密鑰位恢復(fù)模塊產(chǎn)生種子后，加載入寄存器內(nèi)，每個(gè)時(shí)鐘周期進(jìn)行移位擾亂處理，經(jīng)過(guò)預(yù)設(shè)周期數(shù)目后，保持寄存器內(nèi)值固定，作為密鑰輸出。
[0020]本實(shí)用新型的工作原理是:由密鑰生成電路基于內(nèi)部組合邏輯延時(shí)電路路徑和觸發(fā)器生成密鑰，只讀存儲(chǔ)器內(nèi)存放經(jīng)該密鑰加密的密文，由解密電路根據(jù)該密鑰解密處理后，傳送給數(shù)據(jù)存取電路使用。
[0021]本實(shí)用新型的有益效果是:本實(shí)用新型提出了一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，由組合邏輯延時(shí)電路和觸發(fā)器構(gòu)成的密鑰位生成電路恢復(fù)出種子，結(jié)合反饋移位寄存器擾亂形成內(nèi)建密鑰輸出，結(jié)合解密電路和只讀存儲(chǔ)器對(duì)數(shù)據(jù)構(gòu)成了有效保護(hù)，提高了攻擊者采用集成電路逆向工程手段竊取密鑰的難度，提高了只讀存儲(chǔ)器的數(shù)據(jù)安全性。
【主權(quán)項(xiàng)】
1.一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，包括解密電路、秘鑰生成電路、數(shù)據(jù)存取電路和只讀存儲(chǔ)器；所述解密電路分別連接秘鑰生成電路、數(shù)據(jù)存儲(chǔ)電路和只讀存儲(chǔ)器。2.如權(quán)利要求1所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述秘鑰生成電路產(chǎn)生固定二進(jìn)制數(shù)字序列的密鑰送給解密電路，只讀存儲(chǔ)器存儲(chǔ)經(jīng)加密處理后的密文，只讀存儲(chǔ)器中的密文由解密電路根據(jù)密鑰處理后，送給數(shù)據(jù)存取電路。3.如權(quán)利要求2所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述秘鑰生成電路包括密鑰位恢復(fù)模塊和線性反饋移位寄存器。4.如權(quán)利要求3所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述密鑰位恢復(fù)模塊由多個(gè)基于內(nèi)部組合延時(shí)路徑構(gòu)成的秘鑰位恢復(fù)電路組成，包括至少二個(gè)密鑰密鑰位恢復(fù)電路。5.如權(quán)利要求4所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述秘鑰位恢復(fù)電路包含兩路組合邏輯延時(shí)電路路徑和一個(gè)上升沿觸發(fā)器，組合邏輯延時(shí)電路路徑由緩沖器組成，對(duì)外部輸入的時(shí)鐘信號(hào)進(jìn)行延時(shí)，通過(guò)在電路設(shè)計(jì)中調(diào)節(jié)緩沖器的驅(qū)動(dòng)能力，使兩路組合路徑的延時(shí)不同，兩路路徑的尾端分別連接在觸發(fā)器的輸入數(shù)據(jù)D端和時(shí)鐘CK端，觸發(fā)器的輸出數(shù)據(jù)Q端作為密鑰位種子輸出。6.如權(quán)利要求5所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述線性反饋移位寄存器把密鑰位恢復(fù)電路產(chǎn)生的種子加載入寄存器內(nèi)進(jìn)行移動(dòng)和xor擾亂，輸出給解密電路作為密鑰。7.如權(quán)利要求6所述的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，其特征在于，所述線性反饋移位寄存器包括至少二個(gè)寄存器電路。
【專利摘要】本實(shí)用新型公開(kāi)了一種用于安全芯片的內(nèi)建密鑰只讀存儲(chǔ)器保護(hù)電路，包括密鑰生成電路、解密電路、數(shù)據(jù)存取電路和只讀存儲(chǔ)器；所述解密電路分別連接秘鑰生成電路、數(shù)據(jù)存取電路和只讀存儲(chǔ)器。秘鑰生成電路產(chǎn)生二進(jìn)制數(shù)字序列形式的密鑰送給解密電路，只讀存儲(chǔ)器用于存儲(chǔ)經(jīng)加密處理后的密文，只讀存儲(chǔ)器中的密文由解密電路根據(jù)密鑰解密后，送給數(shù)據(jù)存取電路使用。所述秘鑰生成電路包括密鑰位恢復(fù)模塊和線性反饋移位寄存器。本實(shí)用新型提出了一種由緩沖器延時(shí)鏈和觸發(fā)器構(gòu)成的密鑰位恢復(fù)電路結(jié)構(gòu)，結(jié)合反饋移位寄存器擾亂處理，增強(qiáng)了密鑰的隱蔽性，從而提高了芯片內(nèi)只讀存儲(chǔ)器的數(shù)據(jù)安全性。
【IPC分類】G11C7/24
【公開(kāi)號(hào)】CN204966055
【申請(qǐng)?zhí)枴緾N201520726975
【發(fā)明人】阮為
【申請(qǐng)人】芯佰微電子（北京）有限公司
【公開(kāi)日】2016年1月13日
【申請(qǐng)日】2015年9月18日