一種關于dram時鐘樹走線結構的制作方法
【專利摘要】本實用新型涉及一種關于DRAM時鐘樹走線結構，包括襯底、時鐘樹層以及設置在襯底和時鐘樹層之間的隔離單元，所述隔離單元包括寄生電容C1、寄生電容C2以及位于寄生電容C1和寄生電容C2之間的至少一層隔離層，所述寄生電容C1的另一端與時鐘信號線連接，所述寄生電容C2的另一端與襯底連接。為了解決現(xiàn)有的DRAM時鐘樹布局會將襯底的噪聲引入時鐘信號的技術問題，采用本實用新型的走線結構，能夠屏蔽減下來自襯底的噪聲對時鐘樹的串擾，并且能夠保持時鐘樹走線環(huán)境的一致性。
【專利說明】
一種關于DRAM時鐘樹走線結構
技術領域
[0001 ]本實用新型涉及一種關于DRAM時鐘樹走線結構。
【背景技術】
[0002]現(xiàn)有的DRAM時鐘樹布局僅僅進行同層側邊隔離，也就是時鐘層哪一個布線層布線，隔離線也用相同層次在時鐘樹兩側邊布線進行隔離，具體如圖1所示。圖2為DRAM時鐘樹布局的橫截面圖，該圖描述了時鐘樹局部的樹狀結構和隔離線以及和襯底的關系。襯底對時鐘樹的噪聲是通過寄生電容Ctcital耦合到時鐘信號。沒有對這部分噪聲做屏蔽，但這部分噪聲對關鍵信號和高頻信號會產(chǎn)生嚴重的影響。
[0003]現(xiàn)有的這種布局存在以下的缺點:
[0004]1、時鐘樹走線周圍環(huán)境不同，這樣會導致時鐘時序的失配。
[0005]2、這種走線方式會將襯底的噪聲引入時鐘走線中，從而影響時鐘上升和下降沿的性能，尤其對高頻信號影響極其明顯。
【實用新型內(nèi)容】
[0006]為了解決現(xiàn)有的DRAM時鐘樹布局會將襯底的噪聲引入時鐘信號的技術問題，本實用新型提供一種關于DRAM時鐘樹走線結構。
[0007]本實用新型的技術解決方案:
[0008]—種關于DRAM時鐘樹走線結構，其特殊之處在于:包括襯底、時鐘樹層以及設置在襯底和時鐘樹層之間的隔離單元，所述隔離單元包括寄生電容Cl、寄生電容C2以及位于寄生電容Cl和寄生電容C2之間的至少一層隔離層，所述寄生電容Cl的另一端與時鐘信號線連接，所述寄生電容C2的另一端與襯底連接。
[0009]上述隔離單元靠近襯底。
[0010]還包括設置在時鐘樹層的時鐘信號線之間的線間隔離單元，所述線間隔離單元包括:側壁寄生電容C3、側壁寄生電容C4以及位于側壁寄生電容C3和側壁寄生電容C4之間的隔離線，所述側壁寄生電容C3和側壁寄生電容C4分別連接在相鄰的時鐘信號線之間。
[0011 ]上述隔離層的材料為硅化物。
[0012]上述隔離單元還包括繞線層，所述繞線層鋪設在時鐘樹層的時鐘走線之上，所述繞線層的材料為金屬。
[0013]本實用新型所具有的優(yōu)點:
[0014]1、采用本實用新型的走線結構，能夠屏蔽減下來自襯底的噪聲對時鐘樹的串擾，并且能夠保持時鐘樹走線環(huán)境的一致性。
[0015]2、本實用新型還增加了比時鐘樹走線高一層的繞線層，將該層鋪設在時鐘樹走線之上，這樣可以減小來自工藝制造以及測試封裝的影響。
[0016]3、本實用新型引入了下隔離的概念，也就是用比時鐘樹布線低的布線層次，鋪設在時鐘樹布線之下。
【附圖說明】
[0017]圖1為現(xiàn)有的DRAM時鐘樹走線結構示意圖；
[0018]圖2為圖1的截面示意圖；
[0019]圖3為本實用新型DRAM時鐘樹走線結構示意圖；
[0020]圖4為圖3的截面示意圖。
[0021]其中附圖標記，1-襯底，2-隔離層，3-時鐘信號線，4-隔離線。
【具體實施方式】
[0022]在本實用新型中提到的clock時鐘信號，可以擴展到很多重要的、高頻的信號。比如振蕩器輸出信號，鎖相環(huán)的壓控振蕩器輸出信號，高清晰多媒體接口的時鐘信號等等都可以用到本實用新型中提到的走線優(yōu)化方式。
[0023]如圖3所示為本實用新型的DRAM時鐘樹走線結構示意圖；圖4為本實用新型的DRAM時鐘樹走線結構的橫截面，展現(xiàn)優(yōu)化后時鐘樹局部的樹狀結構和隔離線以及和襯底的關系。具體包括襯底、時鐘樹層以及設置在襯底和時鐘樹層之間的隔離單元，隔離單元包括寄生電容Cl、寄生電容C2以及位于寄生電容Cl和寄生電容C2之間的至少一層隔離層，寄生電容Cl的另一端與時鐘信號線連接，寄生電容C2的另一端與襯底連接。
[0024]為了提高隔離效果，一般選擇隔離單元靠近襯底。
[0025]可以看出本實用新型有效的減小了寄生電容Ctcital的值。具體原因如下:串聯(lián)電容值的計算公式為Ctotal = (Cl*C2*-_Cn)/(Cl+C2+-_Cn)，從公式中可以看出電容串的越多電容越小，而圖4中引入了下層硅化物(也可以是比時鐘樹走線層次低的走線層次)，隔離了時鐘信號線和襯底的區(qū)域，從而引入兩個串聯(lián)電容，使襯底到時鐘樹層的電容串聯(lián)，這樣減小了寄生的耦合電容，也就減小了從襯底耦合的噪聲。走線結構:還包括設置在時鐘樹層的時鐘信號線之間的線間隔離單元，線間隔離單元包括:側壁寄生電容C3、側壁寄生電容C4以及位于側壁寄生電容C3和側壁寄生電容C4之間的隔離線，側壁寄生電容C3和側壁寄生電容C4分別連接在相鄰的時鐘信號線之間，隔離層的材料為硅化物。隔離單元還包括繞線層，繞線層鋪設在時鐘樹層的時鐘走線之上，繞線層的材料為金屬。
[0026]如上文本技術中所提到的添加上隔離(比時鐘樹走線高的走線層次即可)可以更好的屏蔽制造過程以及測試過程中對時鐘樹的影響。
【主權項】
1.一種關于DRAM時鐘樹走線結構，其特征在于:包括襯底、時鐘樹層以及設置在襯底和時鐘樹層之間的隔離單元，所述隔離單元包括寄生電容Cl、寄生電容C2以及位于寄生電容Cl和寄生電容C2之間的至少一層隔離層，所述寄生電容Cl的另一端與時鐘信號線連接，所述寄生電容C2的另一端與襯底連接。2.根據(jù)權利要求1所述的關于DRAM時鐘樹走線結構，其特征在于:所述隔離單元靠近襯底。3.根據(jù)權利要求1或2所述的關于DRAM時鐘樹走線結構，其特征在于:還包括設置在時鐘樹層的時鐘信號線之間的線間隔離單元，所述線間隔離單元包括:側壁寄生電容C3、側壁寄生電容C4以及位于側壁寄生電容C3和側壁寄生電容C4之間的隔離線，所述側壁寄生電容C3和側壁寄生電容C4分別連接在相鄰的時鐘信號線之間。4.根據(jù)權利要求3所述的關于DRAM時鐘樹走線結構，其特征在于:所述隔離層的材料為硅化物。5.根據(jù)權利要求4所述的關于DRAM時鐘樹走線結構，其特征在于:所述隔離單元還包括繞線層，所述繞線層鋪設在時鐘樹層的時鐘走線之上，所述繞線層的材料為金屬。
【文檔編號】G11C11/4063GK205487354SQ201620198080
【公開日】2016年8月17日
【申請日】2016年3月15日
【發(fā)明人】王輝
【申請人】西安紫光國芯半導體有限公司