一種適用于靜態(tài)隨機存儲器的寫復(fù)制電路的制作方法
【專利摘要】本實用新型一種適用于靜態(tài)隨機存儲器的寫復(fù)制電路，包括行譯碼器、存儲陣列、復(fù)制位線負載、控制電路與預(yù)譯碼器，復(fù)制字線負載、寫復(fù)制單元、靈敏放大器及寫驅(qū)動器、寫復(fù)制驅(qū)動器和狀態(tài)機；行譯碼器通過多條字線連接存儲陣列和復(fù)制位線負載；存儲陣列通過多條位線連接復(fù)制字線負載，靈敏放大器及寫驅(qū)動器；復(fù)制位線負載連接寫復(fù)制單元和寫復(fù)制驅(qū)動器；控制電路與預(yù)譯碼器通過寫開始信號連接狀態(tài)機和寫復(fù)制驅(qū)動器；控制電路與預(yù)譯碼器的輸入端連接地址和寫使能/時鐘；復(fù)制字線負載通過復(fù)制字線連接狀態(tài)機、寫復(fù)制單元和寫復(fù)制驅(qū)動器；寫復(fù)制單元連接狀態(tài)機；靈敏放大器及寫驅(qū)動器連接寫數(shù)據(jù)和讀數(shù)據(jù)信號；狀態(tài)機連接行譯碼器。
【專利說明】
一種適用于靜態(tài)隨機存儲器的寫復(fù)制電路
技術(shù)領(lǐng)域
[0001]本實用新型涉及靜態(tài)隨機存儲器設(shè)計領(lǐng)域，具體為一種適用于靜態(tài)隨機存儲器的與復(fù)制電路。
【背景技術(shù)】
[0002]靜態(tài)隨機存儲器作為集成電路中的重要的存儲元件，由于其高性能，高可靠性，低功耗等優(yōu)點被廣泛的應(yīng)用于高性能計算器系統(tǒng)(CPU)，片上系統(tǒng)(SOC)，手持設(shè)備等計算領(lǐng)域。
[0003]隨著工藝技術(shù)的不斷演進，半導(dǎo)體器件尺寸的不斷縮小，本地和全局的工藝偏差，對集成電路的性能，可靠性造成的影響越來越大。為了克服這種影響，一些對工藝電壓溫度(PVT)不敏感的片上自適應(yīng)技術(shù)近年來得到了廣泛的研究與應(yīng)用。通過在片上增加復(fù)制電路，來跟蹤PVT環(huán)境變化對整個芯片性能，可靠性的影響，并反饋給控制系統(tǒng)，調(diào)整電路中某些關(guān)鍵參數(shù)，使芯片工作在當(dāng)前PVT環(huán)境下所能達到的性能和可靠性最佳的狀態(tài)。
[0004]寫復(fù)制電路就是這樣一種應(yīng)用于靜態(tài)隨機存儲器中，用來跟蹤不同PVT環(huán)境下，產(chǎn)生正常寫操作時能夠可靠，快速完成對存儲單元寫訪問所需要的字線脈沖寬度的一種技術(shù)。如圖3的傳統(tǒng)寫復(fù)制單元設(shè)計原理圖所示。該單元300包括交叉耦合的反相器301、302，匪OS傳輸門303、304以及反相器305。該寫復(fù)制單元模擬正常寫操作時的一個存儲單元。在保持模式時，復(fù)制字線134為低，匪OS傳輸門303關(guān)斷；復(fù)制字線反310為高，NMOS傳輸門304打開，寫復(fù)制單元數(shù)據(jù)313被寫入“O”，寫復(fù)制單元數(shù)據(jù)反312被寫入“I”，寫結(jié)束反信號137為高。在寫操作時，復(fù)制字線反310為低，NMOS傳輸門304關(guān)斷;復(fù)制字線134為高，匪OS傳輸門303打開，寫復(fù)制單元數(shù)據(jù)反312被寫入“O”，寫復(fù)制單元數(shù)據(jù)313被寫入“I”，寫結(jié)束反信號137為低有效。從復(fù)制字線134的上升沿，到寫結(jié)束反信號137的下將沿的延時，即為正常寫操作所需要的自定時時間。該寫復(fù)制單元300只模擬了正常寫操作時的字線，并沒有模擬正常寫操作時的位線及寫驅(qū)動器，且寫操作時為單端寫操作，因此不夠精準。
【實用新型內(nèi)容】
[0005]針對現(xiàn)有技術(shù)中存在的問題，本實用新型提供一種適用于靜態(tài)隨機存儲器的寫復(fù)制電路，通過模擬正常寫操作時對存儲單元的寫操作，為靜態(tài)隨機存儲器在不同工藝電壓溫度下的寫操作提供精確的自定時。
[0006]本實用新型是通過以下技術(shù)方案來實現(xiàn):
[0007]—種適用于靜態(tài)隨機存儲器的寫復(fù)制電路，包括行譯碼器、存儲陣列、復(fù)制位線負載、控制電路與預(yù)譯碼器，復(fù)制字線負載、寫復(fù)制單元、靈敏放大器及寫驅(qū)動器、寫復(fù)制驅(qū)動器和狀態(tài)機;行譯碼器通過多條字線WLs連接存儲陣列和復(fù)制位線負載;存儲陣列通過多條位線BLs連接復(fù)制字線負載，靈敏放大器及寫驅(qū)動器;復(fù)制位線負載通過復(fù)制位線和復(fù)制位線反DBL&DBL_N連接寫復(fù)制單元和寫復(fù)制驅(qū)動器;控制電路與預(yù)譯碼器通過寫開始信號WR_START連接狀態(tài)機和寫復(fù)制驅(qū)動器;控制電路與預(yù)譯碼器的輸入端連接地址和寫使能/時鐘;復(fù)制字線負載通過復(fù)制字線DWL連接狀態(tài)機、寫復(fù)制單元和寫復(fù)制驅(qū)動器;寫復(fù)制單元通過寫結(jié)束反信號WR_DONE_N和復(fù)位信號RST連接狀態(tài)機;靈敏放大器及寫驅(qū)動器通過輸入輸出電路連接寫數(shù)據(jù)和讀數(shù)據(jù)信號;狀態(tài)機通過字線使能WL_EN連接行譯碼器。
[0008]優(yōu)選的，所述寫復(fù)制單元用于模擬正常寫操作時被改寫的存儲陣列中的存儲單元;接收狀態(tài)機所產(chǎn)生的復(fù)制字線信號，在寫復(fù)制驅(qū)動器的驅(qū)動下，模擬正常寫操作時寫驅(qū)動器改寫存儲陣列中的存儲單元的過程，并在寫復(fù)制單元被改寫結(jié)束時為狀態(tài)機提供寫結(jié)束反信號。
[0009]優(yōu)選的，所述的寫復(fù)制單元由交叉耦合的第一、二反相器，寫結(jié)束驅(qū)動反相器，負載反相器，第一、二 NMOS傳輸管，第一、二復(fù)位NMOS晶體管組成;第一 NMOS傳輸管和第一復(fù)位NMOS晶體管的漏端分別經(jīng)寫復(fù)制單元數(shù)據(jù)反與第一反相器，負載反相器的輸入和第二連接反相器的輸出連接;第二 NMOS傳輸管和第二復(fù)位匪OS晶體管的漏端分別經(jīng)寫復(fù)制單元數(shù)據(jù)與第二反相器，寫結(jié)束驅(qū)動反相器的輸入和第一反相器的輸出連接；寫結(jié)束驅(qū)動反相器的輸出端接寫結(jié)束反信號;第一、二 NMOS傳輸管的柵端分別連接復(fù)制字線;第一 NMOS傳輸管的源端連接復(fù)制位線反;第二 NMOS傳輸管的源端連接復(fù)制位線;第一、二復(fù)位NMOS晶體管的柵端分別連接復(fù)位信號；第一復(fù)位NMOS晶體管的源連接電源電壓；第二復(fù)位NMOS晶體管的源端接地。
[0010]優(yōu)選的，所述寫復(fù)制驅(qū)動器用于模擬正常寫操作時的寫驅(qū)動器，在寫開始信號到來時，改寫復(fù)制位線，并在復(fù)制字線到來時，改寫寫復(fù)制單元。
[0011]優(yōu)選的，所述寫復(fù)制驅(qū)動器包括第三反相器和第一、二三態(tài)反相器;第三反相器的輸入接寫開始信號，輸出接第一三態(tài)反相器的輸入;第一三態(tài)反相器的使能端接電源電壓，輸出接復(fù)制位線;第二三態(tài)反相器的輸入接寫開始信號，使能端接電源電壓，輸出接復(fù)制位線反。
[0012]優(yōu)選的，所述狀態(tài)機用于為寫復(fù)制單元提供復(fù)制字線，為正常寫操作提供字線使能;在寫開始信號到來時，產(chǎn)生復(fù)制字線和字線使能信號；在模擬寫操作完成時，由寫結(jié)束反信號復(fù)位狀態(tài)機，將復(fù)制字線和字線使能信號關(guān)斷，從而產(chǎn)生正常寫操作所需要的字線自定時時間。
[0013]優(yōu)選的，所述狀態(tài)機由交叉耦合的第四、五反相器，以及第六、七、八、九反相器，第一、二NMOS晶體管和兩輸入與非門組成；其中交叉耦合的第四、五反相器，第六、七反相器，以及第一、二 NMOS晶體管構(gòu)成RS觸發(fā)器;兩輸入與非門的一個輸入端連接寫開始信號，另一個輸入端分別與第四反相器的輸出端、第五反相器的輸入端和第二匪OS晶體管的漏端連接，輸出端連接第八、九反相器的輸入端;第八反相器的輸出端連接復(fù)制字線信號;第九反相器的輸出端連接字線使能信號；第六反相器的輸入端連接寫開始信號，輸出端經(jīng)復(fù)位信號連接第一匪OS晶體管的柵端;第一WOS晶體管的漏端分別連接第四反相器的輸入端、第五反相器的輸出端，源端接地;第七反相器的輸入端連接寫結(jié)束反信號，輸出端經(jīng)寫結(jié)束信號連接第二 NMOS晶體管的柵端;第二 NMOS晶體管的源端接地。
[0014]與現(xiàn)有技術(shù)相比，本實用新型具有以下有益的技術(shù)效果:
[0015]本實用新型通過復(fù)制位線負載、復(fù)制字線負載分別模擬正常位線和字線的負載。寫復(fù)制單元模擬正常寫操作時被改寫的存儲單元，接收狀態(tài)機所產(chǎn)生的復(fù)制字線信號，在寫復(fù)制驅(qū)動器的驅(qū)動下，模擬正常寫操作時寫驅(qū)動器改寫存儲單元的過程，并在寫復(fù)制單元被改寫結(jié)束時為狀態(tài)機提供寫結(jié)束反信號。寫復(fù)制驅(qū)動器模擬正常寫操作時的寫驅(qū)動器，在寫開始信號到來時，改寫復(fù)制位線，并在復(fù)制字線到來時，改寫寫復(fù)制單元。狀態(tài)機為寫復(fù)制單元提供復(fù)制字線，為正常寫操作提供字線使能。在寫操作開始信號到來時，產(chǎn)生復(fù)制字線和字線使能信號;在模擬寫操作完成時，由寫結(jié)束反信號復(fù)位狀態(tài)機，并將復(fù)制字線和字線使能信號關(guān)斷，從而產(chǎn)生正常寫操作所需要的字線自定時時間。本實用新型通過增加的寫復(fù)制驅(qū)動器，模擬了正常寫操作時寫驅(qū)動器驅(qū)動位線，改寫存儲單元的過程;且寫操作為雙端寫，與正常寫存儲單元操作更加匹配。相比現(xiàn)有技術(shù)，本實用新型寫操作時的字線自定時時間減小了 15 %。
【附圖說明】
[0016]圖1為本實用新型實例中所述靜態(tài)隨機存儲器的一個典型數(shù)據(jù)通路示意圖。
[0017]圖2為本實用新型實例中所述的靜態(tài)隨機存儲器的寫復(fù)制電路示意圖。
[0018]圖3為現(xiàn)有技術(shù)中寫復(fù)制單元結(jié)構(gòu)原理圖。
[0019]圖4為本實用新型實例中所述的寫復(fù)制單元電路結(jié)構(gòu)原理圖。
[0020]圖5為本實用新型實例中所述的復(fù)制位線選擇器與復(fù)制寫驅(qū)動器電路結(jié)構(gòu)原理圖。
[0021 ]圖6為本實用新型實例中所述的狀態(tài)機電路結(jié)構(gòu)原理圖。
【具體實施方式】
[0022]下面結(jié)合具體的實施例對本實用新型做進一步的詳細說明，所述是對本實用新型的解釋而不是限定。
[0023]如圖1所示，靜態(tài)隨機存儲器的一個典型數(shù)據(jù)通路實例。該數(shù)據(jù)通路包括預(yù)充電電路，存儲單元，靈敏放大器和寫驅(qū)動器。
[0024]預(yù)充電電路由PMOS晶體管12，13，15構(gòu)成。存儲單元由一對交叉耦合的反相器16、17以及與存儲節(jié)點22，23分別相連的NMOS傳輸管19，20構(gòu)成。靈敏放大器如圖1中靈敏放大器36。寫驅(qū)動器由反相器38和一對三態(tài)反相器35，37構(gòu)成。
[0025]在靜態(tài)隨機存儲器的保持模式時，存儲單元的字線14無效(高電平有效)，位線18與位線反21保持在預(yù)充電電平VDD。由于此時匪OS傳輸管19，20關(guān)閉，首尾相連的反相器16，17形成正反饋，存儲在存儲節(jié)點22，23的數(shù)據(jù)保持穩(wěn)定。
[0026]在靜態(tài)隨機存儲器的讀操作時，位線18和位線反21被預(yù)先充電到預(yù)充電電平VDD，預(yù)充電信號11無效(低電平有效)。字線14打開，位線18和位線反21根據(jù)存儲節(jié)點22，23的值放電。存儲單元中存儲“O”的一端會對相應(yīng)的位線放電，使該側(cè)的位線電平低于預(yù)充電電平VDD，于是在兩條位線18，21之間建立起了電壓差。位線18和位線反21上的電壓分別傳遞給靈敏放大器36的輸入。當(dāng)位線18和位線反21上的電壓差達到靈敏放大器36的可檢測敏感電壓差A(yù)V時，靈敏放大器使能信號39有效(高電平有效)，靈敏放大器工作，將位線18和位線反21的小信號電壓差放大到全擺幅信號，輸出到輸出數(shù)據(jù)端41。
[0027]在靜態(tài)隨機存儲器的寫操作時，位線18和位線反21被預(yù)先充電到預(yù)充電電平VDD，預(yù)充電信號11無效。寫使能34有效(高電平有效)，輸入數(shù)據(jù)40通過反向器38與三態(tài)反相器35，37將數(shù)據(jù)和數(shù)據(jù)的反分別傳輸?shù)轿痪€18和位線反21上。位線18和位線反21中為低電平的一端將與之相連的位線由預(yù)充電電平VDD放電至低電平。字線14有效，匪OS傳輸管19，20打開，將存儲節(jié)點22，23分別與位線18，位線反21相連。如果存儲節(jié)點22，23的電平分別與位線18和位線反21的電平相同，則存儲節(jié)點22，23的電平不改變。反之，位線18和位線反21將改寫存儲節(jié)點22，23的電平。
[0028]具體的如圖2所示，為本實用新型所述的適用于靜態(tài)隨機存儲器的復(fù)制電路實例。其包括行譯碼器101、存儲陣列102、復(fù)制位線負載103、控制電路與預(yù)譯碼器104，復(fù)制字線負載105、與復(fù)制單兀106、靈敏放大器及與驅(qū)動器107、與復(fù)制驅(qū)動器108和狀態(tài)機109。
[0029]在寫操作開始時，寫數(shù)據(jù)和讀數(shù)據(jù)信號111中的寫數(shù)據(jù)通過靈敏放大器及寫驅(qū)動器中107的寫驅(qū)動器驅(qū)動位線124。根據(jù)輸入的地址、寫使能和時鐘110，由控制電路與預(yù)譯碼器104產(chǎn)生寫開始信號144。在寫開始信號144的上升沿，寫復(fù)制驅(qū)動器108將復(fù)制位線與復(fù)制位線反132驅(qū)動至高電平和低電平。在寫開始信號144的上升沿，狀態(tài)機109置位，復(fù)制字線信號134及字線使能158有效(高電平有效)。復(fù)制字線信號134沿復(fù)制字線負載105，連接到寫復(fù)制單元106和寫復(fù)制驅(qū)動器108。復(fù)制位線132將預(yù)先存儲在寫復(fù)制單元106中的“O”值改寫為“I”。寫結(jié)束反信號137有效(低電平有效)，反饋給狀態(tài)機109，將狀態(tài)機109復(fù)位，復(fù)制字線134與字線使能信號158無效。字線使能信號158的脈沖寬度即復(fù)制字線134的脈沖寬度，即是由寫復(fù)制單元106根據(jù)當(dāng)前電路的工藝電壓溫度所產(chǎn)生的正常寫操作時能夠可靠，快速完成對存儲單元寫訪問所需要的字線122脈沖寬度。行譯碼器101根據(jù)字線使能信號158對電平字線信號進行截取，產(chǎn)生正常寫操作時所需要的脈沖字線信號122。其中復(fù)制位線負載103用來模擬正常陣列中連接到位線上的負載，復(fù)制字線負載105用來模擬正常陣列中連接到字線上的負載。當(dāng)復(fù)制字線134無效時，寫復(fù)制單元106中的值將被復(fù)位信號復(fù)位為“O”，同時復(fù)制位線與復(fù)制位線反132也將分別被寫驅(qū)動器改寫至低電平和高電平。
[0030]如圖4所示，寫復(fù)制單元106的電路結(jié)構(gòu)原理圖。該寫復(fù)制單元106由交叉耦合的反相器400、401，寫結(jié)束驅(qū)動反相器403，負載反相器402，NM0S傳輸管404、405，復(fù)位NMOS晶體管406、407組成。
[0031]復(fù)制字線410接NMOS傳輸管404、405的柵端。寫復(fù)制單元數(shù)據(jù)反411接反相器400、402的輸入，還連接反相器401的輸出、還連接匪OS晶體管404、406的漏端。寫復(fù)制單元數(shù)據(jù)412接反相器401、403的輸入，還連接反相器400的輸出，還連接NMOS晶體管405、407的漏端。復(fù)制位線反413連接NMOS晶體管404的源端。復(fù)制位線414連接NM0S405的源端。復(fù)位信號415連接NMOS晶體管406、407的柵端。寫結(jié)束反信號416連接反相器403的輸出。電源電壓417連接NMOS晶體管406的源端。地418連接NMOS晶體管407的源端。
[0032]在保持模式時，寫開始信號144無效，復(fù)制字線134無效(高電平有效)，NM0S傳輸管404、405關(guān)斷。復(fù)位信號415有效(高電平有效)，匪OS晶體管406、407打開。由于匪OS晶體管406、406的源端分別接電源電壓417和地418，寫復(fù)制單元數(shù)據(jù)反411和寫復(fù)制單元數(shù)據(jù)412分別保持在“I”和“O”。復(fù)制位線反413和復(fù)制位線414被寫復(fù)制驅(qū)動器108驅(qū)動為“I”和“O”。寫結(jié)束反信號137無效(低電平有效)。
[0033]在寫操作時，寫開始信號144有效，復(fù)位信號415無效(高電平有效)，匪OS晶體管406、406關(guān)斷。復(fù)制位線反413和復(fù)制位線414被寫復(fù)制驅(qū)動器108改寫為“O”和“I”。復(fù)制字線134有效(高電平有效)，匪OS傳輸管404、405打開。寫復(fù)制驅(qū)動器108通過復(fù)制位線反413和復(fù)制位線414將寫復(fù)制單元數(shù)據(jù)反411和寫復(fù)制單元數(shù)據(jù)412分別改寫為“O”和“I”，同時寫結(jié)束反信號137有效(低電平有效)。
[0034]寫結(jié)束反信號137有效將復(fù)位狀態(tài)機104，復(fù)制字線134無效(高電平有效)，匪OS傳輸管404、405關(guān)斷。寫復(fù)制單元數(shù)據(jù)反411和寫復(fù)制單元數(shù)據(jù)412分別保持為“O”和“I”。
[0035]當(dāng)寫開始信號144無效時，復(fù)位信號415有效(高電平有效)，NM0S晶體管406、407打開。由于匪OS晶體管406、406的源端分別接電源電壓417和地418，寫復(fù)制單元數(shù)據(jù)反411和寫復(fù)制單元數(shù)據(jù)412分別被改寫為“I”和“O”，同時寫結(jié)束反信號137無效(低電平有效)。復(fù)制位線反413和復(fù)制位線414被寫復(fù)制驅(qū)動器108改寫為“I”和“O”。
[0036]如圖5所示，為寫復(fù)制驅(qū)動器108的電路結(jié)構(gòu)原理圖。該電路包括反相器500和三態(tài)反相器501、502。反相器500的輸入接寫開始信號144，輸出接510。三態(tài)反相器501的輸入接510，使能端接電源電壓511，輸出接復(fù)制位線414。三態(tài)反相器502的輸入接寫開始信號144，使能端接電源電壓511，輸出接復(fù)制位線反413。
[0037]在保持模式時，寫開始信號144無效(高電平有效)，復(fù)制位線413和復(fù)制位線414被三態(tài)反相器502、501分別驅(qū)動為T和“O” ο
[0038]在寫操作時，寫開始信號144有效(高電平有效)，復(fù)制位線反413和復(fù)制位線414被三態(tài)反相器502、501分別驅(qū)動為“O”和T ο
[0039]如圖6所示，為狀態(tài)機109電路結(jié)構(gòu)原理圖。該狀態(tài)機由交叉耦合的反相器604、605，反相器600、601、607、608，匪03晶體管602、603和兩輸入與非門606組成。其中交叉耦合的反相器604、605，反相器600、601，匪03晶體管602、603構(gòu)成1?觸發(fā)器609。
[0040]其中寫開始信號144連接反相器600的輸入端以及兩輸入與非門606的一個輸入端。復(fù)位信號136連接反相器600的輸出端以及匪OS晶體管602的柵端。寫結(jié)束反信號137接反相器601的輸入端。寫結(jié)束信號610接反相器601的輸出端以及NMOS晶體管603的柵端。RS觸發(fā)器609的輸出反611接反相器604的輸入端和反相器605的輸出端以及NMOS晶體管602的漏端。RS觸發(fā)器609的輸出612接反相器605的輸入端、反相器604的輸出端、NMOS晶體管603的漏端和兩輸入與非門606的另一個輸入端。地613接匪OS晶體管602、603的源端。兩輸入與非門606的輸出614接輸入與非門606的輸出端和反相器607、608的輸入端。復(fù)制字線信號134接反相器607的輸出。字線使能信號158接反相器608的輸出。
[0041]在保持模式時，寫開始信號144為低電平，寫結(jié)束反信號137為高電平。RS觸發(fā)器609的輸出612為高電平，RS觸發(fā)器609處于置位狀態(tài)。由于寫開始信號144為低電平，RS-觸發(fā)器609的輸出612與寫開始信號144經(jīng)過兩輸入與非門606與非后，兩輸入與非門606的輸出614為高電平，復(fù)制字線134和字線使能信號158為低電平。
[0042]在寫操作時，寫開始信號144為高電平，寫結(jié)束反信號137為高電平，RS觸發(fā)器609處于保持狀態(tài)。由于寫開始信號144為高電平，RS觸發(fā)器609的輸出612與寫開始信號144經(jīng)過兩輸入與非門606與非后，兩輸入與非門606的輸出614為低電平，復(fù)制字線134和字線使能信號158為高電平。
[0043]復(fù)制字線134有效使得如圖2中復(fù)制寫單元106發(fā)生復(fù)制寫操作。當(dāng)復(fù)制寫操作結(jié)束時，寫結(jié)束反信號137變?yōu)榈碗娖健S觸發(fā)器609輸出612變?yōu)榈碗娖?，RS觸發(fā)器609進入復(fù)位狀態(tài)。由于RS觸發(fā)器609的輸出612為低電平，RS觸發(fā)器609的輸出612與寫開始信號144經(jīng)過兩輸入與非門606與非后，兩輸入與非門606的輸出614為尚電平，復(fù)制字線134和字線使能信號158為低電平。
【主權(quán)項】
1.一種適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，包括行譯碼器(101)、存儲陣列(102)、復(fù)制位線負載(103)、控制電路與預(yù)譯碼器(104)，復(fù)制字線負載(105)、寫復(fù)制單元(106)、靈敏放大器及寫驅(qū)動器(107)、寫復(fù)制驅(qū)動器(108)和狀態(tài)機(109); 行譯碼器(101)通過多條字線WLs連接存儲陣列(102)和復(fù)制位線負載(103); 存儲陣列(102)通過多條位線BLs連接復(fù)制字線負載(105)，靈敏放大器及寫驅(qū)動器(107); 復(fù)制位線負載(103)通過復(fù)制位線和復(fù)制位線反接寫復(fù)制單元(106)和寫復(fù)制驅(qū)動器(108); 控制電路與預(yù)譯碼器(104)通過寫開始信號WR_START連接狀態(tài)機(109)和寫復(fù)制驅(qū)動器(108);控制電路與預(yù)譯碼器(104)的輸入端連接地址和寫使能/時鐘(110); 復(fù)制字線負載(105)通過復(fù)制字線DWL連接狀態(tài)機(109)、寫復(fù)制單元(106)和寫復(fù)制驅(qū)動器(108); 寫復(fù)制單元(106)通過寫結(jié)束反信號WR_DONE_N和復(fù)位信號RST連接狀態(tài)機(109); 靈敏放大器及寫驅(qū)動器(107)通過輸入輸出電路連接寫數(shù)據(jù)和讀數(shù)據(jù)信號(111); 狀態(tài)機(109)通過字線使能WL_EN連接行譯碼器。2.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述寫復(fù)制單元(106)用于模擬正常寫操作時被改寫的存儲陣列(102)中的存儲單元;接收狀態(tài)機(109)所產(chǎn)生的復(fù)制字線信號(134)，在寫復(fù)制驅(qū)動器(108)的驅(qū)動下，模擬正常寫操作時寫驅(qū)動器改寫存儲陣列(102)中的存儲單元的過程，并在寫復(fù)制單元(106)被改寫結(jié)束時為狀態(tài)機(109)提供寫結(jié)束反信號(137)。3.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述的寫復(fù)制單元(106)由交叉耦合的第一、二反相器(400、401)，寫結(jié)束驅(qū)動反相器(403)，負載反相器(402)，第一、二NMOS傳輸管(404、405)，第一、二復(fù)位NMOS晶體管(406、407)組成； 第一匪OS傳輸管(404)和第一復(fù)位匪OS晶體管(406)的漏端分別經(jīng)寫復(fù)制單元數(shù)據(jù)反(411)與第一反相器(400)，負載反相器(402)的輸入和第二連接反相器(401)的輸出連接；第二匪OS傳輸管(405)和第二復(fù)位匪OS晶體管(407)的漏端分別經(jīng)寫復(fù)制單元數(shù)據(jù)(412)與第二反相器(401)，寫結(jié)束驅(qū)動反相器(403)的輸入和第一反相器(400)的輸出連接； 寫結(jié)束驅(qū)動反相器(403)的輸出端接寫結(jié)束反信號(416); 第一、二 NMOS傳輸管(404、405)的柵端分別連接復(fù)制字線(410);第一 NMOS傳輸管(404)的源端連接復(fù)制位線反(413);第二 NMOS傳輸管(405)的源端連接復(fù)制位線(414); 第一、二復(fù)位匪OS晶體管(406、407)的柵端分別連接復(fù)位信號(415);第一復(fù)位匪OS晶體管(406)的源連接電源電壓(417);第二復(fù)位NMOS晶體管(407)的源端接地(418)。4.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述寫復(fù)制驅(qū)動器(108)用于模擬正常寫操作時的寫驅(qū)動器，在寫開始信號(144)到來時，改寫復(fù)制位線，并在復(fù)制字線到來時，改寫寫復(fù)制單元(106)。5.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述寫復(fù)制驅(qū)動器(108)包括第三反相器(500)和第一、二三態(tài)反相器(501、502); 第三反相器(500)的輸入接寫開始信號(144)，輸出接第一三態(tài)反相器(501)的輸入； 第一三態(tài)反相器(501)的使能端接電源電壓(511)，輸出接復(fù)制位線(414); 第二三態(tài)反相器(502)的輸入接寫開始信號(144)，使能端接電源電壓(511)，輸出接復(fù)制位線反(413)。6.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述狀態(tài)機(109)用于為寫復(fù)制單元(106)提供復(fù)制字線，為正常寫操作提供字線使能;在寫開始信號(144)到來時，產(chǎn)生復(fù)制字線和字線使能信號;在模擬寫操作完成時，由寫結(jié)束反信號復(fù)位狀態(tài)機，將復(fù)制字線和字線使能信號關(guān)斷，從而產(chǎn)生正常寫操作所需要的字線自定時時間。7.根據(jù)權(quán)利要求1所述的適用于靜態(tài)隨機存儲器的寫復(fù)制電路，其特征在于，所述狀態(tài)機(109)由交叉親合的第四、五反相器(604、605)，以及第六、七、八、九反相器(600、601、.607、608)，第一、二匪05晶體管(602、603)和兩輸入與非門(606)組成；其中交叉耦合的第四、五反相器(604、605)，第六、七反相器(600、601)，以及第一、二NMOS晶體管(602、603)構(gòu)成RS觸發(fā)器(609); 兩輸入與非門(606)的一個輸入端連接寫開始信號(144)，另一個輸入端分別與第四反相器(604)的輸出端、第五反相器(605)的輸入端和第二 NMOS晶體管(603)的漏端連接，輸出端連接第八、九反相器(607、608)的輸入端;第八反相器(607)的輸出端連接復(fù)制字線信號(134);第九反相器(608)的輸出端連接字線使能信號(158); 第六反相器(600)的輸入端連接寫開始信號(144)，輸出端經(jīng)復(fù)位信號(136)連接第一NMOS晶體管(602)的柵端； 第一匪OS晶體管(602)的漏端分別連接第四反相器(604)的輸入端、第五反相器(605)的輸出端，源端接地(613); 第七反相器(601)的輸入端連接寫結(jié)束反信號(137)，輸出端經(jīng)寫結(jié)束信號(610)連接第二NMOS晶體管(603)的柵端;第二NMOS晶體管(603)的源端接地(613)。
【文檔編號】G11C11/419GK205487357SQ201620269587
【公開日】2016年8月17日
【申請日】2016年3月31日
【發(fā)明人】熊保玉
【申請人】西安紫光國芯半導(dǎo)體有限公司