一種固態(tài)硬盤集成電路板及其控制電路的制作方法
【專利摘要】本實(shí)用新型涉及一種固態(tài)硬盤集成電路板及其控制電路，包括板體，所述板體的前端設(shè)有與板體合為一體的金手指，集成控制電路包括主控芯片、串行存儲(chǔ)模塊、特需功能調(diào)配模塊、特需功能設(shè)定模塊、SATA界面模塊、資料存儲(chǔ)空間模塊、高功效電源供應(yīng)IC模塊一、高功效電源供應(yīng)IC模塊二、高功效電源供應(yīng)IC模塊三，串行存儲(chǔ)模塊、特需功能調(diào)配模塊、特需功能設(shè)定模塊、SATA界面模塊、資料存儲(chǔ)空間模塊、高功效電源供應(yīng)IC模塊一、高功效電源供應(yīng)IC模塊二、高功效電源供應(yīng)IC模塊三分別與主控芯片相連。本實(shí)用新型采用了集成化的設(shè)計(jì)，縮小了固態(tài)硬盤的PCB電路板體積，提高了固態(tài)硬盤的讀寫性能。
【專利說(shuō)明】
一種固態(tài)硬盤集成電路板及其控制電路
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及固態(tài)硬盤技術(shù)領(lǐng)域，具體涉及一種固態(tài)硬盤集成電路板及其控制電路。
【背景技術(shù)】
[0002 ]固態(tài)硬盤的核心就是內(nèi)部的PCB電路板，PCB電路板設(shè)計(jì)制作的不合理，會(huì)直接影響到固態(tài)硬盤的正常使用性能，在使用時(shí)出現(xiàn)卡頓、讀寫速度慢和接觸不良等現(xiàn)象，給使用者帶來(lái)不便?，F(xiàn)有的固態(tài)硬盤的PCB電路板由于內(nèi)部結(jié)構(gòu)設(shè)計(jì)不合理，板身的尺寸較大，無(wú)法做到集成化，使得固態(tài)硬盤的種類也受到了限制，性能也無(wú)法進(jìn)一步提升。SATA接口的固態(tài)硬盤在SATA接口處安裝有SATA接口支架，SATA接口是通過(guò)焊接的方式焊接在PCB電路板上，然后再將SATA接口支架安裝在PCB電路板和固態(tài)硬盤殼體上，安裝工藝復(fù)雜，耗時(shí)長(zhǎng)，SATA接口支架本身尺寸較大，占據(jù)較大的空間尺寸，正常使用時(shí)，數(shù)據(jù)線插頭直接插在SATA接口上，但是長(zhǎng)期使用后，SATA接口支架容易被插壞，導(dǎo)致固態(tài)硬盤無(wú)法正常使用。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的不足，本實(shí)用新型提出一種固態(tài)硬盤集成電路板及其控制電路。
[0004]—種固態(tài)硬盤集成電路板，包括板體，所述板體的前端設(shè)有與板體合為一體的金手指。本實(shí)用新型采用了集成化的設(shè)計(jì)，極大的縮小了板體的尺寸，同時(shí)將金手指與板體設(shè)計(jì)成一體，取代了傳統(tǒng)的SATA接口與SATA接口支架配合的方式，解決了 SATA接口支架占據(jù)較大空間尺寸且安裝使用較為麻煩的問題，采用本實(shí)用新型的金手指后，利用金手指直接借助外接的數(shù)據(jù)線實(shí)現(xiàn)與外接計(jì)算機(jī)設(shè)備的數(shù)據(jù)讀寫、傳輸與存儲(chǔ)，在使用的過(guò)程中不會(huì)出現(xiàn)類似SATA接口支架容易被插壞的問題，延長(zhǎng)了固態(tài)硬盤的使用壽命。
[0005]所述板體的左側(cè)后部、右側(cè)后部對(duì)稱設(shè)有側(cè)V型卡槽，本實(shí)用新型設(shè)計(jì)側(cè)V型卡槽，從而方便將板體固定在外接的固態(tài)硬盤外殼內(nèi)。
[0006]—種固態(tài)硬盤集成電路板的控制電路，包括主控芯片、串行存儲(chǔ)模塊、特需功能調(diào)配模塊、特需功能設(shè)定模塊、SATA界面模塊、資料存儲(chǔ)空間模塊、高功效電源供應(yīng)IC模塊一、高功效電源供應(yīng)IC模塊二、高功效電源供應(yīng)IC模塊三，所述串行存儲(chǔ)模塊、特需功能調(diào)配模塊、特需功能設(shè)定模塊、SATA界面模塊、資料存儲(chǔ)空間模塊、高功效電源供應(yīng)IC模塊一、高功效電源供應(yīng)IC模塊二、高功效電源供應(yīng)IC模塊三分別與主控芯片相連，所述SATA界面模塊與高功效電源供應(yīng)IC模塊一相連，所述資料存儲(chǔ)空間模塊與高功效電源供應(yīng)IC模塊三相連。本實(shí)用新型的SATA界面模塊可以連接上行數(shù)據(jù)信號(hào)，并輸送至主控芯片中；串行存儲(chǔ)模塊能夠?qū)崿F(xiàn)對(duì)固態(tài)硬盤的兼容性問題進(jìn)行處理;高功效電源供應(yīng)IC模塊一能夠提供大電流給后端設(shè)備使用，高功效電源供應(yīng)IC模塊二、高功效電源供應(yīng)IC模塊三提供穩(wěn)壓電流供設(shè)備穩(wěn)定運(yùn)行。本實(shí)用新型通過(guò)主控芯片對(duì)各部件的控制，實(shí)現(xiàn)了固態(tài)硬盤的PCB電路板的集成，極大的縮小了固態(tài)硬盤的PCB電路板的尺寸，并進(jìn)一步提升了固態(tài)硬盤的性能。
[0007]所述資料存儲(chǔ)空間模塊包括存儲(chǔ)芯片，所述主控芯片的FlO腳串接有第四電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的H3腳相連，所述主控芯片的F9腳串接有第五電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的H4腳相連，所述主控芯片的G9腳串接有第六電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的H5腳相連，所述主控芯片的H9腳串接有第八電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的J2腳相連，所述主控芯片的GlO腳與資料存儲(chǔ)空間模塊相連，所述主控芯片的HlO腳串接有第三電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的W5腳相連，所述主控芯片的H7腳與高功效電源供應(yīng)IC模塊三相連，所述主控芯片的H7腳串接有第十電阻后連接有
3.3V電源接口，所述主控芯片的J8腳串接有第^^一電阻后與3.3V電源接口相連，所述主控芯片的JlO腳串接有第十二電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的J3腳相連，所述主控芯片的J9腳串接有第十三電阻后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片的J4相連，所述主控芯片的G8腳串接有第十四電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的J5腳相連，所述主控芯片的HS腳串接有第十五電阻后與資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的J6腳相連。
[0008]所述主控芯片的Dl腳、D2腳、BI腳、B2腳均與SATA界面模塊相連，從而實(shí)現(xiàn)了上行數(shù)據(jù)信號(hào)的傳輸。
[0009]所述主控芯片的El腳、Fl腳之間串接有第二十三電阻，所述主控芯片的El腳、Fl腳之間還串接有晶振，所述晶振的I腳與主控芯片的El腳相連，所述晶振的3腳與主控芯片的Fl腳相連，所述晶振的3腳與4腳之間串接有第二十七電容，所述晶振的I腳與2腳之間串接有第三十電容，所述晶振的2腳與4腳均接地。
[0010]所述主控芯片的Gl腳、D3腳、C3腳并接后連接有IV電源接口，所述主控芯片的Gl腳、D3腳、C3腳并接后串接有組合電容一，所述組合電容一包括第二十五電容和第二十六電容，所述第二十五電容和第二十六電容并聯(lián)后的一端與主控芯片的Gl腳、D3腳、C3腳相連，所述第二十五電容和第二十六電容并聯(lián)后的另一端接地。
[0011]所述主控芯片的F2腳、G2腳并接后連接有3.3V電源接口，所述主控芯片的F2腳、G2腳并接后連接有組合電容二，所述組合電容二包括第二十三電容和第二十四電容，所述第二十三電容和第二十四電容并聯(lián)后的一端與主控芯片的F2腳、G2腳相連，所述第二十三電容和第二十四電容并聯(lián)后的另一端接地。
[0012]所述主控芯片的F3腳、E2腳、E3腳、C2腳、Cl腳、Al腳、D7腳、BlO腳、K9腳、K3腳、Jl腳、G4腳、G3腳、F7腳、F4腳、E5腳、E4腳、D6腳、C5腳、A2腳均接地。
[0013]所述主控芯片的K6腳、H6腳、G6腳、J6腳均與串行存儲(chǔ)模塊相連。
[0014]所述主控芯片的B9腳、C8腳、B8腳、A8腳、C7腳、B7腳均與特需功能設(shè)定模塊相連，所述主控芯片的B8腳、A8腳、B7腳、J2腳均與特需功能調(diào)配模塊相連，所述主控芯片的H5腳串接有第十六電容后接地，所述主控芯片的H5腳串接有第一電阻后與3.3V電源接口相連。
[0015]所述主控芯片的J5腳接地，所述主控芯片的K2腳、F8腳并接后連接有組合電容三，所述組合電容三包括第五電容和第六電容，所述第五電容和第六電容并聯(lián)后的一端與主控芯片的K2腳、F8腳相連，所述第五電容和第六電容并聯(lián)后的另一端接地。
[0016]所述主控芯片的J3腳串接有組合電容四，所述主控芯片的J3腳與3.3V電源接口相連，所述組合電容四包括第一電容和第二電容，所述第一電容和第二電容并聯(lián)后的一端與主控芯片的J3腳相連，所述第一電容和第二電容并聯(lián)后的另一端接地。
[0017]所述主控芯片的J4腳串接有組合電容五，所述主控芯片的J4腳與IV電源接口相連，所述組合電容五包括第三電容和第四電容，所述第三電容和第四電容并聯(lián)后的一端與主控芯片的J4腳相連，所述第三電容和第四電容并聯(lián)后的另一端接地。
[0018]所述主控芯片的E7腳與3.3V電源接口相連，所述主控芯片的H4腳、H2腳、G7腳、D5腳并接后串接有組合電容六，所述主控芯片的H4腳、H2腳、G7腳、D5腳并接后與IV電源接口相連，所述組合電容六包括第七電容、第八電容、第九電容，所述第七電容、第八電容、第九電容并聯(lián)后的一端與主控芯片的H4腳、H2腳、G7腳、D5腳相連，所述第七電容、第八電容、第九電容并聯(lián)后的另一端接地。
[0019]所述主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳并接后串接有組合電容七，所述主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳并接后與3.3V電源接口相連，所述組合電容七包括第十四電容、第十五電容，所述第十四電容、第十五電容并聯(lián)后的一端與主控芯片的K8腳、K5腳、Hl腳、D4腳、C6腳相連，所述第十四電容、第十五電容并聯(lián)后的另一端接地。
[0020]所述串行存儲(chǔ)模塊包括串行存儲(chǔ)芯片、第三十六電容和第三十六電阻，所述串行存儲(chǔ)芯片的I腳、2腳分別與主控芯片的J6、G6腳相連，所述串行存儲(chǔ)芯片的3腳與3.3V電源接口相連，所述串行存儲(chǔ)芯片的4腳接地，所述串行存儲(chǔ)芯片的5腳、6腳分別對(duì)應(yīng)與主控芯片的H6腳、K6腳相連，所述第三十六電阻串接在串行存儲(chǔ)芯片的7腳、8腳之間，所述串行存儲(chǔ)芯片的8腳與3.3V電源接口相連，所述第三十六電容的一端與串行存儲(chǔ)芯片的8腳相連，所述第三十六電容的另一端接地。
[0021]所述特需功能調(diào)配模塊3包括調(diào)配芯片一、調(diào)配芯片二、第二十五電阻、第三十二電阻、第三十三電阻，所述調(diào)配芯片一的I腳、2腳均接地，所述調(diào)配芯片一的3腳與調(diào)配芯片二的I腳相連，所述調(diào)配芯片一的4腳與主控芯片的B7腳相連，所述調(diào)配芯片一的5腳與3.3V電源接口相連，所述調(diào)配芯片一的6腳與主控芯片的AS腳相連，所述調(diào)配芯片二的2腳接地，所述調(diào)配芯片二的3腳與5腳并接后接在3.3V電源接口上，所述調(diào)配芯片二的4腳與主控芯片的J2腳相連，所述第二十五電阻的一端與3.3V電源接口相連，所述第二十五電阻的另一端接在調(diào)配芯片二的I腳上，所述第三十二電阻的一端與調(diào)配芯片二的I腳相連，所述第三十二電阻的另一端接地，所述第三十三電阻的一端接在調(diào)配芯片二的4腳上，所述第三十三電阻的另一端接地。
[0022]所述特需功能設(shè)定模塊包括第十九電阻、第二十電阻、第二十一電阻、第二十六電阻、第二十八電阻和第三十電阻，所述第十九電阻的一端與3.3V電源接口相連，所述第十九電阻的另一端與主控芯片的B9腳相連，所述第二十六電阻的一端與主控芯片的B9腳相連，所述第二十六電阻的另一端接地，所述第二十電的一端與3.3V電源接口相連，所述第二十電阻的另一端與主控芯片的CS腳相連，所述第二十八電阻的一端與主控芯片的B8腳相連，所述第二十八電阻的另一端接地，所述第二十一電阻的一端與3.3V電源接口相連，所述第二十一電阻的另一端與主控芯片的AS腳相連，所述主控芯片的C7腳接地，所述第三十電阻的一端與主控芯片的B7腳相連，所述第三十電阻的另一端接地。
[0023]所述SATA界面模塊的I腳、4腳、7腳、11腳、12腳、13腳、17腳、18腳、19腳均接地，所述SATA界面模塊的2腳串接有第三十五電容后與主控芯片的BI腳相連，所述SATA界面模塊的3腳串接有第三十七電容后與主控芯片的B2腳相連，所述SATA界面模塊的5腳串接有第三十九電容后與主控芯片的D2腳相連，所述SATA界面模塊的6腳串接有第三十八電容后與主控芯片的Dl腳相連，所述SATA界面模塊的14腳、15腳、16腳并接后與高功效電源供應(yīng)IC模塊一相連。
[0024]所述資料存儲(chǔ)空間模塊還包括第十七電容C17、第十八電容、第十九電容、第二十電容、第十六電阻、第二 i^一電容、第二十二電容、第十七電阻、第十八電阻，所述存儲(chǔ)芯片的K2腳與第二 ^^一電容串接后接地，所述存儲(chǔ)芯片的U5腳與第十六電阻串聯(lián)后接入到高功效電源供應(yīng)IC模塊三上，所述存儲(chǔ)芯片的U5腳與第二十二電容串接后接地，所述存儲(chǔ)芯片的M7腳、P5腳、RlO腳、U8腳、K4腳、Y2腳、Y5腳、AA4腳、AA6腳均接地，所述存儲(chǔ)芯片的W6腳與第十八電阻串接后接入到主控芯片的GlO腳上，所述存儲(chǔ)芯片的W5腳與第十七電阻相連后接入到高功效電源供應(yīng)IC模塊三上，所述第十九電容、第二十電容并聯(lián)后的一端分別與存儲(chǔ)芯片的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第十九電容、第二十電容并聯(lián)后的另一端接地，所述存儲(chǔ)芯片的K6腳、W4腳、Y4腳、AA3腳、AA5腳并接后接入到高功效電源供應(yīng)IC模塊三上，所述第十七電容、第十八電容并接后的一端分別與存儲(chǔ)芯片的M6腳、N5腳、TlO腳、U9腳相連，所述第十七電容、第十八電容并接后的另一端接地，所述存儲(chǔ)芯片的M6腳、N5腳、T1腳、U9腳并接后接入到高功效電源供應(yīng)IC模塊三上。
[0025]所述高功效電源供應(yīng)IC模塊一包括處理芯片一、第四十電容、第三電感線圈、第三十九電阻、第四十電阻、第四十一電容，所述處理芯片一的I腳、4腳并接后與第四十電容的一端相連，所述第四十電容的另一端接地，所述處理芯片一的I腳、4腳并接后與SATA界面模塊的14腳、15腳、16腳相連，所述處理芯片一的2腳接地，所述處理芯片一的3腳與第三電感線圈串接后接入到3.3V電源接口上，所述第三十九電阻的一端與處理芯片一的5腳相連，所述第三十九電阻的另一端接入到3.3V電源接口上，所述第四十電阻的一端與處理芯片一的5腳相連，所述第四十電阻的另一端接地，所述第四十一電容的一端接入到3.3V電源接口上，所述第四十一電容的另一端接地。
[0026]所述高功效電源供應(yīng)IC模塊二包括處理芯片二、第三^^一電容、第一電感線圈、第二十四電阻、第二十七電阻、第二十八電容和第二十九電容，所述處理芯片二的I腳、4腳并接后接入到3.3V電源接口上，所述處理芯片二的I腳、4腳并接后與第三^^一電容的一端相連，所述第三十一電容的另一端接地，所述處理芯片二的2腳接地，所述處理芯片二的3腳與第一電感線圈串接后接入到IV電源接口上，所述第二十四電阻、第二十九電容并聯(lián)后的一端接在處理芯片二的5腳上，所述第二十四電阻、第二十九電容并聯(lián)后的一端接在IV電源接口上，所述第二十七電阻的一端接在處理芯片二的5腳上，所述第二十七電阻的另一端接地，所述第二十八電容的一端接在IV電源接口上，所述第二十八電容的另一端接地。
[0027]所述高功效電源供應(yīng)IC模塊三包括處理芯片三、第三十二電容、一號(hào)場(chǎng)效應(yīng)管、二號(hào)場(chǎng)效應(yīng)管、第三十八電阻、第三十四電阻、第三十三電容、第二電感線圈、第三十五電阻、第三十七電阻、第三十四電容，所述一號(hào)場(chǎng)效應(yīng)管的I腳與主控芯片相連，所述一號(hào)場(chǎng)效應(yīng)管的I腳與第三十二電容串接后接地，所述二號(hào)場(chǎng)效應(yīng)管的I腳與一號(hào)場(chǎng)效應(yīng)管的I腳相連，所述二號(hào)場(chǎng)效應(yīng)管的2腳與第三十八電阻串接后接地，所述二號(hào)場(chǎng)效應(yīng)管的3腳與一號(hào)場(chǎng)效應(yīng)管的3腳并接后接入到處理芯片三的I腳、4腳上，所述一號(hào)場(chǎng)效應(yīng)管的2腳與第三十四電阻串接后接入到處理芯片三的I腳、4腳上，所述第三十三電容的一端與處理芯片三的I腳、4腳相連，所述第三十三電容的另一端接地，所述處理芯片三的I腳、4腳并接后接入到資料存儲(chǔ)空間模塊的存儲(chǔ)芯片的M6腳、N5腳、TlO腳、U9腳上，所述處理芯片三的2腳接地，所述處理芯片三的3腳與第二電感線圈串接后接入到資料存儲(chǔ)空間模塊的K6腳、W4腳、Y4腳、AA3腳、AA5腳上，所述第三十五電阻的一端與處理芯片三的5腳相連，所述第三十五電阻的另一端與資料存儲(chǔ)空間模塊的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第三十七電阻的一端接在處理芯片三的5腳上，所述第三十七電阻R37的另一端接地，所述第三十四電容的一端與資料存儲(chǔ)空間模塊6的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第三十四電容的另一端接地。
[0028]本實(shí)用新型的有益效果是:本實(shí)用新型具有結(jié)構(gòu)設(shè)計(jì)合理、生產(chǎn)制造成本低和體積小等優(yōu)點(diǎn)，采用了集成化的設(shè)計(jì)，極大的縮小了固態(tài)硬盤的PCB電路板體積，從而有助于豐富固態(tài)硬盤的種類，同時(shí)提高了固態(tài)硬盤的讀寫性能，解決了傳統(tǒng)的PCB電路板尺寸大、制造成本高和讀寫速度慢的問題;將金手指與板體設(shè)計(jì)成一體，取代了傳統(tǒng)的SATA接口與SATA接口支架配合的方式，解決了 SATA接口支架占據(jù)較大空間尺寸且安裝使用較為麻煩的問題。
【附圖說(shuō)明】
[0029]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。
[0030]圖1為本實(shí)用新型的主控芯片的結(jié)構(gòu)示意圖；
[0031 ]圖2為本實(shí)用新型的串行存儲(chǔ)模塊的結(jié)構(gòu)示意圖；
[0032]圖3為本實(shí)用新型的特需功能調(diào)配模塊的結(jié)構(gòu)示意圖；
[0033]圖4為本實(shí)用新型的特需功能設(shè)定模塊的結(jié)構(gòu)示意圖；
[0034]圖5為本實(shí)用新型的SATA界面模塊的結(jié)構(gòu)示意圖；
[0035]圖6為本實(shí)用新型的資料存儲(chǔ)空間模塊的結(jié)構(gòu)示意圖；
[0036]圖7為本實(shí)用新型的高功效電源供應(yīng)IC模塊一的結(jié)構(gòu)示意圖；
[0037]圖8為本實(shí)用新型的高功效電源供應(yīng)IC模塊二的結(jié)構(gòu)示意圖；
[0038]圖9為本實(shí)用新型的高功效電源供應(yīng)IC模塊三的結(jié)構(gòu)示意圖；
[0039]圖10為本實(shí)用新型的固態(tài)硬盤集成電路板的立體結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0040]為了使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面對(duì)本實(shí)用新型進(jìn)一步闡述。
[0041 ]如圖1至圖1O所示，一種固態(tài)硬盤集成電路板，包括板體1，所述板體1的前端設(shè)有與板體10合為一體的金手指U。本實(shí)用新型采用了集成化的設(shè)計(jì)，極大的縮小了板體10的尺寸，同時(shí)將金手指11與板體10設(shè)計(jì)成一體，取代了傳統(tǒng)的SATA接口與SATA接口支架配合的方式，解決了 SATA接口支架占據(jù)較大空間尺寸且安裝使用較為麻煩的問題，采用本實(shí)用新型的金手指11后，在使用的過(guò)程中不會(huì)出現(xiàn)類似SATA接口支架容易被插壞的問題，延長(zhǎng)了固態(tài)硬盤的使用壽命。
[0042]所述板體10的左側(cè)后部、右側(cè)后部對(duì)稱設(shè)有側(cè)V型卡槽10a，本實(shí)用新型設(shè)計(jì)側(cè)V型卡槽I Oa，從而方便將板體1固定在外接的固態(tài)硬盤外殼內(nèi)。
[0043]—種固態(tài)硬盤集成電路板的控制電路，包括主控芯片1、串行存儲(chǔ)模塊2、特需功能調(diào)配模塊3、特需功能設(shè)定模塊4、SATA界面模塊5、資料存儲(chǔ)空間模塊6、高功效電源供應(yīng)IC模塊一 7、高功效電源供應(yīng)IC模塊二 8、高功效電源供應(yīng)IC模塊三9，所述串行存儲(chǔ)模塊2、特需功能調(diào)配模塊3、特需功能設(shè)定模塊4、SATA界面模塊5、資料存儲(chǔ)空間模塊6、高功效電源供應(yīng)IC模塊一 7、高功效電源供應(yīng)IC模塊二 8、高功效電源供應(yīng)IC模塊三9分別與主控芯片I相連，所述SATA界面模塊5與高功效電源供應(yīng)IC模塊一 7相連，所述資料存儲(chǔ)空間模塊6與高功效電源供應(yīng)IC模塊三9相連。本實(shí)用新型的SATA界面模塊5可以連接上行數(shù)據(jù)信號(hào)，并輸送至主控芯片I中；串行存儲(chǔ)模塊2能夠?qū)崿F(xiàn)對(duì)固態(tài)硬盤的兼容性問題進(jìn)行處理;高功效電源供應(yīng)IC模塊一7能夠提供大電流給后端設(shè)備使用，高功效電源供應(yīng)IC模塊二8、高功效電源供應(yīng)IC模塊三9提供穩(wěn)壓電流供設(shè)備穩(wěn)定運(yùn)行。本實(shí)用新型通過(guò)主控芯片I對(duì)各部件的控制，實(shí)現(xiàn)了固態(tài)硬盤的PCB電路板的集成，極大的縮小了固態(tài)硬盤的PCB電路板的尺寸，并進(jìn)一步提升了固態(tài)硬盤的性能。
[0044]所述資料存儲(chǔ)空間模塊6包括存儲(chǔ)芯片U2，所述主控芯片I的FlO腳串接有第四電阻R4后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的H3腳相連，所述主控芯片I的F9腳串接有第五電阻R5后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的H4腳相連，所述主控芯片I的G9腳串接有第六電阻R6后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的H5腳相連，所述主控芯片I的H9腳串接有第八電阻R8后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的J2腳相連，所述主控芯片I的GlO腳與資料存儲(chǔ)空間模塊6相連，所述主控芯片I的HlO腳串接有第三電阻R3后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的W5腳相連，所述主控芯片I的H7腳與高功效電源供應(yīng)IC模塊三9相連，所述主控芯片I的H7腳串接有第十電阻RlO后連接有3.3V電源接口，所述主控芯片I的J8腳串接有第i^一電阻Rll后與3.3V電源接口相連，所述主控芯片I的JlO腳串接有第十二電阻R12后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的J3腳相連，所述主控芯片I的J9腳串接有第十三電阻R13后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的J4相連，所述主控芯片I的G8腳串接有第十四電阻R14后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的J5腳相連，所述主控芯片I的H8腳串接有第十五電阻R15后與資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的J6腳相連。
[0045]所述主控芯片I的Dl腳、D2腳、BI腳、B2腳均與SATA界面模塊5相連，從而實(shí)現(xiàn)了上行數(shù)據(jù)信號(hào)的傳輸。
[0046]所述主控芯片I的El腳、Fl腳之間串接有第二十三電阻R23，所述主控芯片I的El腳、Fl腳之間還串接有晶振，所述晶振的I腳與主控芯片I的El腳相連，所述晶振的3腳與主控芯片I的Fl腳相連，所述晶振的3腳與4腳之間串接有第二十七電容C27，所述晶振的I腳與2腳之間串接有第三十電容C30，所述晶振的2腳與4腳均接地。
[0047]所述主控芯片I的Gl腳、D3腳、C3腳并接后連接有IV電源接口，所述主控芯片I的Gl腳、D3腳、C3腳并接后串接有組合電容一，所述組合電容一包括第二十五電容C25和第二十六電容C26，所述第二十五電容C25和第二十六電容C26并聯(lián)后的一端與主控芯片I的Gl腳、D3腳、C3腳相連，所述第二十五電容C25和第二十六電容C26并聯(lián)后的另一端接地。
[0048]所述主控芯片I的F2腳、G2腳并接后連接有3.3V電源接口，所述主控芯片I的F2腳、G2腳并接后連接有組合電容二，所述組合電容二包括第二十三電容C23和第二十四電容C24，所述第二十三電容C23和第二十四電容C24并聯(lián)后的一端與主控芯片I的F2腳、G2腳相連，所述第二十三電容C23和第二十四電容C24并聯(lián)后的另一端接地。
[0049]所述主控芯片I的F3腳、E2腳、E3腳、C2腳、Cl腳、Al腳、D7腳、BlO腳、K9腳、K3腳、Jl腳、G4腳、G3腳、F7腳、F4腳、E5腳、E4腳、D6腳、C5腳、A2腳均接地。
[0050]所述主控芯片I的K6腳、H6腳、G6腳、J6腳均與串行存儲(chǔ)模塊2相連。
[0051 ]所述主控芯片I的B9腳、C8腳、B8腳、A8腳、C7腳、B7腳均與特需功能設(shè)定模塊4相連，所述主控芯片I的B8腳、A8腳、B7腳、J2腳均與特需功能調(diào)配模塊3相連，所述主控芯片I的H5腳串接有第十六電容C16后接地，所述主控芯片I的H5腳串接有第一電阻Rl后與3.3V電源接口相連。
[0052]所述主控芯片I的J5腳接地，所述主控芯片I的K2腳、F8腳并接后連接有組合電容三，所述組合電容三包括第五電容C5和第六電容C6，所述第五電容C5和第六電容C6并聯(lián)后的一端與主控芯片I的K2腳、F8腳相連，所述第五電容C5和第六電容C6并聯(lián)后的另一端接地。
[0053]所述主控芯片I的J3腳串接有組合電容四，所述主控芯片I的J3腳與3.3V電源接口相連，所述組合電容四包括第一電容Cl和第二電容C2，所述第一電容Cl和第二電容C2并聯(lián)后的一端與主控芯片I的J3腳相連，所述第一電容Cl和第二電容C2并聯(lián)后的另一端接地。
[0054]所述主控芯片I的J4腳串接有組合電容五，所述主控芯片I的J4腳與IV電源接口相連，所述組合電容五包括第三電容C3和第四電容C4，所述第三電容C3和第四電容C4并聯(lián)后的一端與主控芯片I的J4腳相連，所述第三電容C3和第四電容C4并聯(lián)后的另一端接地。
[0055]所述主控芯片I的E7腳與3.3V電源接口相連，所述主控芯片I的H4腳、H2腳、G7腳、D5腳并接后串接有組合電容六，所述主控芯片I的H4腳、H2腳、G7腳、D5腳并接后與IV電源接口相連，所述組合電容六包括第七電容C7、第八電容C8、第九電容C9，所述第七電容C7、第八電容C8、第九電容C9并聯(lián)后的一端與主控芯片I的H4腳、H2腳、G7腳、D5腳相連，所述第七電容C7、第八電容C8、第九電容C9并聯(lián)后的另一端接地。
[0056]所述主控芯片I的K8腳、K5腳、Hl腳、D4腳、C6腳并接后串接有組合電容七C7，所述主控芯片I的K8腳、K5腳、Hl腳、D4腳、C6腳并接后與3.3V電源接口相連，所述組合電容七C7包括第十四電容C14、第十五電容C15，所述第十四電容C14、第十五電容C15并聯(lián)后的一端與主控芯片I的K8腳、K5腳、Hl腳、D4腳、C6腳相連，所述第十四電容C14、第十五電容C15并聯(lián)后的另一端接地。
[0057]所述串行存儲(chǔ)模塊2包括串行存儲(chǔ)芯片U7、第三十六電容C36和第三十六電阻R36，所述串行存儲(chǔ)芯片U7的I腳、2腳分別與主控芯片I的J6、G6腳相連，所述串行存儲(chǔ)芯片U7的3腳與3.3V電源接口相連，所述串行存儲(chǔ)芯片U7的4腳接地，所述串行存儲(chǔ)芯片U7的5腳、6腳分別對(duì)應(yīng)與主控芯片I的H6腳、K6腳相連，所述第三十六電阻R36串接在串行存儲(chǔ)芯片U7的7腳、8腳之間，所述串行存儲(chǔ)芯片U7的8腳與3.3V電源接口相連，所述第三十六電容C36的一端與串行存儲(chǔ)芯片U7的8腳相連，所述第三十六電容C36的另一端接地。
[0058]所述特需功能調(diào)配模塊3包括調(diào)配芯片一 U3、調(diào)配芯片二 U5、第二十五電阻R25、第三十二電阻R32、第三十三電阻R33，所述調(diào)配芯片一 U3的I腳、2腳均接地，所述調(diào)配芯片一U3的3腳與調(diào)配芯片二 U5的I腳相連，所述調(diào)配芯片一 U3的4腳與主控芯片I的B7腳相連，所述調(diào)配芯片一U3的5腳與3.3V電源接口相連，所述調(diào)配芯片一U3的6腳與主控芯片I的A8腳相連，所述調(diào)配芯片二 U5的2腳接地，所述調(diào)配芯片二 U5的3腳與5腳并接后接在3.3V電源接口上，所述調(diào)配芯片二U5的4腳與主控芯片I的J2腳相連，所述第二十五電阻R25的一端與3.3V電源接口相連，所述第二十五電阻R25的另一端接在調(diào)配芯片二 U5的I腳上，所述第三十二電阻R32的一端與調(diào)配芯片二 U5的I腳相連，所述第三十二電阻R32的另一端接地，所述第三十三電阻R33的一端接在調(diào)配芯片二 U5的4腳上，所述第三十三電阻R33的另一端接地。
[0059]所述特需功能設(shè)定模塊4包括第十九電阻R19、第二十電阻R20、第二^^一電阻R21、第二十六電阻R26、第二十八電阻R28和第三十電阻R30，所述第十九電阻R19的一端與3.3V電源接口相連，所述第十九電阻R19的另一端與主控芯片I的B9腳相連，所述第二十六電阻R26的一端與主控芯片I的B9腳相連，所述第二十六電阻R26的另一端接地，所述第二十電阻R20的一端與3.3V電源接口相連，所述第二十電阻R20的另一端與主控芯片I的C8腳相連，所述第二十八電阻R28的一端與主控芯片I的B8腳相連，所述第二十八電阻R28的另一端接地，所述第二十一電阻R21的一端與3.3V電源接口相連，所述第二十一電阻R21的另一端與主控芯片I的A8腳相連，所述主控芯片I的C7腳接地，所述第三十電阻R30的一端與主控芯片I的B7腳相連，所述第三十電阻R30的另一端接地。
[0060]所述SATA界面模塊5的I腳、4腳、7腳、11腳、12腳、13腳、17腳、18腳、19腳均接地，所述SATA界面模塊5的2腳串接有第三十五電容C35后與主控芯片I的BI腳相連，所述SATA界面模塊5的3腳串接有第三十七電容C37后與主控芯片I的B2腳相連，所述SATA界面模塊5的5腳串接有第三十九電容C39后與主控芯片I的D2腳相連，所述SATA界面模塊5的6腳串接有第三十八電容C38后與主控芯片I的Dl腳相連，所述SATA界面模塊5的14腳、15腳、16腳并接后與高功效電源供應(yīng)IC模塊一 7相連。
[0061]所述資料存儲(chǔ)空間模塊6還包括第十七電容C17、第十八電容C18、第十九電容C19、第二十電容C20、第十六電阻R16、第二 ^^一電容C21、第二十二電容C22、第十七電阻R17、第十八電阻R18，所述存儲(chǔ)芯片U2的K2腳與第二 ^^一電容C21串接后接地，所述存儲(chǔ)芯片U2的U5腳與第十六電阻R16串聯(lián)后接入到高功效電源供應(yīng)IC模塊三9上，所述存儲(chǔ)芯片U2的U5腳與第二十二電容C22串接后接地，所述存儲(chǔ)芯片U2的M7腳、P5腳、RlO腳、U8腳、K4腳、Y2腳、Y5腳、AA4腳、AA6腳均接地，所述存儲(chǔ)芯片U2的W6腳與第十八電阻R18串接后接入到主控芯片I的GlO腳上，所述存儲(chǔ)芯片U2的W5腳與第十七電阻R17相連后接入到高功效電源供應(yīng)IC模塊三9上，所述第十九電容C19、第二十電容C20并聯(lián)后的一端分別與存儲(chǔ)芯片U2的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第十九電容C19、第二十電容C20并聯(lián)后的另一端接地，所述存儲(chǔ)芯片U2的K6腳、W4腳、Y4腳、AA3腳、AA5腳并接后接入到高功效電源供應(yīng)IC模塊三9上，所述第十七電容C17、第十八電容C18并接后的一端分別與存儲(chǔ)芯片U2的M6腳、N5腳、TlO腳、U9腳相連，所述第十七電容C17、第十八電容C18并接后的另一端接地，所述存儲(chǔ)芯片U2的M6腳、N5腳、TlO腳、U9腳并接后接入到高功效電源供應(yīng)IC模塊三9上。
[0062]所述高功效電源供應(yīng)IC模塊一 7包括處理芯片一 U8、第四十電容C40、第三電感線圈L3、第三十九電阻R39、第四十電阻R40、第四^^一電容C41，所述處理芯片一U8的I腳、4腳并接后與第四十電容C40的一端相連，所述第四十電容C40的另一端接地，所述處理芯片一U8的I腳、4腳并接后與SATA界面模塊5的14腳、15腳、16腳相連，所述處理芯片一 U8的2腳接地，所述處理芯片一 U8的3腳與第三電感線圈L3串接后接入到3.3V電源接口上，所述第三十九電阻R39的一端與處理芯片一U8的5腳相連，所述第三十九電阻R39的另一端接入到3.3V電源接口上，所述第四十電阻R40的一端與處理芯片一 U8的5腳相連，所述第四十電阻R40的另一端接地，所述第四i^一電容C41的一端接入到3.3V電源接口上，所述第四^^一電容C41的另一端接地。
[0063]所述高功效電源供應(yīng)IC模塊二8包括處理芯片二 U4、第三^^一電容C31、第一電感線圈L1、第二十四電阻R24、第二十七電阻R27、第二十八電容C28和第二十九電容C29，所述處理芯片二 U4的I腳、4腳并接后接入到3.3V電源接□上，所述處理芯片二 U4的I腳、4腳并接后與第三i^一電容C31的一端相連，所述第三^^一電容C31的另一端接地，所述處理芯片二U4的2腳接地，所述處理芯片二 U4的3腳與第一電感線圈LI串接后接入到IV電源接口上，所述第二十四電阻R24、第二十九電容C29并聯(lián)后的一端接在處理芯片二 U4的5腳上，所述第二十四電阻R24、第二十九電容C29并聯(lián)后的一端接在IV電源接口上，所述第二十七電阻R27的一端接在處理芯片二 U4的5腳上，所述第二十七電阻R27的另一端接地，所述第二十八電容C28的一端接在IV電源接口上，所述第二十八電容C28的另一端接地。
[0064]所述高功效電源供應(yīng)IC模塊三9包括處理芯片三U6、第三十二電容C32、一號(hào)場(chǎng)效應(yīng)管Q1、二號(hào)場(chǎng)效應(yīng)管Q2、第三十八電阻R38、第三十四電阻R34、第三十三電容C33、第二電感線圈L2、第三十五電阻R35、第三十七電阻R37、第三十四電容C34，所述一號(hào)場(chǎng)效應(yīng)管Ql的I腳與主控芯片I相連，所述一號(hào)場(chǎng)效應(yīng)管Ql的I腳與第三十二電容C32串接后接地，所述二號(hào)場(chǎng)效應(yīng)管Q2的I腳與一號(hào)場(chǎng)效應(yīng)管Ql的I腳相連，所述二號(hào)場(chǎng)效應(yīng)管Q2的2腳與第三十八電阻R38串接后接地，所述二號(hào)場(chǎng)效應(yīng)管Q2的3腳與一號(hào)場(chǎng)效應(yīng)管Ql的3腳并接后接入到處理芯片三U6的I腳、4腳上，所述一號(hào)場(chǎng)效應(yīng)管Ql的2腳與第三十四電阻R34串接后接入到處理芯片三U6的I腳、4腳上，所述第三十三電容C33的一端與處理芯片三U6的I腳、4腳相連，所述第三十三電容C33的另一端接地，所述處理芯片三U6的I腳、4腳并接后接入到資料存儲(chǔ)空間模塊6的存儲(chǔ)芯片U2的M6腳、N5腳、TlO腳、U9腳上，所述處理芯片三U6的2腳接地，所述處理芯片三U6的3腳與第二電感線圈L2串接后接入到資料存儲(chǔ)空間模塊6的K6腳、W4腳、Y4腳、AA3腳、AA5腳上，所述第三十五電阻R35的一端與處理芯片三U6的5腳相連，所述第三十五電阻R35的另一端與資料存儲(chǔ)空間模塊6的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第三十七電阻R37的一端接在處理芯片三U6的5腳上，所述第三十七電阻R37的另一端接地，所述第三十四電容C34的一端與資料存儲(chǔ)空間模塊6的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第三十四電容C34的另一端接地。
[0065]本實(shí)用新型采用了集成化的設(shè)計(jì)思想，將固態(tài)硬盤的尺寸進(jìn)一步縮小，使得固態(tài)硬盤的種類更加多元化，性能也得以進(jìn)一步提升。
[0066]以上顯示和描述了本實(shí)用新型的基本原理、主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書中描述的只是本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【主權(quán)項(xiàng)】
1.一種固態(tài)硬盤集成電路板，包括板體(10)，其特征在于:所述板體(10)的前端設(shè)有與板體(10)合為一體的金手指(11)。2.根據(jù)權(quán)利要求1所述的一種固態(tài)硬盤集成電路板，其特征在于:所述板體(10)的左側(cè)后部、右側(cè)后部對(duì)稱設(shè)有側(cè)V型卡槽(10a)。3.根據(jù)權(quán)利要求1至2中任一項(xiàng)所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述控制電路包括主控芯片(I)、串行存儲(chǔ)模塊(2)、特需功能調(diào)配模塊(3)、特需功能設(shè)定模塊(4)、SATA界面模塊(5)、資料存儲(chǔ)空間模塊(6)、高功效電源供應(yīng)IC模塊一 (7)、高功效電源供應(yīng)IC模塊二 (8)、高功效電源供應(yīng)IC模塊三(9)，所述串行存儲(chǔ)模塊(2)、特需功能調(diào)配模塊(3)、特需功能設(shè)定模塊(4)、SATA界面模塊(5)、資料存儲(chǔ)空間模塊(6)、高功效電源供應(yīng)IC模塊一 (7)、高功效電源供應(yīng)IC模塊二 (8)、高功效電源供應(yīng)IC模塊三(9)分別與主控芯片(I)相連，所述SATA界面模塊(5)與高功效電源供應(yīng)IC模塊一 (7)相連，所述資料存儲(chǔ)空間模塊(6)與高功效電源供應(yīng)IC模塊三(9)相連。4.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述資料存儲(chǔ)空間模塊(6)包括存儲(chǔ)芯片(U2)，所述主控芯片(I)的FlO腳串接有第四電阻(R4)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的H3腳相連，所述主控芯片(I)的F9腳串接有第五電阻(R5)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的H4腳相連，所述主控芯片(I)的G9腳串接有第六電阻(R6)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的H5腳相連，所述主控芯片(I)的H9腳串接有第八電阻(R8)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的J2腳相連，所述主控芯片(I)的GlO腳與資料存儲(chǔ)空間模塊(6)相連，所述主控芯片(I)的Hl O腳串接有第三電阻(R3)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的W5腳相連，所述主控芯片(I)的H7腳與高功效電源供應(yīng)IC模塊三(9)相連，所述主控芯片(I)的H7腳串接有第十電阻(RlO)后連接有3.3V電源接口，所述主控芯片(I)的J8腳串接有第^^一電阻(Rl I)后與3.3V電源接口相連，所述主控芯片(I)的JlO腳串接有第十二電阻(R12)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的J3腳相連，所述主控芯片(I)的J9腳串接有第十三電阻(R13)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的J4相連，所述主控芯片(I)的G8腳串接有第十四電阻(R14)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的J5腳相連，所述主控芯片(I)的H8腳串接有第十五電阻(Rl 5)后與資料存儲(chǔ)空間模塊(6)的存儲(chǔ)芯片(U2)的J6腳相連； 所述資料存儲(chǔ)空間模塊(6)還包括第十七電容(C17)、第十八電容(C18)、第十九電容(C19)、第二十電容(C20)、第十六電阻(R16)、第二 ^^一電容(C21)、第二十二電容(C22)、第十七電阻(R17)、第十八電阻(R18)，所述存儲(chǔ)芯片(U2)的K2腳與第二 ^^一電容(C21)串接后接地，所述存儲(chǔ)芯片(U2)的U5腳與第十六電阻(R16)串聯(lián)后接入到高功效電源供應(yīng)IC模塊三(9)上，所述存儲(chǔ)芯片(U2)的U5腳與第二十二電容(C22)串接后接地，所述存儲(chǔ)芯片(U2)的M7腳、P5腳、1?10腳、1]8腳、1(4腳、￥2腳、￥5腳、AA4腳、AA6腳均接地，所述存儲(chǔ)芯片(U2)的W6腳與第十八電阻(R18)串接后接入到主控芯片(I)的GlO腳上，所述存儲(chǔ)芯片(U2)的W5腳與第十七電阻(R17)相連后接入到高功效電源供應(yīng)IC模塊三(9)上，所述第十九電容(C19)、第二十電容(C20)并聯(lián)后的一端分別與存儲(chǔ)芯片(U2)的K6腳、W4腳、Y4腳、AA3腳、AA5腳相連，所述第十九電容(C19)、第二十電容(C20)并聯(lián)后的另一端接地，所述存儲(chǔ)芯片(U2)的K6腳、W4腳、Y4腳、AA3腳、AA5腳并接后接入到高功效電源供應(yīng)IC模塊三(9)上，所述第十七電容(C17)、第十八電容(C18)并接后的一端分別與存儲(chǔ)芯片(U2)的M6腳、N5腳、TlO腳、U9腳相連，所述第十七電容(C17)、第十八電容(C18)并接后的另一端接地，所述存儲(chǔ)芯片(U2)的M6腳、N5腳、TlO腳、U9腳并接后接入到高功效電源供應(yīng)IC模塊三(9)上； 所述主控芯片(I)的DI腳、D2腳、BI腳、B2腳均與SATA界面模塊(5)相連； 所述主控芯片(I)的El腳、Fl腳之間串接有第二十三電阻(R23)，所述主控芯片(I)的El腳、Fl腳之間還串接有晶振，所述晶振的I腳與主控芯片(I)的El腳相連，所述晶振的3腳與主控芯片(I)的Fl腳相連，所述晶振的3腳與4腳之間串接有第二十七電容(C27)，所述晶振的I腳與2腳之間串接有第三十電容(C30)，所述晶振的2腳與4腳均接地； 所述主控芯片(I)的Gl腳、D3腳、C3腳并接后連接有IV電源接口，所述主控芯片(I)的Gl腳、D3腳、C3腳并接后串接有組合電容一，所述組合電容一包括第二十五電容(C25)和第二十六電容(C26)，所述第二十五電容(C25)和第二十六電容(C26)并聯(lián)后的一端與主控芯片(I)的Gl腳、D3腳、C3腳相連，所述第二十五電容(C25)和第二十六電容(C26)并聯(lián)后的另一端接地； 所述主控芯片(I)的F2腳、G2腳并接后連接有3.3V電源接口，所述主控芯片(I)的F2腳、G2腳并接后連接有組合電容二，所述組合電容二包括第二十三電容(C23)和第二十四電容(C24)，所述第二十三電容(C23)和第二十四電容(C24)并聯(lián)后的一端與主控芯片(I)的F2腳、G2腳相連，所述第二十三電容(C23)和第二十四電容(C24)并聯(lián)后的另一端接地； 所述主控芯片(I)的F3腳、E2腳、E3腳、C2腳、Cl腳、Al腳、D7腳、BlO腳、K9腳、K3腳、Jl腳、G4腳、G3腳、F7腳、F4腳、E5腳、E4腳、D6腳、C5腳、A2腳均接地； 所述主控芯片(I)的K6腳、H6腳、G6腳、J6腳均與串行存儲(chǔ)模塊(2)相連； 所述主控芯片(I)的B9腳、C8腳、B8腳、A8腳、C7腳、B7腳均與特需功能設(shè)定模塊(4)相連，所述主控芯片(I)的B8腳、A8腳、B7腳、J2腳均與特需功能調(diào)配模塊(3)相連，所述主控芯片(I)的H5腳串接有第十六電容(C16)后接地，所述主控芯片(I)的H5腳串接有第一電阻(Rl)后與3.3V電源接口相連； 所述主控芯片(I)的J5腳接地，所述主控芯片(I)的K2腳、F8腳并接后連接有組合電容三，所述組合電容三包括第五電容(C5)和第六電容(C6)，所述第五電容(C5)和第六電容(C6)并聯(lián)后的一端與主控芯片(I)的K2腳、F8腳相連，所述第五電容(C5)和第六電容(C6)并聯(lián)后的另一端接地； 所述主控芯片(I)的J3腳串接有組合電容四，所述主控芯片(I)的J3腳與3.3V電源接口相連，所述組合電容四包括第一電容(Cl)和第二電容(C2)，所述第一電容(Cl)和第二電容(C2)并聯(lián)后的一端與主控芯片(I)的J3腳相連，所述第一電容(Cl)和第二電容(C2)并聯(lián)后的另一端接地； 所述主控芯片(I)的J4腳串接有組合電容五，所述主控芯片(I)的J4腳與IV電源接口相連，所述組合電容五包括第三電容(C3)和第四電容(C4)，所述第三電容(C3)和第四電容(C4)并聯(lián)后的一端與主控芯片(I)的J4腳相連，所述第三電容(C3)和第四電容(C4)并聯(lián)后的另一端接地； 所述主控芯片(I)的E7腳與3.3V電源接口相連，所述主控芯片(I)的H4腳、H2腳、G7腳、D5腳并接后串接有組合電容六，所述主控芯片⑴的H4腳、H2腳、G7腳、D5腳并接后與IV電源接口相連，所述組合電容六包括第七電容(C7)、第八電容(C8)、第九電容(C9)，所述第七電容(C7)、第八電容(C8)、第九電容(C9)并聯(lián)后的一端與主控芯片(I)的H4腳、H2腳、G7腳、D5腳相連，所述第七電容(C7)、第八電容(C8)、第九電容(C9)并聯(lián)后的另一端接地； 所述主控芯片(I)的K8腳、K5腳、Hl腳、D4腳、C6腳并接后串接有組合電容七(C7)，所述主控芯片(I)的K8腳、K5腳、Hl腳、D4腳、C6腳并接后與3.3V電源接口相連，所述組合電容七(C7)包括第十四電容(C14)、第十五電容(C15)，所述第十四電容(C14)、第十五電容(C15)并聯(lián)后的一端與主控芯片(I)的K8腳、K5腳、Hl腳、D4腳、C6腳相連，所述第十四電容(C14)、第十五電容(C15)并聯(lián)后的另一端接地； 所述串行存儲(chǔ)模塊(2)包括串行存儲(chǔ)芯片(U7)、第三十六電容(C36)和第三十六電阻(R36)，所述串行存儲(chǔ)芯片(U7)的I腳、2腳分別與主控芯片(I)的J6、G6腳相連，所述串行存儲(chǔ)芯片(U7)的3腳與3.3V電源接口相連，所述串行存儲(chǔ)芯片(U7)的4腳接地，所述串行存儲(chǔ)芯片(U7)的5腳、6腳分別對(duì)應(yīng)與主控芯片(I)的H6腳、K6腳相連，所述第三十六電阻(R36)串接在串行存儲(chǔ)芯片(U7)的7腳、8腳之間，所述串行存儲(chǔ)芯片(U7)的8腳與3.3V電源接口相連，所述第三十六電容(C36)的一端與串行存儲(chǔ)芯片(U7)的8腳相連，所述第三十六電容(C36)的另一端接地。5.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述特需功能調(diào)配模塊(3)包括調(diào)配芯片一 (U3)、調(diào)配芯片二 (U5)、第二十五電阻(R25)、第三十二電阻(R32)、第三十三電阻(R33)，所述調(diào)配芯片一(U3)的I腳、2腳均接地，所述調(diào)配芯片一(U3)的3腳與調(diào)配芯片二 (U5)的I腳相連，所述調(diào)配芯片一 (U3)的4腳與主控芯片(I)的B7腳相連，所述調(diào)配芯片一 (U3)的5腳與3.3V電源接口相連，所述調(diào)配芯片一 (U3)的6腳與主控芯片(I)的AS腳相連，所述調(diào)配芯片二 (U5)的2腳接地，所述調(diào)配芯片二 (U5)的3腳與5腳并接后接在3.3V電源接□上，所述調(diào)配芯片二(U5)的4腳與主控芯片(I)的J2腳相連，所述第二十五電阻(R25)的一端與3.3V電源接口相連，所述第二十五電阻(R25)的另一端接在調(diào)配芯片二 (U5)的I腳上，所述第三十二電阻(R32)的一端與調(diào)配芯片二 (U5)的I腳相連，所述第三十二電阻(R32)的另一端接地，所述第三十三電阻(R33)的一端接在調(diào)配芯片二 (U5)的4腳上，所述第三十三電阻(R33)的另一端接地。6.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述特需功能設(shè)定模塊(4)包括第十九電阻(R19)、第二十電阻(R20)、第二 ^^一電阻(R21)、第二十六電阻(R26)、第二十八電阻(R28)和第三十電阻(R30)，所述第十九電阻(R19)的一端與3.3V電源接口相連，所述第十九電阻(R19)的另一端與主控芯片(I)的B9腳相連，所述第二十六電阻(R26)的一端與主控芯片(I)的B9腳相連，所述第二十六電阻(R26)的另一端接地，所述第二十電阻(R20)的一端與3.3V電源接口相連，所述第二十電阻(R20)的另一端與主控芯片(I)的CS腳相連，所述第二十八電阻(R28)的一端與主控芯片(I)的B8腳相連，所述第二十八電阻(R28)的另一端接地，所述第二十一電阻(R21)的一端與3.3V電源接口相連，所述第二十一電阻(R21)的另一端與主控芯片(I)的AS腳相連，所述主控芯片(I)的C7腳接地，所述第三十電阻(R30)的一端與主控芯片(I)的B7腳相連，所述第三十電阻(R30)的另一端接地。7.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述SATA界面模塊(5)的I腳、4腳、7腳、11腳、12腳、13腳、17腳、18腳、19腳均接地，所述SATA界面模塊(5)的2腳串接有第三十五電容(C35)后與主控芯片(I)的BI腳相連，所述SATA界面模塊(5)的3腳串接有第三十七電容(C37)后與主控芯片(I)的B2腳相連，所述SATA界面模塊(5)的5腳串接有第三十九電容(C39)后與主控芯片(I)的D2腳相連，所述SATA界面模塊(5)的6腳串接有第三十八電容(C38)后與主控芯片(I)的Dl腳相連，所述SATA界面模塊(5)的14腳、15腳、16腳并接后與高功效電源供應(yīng)IC模塊一 (7)相連。8.根據(jù)權(quán)利要求4所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述高功效電源供應(yīng)IC模塊一 (7)包括處理芯片一 (U8)、第四十電容(C40)、第三電感線圈(L3)、第三十九電阻(R39)、第四十電阻(R40)、第四十一電容(C41)，所述處理芯片一 (U8)的I腳、4腳并接后與第四十電容(C40)的一端相連，所述第四十電容(C40)的另一端接地，所述處理芯片一 (U8)的I腳、4腳并接后與SATA界面模塊(5)相連，所述處理芯片一 (U8)的2腳接地，所述處理芯片一(U8)的3腳與第三電感線圈(L3)串接后接入到3.3V電源接口上，所述第三十九電阻(R39)的一端與處理芯片一(U8)的5腳相連，所述第三十九電阻(R39)的另一端接入到3.3V電源接口上，所述第四十電阻(R40)的一端與處理芯片一 (U8)的5腳相連，所述第四十電阻(R40)的另一端接地，所述第四十一電容(C41)的一端接入到3.3V電源接口上，所述第四i^一電容(C41)的另一端接地。9.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述高功效電源供應(yīng)IC模塊二 (8)包括處理芯片二 (U4)、第三^^一電容(C31)、第一電感線圈(LI)、第二十四電阻(R24)、第二十七電阻(R27)、第二十八電容(C28)和第二十九電容(C29)，所述處理芯片二 (U4)的I腳、4腳并接后接入到3.3V電源接口上，所述處理芯片二 (U4)的I腳、4腳并接后與第三i^一電容(C31)的一端相連，所述第三^^一電容(C31)的另一端接地，所述處理芯片二 (U4)的2腳接地，所述處理芯片二 (U4)的3腳與第一電感線圈(LI)串接后接入到IV電源接口上，所述第二十四電阻(R24)、第二十九電容(C29)并聯(lián)后的一端接在處理芯片二(U4)的5腳上，所述第二十四電阻(R24)、第二十九電容(C29)并聯(lián)后的一端接在IV電源接口上，所述第二十七電阻(R27)的一端接在處理芯片二 (U4)的5腳上，所述第二十七電阻(R27)的另一端接地，所述第二十八電容(C28)的一端接在IV電源接口上，所述第二十八電容(C28)的另一端接地。10.根據(jù)權(quán)利要求3所述的一種固態(tài)硬盤集成電路板的控制電路，其特征在于:所述高功效電源供應(yīng)IC模塊三(9)包括處理芯片三(U6)、第三十二電容(C32)、一號(hào)場(chǎng)效應(yīng)管(Ql)、二號(hào)場(chǎng)效應(yīng)管(Q2)、第三十八電阻(R38)、第三十四電阻(R34)、第三十三電容(C33)、第二電感線圈(L2)、第三十五電阻(R35)、第三十七電阻(R37)、第三十四電容(C34)，所述一號(hào)場(chǎng)效應(yīng)管(Ql)的I腳與主控芯片(I)相連，所述一號(hào)場(chǎng)效應(yīng)管(Ql)的I腳與第三十二電容(C32)串接后接地，所述二號(hào)場(chǎng)效應(yīng)管(Q2)的I腳與一號(hào)場(chǎng)效應(yīng)管(Ql)的I腳相連，所述二號(hào)場(chǎng)效應(yīng)管(Q2)的2腳與第三十八電阻(R38)串接后接地，所述二號(hào)場(chǎng)效應(yīng)管(Q2)的3腳與一號(hào)場(chǎng)效應(yīng)管(Ql)的3腳并接后接入到處理芯片三(U6)的I腳、4腳上，所述一號(hào)場(chǎng)效應(yīng)管(Ql)的2腳與第三十四電阻(R34)串接后接入到處理芯片三(U6)的I腳、4腳上，所述第三十三電容(C33)的一端與處理芯片三(U6)的I腳、4腳相連，所述第三十三電容(C33)的另一端接地，所述處理芯片三(U6)的I腳、4腳并接后接入到資料存儲(chǔ)空間模塊(6)上，所述處理芯片三(U6)的2腳接地，所述處理芯片三(U6)的3腳與第二電感線圈(L2)串接后接入到資料存儲(chǔ)空間模塊(6)上，所述第三十五電阻(R35)的一端與處理芯片三(U6)的5腳相連，所述第三十五電阻(R35)的另一端與資料存儲(chǔ)空間模塊(6)相連，所述第三十七電阻(R37)的一端接在處理芯片三(U6)的5腳上，所述第三十七電阻(R37)的另一端接地，所述第三十四電容(C34)的一端與資料存儲(chǔ)空間模塊(6)相連，所述第三十四電容(C34)的另一端接地。
【文檔編號(hào)】G11B33/12GK205621449SQ201620176231
【公開日】2016年10月5日
【申請(qǐng)日】2016年3月8日
【發(fā)明人】劉輝
【申請(qǐng)人】蕪湖金勝電子科技股份有限公司